JP5068057B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5068057B2
JP5068057B2 JP2006285170A JP2006285170A JP5068057B2 JP 5068057 B2 JP5068057 B2 JP 5068057B2 JP 2006285170 A JP2006285170 A JP 2006285170A JP 2006285170 A JP2006285170 A JP 2006285170A JP 5068057 B2 JP5068057 B2 JP 5068057B2
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
semiconductor device
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006285170A
Other languages
English (en)
Other versions
JP2008103551A (ja
Inventor
知秀 寺島
紫織 魚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006285170A priority Critical patent/JP5068057B2/ja
Priority to US11/738,039 priority patent/US7755168B2/en
Priority to TW096114247A priority patent/TWI337776B/zh
Priority to DE102007034349A priority patent/DE102007034349B4/de
Priority to KR1020070077322A priority patent/KR100878289B1/ko
Priority to CN2007101399273A priority patent/CN101165915B/zh
Publication of JP2008103551A publication Critical patent/JP2008103551A/ja
Application granted granted Critical
Publication of JP5068057B2 publication Critical patent/JP5068057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、内部の構成に依存して、意図する作用とは異なる作用を及ぼす寄生素子が形成され、寄生動作を生じる場合がある。寄生動作は、本来の半導体装置の動作に悪影響を与えるため、寄生動作を抑制するために従来からさまざまな半導体装置の構成が検討されている。
特開平９−２９３７２９号公報においては、Ｐ型シリコン基板の上にＮ型エピタキシャル層を形成するとともに、Ｎ型エピタキシャル層に上下に貫通するＰ型領域を形成し、Ｎ型エピタキシャル層を絶縁分離された島にした半導体装置が開示されている。半導体装置においては、この島を用いてＮＰＮバイポーラトランジスタを形成し、Ｐ型シリコン基板の表面側からプロトンを照射して、Ｐ型シリコン基板にキャリアの再結合層を形成することが開示されている。
特開昭５８−７７２５４号公報においては、負電源電位に結合されるＰ型単結晶シリコン基板と、このシリコン基板表面に配置され、かつ論理信号が入力される第１のＮ型エピタキシャル領域と、シリコン基板表面に第１のＮ型エピタキシャル領域と離間して配置され、かつ負電源電位に結合される第２のＮ型エピタキシャル領域と、シリコン基板表面に第１，第２のＮ型エピタキシャル領域と離間して配置され、かつ負荷抵抗手段を介して正電源電位に結合され、第１のＮ型エピタキシャル領域が論理「０」であれば論理「１」となる第３のＮ型エピタキシャル領域と、第１，第２，第３のＮ型エピタキシャル領域のそれぞれを絶縁分離するＰ型分離領域とを備える論理集積回路装置が開示されている。
特開昭５９−９４８６１号公報においては、第１導電型の半導体基板上に形成される所定の導電型の不純物濃度分布がほぼ均一な半導体層、半導体層の表面の所定箇所に形成される第２導電型の第１ウェル領域、半導体層の表面の第１ウェル領域を囲んで形成される第１導電型の第２ウェル領域、第１ウェル領域と半導体基板との間にそれぞれ隣接して設けられ、かつ第１ウェル領域より高不純物濃度の第２導電型の第１埋め込み領域、第２ウェル領域と半導体基板との間にそれぞれ隣接して設けられ、かつ第２ウェルより高不純物濃度の第１導電型の第２埋め込み領域、第１ウェル領域および第２ウェル領域にそれぞれ形成される能動素子を備える半導体集積回路装置が開示されている。
特開平９−２９３７２９号公報 特開昭５８−７７２５４号公報 特開昭５９−９４８６１号公報
半導体装置は、基板に一の導電型の領域や他の導電型の領域等が形成されることにより、さまざまな素子が構成されている。前述の通り、それぞれの導電型の領域は互いに近接して形成されているために、本来の目的とは異なる寄生動作が生じる場合がある。
たとえば、半導体装置として、半導体基板の表面に形成されたバイポーラトランジスタが挙げられる。バイポーラトランジスタのうち、ｎｐｎバイポーラトランジスタは、ｐ型半導体基板の表面にｎ型の半導体領域、ｐ型の半導体領域およびｎ型の半導体領域が形成されている。このようなトランジスタにおいても、半導体基板の内部に寄生トランジスタが構成されて寄生動作が生じ得る。
本発明は、寄生動作を抑制した半導体装置を提供することを目的とする。
本発明に基づく半導体装置は、平面的に延びるように形成された第１導電型の第１半導体領域を備える。上記第１半導体領域の上側に配置された第２導電型の第２半導体領域を備える。上記第１半導体領域の上側に配置され、上記第２半導体領域から離れて形成された第２導電型の第３半導体領域を備える。上記第１半導体領域の上側に配置され、上記第２半導体領域と上記第３半導体領域との間に、上記第２半導体領域と上記第３半導体領域とから離れて形成された第２導電型の第４半導体領域を備える。上記第１半導体領域の上側に配置され、上記第３半導体領域と上記第４半導体領域との間に配置され、第１半導体領域よりも低抵抗の第１導電型の第５半導体領域を備える。上記第２半導体領域に接するように形成された第１電極を備える。上記第３半導体領域に接するように形成された第２電極を備える。上記第２半導体領域と上記第４半導体領域とに挟まれる領域に形成された第３電極を備える。上記第４半導体領域と上記第５半導体領域が導電性部材で電気的に接続されている。上記第４半導体領域の幅よりも上記第４半導体領域と上記第３半導体領域との距離が長くなるように形成されている。第１半導体領域は、第２半導体領域、第３半導体領域、第４半導体領域および第５半導体領域のそれぞれに接している。第５半導体領域は、第４半導体領域および第３半導体領域のそれぞれに接触する態様で配置されているか、または、第４半導体領域および第３半導体領域のそれぞれとの間に第１半導体領域を介在させる態様で配置されている。
本発明によれば、寄生動作を抑制した半導体装置を提供することができる。
（実施の形態１）
図１から図５を参照して、実施の形態１における半導体装置について説明する。本実施の形態における半導体装置は、ｎｐｎ型のバイポーラトランジスタである。本実施の形態においては、第１導電型がｐ型であり、第２導電型がｎ型である。
図１は、本実施の形態における半導体装置の第１の概略断面図である。本実施の形態における半導体装置は、ｐ-基板に形成されている。ｐ-基板により第１導電型の第１半導体領域としてのｐ-領域１が形成されている。ｐ-領域１は、平面的に延びるように形成されている。ｐ-領域１の上側には、ｎ-エピタキシャル層２が形成されている。ｎ-エピタキシャル層２により、ｎ-領域２ａ〜２ｃが形成されている。
本実施の形態における半導体装置は、ｐ-領域１の上側に配置されているｎ型の第２半導体領域として、ｎ-領域２ａおよびｎ+拡散領域５ａを含む。ｎ+拡散領域５ａおよびｎ-領域２ａは、トランジスタのエミッタ領域に形成されている。ｎ+拡散領域５ａは、ｎ-領域２ａの上側に配置されている。ｎ+拡散領域５ａは、ｎ-領域２ａよりも不純物濃度が高くなるように形成されている。
本実施の形態における半導体装置は、第２半導体領域に接するように形成された第１電極としてのエミッタ電極７を備える。エミッタ電極７は、ｎ+拡散領域５ａの表面に配置されている。
本実施の形態における半導体装置は、ｐ-領域１の上側に配置されているｎ型の第３半導体領域として、ｎ-領域２ｃおよびｎ+拡散領域５ｃを含む。ｎ-領域２ｃおよびｎ+拡散領域５ｃは、トランジスタのコレクタ領域に形成されている。ｎ+拡散領域５ｃは、ｎ-領域２ｃの上側に配置されている。ｎ+拡散領域５ｃは、ｎ-領域２ｃよりも不純物濃度が高くなるように形成されている。第３半導体領域としてのｎ-領域２ｃとｎ+拡散領域５ｃは、第２半導体領域としてのｎ-領域２ａおよびｎ+拡散領域５ａから離れて配置されている。
本実施の形態における半導体装置は、第３半導体領域に接するように形成された第２電極としてコレクタ電極９を備える。コレクタ電極９は、ｎ+拡散領域５ｃの表面に配置されている。
本実施の形態における半導体装置は、ｐ-領域１の上側に配置されているｎ型の第４半導体領域として、ｎ-領域２ｂおよびｎ+拡散領域５ｂを備える。ｎ+拡散領域５ｂは、ｎ-領域２ｂよりも不純物濃度が高くなるように形成されている。ｎ-領域２ｂおよびｎ+拡散領域５ｂは、第２半導体領域としてのｎ-領域２ａおよびｎ+拡散領域５ａから離れて配置されている。また、ｎ-領域２ｂおよびｎ+拡散領域５ｂは、第３半導体領域としてのｎ-領域２ｃおよびｎ+拡散領域５ｃから離れて配置されている。第４半導体領域は、第２半導体領域と第３半導体領域との間に配置されている。ｎ+拡散領域５ｂの表面には、フローティング電極１０ａが配置されている。
本実施の形態における半導体装置は、ｐ-領域１の上側に配置されているｐ型の第５半導体領域として、ｐ拡散領域４ｂおよびｐ+拡散領域６ｂを備える。ｐ拡散領域４ｂおよびｐ+拡散領域６ｂは、第３半導体領域としてのｎ-領域２ｃおよびｎ+拡散領域５ｃと、第４半導体領域としてのｎ-領域２ｂおよびｎ+拡散領域５ｂとの間に配置されている。ｐ拡散領域４ｂは、ｎ-エピタキシャル層２を貫通して、ｐ-領域１に接触するように形成されている。
第５半導体領域は、第１半導体領域よりも低抵抗になるように形成されている。本実施の形態におけるｐ拡散領域４ｂは、ｐ-領域１よりも不純物濃度が高くなるように形成されている。また、ｐ+拡散領域６ｂは、ｐ拡散領域４ｂよりも不純物濃度が高くなるように形成されている。
ｐ+拡散領域６ｂの表面には、第４電極としてのフローティング電極１０ｂが配置されている。フローティング電極１０ｂは、ｐ+拡散領域６ｂの中央部に配置されている。フローティング電極１０ｂとフローティング電極１０ａとは、導電性部材としての導線１１によって電気的に接続されている。本実施の形態における導線１１は、外部回路と接続されていない。このように、本実施の形態においては、第４半導体領域と第５半導体領域が導電性部材により電気的に接続されている。
本実施の形態における半導体装置は、ｐ-領域１の上側に配置されているｐ型の第６半導体領域として、ｐ拡散領域４ａおよびｐ+拡散領域６ａを含む。ｐ拡散領域４ａおよびｐ+拡散領域６ａは、トランジスタのベース領域に形成されている。ｐ拡散領域４ａは、ｎ-エピタキシャル層２を貫通して、ｐ-領域１に接触するように形成されている。第６半導体領域としてのｐ拡散領域４ａおよびｐ+拡散領域６ａは、第２半導体領域と第４半導体領域との間に配置されている。
本実施の形態における半導体装置は、第２半導体領域と第４半導体領域に挟まれる領域に形成された第３電極としてのベース電極８を備える。ベース電極８は、ｐ+拡散領域６ａの表面に配置されている。
本実施の形態における半導体装置は、ｎ埋め込み領域３ａ〜３ｃを備える。ｎ埋め込み領域３ａ〜３ｃは、それぞれの領域の抵抗低減と寄生動作の抑制のために形成されている。
本実施の形態における半導体装置は、第２半導体領域の底部に接するように形成されているｎ型の第１埋め込み領域として、ｎ埋め込み領域３ａを有する。ｎ埋め込み領域３ａは、ｎ-領域２ａよりも低抵抗になるように形成されている。ｎ埋め込み領域３ａは、ｎ-領域２ａよりも不純物濃度が高くなるように形成されている。ｎ埋め込み領域３ａは、ｐ-領域１とｎ-領域２ａとの境界部分に形成されている。
本実施の形態における半導体装置は、第３半導体領域の底部に接するように形成されているｎ型の第２埋め込み領域として、ｎ埋め込み領域３ｃを備える。ｎ埋め込み領域３ｃは、ｎ-領域２ｃよりも低抵抗になるように形成されている。ｎ埋め込み領域３ｃは、ｎ-領域２ｃよりも不純物濃度が高くなるように形成されている。ｎ埋め込み領域３ｃは、ｐ-領域１とｎ-領域２ｃとの境界部分に形成されている。
本実施の形態における半導体装置は、第４半導体領域の底部に接するように形成されているｎ型の第３埋め込み領域として、ｎ埋め込み領域３ｂを備える。ｎ埋め込み領域３ｂは、ｎ-領域２ｂよりも低抵抗になるように形成されている。ｎ埋め込み領域３ｂは、ｎ-領域２ｂよりも不純物濃度が高くなるように形成されている。ｎ埋め込み領域３ｂは、ｐ-領域１とｎ-領域２ｂとの境界部分に形成されている。
本実施の形態における半導体装置は、第４半導体領域の幅Ｘよりも第４半導体領域と第３半導体領域との距離Ｙが長くなるように形成されている。半導体装置は、ｎ-領域２ｂの幅Ｘよりも、ｎ-領域２ｂとｎ-領域２ｃとの距離Ｙが長くなるように形成されている。半導体装置は、ｎ-領域２ｂの幅よりもｐ拡散領域４ｂの幅の方が長くなるように形成されている。
図４に、本実施の形態における比較例としての半導体装置の第１の概略断面図を示す。比較例の半導体装置においては、ｐ-基板の表面にｎｐｎトランジスタが形成されている。ベース領域とコレクタ領域との間に、第４半導体領域としてのｎ-領域２ｂおよびｎ+拡散領域５ｂと、第５半導体領域としてのｐ拡散領域４ｂおよびｐ+拡散領域６ｂとが形成されていることは、本実施の形態における半導体装置と同様である。
比較例としての半導体装置においては、第４半導体領域の幅Ｘが、第４半導体領域と第３半導体領域との距離Ｙよりも長くなるように形成されている。ｎ-領域２ｂの幅は、ｐ拡散領域４ｂの幅よりも長くなるように形成されている。
図５に、比較例としての半導体装置の第２の概略断面図を示す。図５は、比較例としての半導体装置の作用を説明する図である。半導体装置は、ｎ-領域２ｂとｐ拡散領域４ｂとがフローティング電極１０ａ，１０ｂを介して電気的に接続されている。このｎ-領域２ｂを含む第４半導体領域は、ダミー島領域と呼ばれる。この構造は、たとえば、ベース電極８が０Ｖ、エミッタ電極７が負電位となった場合に、エミッタ電極７から注入された電子が、コレクタ電極９に到達することを抑制することができる。
たとえば、ＩＣ（Integrated Circuit）の出力端子にモータのコイルなどが繋がっている場合においては、ＩＣ側で出力電流をオンからオフにすると、コイルのインダクタンスＬに起因する［−（ｄＩ／ｄｔ）・Ｌ］の負電圧が発生して、これが出力端子に印加される。一般的に出力端子は、エミッタ電極のようなｎ型の半導体領域に接続されていることが多い。このような場合には、ベース電極の電圧が０Ｖとなる一方で、エミッタ電極が負電位になり、エミッタ電極から電子が注入される。
図５を参照して、ｈ+はホールを示し、ｅ-は電子を示す。比較例の半導体装置において、ベース電極８が０Ｖになり、エミッタ電極７が負電位になった場合においては、エミッタ電極７からｐ-領域１に向かって電子が注入される。これと同時に、ベース電極８からホールが供給される。
エミッタ電極７から注入された一部の電子は、矢印８１に示すように、ｎ-領域２ｂに流れ込む。すなわち、電子はダミー島に流れ込む。供給された一部のホールは、矢印８０に示すように、ｐ拡散領域４ａからｎ-領域２ａに流れる。また、一部のホールは、矢印８２に示すように、一部の電子とともにｐ-領域１を拡散して伝導度変調を生じる。ホールの一部は、矢印８２に示すように、ｐ拡散領域４ｂに流れ込む。また、ｐ-領域１において、ｎ-領域２ｂとｐ拡散領域４ｂの近傍において生じた電子およびホールは、矢印８４に示すように、ｎ-領域２ｂまたはｐ拡散領域４ｂに流れ込む。
ｎ-領域２ｂおよびｐ拡散領域４ｂは、フローティング電極１０ａ，１０ｂおよび導線１１により互いに電気的に接続されているために、ｎ-領域２ｂに流れ込む電子とｐ拡散領域４ｂに流れ込むホールとが再結合する。このため、コレクタ電極９に電子が到達するが抑制される。
比較例の半導体装置においては、ｐ-領域１に注入された電子を取り込むことを考慮して、ダミー島の領域としてのｎ-領域２ｂをなるべく広くしている。また、ｎ埋め込み領域３ｂをダミー島の領域に形成している。
比較例の半導体装置において、ダミー島の領域であるｎ-領域２ｂの下部に流れ込んだホールは、矢印８２に示すように、ｐ拡散領域４ｂまで拡散することになる。一部の電子は、電荷中性化の効果によりホール電流と同じ経路を拡散する。このため、一部の電子は、矢印８３に示すように、ｎ-領域２ｃの近傍まで拡散してしまう。コレクタ電極９に電子が到達しやすい状態になっている。また、一部のホールは、距離の開いたｐ+拡散領域６ｂまで拡散した後に再結合するため、再結合の効率が低くなっている。
図２に、本実施の形態における半導体装置の第２の概略断面図を示す。図２は、本実施の形態における半導体装置の作用を説明する図である。ベース電極８の電圧が０Ｖになり、エミッタ電極７が負電位になった場合においては、エミッタ電極７からｐ-領域１に向かって電子が注入される。これと同時に、ベース電極８からホールが供給される。
供給されたホールは、注入された電子とともにｐ-領域１を拡散して伝導度変調を生じる。伝導度変調を生じている電子は、ｎ-領域２ｂに流れ込む。ここで、ｎ-領域２ｂの幅Ｘが狭いため、ホールは、矢印８２に示すように、容易にｐ拡散領域４ｂに到達する。このため、ｎ-領域２ｂに流れ込んだ電子とｐ拡散領域４ｂに流れ込んだホールとは効果的に再結合する。また、ｐ拡散領域４ｂが広いため、一部の電子がｎ-領域２ｃに向かって拡散することを抑制でき、電子がコレクタ電極９に到達することを抑制できる。
また、ベース電極８の近傍が伝導度変調することにより、エミッタ領域とベース領域との間の電位差がなくなって、ダミー島の領域の電位がエミッタ領域に引きずられて負電位となってくる。ここで、フローティング電極１０ａとフローティング電極１０ｂとは電気的に接続されているため、第５半導体領域としてのｐ+拡散領域６ｂにこの負電位が伝達される。
このため、ｐ拡散領域４ｂの近傍では、表面に近づくほど電位が低くなるような負の電界が形成される。この電界により、ホールは、より効率よくｐ拡散領域４ｂに捕獲される。このホールがｐ+拡散領域６ｂに捕獲される効果は、幅Ｘが短いほど大きい。さらに、この電界は、ｐ-領域１に注入された電子に対して電位障害となり、電子がｎ-領域２ｃに到達することがさらに抑制される。この電子に対して電位障害となる効果は、距離Ｙが長いほど大きい。
このように、第４半導体領域の幅Ｘよりも第４半導体領域と第３半導体領域との距離Ｙが長くなるように形成することによって、寄生動作を効果的に抑制することができる。
図３に、幅Ｘと距離Ｙとの比率を変化させたときのコレクタ電流とエミッタ電流との比を説明するグラフを示す。横軸が幅Ｘの比率であり、縦軸がコレクタ電流とエミッタ電流との電流比（Ｉｃ／Ｉｅ）である。図３のグラフにおいては、幅Ｘと距離Ｙが等しいときのコレクタ電流とエミッタ電流との比を１に規格化している。
幅Ｘを変化させることにより、電流比（Ｉｃ／Ｉｅ）は、略０．８以上略１．６以下の範囲内で変化する。幅Ｘを距離Ｙに対して小さくすることにより、電流比（Ｉｃ／Ｉｅ）が小さくなることがわかる。このように、少なくとも幅Ｘを距離Ｙよりも小さくすることにより寄生動作を抑制することができる。
本実施の形態においては、第１導電型がｐ型であり、第２導電型がｎ型であるが、この形態に限られず、第１導電型がｎ型であり、第２導電型がｐ型であっても構わない。たとえば、本実施の形態においては、ｎｐｎトランジスタを例に取上げて説明したが、この形態に限られず、ｐｎｐトランジスタにも本発明を適用することができる。
（実施の形態２）
図６を参照して、実施の形態２における半導体装置について説明する。本実施の形態における半導体装置は、第４半導体領域の底部に埋め込み領域が形成されていない点で実施の形態１の半導体装置と異なる。
図６は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置は、ｎｐｎ型のバイポーラトランジスタである。本実施の形態における半導体装置の第４半導体領域は、ｎ-領域２ｂおよびｎ+拡散領域５ｂを含み、第４半導体領域の底部に埋め込み領域が形成されていない構成を有する。すなわち、ダミー島の領域には、埋め込み領域が形成されていない。
ｎ-領域２ｂの底部に形成されている埋め込み領域を排除することにより、ｎ-領域２ｂの幅Ｘをさらに小さくすることができる。この結果、第４半導体領域の幅Ｘよりも第４半導体領域と第３半導体領域との距離Ｙがさらに長くなり、寄生動作をさらに効果的に抑制することができる。
その他の構成、作用および効果については実施の形態１と同様であるのでここでは説明を繰返さない。
（実施の形態３）
図７および図８を参照して、実施の形態３における半導体装置について説明する。本実施の形態における半導体装置は、フローティング電極の構成が実施の形態１の半導体装置と異なる。
図７は、本実施の形態における第１の半導体装置の概略断面図である。本実施の形態における半導体装置は、第５半導体領域としてｐ拡散領域４ｂおよびｐ+拡散領域６ｂを含む。第１の半導体装置におけるフローティング電極１０ｂは、ｐ+拡散領域６ｂのほぼ全域にわたって形成されている。フローティング電極１０ｂは、第５半導体領域の表面のほぼ全体を覆うように形成されている。
この構成を採用することにより、フローティング電極の表面積が大きくなって、電子とホールとを再結合させる効果をさらに強くすることができる。また、ｐ+拡散領域６ｂを介してｐ拡散領域４ｂの近傍を負電位にする効果をさらに強くすることができる。
図８に、本実施の形態における第２の半導体装置の概略断面図を示す。第２の半導体装置は、フローティング電極１０ｃを備える。フローティング電極１０ｃは、ｎ+拡散領域５ｂからｐ+拡散領域６ｂにわたって連続的に形成されている。フローティング電極１０ｃは、第４半導体領域から第５半導体領域にわたって連続的に形成されている。
この構成を採用することにより、電子とホールとの再結合の効果をより強くすることができる。また、ｐ+拡散領域６ｂを介してｐ拡散領域４ｂの近傍を負電位にする効果をさらに強くすることができる。
本実施の形態におけるフローティング電極の構成は、実施の形態２および後述する実施の形態４〜７に対しても適用することができる。
その他の構成、作用および効果については、実施の形態１と同様であるのでここでは説明を繰返さない。
（実施の形態４）
図９を参照して、実施の形態４における半導体装置について説明する。本実施の形態における半導体装置は、埋め込み領域が排除されている点で実施の形態１の半導体装置と異なる。
図９は、本実施の形態における半導体装置の概略断面図である。本実施の形態においては、ｐ-基板が用いられることにより、平面的に延びるｐ-領域１が形成されている。ｐ-領域１の上側に、第２半導体領域としてのｎ拡散領域１２ａおよびｎ+拡散領域５ａが形成されている。また、ｐ-領域１の上側に、第３半導体領域としてのｎ拡散領域１２ｃおよびｎ+拡散領域５ｃが形成されている。さらに、ｐ-領域１の上側に、第４半導体領域としてのｎ拡散領域１２ｂおよびｎ+拡散領域５ｂが形成されている。
本実施の形態における半導体装置は、ｐ-領域１の上側にｎ-エピタキシャル層が形成されていない。さらに、第２半導体領域、第３半導体領域および第４半導体領域の底部にそれぞれ配置されている埋め込み領域が排除されている。ｎ型の半導体領域において、ｎ-領域とｐ-領域との境界に形成されている埋め込み領域が排除されている。
本実施の形態における半導体装置は、たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を含む装置に適用することができる。ＣＭＯＳは、能動素子として、ＮＭＯＳおよびＰＭＯＳが隣り合って形成されている素子である。埋め込み領域は、拡散領域に電流が流れる素子に対して、主にその抵抗を下げるために用いられる。しかしながら、たとえば、５Ｖ−ＣＭＯＳのように反転層の下のみに電流が流れる素子があり、このような素子に、埋め込み領域を排除した構成を好適に適用することができる。
本実施の形態における半導体装置においても、寄生動作を効果的に抑制することができる。
その他の構成、作用および効果については実施の形態１と同様であるのでここでは説明を繰返さない。
（実施の形態５）
図１０から図１３を参照して、実施の形態５における半導体装置について説明する。本実施の形態における半導体装置は、ダミー島である第４半導体領域の構成が実施の形態１の半導体装置と異なる。
図１０は、本実施の形態における第１の半導体装置の概略断面図である。本実施の形態における半導体装置は、第４半導体領域において、ｎ拡散領域が排除されていることが実施の形態４と異なる。フローティング電極１０ａの下側には、第４半導体領域としてのｎ+拡散領域５ｂが形成されている。ｎ+拡散領域５ｂの下側には、ｎ拡散領域またはｎ領域は形成されていない。第４半導体領域は、第２半導体領域としてのｎ+拡散領域５ａおよびｎ拡散領域１２ａよりも浅くなるように形成されている。また、第４半導体領域は、第３半導体領域としてのｎ+拡散領域５ｃおよびｎ拡散領域１２ｃよりも浅くなるように形成されている。
本実施の形態における第１の半導体装置は、ダミー島の領域である第４半導体領域の幅Ｘをより小さくすることができ、寄生動作を効果的に抑制することができる。
図１１に、本実施の形態における第２の半導体装置の拡大概略断面図を示す。図１１は、第４半導体領域の部分の拡大概略断面図である。
本実施の形態の第２の半導体装置においては、第４半導体領域としてのｎ+拡散領域５ｂが溝部（トレンチ）２７の周りに形成されている。ｎ+拡散領域５ｂは、溝部２７を取り囲むように形成されている。第２の半導体装置は、ｐ-領域１の上側に溝部２７が形成されている。溝部２７の表面には、酸化層２１が形成されている。酸化層２１の周りには、ｎ+拡散領域５ｂが形成されている。溝部２７の内部には、充填部２２として、ポリシリコンが充填されている。フローティング電極１０ａは、少なくともｎ+拡散領域５ｂに接触するように形成されている。
本実施の形態における第２の半導体装置の製造方法は、第４半導体領域において、異方性エッチングにより溝部２７を形成する工程を含む。溝部２７を形成した後に、溝部２７の側面にｎ+ドーピングを行なうことにより、ｎ+拡散領域５ｂを形成する。次に、溝部２７の側面に対して表面酸化を行なうことにより酸化層２１を形成する。次に、溝部２７の内部に、ポリシリコンを充填することにより充填部２２を形成する。この後に、フローティング電極１０ａを形成する。
本実施の形態における第２の半導体装置においては、溝部２７の壁面に沿って第４半導体領域としてのｎ+拡散領域５ｂが形成されている。この構成により、第４半導体領域の幅Ｘをより小さくすることができ、寄生動作を効果的に抑制することができる。
図１２に、本実施の形態における第３の半導体装置の拡大概略断面図を示す。図１２は、第４半導体領域の部分の拡大概略断面図である。
本実施の形態の第３の半導体装置は、第４半導体領域としてのｎ+拡散領域５ｂを含む。ｎ+拡散領域５ｂは、溝部２７の壁面に形成されている。ｎ+拡散領域５ｂは、溝部２７の周りに、壁面に沿って形成されている。溝部２７の内側には、充填部２２としてのポリシリコン等が充填されている。フローティング電極１０ａは、少なくともｎ+拡散領域５ｂに接触するように形成されている。
第３の半導体装置の製造方法は、第４半導体領域において、異方性エッチングにより溝部２７を形成した後に、溝部２７の側面に対してｎ+ドーピングを行なう。次に、溝部２７の内部にポリシリコンを埋め込んで充填部２２を形成する。この後に、フローティング電極１０ａを、ｎ+拡散領域５ｂに接触するように形成する。
第３の半導体装置においても、第４半導体領域の幅Ｘをより短くすることができ、寄生動作を効果的に抑制することができる。また、溝部の壁面に酸化層が形成されていないために抵抗を小さくすることができる。
図１３に、本実施の形態における第４の半導体装置の拡大概略断面図を示す。図１３は、第４半導体領域の部分の拡大概略断面図である。
本実施の形態の第４の半導体装置においては、ベース電極８が接続されている第６半導体領域と、フローティング電極１０ｂが接続されている第５半導体領域とが一体的に形成されている。この２つの半導体領域を区切るように、第４半導体領域が形成されている。
第４の半導体装置においては、ｐ-領域１が平面的に形成されている。ｐ-領域１の表面には、ｐ拡散領域４ａ，４ｂが形成されている。ｐ拡散領域４ａ，４ｂの表面には、ｐ+拡散領域６ａ，６ｂが形成されている。第６半導体領域は、ｐ拡散領域４ａおよびｐ+拡散領域６ａを含む。第５半導体領域は、ｐ拡散領域４ｂおよびｐ+拡散領域６ｂを含む。
第４半導体領域は、ｎ+拡散領域５ｂを含む。ｎ+拡散領域５ｂは、ｐ-領域１に接触するように形成されている。第４半導体領域においては、溝部２７が形成されている。ｎ+拡散領域５ｂは、溝部２７の壁面に沿うように形成されている。溝部２７の側面には酸化層２１が形成されている。酸化層２１の周りにはｎ+拡散領域５ｂが形成されている。このように、本実施の形態においては、第４半導体領域が、第５半導体領域および第６半導体領域を分離するように形成されている。
第４の半導体装置においても、第４半導体領域の幅Ｘをより短くすることができ、寄生動作を効果的に抑制することができる。また、第４の半導体装置においては、製造工程においてｐ拡散領域４ａおよびｐ拡散領域４ｂを一体的に形成することができる。また、ｐ+拡散領域６ａおよびｐ+拡散領域６ｂを一体的に形成することができる。溝部の構成としては、本実施の形態における第３の半導体装置のように、溝部の壁面に酸化層を形成しなくても構わない。
本実施の形態においては、溝部の内部にポリシリコンが充填されているが、この形態に限られず、たとえば、酸化物が充填されていても構わない。
その他の構成、作用および効果については実施の形態１と同様であるのでここでは説明を繰返さない。
（実施の形態６）
図１４および図１５を参照して、実施の形態６における半導体装置について説明する。本実施の形態における半導体装置は、第５半導体領域の構成が実施の形態１の半導体装置と異なる。
図１４は、本実施の形態における半導体装置の概略断面図である。図１４は、図１５におけるＸＩＶ−ＸＩＶ線に関する矢視断面図である。本実施の形態における半導体装置の第５半導体領域は、ｐ+拡散領域６ｂを含む。本実施の形態においては、第５半導体領域において溝部２８が形成されている。溝部２８の側面には酸化層２３が形成されている。溝部２８の内部には、ポリシリコンが充填されている充填部２４が形成されている。
ｐ+拡散領域６ｂは、酸化層２３の周りに形成されている。ｐ+拡散領域６ｂは、溝部２８の壁面に沿うように形成されている。ｐ+拡散領域６ｂは、ｐ-領域１に接触するように形成されている。ｐ+拡散領域６ｂは、ｐ-領域１よりも不純物濃度が高くなるように形成されている。
図１５に、本実施の形態における半導体装置の概略平面図を示す。本実施の形態における半導体装置は、ベース電極８およびコレクタ電極９がそれぞれ帯状に形成されている。また、本実施の形態における半導体装置は、フローティング電極１０ａが帯状に形成されている。フローティング電極１０ａは、ベース電極８とほぼ平行な方向に延びるように形成されている。フローティング電極１０ａは、ｎ+拡散領域５ｂに接触している。
本実施の形態におけるフローティング電極１０ｂは、互いに間隔をあけて形成されている。本実施の形態におけるフローティング電極１０ｂは、離散的に形成されている。フローティング電極１０ｂは、ｐ+拡散領域６ｂに接触するように形成されている。溝部２８は、梯子状に形成されている。充填部２４、酸化層２３およびｐ+拡散領域６ｂは、溝部２８の形状に沿って梯子状に形成されている。
本実施の形態における半導体装置は、フローティング電極１０ａ，１０ｂの負電位をｐ-領域１に波及させる効果を高くすることができる。このため、第５半導体領域のｐ+拡散領域６ｂにおいて、電界によるホールの獲得をより効果的に行なうことができる。また、電子に対する電位障害が強くなって、電子がコレクタ電極９に到達することをより効果的に抑制することができる。
また、本実施の形態においては、ポリシリコンが充填されている充填部２４と電極１０ｂとが接触している。この構成により、ｐ-領域１への負電界の波及効果を強めることができる。
本実施の形態においては、溝部の内部にポリシリコンが充填されているが、この形態に限られず、たとえば、酸化物が充填されていても構わない。また、溝部の壁面には、酸化層が形成されているが、この形態に限られず、酸化層は形成されていなくても構わない。溝部の周りの酸化層およびｐ+拡散領域は、実施の形態６に記載の溝部の周りの構成と同様の製造方法で製造することができる。
本実施の形態における第５半導体領域の構成は、実施の形態１、実施の形態２、実施の形態４、実施の形態５および実施の形態７に記載の半導体装置に対しても採用することができ、同様の作用および効果を得ることができる。
その他の構成、作用および効果については実施の形態１と同様であるのでここでは説明を繰返さない。
（実施の形態７）
図１６を参照して、実施の形態７における半導体装置について説明する。
図１６は、本実施の形態における半導体装置の概略平面図である。本実施の形態における半導体装置は、ダミー島の領域である第４半導体領域が離散的に形成されている。本実施の形態においては、第４半導体領域に接続されるフローティング電極が離散的に形成されている。
本実施の形態における半導体装置の第４半導体領域は、ｎ-領域２ｂおよびｎ+拡散領域５ｂを有する。本実施の形態におけるｎ+拡散領域５ｂおよびｎ-領域２ｂは、島状に形成されている。ｎ+拡散領域５ｂは、平面形状が四角形になるように形成されている。ｎ-領域２ｂは、ｎ+拡散領域５ｂを取り囲むように形成されている。ｎ-領域２ｂの周りには、ｐ拡散領域４ａ，４ｂが形成されている。ｐ拡散領域４ａとｐ拡散領域４ｂとは、一体的に形成されている。ｎ-領域２ｂの底部には埋め込み領域は形成されていない。本実施の形態においては、離散する第４半導体領域同士の間にｐ型の領域が形成されている。
本実施の形態においては、第４半導体領域が複数個形成されている。第４半導体領域は、第２半導体領域から第３半導体領域に向かう方向に垂直な方向に並んで形成されている。それぞれの第４半導体領域には、フローティング電極１０ａが形成されている。フローティング電極１０ａは、離散的に形成されている。フローティング電極１０ｂは帯状に形成されている。
ベース電極８およびコレクタ電極９は、それぞれが帯状に形成されている。ベース電極８およびコレクタ電極９は、フローティング電極１０ｂとほぼ平行に延びるように形成されている。フローティング電極１０ａとフローティング電極１０ｂとは、導線１１によって電気的に接続されている。
本実施の形態における半導体装置においては、ベース電極８から注入されたホールが、矢印８５に示すように、第４半導体領域同士の間を通ってフローティング電極１０ｂに到達する。このため、フローティング電極１０ａ，１０ｂによる電子とホールとの再結合をより効果的に行なうことができる。
本実施の形態における構成は、実施の形態１から６のいずれかに記載の半導体装置に適用することができ、同様の作用および効果を得ることができる。
その他の構成、作用および効果については実施の形態１と同様であるのでここでは説明を繰返さない。
上述のそれぞれの図において、同一または相当する部分には同一の符号を付している。また、本発明において、上または下などの記載は、鉛直方向の絶対的な上下方向を示すものではなく、それぞれの位置関係を相対的に示すものである。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
実施の形態１における半導体装置の第１の概略断面図である。 実施の形態１における半導体装置の第２の概略断面図である。 実施の形態１における半導体装置の効果を説明するグラフである。 比較例の半導体装置の第１の概略断面図である。 比較例の半導体装置の第２の概略断面図である。 実施の形態２における半導体装置の概略断面図である。 実施の形態３における第１の半導体装置の概略断面図である。 実施の形態３における第２の半導体装置の概略断面図である。 実施の形態４における半導体装置の概略断面図である。 実施の形態５における第１の半導体装置の概略断面図である。 実施の形態５における第２の半導体装置の拡大概略断面図である。 実施の形態５における第３の半導体装置の拡大概略断面図である。 実施の形態５における第４の半導体装置の拡大概略断面図である。 実施の形態６における半導体装置の概略断面図である。 実施の形態６における半導体装置の概略平面図である。 実施の形態７における半導体装置の概略平面図である。
符号の説明
１ ｐ-領域、２ ｎ-エピタキシャル層、２ａ〜２ｃ ｎ-領域、３ａ〜３ｃ ｎ埋め込み領域、４ａ，４ｂ ｐ拡散領域、５ａ〜５ｃ ｎ+拡散領域、６ａ〜６ｃ ｐ+拡散領域、７ エミッタ電極、８ ベース電極、９ コレクタ電極、１０ａ〜１０ｃ フローティング電極、１１ 導線、１２ａ〜１２ｃ ｎ拡散領域、２１，２３ 酸化層、２２，２４ 充填部、２７，２８ 溝部、８０〜８５ 矢印、Ｘ 幅、Ｙ 距離。

Claims (8)

  1. 平面的に延びるように形成された第１導電型の第１半導体領域と、
    前記第１半導体領域の上側に配置された第２導電型の第２半導体領域と、
    前記第１半導体領域の上側に配置され、前記第２半導体領域から離れて形成された第２導電型の第３半導体領域と、
    前記第１半導体領域の上側に配置され、前記第２半導体領域と前記第３半導体領域との間に、前記第２半導体領域と前記第３半導体領域とから離れて形成された第２導電型の第４半導体領域と、
    前記第１半導体領域の上側に配置され、前記第３半導体領域と前記第４半導体領域との間に配置され、第１半導体領域よりも低抵抗の第１導電型の第５半導体領域と、
    前記第２半導体領域に接するように形成された第１電極と、
    前記第３半導体領域に接するように形成された第２電極と、
    前記第２半導体領域と前記第４半導体領域とに挟まれる領域に形成された第３電極と
    を備え、
    前記第４半導体領域と前記第５半導体領域が導電性部材で電気的に接続され、
    前記第４半導体領域の幅よりも前記第４半導体領域と前記第３半導体領域との距離が長くなるように形成され、
    前記第１半導体領域は、前記第２半導体領域、前記第３半導体領域、前記第４半導体領域および前記第５半導体領域のそれぞれに接し、
    前記第５半導体領域は、前記第４半導体領域および前記第３半導体領域のそれぞれに接触する態様で配置されているか、または、前記第４半導体領域および前記第３半導体領域のそれぞれとの間に前記第１半導体領域を介在させる態様で配置されている、半導体装置。
  2. 前記第５半導体領域の表面に配置され、前記導電性部材に接続されている第４電極を備え、
    前記第４電極は、前記第５半導体領域の表面のほぼ全体に接触するように形成されている、請求項１に記載の半導体装置。
  3. 前記第４半導体領域は、前記第２半導体領域から前記第３半導体領域に向かう方向に垂直な方向において、複数個が離散的に形成されている、請求項１に記載の半導体装置。
  4. 前記第２半導体領域と前記第３半導体領域との間に溝部が形成され、
    前記第４半導体領域は、前記溝部の壁面に沿うように形成されている、請求項１から３のいずれかに記載の半導体装置。
  5. 前記第２半導体領域と前記第３半導体領域との間に溝部が形成され、
    前記第５半導体領域は、前記溝部の壁面に沿うように形成されている、請求項１から３のいずれかに記載の半導体装置。
  6. 前記第２半導体領域の底部に接するように形成され、前記第２半導体領域よりも低抵抗である第２導電型の第１埋め込み領域と、
    前記第３半導体領域の底部に接するように形成され、前記第３半導体領域よりも低抵抗である第２導電型の第２埋め込み領域と
    を備える、請求項１から５のいずれかに記載の半導体装置。
  7. 前記第４半導体領域は、前記第２半導体領域および前記第３半導体領域よりも浅くなるように形成されている、請求項１から６のいずれかに記載の半導体装置。
  8. 前記第２半導体領域と前記第４半導体領域とに挟まれる領域に配置され、前記第１半導体領域に接するように形成された第１導電型の第６半導体領域を備え、
    前記第３電極は、前記第６半導体領域に接するように形成された、請求項１から７のいずれかに記載の半導体装置。
JP2006285170A 2006-10-19 2006-10-19 半導体装置 Active JP5068057B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006285170A JP5068057B2 (ja) 2006-10-19 2006-10-19 半導体装置
US11/738,039 US7755168B2 (en) 2006-10-19 2007-04-20 Semiconductor device provided with floating electrode
TW096114247A TWI337776B (en) 2006-10-19 2007-04-23 Semiconductor device provided with floating electrode
DE102007034349A DE102007034349B4 (de) 2006-10-19 2007-07-24 Halbleitervorrichtung, welche mit einer schwebenden Elektrode versehen ist
KR1020070077322A KR100878289B1 (ko) 2006-10-19 2007-08-01 플로팅 전극을 구비한 반도체 장치
CN2007101399273A CN101165915B (zh) 2006-10-19 2007-08-03 具有浮动电极的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006285170A JP5068057B2 (ja) 2006-10-19 2006-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2008103551A JP2008103551A (ja) 2008-05-01
JP5068057B2 true JP5068057B2 (ja) 2012-11-07

Family

ID=39244497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006285170A Active JP5068057B2 (ja) 2006-10-19 2006-10-19 半導体装置

Country Status (6)

Country Link
US (1) US7755168B2 (ja)
JP (1) JP5068057B2 (ja)
KR (1) KR100878289B1 (ja)
CN (1) CN101165915B (ja)
DE (1) DE102007034349B4 (ja)
TW (1) TWI337776B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US8581339B2 (en) * 2011-08-08 2013-11-12 Macronix International Co., Ltd. Structure of NPN-BJT for improving punch through between collector and emitter
KR101259896B1 (ko) 2011-08-29 2013-05-02 주식회사 동부하이텍 바이폴라 트랜지스터 및 그 제조 방법
JP5821924B2 (ja) * 2013-10-21 2015-11-24 トヨタ自動車株式会社 バイポーラトランジスタ
JP5821925B2 (ja) * 2013-10-21 2015-11-24 トヨタ自動車株式会社 バイポーラトランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698839A (en) 1980-01-10 1981-08-08 Rohm Co Ltd Integrated circuit for dc load
JPS5877254A (ja) 1981-11-02 1983-05-10 Oki Electric Ind Co Ltd 論理集積回路装置
JPS5994861A (ja) 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP2611450B2 (ja) 1989-08-30 1997-05-21 日本電気株式会社 半導体集積回路及びその製造方法
DE4130626C2 (de) * 1991-09-14 1995-03-23 Telefunken Microelectron Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten
JP3344598B2 (ja) 1993-11-25 2002-11-11 株式会社デンソー 半導体不揮発メモリ装置
JPH07211510A (ja) * 1994-01-27 1995-08-11 Nippondenso Co Ltd 半導体装置
JPH09293729A (ja) 1996-04-27 1997-11-11 Denso Corp 半導体装置およびその製造方法
JPH11330431A (ja) 1998-05-18 1999-11-30 Nec Corp 不揮発性半導体記憶装置の製造方法
JP2004158889A (ja) 2004-02-20 2004-06-03 Fujitsu Ltd 半導体記憶装置及びその情報消去方法
JP2006270027A (ja) * 2005-02-24 2006-10-05 Matsushita Electric Ind Co Ltd 半導体装置および相補形ｍｉｓ論理回路

Also Published As

Publication number Publication date
US20080093707A1 (en) 2008-04-24
CN101165915A (zh) 2008-04-23
KR100878289B1 (ko) 2009-01-13
DE102007034349B4 (de) 2012-08-23
TWI337776B (en) 2011-02-21
US7755168B2 (en) 2010-07-13
TW200820421A (en) 2008-05-01
CN101165915B (zh) 2010-12-08
KR20080035443A (ko) 2008-04-23
JP2008103551A (ja) 2008-05-01
DE102007034349A1 (de) 2008-04-30

Similar Documents

Publication Publication Date Title
JP5172654B2 (ja) 半導体装置
JP6416142B2 (ja) 半導体装置
US9780003B2 (en) Bipolar junction transistor formed on fin structures
WO2014163060A1 (ja) 半導体装置
JP2007184486A (ja) 半導体装置
US9368621B1 (en) Power semiconductor device having low on-state resistance
JP2009188178A (ja) 半導体装置
CN104916637B (zh) 半导体器件及其制造方法
JP2017045827A (ja) 半導体装置
JP5068057B2 (ja) 半導体装置
JP2017139392A (ja) 半導体装置およびその製造方法
JP2009188335A (ja) 半導体装置
US8188568B2 (en) Semiconductor integrated circuit
JP2010062315A (ja) 半導体装置
JP2012238741A (ja) 半導体装置及びその製造方法
JP4177229B2 (ja) 半導体装置とその製造方法
JP2017034156A (ja) 半導体装置およびその製造方法
JP2009176884A (ja) 半導体装置
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6177300B2 (ja) 半導体装置
US6768183B2 (en) Semiconductor device having bipolar transistors
JP2012243930A (ja) 半導体装置、半導体パッケージ、および半導体装置の製造方法
TW201709508A (zh) 半導體裝置
EP2458639A1 (en) Bipolar transistor with base trench contacts insulated from the emitter.
TW201707203A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5068057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250