JP2010062315A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010062315A JP2010062315A JP2008226234A JP2008226234A JP2010062315A JP 2010062315 A JP2010062315 A JP 2010062315A JP 2008226234 A JP2008226234 A JP 2008226234A JP 2008226234 A JP2008226234 A JP 2008226234A JP 2010062315 A JP2010062315 A JP 2010062315A
- Authority
- JP
- Japan
- Prior art keywords
- region
- isolation region
- type semiconductor
- type
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】分離領域の微細化およびチップサイズの小型化または高集積化を実現する分離構造の提供。
【解決手段】分離領域13をp型半導体基板1のn−型半導体層2の境界付近に設けた不純物拡散領域からなる第1分離領域131と、第1分離領域131上の第2分離領域132から構成とする。第2分離領域132は、トレンチ132aとトレンチ132aに埋め込まれた充填材132bを有し、構造充填材132bを絶縁膜とすることで、素子領域が形成されるn−型半導体層表面の分離領域(第2分離領域132)の占有面積を縮小できる。
【選択図】図1
【解決手段】分離領域13をp型半導体基板1のn−型半導体層2の境界付近に設けた不純物拡散領域からなる第1分離領域131と、第1分離領域131上の第2分離領域132から構成とする。第2分離領域132は、トレンチ132aとトレンチ132aに埋め込まれた充填材132bを有し、構造充填材132bを絶縁膜とすることで、素子領域が形成されるn−型半導体層表面の分離領域(第2分離領域132)の占有面積を縮小できる。
【選択図】図1
Description
本発明は半導体装置に係り、特に分離領域の微細化およびチップサイズの小型化または高集積化を実現する半導体装置に関する。
1チップ上に複数の半導体素子が集積化される半導体装置では、それぞれの半導体素子が形成される半導体層を分離領域によって分離する必要がある。
図6は、従来の分離領域の一例を示す図である。
p型半導体基板101上にn−型半導体層102が積層され、n−型半導体層102からp型半導体基板101に達する分離領域103が設けられる。分離領域103で分離されたn−型半導体層102表面には例えばnpnトランジスタなどの素子領域E’が形成される。すなわち、コレクタ領域となるn−型半導体層102表面にp−型ベース領域105が形成され、p−型ベース領域105表面にn+型エミッタ領域106が形成される。p−型ベース領域105と離間したn−型半導体層102表面には、n+型コレクタコンタクト領域107が形成される。p−型ベース領域105、n+型エミッタ領域106、n+型コレクタコンタクト領域107にはそれぞれ、ベース電極115、エミッタ電極116、コレクタ電極117が接続する。また、コレクタ電極117からエミッタ電極116に流れる電流経路の抵抗を低減するため、高濃度不純物の埋め込み層112が設けられる。
分離領域103は、n−型半導体層102表面からp型半導体基板101に達する深さを有するp型不純物の拡散領域である。より詳細には、p型半導体基板101およびn−型半導体層102の内部に埋め込まれたp型不純物の拡散領域103aと、n−型半導体層102の表面に形成されたp型不純物の拡散領域103bを接合させたものである。
特許公開2008−182121号公報
不純物の拡散領域による分離領域103を形成する場合には、例えば、p型半導体基板101表面にp型不純物を注入し、n−型半導体層102を積層し、n−型半導体層102表面からp型不純物を更に注入し、高温の熱処理を行うことでそれぞれのp型不純物を拡散している。
拡散領域103a、103bは、n−型半導体層102を完全に分離できるよう、基板表面に対して垂直方向(基板の厚み方向)に十分拡散させる必要がある。しかし、熱処理により基板の垂直方向に拡散させると、基板表面に対して水平方向にも拡散が進行する。このため、n−型半導体層102の厚みD’が例えば20μm程度ある場合には、素子領域E’が配置されるn−型半導体層102表面における分離領域103の占有面積が大きくなる。このため、素子領域E’に形成されるセルの微細化を進めても、チップサイズの小型化あるいは、チップ上の高集積化が進まない問題があった。
また分離領域103は、例えば、素子領域E’下方の埋め込み層112(図6参照)の形成工程と同時に形成される場合もある。この場合、高温で長時間の熱処理を行うことで、埋め込み層112の不純物が必要以上に上方に拡散して素子領域E’に影響を及ぼし、特性が変動するなどの問題もあった。
上記の問題を解決する手法として、図7の如く、p型半導体基板101に達する深いトレンチ103a’を形成し、内部を例えば絶縁膜103b’などで充填して分離領域103’を形成する場合もある。この場合は、基板水平方向の広がりを考慮する必要がないため、トレンチ開口幅W’’を狭くすることで、分離領域103’の占有面積は小さくできる。
しかし、n−型半導体層の厚みD’が厚い(例えば14μm〜20μm程度)場合には、それ以上深いトレンチを形成する必要がある。また、分離領域の占有面積のためにはトレンチ開口幅を狭く(例えば1μm〜5μm)する必要がある。従って、深いトレンチエッチングや、深くて狭いトレンチ内部の洗浄や充填するなどに、素子領域E’を形成する通常の設備とは異なる専用の設備が必要となり、設備投資が増加する問題があった。
本発明はかかる課題に鑑みてなされ、p型半導体基板と、該p型半導体基板上に設けたn型半導体層と、該n型半導体層の表面に設けられた所望の素子領域と、該素子領域の外側に設けられた分離領域と、を具備し、該分離領域は、n型半導体層表面より下方の前記p型半導体基板と前記n型半導体層に渡って埋め込まれたp型不純物領域からなる第1分離領域と、前記n型半導体層表面から前記第1分離領域に達して設けられたトレンチと該トレンチに埋め込まれた充填材とからなる第2分離領域とを有することにより解決するものである。
本実施形態によれば、以下の効果が得られる。
第1に、基板内部に埋め込まれた不純物の拡散領域からなる第1分離領域と、その上方で第1分離領域とコンタクトする第2分離領域からなる分離領域において、第2分離領域をトレンチおよび充填材により構成することで、素子領域が形成される半導体層表面においては幅の狭いトレンチで分離でき、半導体層表面における分離領域の占有面積を縮小することができる。
一例として、従来の拡散領域のみによる分離領域ではn−型半導体層表面の拡散幅が20μm程度であったのに対し、本実施形態によれば、トレンチの開口幅は1μm〜5μm程度である。つまり、n−型半導体層表面における分離領域の幅は20分の1から4分の1程度まで縮小でき、チップの小型化あるいはチップ上の高集積化が実現する。
第2に、第2分離領域のトレンチは、p型半導体基板まで到達させる必要がないため、深いトレンチエッチングや、深くて狭いトレンチ内部の洗浄装置などの専用設備が不要となる。本実施形態によれば、分離領域の下部に不純物の拡散領域からなる第1分離領域が設けられるため、その上部の第2分離領域のトレンチは、当該拡散領域に到達する深さがあればよい。具体的には、素子領域が配置されるn−型半導体層の厚みが例えば14μm〜20μm程度の場合、第2分離領域のトレンチ深さは例えば2μm〜10μm程度でよく、素子領域を形成するための通常の設備を利用できる。このため新たな設備投資をすることなく、分離領域の縮小化を実現できる。
本発明の実施の形態を図1から図5を参照して詳細に説明する。まず、第1の実施形態について図1および図2を参照して説明する。
図1は本実施形態の半導体装置10を示す断面図であり、図1(A)が半導体装置の断面図、図1(B)が分離領域の拡大断面図である。
図1(A)を参照して、本実施形態の半導体装置は、p型半導体基板と、n型半導体層と、素子領域と、分離領域を有する。
p型シリコン半導体基板1の上にn−型半導体層2が積層される。n−型半導体層2の厚みDは、例えば14μm〜20μmである。n−型半導体層2の表面には所望の素子領域Eが形成される。本実施形態では、一例として素子領域Eにnpn型バイポーラトランジスタが形成される場合を説明するが、通常、図1の素子領域Eに例えばnpnトランジスタとpnpトランジスタなど複数の半導体素子が形成されている。そして、図1の如き素子領域Eが、複数、互いに分離領域で分離されて1チップに集積化され、1つの半導体装置(半導体チップ)を構成している。
n−型半導体層2表面に低濃度のp型不純物領域であるp−型ベース領域21を設け、ベース領域21表面に高濃度のn型不純物領域であるn+型エミッタ領域22を設ける。またp−型ベース領域21と離間したn−型半導体層2表面に、高濃度のn型不純物領域であるコレクタコンタクト領域23を設ける。n−型半導体層2表面には絶縁膜(例えば酸化膜)11が設けられ、絶縁膜11に設けたコンタクトホールを介してベース領域21、エミッタ領域22、コレクタ領域23のそれぞれとコンタクトするベース電極25、エミッタ電極26、コレクタ電極27が設けられる。
また、コレクタ電極27からエミッタ電極26に流れる電流経路の抵抗を低減するため、高濃度のn型不純物の埋め込み層15が設けられる。
分離領域13は、素子領域Eの外側で、n−型半導体層2表面からp型半導体基板1に達する深さに設けられ、第1分離領域131と、第2分離領域132を有する。
図1(B)を参照して、第1分離領域131は、n−型半導体層2表面より下方の、p型半導体基板1とn−型半導体層2の界面付近に埋め込まれた高濃度のp型不純物領域である。より詳細には、第1分離領域131は、p型半導体基板1表面に所望のp型不純物(例えばボロン(B)、ドーズ量:2E14cm−2程度)をイオン注入し、n−型半導体層2を例えばエピタキシャル成長などにより積層した時や、素子領域形成時の熱処理により拡散することでp型半導体基板1とn−型半導体層2に渡って設けられた不純物拡散領域である。
第1分離領域131の最大幅W1は、例えば20μm程度である。また、p型半導体基板1とn−型半導体層2の界面から第1分離領域131の上端または下端までの距離L1は同等であり、12μm程度である。
第2分離領域132は、n−型半導体層2表面から第1分離領域131に達して設けられ、トレンチ132aと、トレンチ132aに埋め込まれた充填材132bを有する。トレンチ132aの開口幅W2は例えば1μm〜5μm程度であり、深さL2は例えば2μm〜10μmである。
ここでは、トレンチ132aの内壁(側壁および底部)は絶縁膜(例えば酸化膜)132cで覆われ、トレンチ132a内部に充填材132bが埋め込まれる。充填材132bは例えばノンドープのポリシリコン層である。尚、充填材132bは、不純物がドープされたポリシリコン層でもよい。
本実施形態の分離領域13は、下部の第1分離領域131が不純物拡散領域であり、上部の第2分離領域132はトレンチ131aにより構成される。従って、分離領域の全てを不純物の拡散領域で形成した従来構造(図6)と比較して、素子領域Eが配置されるn−型半導体層2の表面における分離領域13(第2分離領域132)の占有面積を縮小できる。
具体的には、従来の分離領域103は、高温の熱処理により不純物を拡散して形成するため、図6の如くn−型半導体層表面においてその幅W’が20μm程度であった。しかし、本実施形態によれば、n−型半導体層2表面における第2分離領域132の幅W2は、トレンチ開口幅となり、1μm〜5μm程度である。従って、n−型半導体層2表面における分離領域13(第2分離領域132)の幅W2は従来構造と比較して20分の1〜4分の1まで縮小できる。
これにより、分離領域13で分離される素子領域E間の距離を縮小でき、チップサイズの小型化、あるいは1つのチップ上での高集積化が実現する。
また、第2分離領域132下方に不純物の拡散領域である第1分離領域131が配置される。つまり第2分離領域132のトレンチ132aは第1分離領域131の上端に接する深さに設ければ十分である。具体的には、その深さL2は2μm〜10μm程度であり、通常の(例えばトレンチ構造の絶縁ゲート型半導体素子などを形成するための)トレンチエッチングの設備を利用できる。
従来のトレンチ分離構造(図7)の場合には、p型半導体基板101まで達する深さで、且つ開口幅が狭い(1μm〜5μm程度)トレンチを形成する必要があるため、深い(例えば20μm以上)トレンチを形成するエッチング装置や、深くて狭いトレンチ内を洗浄する装置など、専用の設備が必要であった。
しかし本実施形態によれば、素子領域Eの形成などに使用する通常のエッチング装置及び洗浄装置を利用できるので、新たな設備投資をすることなく、分離領域13(第2分離領域132)のn−型半導体層2表面における占有面積を縮小できる。
図2は、第2の実施形態を示す図であり、分離領域13の拡大断面図である。
第2分離領域132は、トレンチ132aに充填材132bとして絶縁膜を埋め込んだ構造でもよい。すなわちトレンチ132a側壁を覆う例えば熱酸化膜でトレンチ132a内部が充填される。特にトレンチ132aの開口幅が狭い場合には、熱酸化のみでトレンチ132a内を熱酸化膜132bで埋め込むことができ、好適である。第1分離領域131および不図示の素子領域は、第1の実施形態と同様であるので説明は省略する。
図3は、第3の実施形態を示す図である。図3(A)は素子領域Eおよび分離領域13を示す断面図であり、図3(B)は分離領域13の拡大断面図である。尚、素子領域Eおよび第1分離領域131は、第1の実施形態と同様であるので説明は省略する。
第3の実施形態の第2分離領域132は、トレンチ132a内に充填材132bとして絶縁膜を埋め込み、トレンチ132aの側壁に沿ってp型不純物領域132dを設ける構造である。p型不純物領域132dは、不純物濃度が例えば、1E16cm−3〜1E17cm−3程度であり、第1分離領域131とコンタクトする。また、p型不純物領域132dは、n−型半導体層2表面を覆う絶縁膜11に設けたコンタクトホールを介して、金属層14とコンタクトする。p型半導体基板1にGND電位を印加することにより、p型不純物領域132d、第1分離領域131が導電路となり、金属層14をGND電位に固定することができる。
p型不純物領域132dは、トレンチ132aを形成後、例えばトレンチ132a内壁に斜めイオン注入などによりp型不純物を注入することで形成できる。またその場合、充填材132bとして、例えばCVD酸化膜などが埋め込まれる。これにより、トレンチ132aの少なくとも側壁は、絶縁膜(CVD酸化膜)で覆われる。また充填材132bとしてノンドープのポリシリコン層を埋め込んでもよい。
図4は、第4の実施形態を示す図である。尚、第1分離領域131は、第1の実施形態と同様であるので説明は省略する。
第2分離領域132はトレンチ132a側壁に絶縁膜132cを設け、充填材132bとしてp型不純物(例えばボロン(B))をドープしたポリシリコン層を埋め込む構造でもよい。不純物濃度は、例えば1E19cm−3程度である。この場合、充填材132bも導電路として寄与するので、トレンチ132a側壁のp型不純物領域132dは不要であるが、図3(B)の如く、p型不純物領域132dを設けてもよい。また充填材132bが導電路となるので、トレンチ132aの底部には絶縁膜は設けない。この場合、例えば熱酸化膜でトレンチ132a内壁を覆う絶縁膜132cを形成した後、異方性エッチングによりトレンチ132aの底部のみ絶縁膜を除去する。
図5は、第5の実施形態を示す。第1分離領域131は、第1の実施形態と同様であるので説明は省略する。
第5の実施形態は、トレンチ132aの内部に、充填材132bとしてp型不純物(例えばボロン(B))をドープしたポリシリコン層を埋めこむ構造である。また、トレンチ132aに沿って、斜めイオン注入などによりp型不純物領域132dを形成する。表面には、第3の実施形態と同様に金属層14を設け、p型半導体基板1にGND電位を印加することで、分離領域13が導電路となり、金属層14をGND電位に固定できる。
以上本実施形態では、素子領域Eにnpn型バイポーラトランジスタが形成される場合を例に説明したが、素子領域Eに形成される素子としてはこれに限らず、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)や、ダイオードなど、他の素子であっても同様に実施でき、同様の効果が得られる。
1 p型シリコン半導体基板
2 n−型半導体層
11 絶縁膜
13 分離領域
131 第1分離領域
132 第2分離領域
132a トレンチ
132b 充填材
132c 絶縁膜
132d p型不純物領域
14 金属層
15 埋め込み層
21 p−型ベース領域
22 n+型エミッタ領域
23 n+型コレクタコンタクト領域
25 ベース電極
26 エミッタ電極
27 コレクタ電極
101 p型シリコン半導体基板
102 n−型半導体層
103、103a、103b 分離領域
105 p−型ベース領域
106 n+型エミッタ領域
107 n+型コレクタコンタクト領域
112 n+型不純物領域
115 ベース電極
116 エミッタ電極
117 コレクタ電極
2 n−型半導体層
11 絶縁膜
13 分離領域
131 第1分離領域
132 第2分離領域
132a トレンチ
132b 充填材
132c 絶縁膜
132d p型不純物領域
14 金属層
15 埋め込み層
21 p−型ベース領域
22 n+型エミッタ領域
23 n+型コレクタコンタクト領域
25 ベース電極
26 エミッタ電極
27 コレクタ電極
101 p型シリコン半導体基板
102 n−型半導体層
103、103a、103b 分離領域
105 p−型ベース領域
106 n+型エミッタ領域
107 n+型コレクタコンタクト領域
112 n+型不純物領域
115 ベース電極
116 エミッタ電極
117 コレクタ電極
Claims (7)
- p型半導体基板と、
該p型半導体基板上に設けたn型半導体層と、
該n型半導体層の表面に設けられた所望の素子領域と、
該素子領域の外側に設けられた分離領域と、を具備し、
該分離領域は、n型半導体層表面より下方の前記p型半導体基板と前記n型半導体層に渡って埋め込まれたp型不純物領域からなる第1分離領域と、
前記n型半導体層表面から前記第1分離領域に達して設けられたトレンチと該トレンチに埋め込まれた充填材とからなる第2分離領域とを有することを特徴とする半導体装置。 - 前記トレンチは、少なくとも側壁が絶縁膜で覆われることを特徴とする請求項1に記載の半導体装置。
- 前記充填材は、前記絶縁膜であることを特徴とする請求項2に記載の半導体装置。
- 前記充填材は、半導体層であることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記半導体層はp型不純物がドープされることを特徴とする請求項4に記載の半導体装置。
- 前記トレンチに沿って前記p型不純物領域とコンタクトする他のp型不純物領域が設けられることを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。
- 前記充填材または前記他のp型不純物領域がGND電位となることを特徴とする請求項5または請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226234A JP2010062315A (ja) | 2008-09-03 | 2008-09-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226234A JP2010062315A (ja) | 2008-09-03 | 2008-09-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010062315A true JP2010062315A (ja) | 2010-03-18 |
Family
ID=42188808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226234A Pending JP2010062315A (ja) | 2008-09-03 | 2008-09-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010062315A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199037A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 固体撮像装置、及びその製造方法 |
CN104143558A (zh) * | 2014-08-15 | 2014-11-12 | 北京思比科微电子技术股份有限公司 | 一种提高阱容量的图像传感器像素及其制作方法 |
CN104991208A (zh) * | 2015-07-07 | 2015-10-21 | 厦门大学 | 核磁共振边缘磁场成像实验装置 |
JP2018503976A (ja) * | 2014-11-26 | 2018-02-08 | 日本テキサス・インスツルメンツ株式会社 | ディープトレンチ充填のためのポリサンドイッチ |
CN110098210A (zh) * | 2018-01-31 | 2019-08-06 | 佳能株式会社 | 半导体装置、半导体装置的制造方法以及设备 |
USRE49987E1 (en) | 2022-04-20 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
-
2008
- 2008-09-03 JP JP2008226234A patent/JP2010062315A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199037A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 固体撮像装置、及びその製造方法 |
US8643131B2 (en) | 2010-03-19 | 2014-02-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of manufacturing the same |
CN104143558A (zh) * | 2014-08-15 | 2014-11-12 | 北京思比科微电子技术股份有限公司 | 一种提高阱容量的图像传感器像素及其制作方法 |
JP2018503976A (ja) * | 2014-11-26 | 2018-02-08 | 日本テキサス・インスツルメンツ株式会社 | ディープトレンチ充填のためのポリサンドイッチ |
JP2021061432A (ja) * | 2014-11-26 | 2021-04-15 | 日本テキサス・インスツルメンツ合同会社 | ディープトレンチ充填のためのポリサンドイッチ |
JP7189403B2 (ja) | 2014-11-26 | 2022-12-14 | テキサス インスツルメンツ インコーポレイテッド | ディープトレンチ充填のためのポリサンドイッチ |
CN104991208A (zh) * | 2015-07-07 | 2015-10-21 | 厦门大学 | 核磁共振边缘磁场成像实验装置 |
CN110098210A (zh) * | 2018-01-31 | 2019-08-06 | 佳能株式会社 | 半导体装置、半导体装置的制造方法以及设备 |
CN110098210B (zh) * | 2018-01-31 | 2024-02-23 | 佳能株式会社 | 半导体装置、半导体装置的制造方法以及设备 |
USRE49987E1 (en) | 2022-04-20 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132977B2 (ja) | 半導体装置およびその製造方法 | |
CN107112358B (zh) | 半导体装置及半导体装置的制造方法 | |
US8643089B2 (en) | Semiconductor device and fabricating method thereof | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5132077B2 (ja) | 半導体装置 | |
TW201737356A (zh) | 半導體裝置及其製造方法 | |
JP5558901B2 (ja) | ダイオード及びその製造方法 | |
JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010062315A (ja) | 半導体装置 | |
JP2014078689A (ja) | 電力用半導体装置、および、電力用半導体装置の製造方法 | |
JP5114824B2 (ja) | 半導体装置およびその製造方法 | |
US11075292B2 (en) | Insulated gate bipolar transistor, and manufacturing method therefor | |
JP2005101334A (ja) | 半導体装置およびその製造方法 | |
JP2015056643A (ja) | 半導体装置の製造方法 | |
US11158736B2 (en) | MOSFET structure, and manufacturing method thereof | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
US9231081B2 (en) | Method of manufacturing a semiconductor device | |
JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
JP4794546B2 (ja) | 半導体装置およびその製造方法 | |
JP2009004763A (ja) | 半導体装置 | |
JP2008103551A (ja) | 半導体装置 | |
JP2006505943A (ja) | 半導体デバイス・チャネル終端 | |
JP2016058485A (ja) | 半導体装置 | |
JP2009224495A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US20180308964A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110609 |