JP7189403B2 - ディープトレンチ充填のためのポリサンドイッチ - Google Patents

ディープトレンチ充填のためのポリサンドイッチ Download PDF

Info

Publication number
JP7189403B2
JP7189403B2 JP2020218162A JP2020218162A JP7189403B2 JP 7189403 B2 JP7189403 B2 JP 7189403B2 JP 2020218162 A JP2020218162 A JP 2020218162A JP 2020218162 A JP2020218162 A JP 2020218162A JP 7189403 B2 JP7189403 B2 JP 7189403B2
Authority
JP
Japan
Prior art keywords
layer
deep trench
polysilicon layer
substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020218162A
Other languages
English (en)
Other versions
JP2021061432A (ja
Inventor
フー ビンホワ
ピー ペンハルカル サミール
ベンジャミン ジェーコブス ジャーヴィス
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021061432A publication Critical patent/JP2021061432A/ja
Application granted granted Critical
Publication of JP7189403B2 publication Critical patent/JP7189403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors

Landscapes

  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Description

本願は、概して半導体デバイスに関し、更に特定して言えば、半導体デバイスにおけるディープトレンチ構造に関連する。
半導体デバイスが、ディープトレンチの側壁上の誘電体ライナーを備えたディープトレンチ構造、及びディープトレンチを充填する誘電体ライナー上のドープされた多結晶シリコン（ポリシリコン）を有する。ディープトレンチにおけるポリシリコンにおいて望ましく低いシート抵抗を得ることは、ポリシリコンが堆積される際のインサイチュド－ピングを必要とし、これは、望ましくないことに、半導体デバイスの基板の裏側のドーパント汚染、及び堆積されたポリシリコンがアニーリングされた後の半導体デバイスにおける応力を生じさせる。これらの望ましくない影響はいずれも、半導体デバイスの性能及び信頼性を劣化させ得る。代替として、ドープされていないポリシリコンが、半導体デバイスの頂部表面において堆積及び注入され得、２０ミクロン深さを超え得るディープトレンチにおけるドーパント分布の所望の均一性を得るために長い熱駆動が必要とされる。この長い熱駆動は、埋め込み層など、基板におけるドープされた構造に悪影響を与える。
半導体デバイスが、半導体デバイスの基板においてディープトレンチを形成することにより形成される。ディープトレンチの側壁上に誘電体ライナーが形成される。第１のドープされていないポリシリコン層が、誘電体ライナー上のディープトレンチ内に延在するが、ディープトレンチを充填せずに、半導体デバイス上に形成される。第１のポリシリコン層にドーパントが注入される。ポリシリコンの第１の層上にポリシリコンの第２の層が形成される。熱駆動アニールが、ドーパントを活性化及び拡散する。ポリシリコンの第１の層及びポリシリコンの第２の層のポリシリコンは、基板の頂部表面の上から取り除かれる。
例示の半導体デバイスの断面である。
製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。 製造の連続的段階で示した、図１の半導体デバイスの断面図である。
別の例示の半導体デバイスの断面である。
製造の連続的段階で示した、図３の半導体デバイスの断面図である。
埋め込み層、及び埋め込み層に対する自己整合シンカーを備えたディープトレンチ構造を含む代替の半導体デバイスの断面である。
下記の同時係属中の特許出願が関連しており、参照により本願に組み込まれる。
米国特許出願番号ＵＳ１４／５５５，２０９ 米国特許出願番号ＵＳ１４／５５５，３３０ 米国特許出願番号ＵＳ１４／５５５，３５９
図面は一定の縮尺で描いてはいない。幾つかの動作が、異なる順で、及び／又は他の動作又は事象と同時に成され得る。また、例示の実施例に従った方法を実装するために、図示した全ての動作又は事象が必要とされるわけではない。
半導体デバイスが、半導体デバイスの基板においてディープトレンチを少なくとも１０ミクロンの深さ形成することによって、形成される。ディープトレンチの側壁上に誘電体ライナーが形成される。ポリシリコンの第１のドープされていない層が、半導体デバイス上に形成され、誘電体ライナー上のディープトレンチ内に延在するが、ディープトレンチを充填しない。第１のポリシリコン層にドーパントが注入される。ポリシリコンの第２のドープされていない層が、ポリシリコンの第１の層上に形成される。熱駆動アニールが、ドーパントを活性化し、ドーパントを第１及び第２のポリシリコン層にわたって拡散する。ポリシリコンの第１の層及びポリシリコンの第２の層のポリシリコンは、基板の頂部表面の上から取り除かれる。一例において、誘電体ライナーの誘電性材料が、基板を露出させるように、ディープトレンチの底部において取り除かれ得る。その後、ポリシリコンの第１の層は、埋め込み層の下の領域へなど、ディープトレンチの底部において基板への電気的接続を成す。別の例において、ポリシリコンの第１の層は、誘電体ライナーにより、ディープトレンチの底部において基板から電気的に隔離される。ディープトレンチにおける隔離されたポリシリコンは、半導体デバイスのレジスタ又はキャパシタを提供し得る。
本開示の目的のため、半導体デバイス上のポリシリコンの層の形成に適用される際のドープされていないという用語は、ポリシリコン層を形成するために反応性ガスに含まれるドーパントの量が、有意でない量に過ぎないことを意味する。半導体デバイスに既に存在する幾つかのドーパントは、ポリシリコン層が形成されるにつれてポリシリコン層に拡散し得るが、これは、ポリシリコン層の形成のドープされていない性質を打ち消さない。
図１は例示の半導体デバイス１００の断面であり、半導体デバイス１００は、ｐ型シリコンなどの半導体材料１０４を含む基板１０２において形成される。ｎ型埋め込み層１０６などの埋め込み層１０６が、埋め込み層１０６の底部表面１０８が、基板１０２の頂部表面１１０よりも１０ミクロン以上、下にあるように、基板１０２に配置され得る。基板１０２は、ｐ型エピタキシャル層１１２など、埋め込み層１０６の上の上側層１１２を含み得る。この例では、埋め込み層１０６の下の半導体材料１０４は、埋め込み層１０６により上側層１１２から電気的に隔離され得る。
半導体デバイス１００は、一つ又は複数のディープトレンチ構造１１４を含み、ディープトレンチ構造１１４は、基板１０２において少なくとも１０ミクロンの深さ延在する。各ディープトレンチ構造１１４は、ディープトレンチ構造１１４のディープトレンチ１２０の側壁１１８上の誘電体ライナー１１６を含む。ポリシリコンの第１の層１２２が、誘電体ライナー１１６上に配置され、ディープトレンチ構造１１４の底部まで延在する。ポリシリコンの第２の層１２４が、ポリシリコンの第１の層１２２上に配置され、ディープトレンチ１２０内に延在する。ドーパントが、少なくとも１×１０１８ｃｍ－３の平均ドーピング濃度で、ポリシリコンの第１の層１２２及びポリシリコンの第２の層１２４において分布する。ディープトレンチ構造１１４の幅１２６は、１．５ミクロン～３．５ミクロンである。
この例では、誘電体ライナー１１６の誘電性材料がディープトレンチ構造１１４の底部において取り除かれ、ディープトレンチ構造１１４の底部において基板１０２にコンタクト領域１２８が配置され、そのため、ポリシリコンの第１の層１２２がコンタクト領域１２８を介して基板１０２への電気的接続を成すようにする。コンタクト領域１２８は、少なくとも５×１０１８ｃｍ－３の平均ドーピング濃度を有し得る。そのため、ディープトレンチ構造１１４は、少なくとも５×１０１８ｃｍ－３の平均ドーピング濃度に起因して有利に低い抵抗で、基板１０２の頂部表面１１０から埋め込み層１０６の下の半導体材料１０４への電気的接続を提供する。ディープトレンチ構造１１４は、上側層１１２の一部と上側層１１２部分における半導体デバイス１００の構成要素を囲むように、及びそのためそれらを隔離するように、閉ループ構成を有し得る。
図２Ａ～図２Ｊは、製造の連続的段階で示した、図１の半導体デバイスの断面図である。図２Ａを参照すると、半導体材料１０４上に、埋め込み層１０６及び上側層１１２が形成される。埋め込み層１０６及び上側層１１２は、ｎ型ドーパントをｐ型半導体材料１０４に注入することにより形成され得、その後、注入されたｎ型ドーパントの拡散及び活性化によって埋め込み層１０６が形成されるように、ｐ型上側層１１２を成長させるための熱駆動アニール及び後続のエピタキシャルプロセスが続く。
熱酸化などにより、基板の頂部表面１１０においてパッド酸化物１３０の層が形成される。パッド酸化物１３０の層は、５ナノメートル～３０ナノメートルの二酸化シリコンを含み得る。アンモニア及びシランを用いる低圧化学気相成長（ＬＰＣＶＤ）などにより、パッド酸化物１３０の層上にパッド窒化物１３２の層が形成される。パッド窒化物１３２の層は、１００ナノメートル～３００ナノメートルのシリコン窒化物を含み得る。テトラエトキシシラン（ＴＥＯＳ）と呼ぶこともあるオルトけい酸テトラエチルを用いるプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）などにより、又は高密度プラズマ（ＨＤＰ）プロセスを用いて、パッド窒化物１３２の層の上にハードマスク酸化物１３４の層が形成される。ハードマスク酸化物１３４の層は、５００ナノメートル～２ミクロンの二酸化シリコンを含み得る。パッド窒化物１３２の層は、ハードマスク酸化物１３４の層の後続の
エッチングのためのエッチ停止層を提供する。
図１のディープトレンチ構造１１４のためのエリアを露出させるように、ハードマスク酸化物１３４の層の上にトレンチマスク１３６が形成される。トレンチマスク１３６は、フォトリソグラフィプロセスによって形成されるフォトレジストを含み得、更に、ハードマスク層及び／又は半反射層を含み得る。
図２Ｂを参照すると、ハードマスクエッチングプロセスが、トレンチマスク１３６により露出されたエリアにおいてハードマスク酸化物１３４の層から材料を取り除く。続いて、停止層エッチングプロセスが、トレンチマスク１３６により露出されたエリアにおけるパッド窒化物１３２の層及びパッド酸化物１３０の層を取り除く。トレンチエッチングプロセスが、ディープトレンチ１２０を形成するためにトレンチマスク１３６により露出されたエリアにおいて基板１０２から材料を取り除き、ディープトレンチ１２０は、埋め込み層１０６の底部表面より下まで延在する。幾つかの例において、ディープトレンチ１２０は、１２ミクロン～３５ミクロンの深さであり得る。図２Ｂに示したように有意な部分、及び場合によってはトレンチマスク１３６の全て、及び場合によってはハードマスク酸化物１３４の層の一部が、トレンチエッチングプロセスにより腐食され得る。残りのトレンチマスク１３６がある場合、ディープトレンチ１２０が形成された後に取り除かれる。
図２Ｃを参照すると、ディープトレンチ１２０の側壁１１８及び底部上に、熱酸化物１３８の層が形成される。幾つかの例において、熱酸化物１３８の層は、５０ナノメートル～４００ナノメートルの厚みであり得る。準大気圧化学気相成長（ＳＡＣＶＤ）プロセスなどにより、熱酸化物１３８の層上に二酸化シリコン１４０の層が形成される。幾つかの例において、二酸化シリコン１４０の層は、５０ナノメートル～５００ナノメートルの厚みであり得る。二酸化シリコン１４０の層と組み合わされた熱酸化物１３８の層は、誘電体ライナー１１６を提供する。
図２Ｄを参照すると、誘電体ライナー１１６は、半導体材料１０４を露出させるように、ディープトレンチ１２０の底部において取り除かれる。誘電性材料は、側壁１１８上の誘電体ライナー１１６を実質的にそのまま残すフッ素ラジカルを用いる反応性イオンエッチング（ＲＩＥ）プロセスなどにより取り除かれ得る。
図２Ｅを参照すると、コンタクト領域１２８を形成するため、ディープトレンチ１２０の底部において露出された半導体材料１０４にｐ型ドーパント１４２が注入される。ドーパント１４２は、コンタクト領域１２８が半導体材料１０４と同じ導電型であるように選択される。この例では、半導体材料１０４はｐ型であり、ドーパント１４２はボロンを含む。ドーパント１４２は、実質的にゼロ度の傾き角度で、２×１０１４ｃｍ－２～２×１０１５ｃｍ－２の例示のドーズ量で注入され得る。
図２Ｆを参照すると、ポリシリコンの第１の層１２２が、既存の半導体デバイス１００上に形成されて、ディープトレンチ１２０内に延在し、コンタクト領域１２８への電気的コンタクトを成す。ポリシリコンの第１の層１２２は、ディープトレンチ１２０を充填しないように、１５０ナノメートル～２００ナノメートルの厚みを有し得る。幾つかの例において、ポリシリコンの第１の層１２２は、約２００ミリトルの圧力で、５００毎分標準立方センチメートル（ｓｃｃｍ）～６００ｓｃｃｍのシランガス（ＳｉＨ４）を提供することによって、約６２０℃の温度で形成され得る。ポリシリコンの第１の層１２２は、形成される際に実質的にドープされておらず、これは、ドープされたポリシリコンを用いるプロセスに比して、有利にも、基板１０２の裏側のドーピング汚染を低減する。
図２Ｇを参照すると、約ゼロ度の傾き角度及び約４５度の捩れ（ｔｗｉｓｔ）角度の４サブドーズで、１×１０１５ｃｍ－２～１×１０ １６ ｃｍ－２の例示のドーズ量で、ポリシリコンの第１の層１２２にｐ型ドーパント１４４が注入される。代替として、ｐ型ドーパント１４４は、約１度～２度の傾き角度及び約ゼロ度の捩れ角度で４サブドーズで注入され得る。ｐ型ドーパント１４４はボロンを含み得、ボロンは有利にも、ガリウム及びインジウムなどの他の一般的なｐ型ドーパントより高い拡散係数を有する。ｐ型ドーパント１４４の総ドーズは、ポリシリコンの第１の層１２２及び続いて形成されるポリシリコンの第２の層１２４における所望のシート抵抗値を提供するために、ディープトレンチ１２０の深さ及び幅に基づいて選択され得る。
図２Ｈを参照すると、ポリシリコンの第２の層１２４が、ポリシリコンの第１の層１２２上に形成され、ディープトレンチ１２０内に延在する。ポリシリコンの第２の層１２４は、８００ナノメートル～１．５ミクロンの厚みを有し得、ディープトレンチ１２０を実質的に充填し得る。ポリシリコンの第２の層１２４は、図２Ｆを参照してポリシリコンの第１の層１２２に対して説明されたものと同様のプロセス条件を用いて形成され得る。ポリシリコンの第２の層１２４は、形成される際に実質的にドープされておらず、これも、ドープされたシリコン層を用いるプロセスに比して、基板１０２の裏側のドーピング汚染を有利に低減する。
図２Ｉを参照すると、図２Ｇの注入されたドーパント１４４を活性化するため、及び注入されたドーパント１４４を、ポリシリコンの第１の層１２２及びポリシリコンの第２の層１２４にわたって拡散するために、熱駆動アニール１４６が基板１０２を加熱する。熱駆動アニールは、窒素雰囲気において１００分～１５０分間の１０００℃～１１００℃でのファーネスアニールであり得る。熱駆動アニールは有利にも、ポリシリコンの第１の層１２２及びポリシリコンの第２の層１２４における注入されたドーパント１４４の所望の均一性を提供する。
図２Ｊを参照すると、ポリシリコンの第２の層１２４、ポリシリコンの第１の層１２２、図２Ｉのハードマスク酸化物１３４の層、及びパッド窒化物１３２の層の一部が、図２ＪにおいてＣＭＰパッド１４８として示される化学機械研磨（ＣＭＰ）プロセス１４８を用いて取り除かれる。その後、パッド窒化物１３２の残りの層、及びパッド酸化物１３０の層が、図１の構造を提供するために取り除かれる。代替として、パッド酸化物１３０の層は、後続の注入及びアニールの間その場に残され得、その後、製造プロセスにおいて取り除かれ得る。
この例の代替のバージョンにおいて、基板においてｎ型半導体材料を備える類似の半導体デバイスが、リンなどのｎ型ドーパントを、ポリシリコンの第１の層に注入することによって形成され得る。結果のディープトレンチ構造は、半導体デバイスの頂部表面から、基板におけるｎ型半導体材料までの、電気的接続を提供する。
図３は、別の例示の半導体デバイス３００の断面であり、これは、シリコンなどの半導体材料３０４を含む基板３０２において形成される。半導体デバイス３００は、一つ又は複数のディープトレンチ構造３１４を含み、ディープトレンチ構造３１４は、基板３０２の頂部表面３１０より少なくとも１０ミクロン下へ延在する。各ディープトレンチ構造３１４は、ディープトレンチ構造３１４のディープトレンチ３２０の側壁３１８及び底部上の誘電体ライナー３１６を含む。ポリシリコンの第１の層３２２が、誘電体ライナー３１６上に配置され、ディープトレンチ構造３１４の底部まで延在する。ポリシリコンの第１の層３２２上に、ポリシリコンの第２の層３２４が配置される。ドーパントが、少なくとも１×１０１８ｃｍ－３の平均ドーピング濃度で、ポリシリコンの第１の層３２２及びポリシリコンの第２の層３２４において分布する。ディープトレンチ構造３１４の幅３２６は、１．５ミクロン～３．５ミクロンである。
この例では、誘電体ライナー３１６は、ポリシリコンの第１の層３２２を基板３０２から隔離する。ディープトレンチ構造３１４は、レジスタ又はキャパシタを提供し得、これらは有利にも、半導体デバイス３００の多くの表面空間を占有せず、低減されたサイズを、及びそのため一層低い製造コストを可能にする。
図４Ａ及び図４Ｂは、製造の連続的段階で示した、図３の半導体デバイスの断面図である。図４Ａを参照すると、パッド酸化物３３０の層が、基板の頂部表面３１０において形成される。パッド酸化物３３０の層上に、パッド窒化物３３２の層が形成される。パッド窒化物３３２の層の上に、ハードマスク酸化物３３４の層が形成される。ハードマスク酸化物３３４の層、パッド窒化物３３２の層、及びパッド酸化物３３０の層は、図２Ａを参照して説明したように形成され得る。ディープトレンチ３２０は、ハードマスク酸化物３３４の層、パッド窒化物３３２の層、及びパッド酸化物３３０の層を介して、及び少なくとも１０ミクロン基板３０２内に、形成される。幾つかの例において、ディープトレンチ３２０は、１２ミクロン～３５ミクロンの深さであり得る。ディープトレンチ３２０は、図２Ｂを参照して説明したように形成され得る。誘電体ライナー３１６が、ハードマスク酸化物３３４の層の上に形成され、ディープトレンチ３２０の側壁３１８上に延在する。誘電体ライナーは、図２Ｃを参照して説明したように、熱酸化物の層及び堆積された酸化物の層を含み得、又は他の方法により形成され得る。ポリシリコンの第１の層３２２は、誘電体ライナー３１６上に形成され、ディープトレンチ３２０内に延在する（がディープトレンチ３２０を充填はしない）。ポリシリコンの第１の層３２２は、１５０ナノメートル～２００ナノメートルの厚みを有し得る。ポリシリコンの第１の層３２２は実質的にドープされておらず、図２Ｆを参照して説明した利点が得られ、及び図２Ｆを参照して説明したように形成され得る。ドーパント３４４が、１度～２度の傾き角度及び約ゼロ度の捩れ角度での４サブドーズで、２×１０１５ｃｍ－２～１×１０ １６ ｃｍ－２の例示のドーズ量で、ポリシリコンの第１の層３２２に注入される。ドーパント３４４は、ｐ型ドーパントであり得、ボロンを含み得、又は、ｎ型ドーパントであり得、リン及び／又は場合によってはヒ素を含み得る。ドーパント３４４の総ドーズは、ポリシリコンの第１の層３２２及び続いて形成されるポリシリコンの第２の層３２４において所望のシート抵抗値を提供するために、ディープトレンチ３２０の深さ及び幅に基づいて選択され得る。
図４Ｂを参照すると、ポリシリコンの第２の層３２４が、ポリシリコンの第１の層３２２上に形成され、ディープトレンチ３２０内に延在する。ポリシリコンの第２の層３２４は、８００ナノメートル～１．５ミクロンの厚みを有し得、ディープトレンチ３２０を実質的に充填し得る。ポリシリコンの第２の層３２４は、図２Ｆを参照して説明したものと同様のプロセス条件を用いて形成され得る。ポリシリコンの第２の層３２４は、形成される際に実質的にドープされておらず、図２Ｈを参照して説明した利点が得られる。図４Ａの注入されたドーパント３４４を活性化するように、及び注入されたドーパント３４４を、ポリシリコンの第１の層３２２及びポリシリコンの第２の層３２４にわたって拡散するように、熱駆動アニール３４６が基板３０２を加熱する。熱駆動アニールは、図２Ｉを参照して説明したものに類似し得、有利にも、ポリシリコンの第１の層３２２及びポリシリコンの第２の層３２４における注入されたドーパント３４４の所望の均一性を提供する。ドープされていない層としてのポリシリコンの第１の層３２２及びポリシリコンの第２の層３２４の形成により、図２Ｉを参照して説明した利点が得られる。ポリシリコンの第２の層３２４、ポリシリコンの第１の層３２２、ハードマスク酸化物３３４の層、及びパッド窒化物３３２の層の一部が、ＣＭＰプロセスを用いて取り除かれる。パッド窒化物３３２の残りの層、及びパッド酸化物３３０の層はその後、図３の構造を提供するために取り除かれる。
図５は、埋め込み層、及び埋め込み層に対する自己整合シンカーを備えたディープトレンチ構造を含む、代替の半導体デバイスの断面である。半導体デバイス５００が基板５０２において形成され、基板５０２は、半導体材料のｐ型ベース半導体層５０４、半導体材料のｎ型埋め込み層５０６、及び基板５０２の頂部表面５１０まで延在するｐ型上側半導体層５１２を含む。ｐ型ベース半導体層５０４は、５Ωｃｍ～１０Ωｃｍの抵抗率を有するエピタキシャル半導体層であり得る。ｐ型上側半導体層５１２も、５Ωｃｍ～１０Ωｃｍの抵抗率を有するエピタキシャル半導体層であり得る。ｎ型埋め込み層５０６はメイン層５４８を含み得、メイン層５４８は、ベース半導体層５０４と上側半導体層５１２との間の境界に跨り、ベース半導体層５０４内に少なくとも１ミクロン、及び上側半導体層５１２内に少なくとも１ミクロン延在する。ｎ型埋め込み層５０６はまた、軽くドープされた層５５０を含み得、軽くドープされた層５５０は、ベース半導体層５０４において配置され、メイン層５４８の下に少なくとも２ミクロン延在する。ｎ型埋め込み層５０６は、米国特許出願番号ＵＳ１４／５５５，３３０に記載されるように形成され得る。
半導体デバイス５００は、一つ又は複数のディープトレンチ構造５１４を含み、ディープトレンチ構造５１４は、基板５０２において少なくとも１０ミクロンの深さ延在する。各ディープトレンチ構造５１４は、ディープトレンチ構造５１４のディープトレンチ５２０の側壁５１８上の誘電体ライナー５１６を含む。ポリシリコンの第１の層５２２が、誘電体ライナー５１６上に配置され、ディープトレンチ構造５１４の底部まで延在する。ポリシリコンの第２の層５２４が、ポリシリコンの第１の層５２２上に配置され、ディープトレンチ５２０内に延在する。ドーパントが、少なくとも１×１０１８ｃｍ－３の平均ドーピング濃度で、ポリシリコンの第１の層５２２及びポリシリコンの第２の層５２４において分布する。トレンチ構造５１４は、本明細書における例の任意のものに記載されるように形成され得る。
この例では、ポリシリコンの第１の層５２２がコンタクト領域５２８を介して基板５０２への電気的接続を成すように、誘電体ライナー５１６の誘電性材料が、ディープトレンチ構造５１４の底部において取り除かれ、コンタクト領域５２８が、ディープトレンチ構造５１４の底部における基板５０２において配置される。コンタクト領域５２８、及び各ディープトレンチ構造５１４の底部における誘電体ライナー５１６を取り除く方法は、米国特許出願番号ＵＳ１４／５５５，３５９に記載されるように成され得る。
ｎ型自己整合シンカー５５２が、ディープトレンチ構造５１４に接し、埋め込み層５０６まで延在して、上側半導体層５１２に配置される。自己整合シンカー５５２は、埋め込み層５０６への電気的接続を提供する。自己整合シンカー５５２は、米国特許出願番号ＵＳ１４／５５５，２０９に記載されるように形成され得る。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (20)

  1. 半導体デバイスであって、
    第１の導電型を有する半導体材料と前記半導体材料の上の第２の導電型を有する埋め込み層と前記埋め込み層の上の前記第１の導電型を有するエピタキシャル層とを含む基板であって、前記埋め込み層がメイン層と前記メイン層の下の軽くドープされた層とを含む、前記基板と、
    前記基板におけるディープトレンチ構造であって、
    前記基板における少なくとも１０ミクロンの深さのディープトレンチと、
    前記ディープトレンチの側壁上に配置される誘電体ライナーと、
    前記誘電体ライナー上に配置され、前記ディープトレンチの底部まで延在する第１のポリシリコン層と、
    前記第１のポリシリコン層上に配置され、前記ディープトレンチ内に延在する第２のポリシリコン層と、
    を含み、
    ドーパントが、少なくとも１×１０１８ｃｍ－３の平均ドーピング濃度で、前記第１のポリシリコン層と前記第２のポリシリコン層とにわたって分配され、前記ディープトレンチ構造の幅が、１．５ミクロン～３．５ミクロンである、前記ディープトレンチ構造と、
    を含み、
    前記エピタキシャル層が５～１０Ωｃｍの抵抗率を有する、半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、
    前記誘電体ライナーが、前記側壁上の熱酸化物層と前記熱酸化物層上の堆積された二酸化シリコン層とを含む、半導体デバイス。
  3. 請求項１に記載の半導体デバイスであって、
    前記ディープトレンチ構造が、前記基板において２０ミクロン～３５ミクロンの深さである、半導体デバイス。
  4. 請求項１に記載の半導体デバイスであって、
    前記第１のポリシリコン層が、１５０ナノメートル～２００ナノメートルの厚みを有する、半導体デバイス。
  5. 請求項１に記載の半導体デバイスであって、
    前記第１のポリシリコン層が前記基板の半導体材料への電気的コンタクトを成すように、前記ディープトレンチ構造の底部に前記誘電体ライナーがない、半導体デバイス。
  6. 請求項５に記載の半導体デバイスであって、
    前記ディープトレンチが、前記埋め込み層の底部表面より下に延在する、半導体デバイス。
  7. 請求項１に記載の半導体デバイスであって、
    前記第１のポリシリコン層が、前記ディープトレンチ構造の底部における前記誘電体ライナーにより前記基板から隔離される、半導体デバイス。
  8. 半導体デバイスを形成する方法であって、
    第１の導電型を有する半導体材料と前記半導体材料の上の第２の導電型を有する埋め込み層と前記埋め込み層の上の前記第１の導電型を有するエピタキシャル層とを含む基板を提供することであって、前記埋め込み層がメイン層と前記メイン層の下の軽くドープされた層とを含む、前記基板を提供することと、
    前記基板にディープトレンチを少なくとも１０ミクロンの深さで形成することであって、前記ディープトレンチが１．５ミクロン～３．５ミクロン幅である、前記ディープトレンチを形成することと、
    前記ディープトレンチの側壁上に誘電体ライナーを形成することと、
    前記誘電体ライナー上に第１のポリシリコン層を前記ディープトレンチ内に延在するように形成する工程であって、前記第１のポリシリコン層がドープされていない層として形成される、前記第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層にドーパントを注入することと、
    前記第１のポリシリコン層上に第２のポリシリコンを前記ディープトレンチ内に延在するように形成する工程であって、前記第２のポリシリコン層がドープされていない層として形成される、前記第２のポリシリコン層を形成することと、
    前記第１のポリシリコン層と前記第２のポリシリコン層とにおける平均ドーピング濃度が少なくとも１×１０１８ｃｍ－３であるように、前記注入されたドーパントを活性化して拡散するように、前記基板をアニールすることと、
    を含み、
    前記エピタキシャル層が５～１０Ωｃｍの抵抗率を有する、方法。
  9. 請求項８に記載の方法であって、
    前記ドーパントが、２×１０１５ｃｍ－２～１×１０１６ｃｍ－２のドーズ量で注入される、方法。
  10. 請求項８に記載の方法であって、
    前記ドーパントが、１度～２度の傾き角度で、約ゼロ度の捩れ角度の４サブドーズで注入される、方法。
  11. 請求項８に記載の方法であって、
    前記第１のポリシリコン層が、１５０ナノメートル～２００ナノメートルの厚みを有する、方法。
  12. 請求項８に記載の方法であって、
    前記基板をアニールすることが、窒素雰囲気における１００分～１５０分間の１０００℃～１１００℃でのファーネスアニールを含む、方法。
  13. 請求項８に記載の方法であって、
    前記ディープトレンチが前記埋め込み層の底部表面より下に延在する、方法。
  14. 請求項８に記載の方法であって、
    前記誘電体ライナーを形成することが、前記側壁上に熱酸化物の層を形成することと、前記熱酸化物層上に堆積された二酸化シリコン層を形成することとを含む、方法。
  15. 請求項８に記載の方法であって、
    前記第１のポリシリコン層が前記ディープトレンチの底部において前記基板への電気的コンタクトを成すように、前記第１のポリシリコン層を形成する前に前記ディープトレンチの底部における前記誘電体ライナーを取り除くことと、前記ディープトレンチの底部まで延在するように第１のポリシリコン層を形成することとを更に含む、方法。
  16. 請求項１５に記載の方法であって、
    前記ディープトレンチの底部における前記誘電体ライナーを取り除いた後であり、前記第１のポリシリコン層を形成する前に、前記ディープトレンチの底部における前記基板の半導体材料内にドーパントを注入することを更に含む、方法。
  17. 請求項８に記載の方法であって、
    前記誘電体ライナーが前記第１のポリシリコン層を前記基板から隔離するように、前記第１のポリシリコン層が前記ディープトレンチの底部まで延在して形成される、方法。
  18. 半導体デバイスを形成する方法であって、
    第１の導電型を有する半導体材料と前記半導体材料の上の第２の導電型を有する埋め込み層と前記埋め込み層の上の前記第１の導電型を有するエピタキシャル層とを含む基板を提供することであって、前記埋め込み層がメイン層と前記メイン層の下の軽くドープされた層とを含む、前記基板を提供することと、
    前記基板にディープトレンチを少なくとも１０ミクロンの深さで形成することであって、前記ディープトレンチが１．５ミクロン～３．５ミクロン幅である、前記ディープトレンチを形成することと、
    前記ディープトレンチの側壁上に誘電体ライナーを形成することと、
    前記ディープトレンチの底部における前記誘電体ライナーを取り除くことと、
    前記ディープトレンチの底部において前記基板の半導体材料にドーパントを注入することと、
    第１のポリシリコン層が前記ディープトレンチの底部において前記基板への電気的コンタクトを成すように、前記誘電体ライナー上に前記第１のポリシリコン層を前記ディープトレンチの底部まで延在して形成することであって、前記第１のポリシリコン層がドープされていない層として形成される、前記第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層にドーパントを注入することと、
    第２のポリシリコン層が前記ディープトレンチ内に延在するように、前記第１のポリシリコン層上に前記第２のポリシリコンを形成することであって、前記第２のポリシリコン層がドープされていない層として形成される、前記第２のポリシリコン層を形成することと、
    前記第１のポリシリコン層と前記第２のポリシリコン層とにおける平均ドーピング濃度が少なくとも１×１０１８ｃｍ－３であるように、前記注入されたドーパントを活性化して拡散するように前記基板をアニールすることと、
    を含み、
    前記エピタキシャル層が５～１０Ωｃｍの抵抗率を有する、方法。
  19. 請求項１８に記載の方法であって、
    前記誘電体ライナーを形成することが、前記側壁上に熱酸化物層を形成することと、前記熱酸化物層上に堆積された二酸化シリコンの層を形成することとを含む、方法。
  20. 請求項１８に記載の方法であって、
    前記ディープトレンチが前記埋め込み層の底部表面より下に延在する、方法。
JP2020218162A 2014-11-26 2020-12-28 ディープトレンチ充填のためのポリサンドイッチ Active JP7189403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,300 2014-11-26
US14/555,300 US9401410B2 (en) 2014-11-26 2014-11-26 Poly sandwich for deep trench fill

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017528424A Division JP6838829B2 (ja) 2014-11-26 2015-11-24 ディープトレンチ充填のためのポリサンドイッチ

Publications (2)

Publication Number Publication Date
JP2021061432A JP2021061432A (ja) 2021-04-15
JP7189403B2 true JP7189403B2 (ja) 2022-12-14

Family

ID=56011017

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017528424A Active JP6838829B2 (ja) 2014-11-26 2015-11-24 ディープトレンチ充填のためのポリサンドイッチ
JP2020218162A Active JP7189403B2 (ja) 2014-11-26 2020-12-28 ディープトレンチ充填のためのポリサンドイッチ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017528424A Active JP6838829B2 (ja) 2014-11-26 2015-11-24 ディープトレンチ充填のためのポリサンドイッチ

Country Status (5)

Country Link
US (3) US9401410B2 (ja)
EP (1) EP3224860B1 (ja)
JP (2) JP6838829B2 (ja)
CN (2) CN115863250A (ja)
WO (1) WO2016085900A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
US10910223B2 (en) * 2016-07-29 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping
US9786665B1 (en) 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation
US10355072B2 (en) * 2017-02-24 2019-07-16 Globalfoundries Singapore Pte. Ltd. Power trench capacitor compatible with deep trench isolation process
CN110832617B (zh) * 2017-03-13 2024-04-16 德克萨斯仪器股份有限公司 具有下沉接触件的晶体管器件及其制造方法
US10163680B1 (en) * 2017-09-19 2018-12-25 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
CN111128852B (zh) * 2018-10-30 2023-05-05 台湾积体电路制造股份有限公司 硅晶绝缘体结构、半导体结构以及形成半导体结构的方法
US11894381B2 (en) 2018-10-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for trench isolation
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor
US11756794B2 (en) 2019-11-01 2023-09-12 Texas Instruments Incorporated IC with deep trench polysilicon oxidation
US11682578B2 (en) * 2020-07-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer isolation structure for high voltage silicon-on-insulator device
KR102823329B1 (ko) * 2020-09-14 2025-06-23 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조방법
KR20230022369A (ko) 2021-08-06 2023-02-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
US12237222B2 (en) * 2021-10-28 2025-02-25 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor device and same
CN117747422B (zh) * 2024-02-21 2024-04-16 中国科学院长春光学精密机械与物理研究所 一种低应力深沟槽多晶栅及其制备方法
CN119053152A (zh) * 2024-10-25 2024-11-29 杭州积海半导体有限公司 eDRAM器件的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196546A (ja) 1999-09-17 2001-07-19 Sony Corp 半導体装置および半導体装置の製造方法
JP2001244328A (ja) 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
JP2003133430A (ja) 2001-10-19 2003-05-09 Nec Corp 集積回路及びその製造方法
JP2006521026A (ja) 2003-03-07 2006-09-14 アンバーウェーブ システムズ コーポレイション シャロートレンチアイソレーションプロセス
JP2010062315A (ja) 2008-09-03 2010-03-18 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079737A (ja) * 1983-10-05 1985-05-07 Nec Corp 半導体装置の製造方法
US4666556A (en) 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4728623A (en) * 1986-10-03 1988-03-01 International Business Machines Corporation Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US4980747A (en) 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
JP2625602B2 (ja) * 1991-01-18 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 集積回路デバイスの製造プロセス
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
JP3148766B2 (ja) * 1991-11-19 2001-03-26 株式会社デンソー 半導体装置
JPH05166823A (ja) * 1991-12-16 1993-07-02 Fujitsu Ltd 半導体装置の製造方法
JPH0799771B2 (ja) * 1992-06-26 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 皮膜中の応力を制御する方法
JP3052975B2 (ja) * 1993-02-02 2000-06-19 株式会社デンソー 半導体装置
JPH08236614A (ja) * 1995-02-27 1996-09-13 Nippondenso Co Ltd 半導体装置の製造方法
US6218722B1 (en) 1997-02-14 2001-04-17 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US6943426B2 (en) 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US7041572B2 (en) * 2002-10-25 2006-05-09 Vanguard International Semiconductor Corporation Fabrication method for a deep trench isolation structure of a high-voltage device
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
GB0507157D0 (en) * 2005-04-08 2005-05-18 Ami Semiconductor Belgium Bvba Double trench for isolation of semiconductor devices
US7723204B2 (en) * 2006-03-27 2010-05-25 Freescale Semiconductor, Inc. Semiconductor device with a multi-plate isolation structure
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US8815654B2 (en) * 2007-06-14 2014-08-26 International Business Machines Corporation Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8334190B2 (en) 2010-05-07 2012-12-18 Texas Instruments Incorporated Single step CMP for polishing three or more layer film stacks
TWI419334B (zh) * 2011-10-18 2013-12-11 Great Power Semiconductor Corp 提升崩潰電壓之溝槽式功率半導體元件及其製造方法
US9293357B2 (en) 2012-07-02 2016-03-22 Texas Instruments Incorporated Sinker with a reduced width
JP5887233B2 (ja) * 2012-09-10 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196546A (ja) 1999-09-17 2001-07-19 Sony Corp 半導体装置および半導体装置の製造方法
JP2001244328A (ja) 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
JP2003133430A (ja) 2001-10-19 2003-05-09 Nec Corp 集積回路及びその製造方法
JP2006521026A (ja) 2003-03-07 2006-09-14 アンバーウェーブ システムズ コーポレイション シャロートレンチアイソレーションプロセス
JP2010062315A (ja) 2008-09-03 2010-03-18 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2018503976A (ja) 2018-02-08
US20160308007A1 (en) 2016-10-20
US20160149011A1 (en) 2016-05-26
JP6838829B2 (ja) 2021-03-03
CN115863250A (zh) 2023-03-28
US20170125528A1 (en) 2017-05-04
US9583579B2 (en) 2017-02-28
EP3224860A1 (en) 2017-10-04
WO2016085900A1 (en) 2016-06-02
EP3224860B1 (en) 2019-08-28
EP3224860A4 (en) 2018-07-25
US9865691B2 (en) 2018-01-09
US9401410B2 (en) 2016-07-26
JP2021061432A (ja) 2021-04-15
CN107004632A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP7189403B2 (ja) ディープトレンチ充填のためのポリサンドイッチ
KR101716113B1 (ko) 반도체 소자 및 이의 제조 방법
US9748141B2 (en) Semiconductor device and method for manufacturing the same
CN103545208B (zh) 半导体器件制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN105633042B (zh) 超高纵横比接触件
US9202859B1 (en) Well resistors and polysilicon resistors
US8236678B2 (en) Tunable spacers for improved gapfill
TWI783011B (zh) 半導體裝置與其形成方法
US10446648B2 (en) Semiconductor device and manufacturing method thereof
US9984939B2 (en) Well implantation process for FinFET device
US9673273B2 (en) High breakdown n-type buried layer
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
CN103187355B (zh) 具有隔离结构的半导体衬底及其制备方法
TWI485783B (zh) 具有封裝的壓力源區域的半導體裝置及製作方法
CN110047753B (zh) 一种半导体器件的形成方法和半导体器件
CN103681257B (zh) 一种半导体器件的制造方法
JP5588162B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221017

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R150 Certificate of patent or registration of utility model

Ref document number: 7189403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150