JP2001244328A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アスペクト比が高いトレンチ内を埋め込み材
料で埋め込む場合において、エッチバックにより埋め込
み材料表面をより平坦化できるようにする。 【解決手段】 トレンチ５内を含む半導体基板５上に第
１の埋め込み材料６を配置すると共に、第１の埋め込み
材料６上に第２の埋め込み材料７を配置し、その後、第
２の埋め込み材料７と第１の埋め込み材料６とをエッチ
バックする。このとき、第１の埋め込み材料６には流動
性の高い材料、第２の埋め込み材料７にはエッチバック
耐性の高い材料を用いる。これにより、第１の埋め込み
材料６のうちトレンチ５の中央部に位置する部分が優先
的にエッチングされることを防止でき、エッチバックに
より埋め込み材料表面をより平坦化することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板に形成
したトレンチ内を絶縁膜等で埋め込む構成を有した半導
体装置の製造方法に関する。

【０００２】

【従来の技術】従来より、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔ
ｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により素子間の絶縁
分離を行なう技術が知られている。このＳＴＩ技術は、
半導体基板の表面にトレンチを形成したのち、トレンチ
内を絶縁膜で埋め込むことにより絶縁分離を行なうもの
である。従来では、このトレンチの埋め込み材料にはＰ
−ＴＥＯＳ膜やシラン系の酸化膜等が用いられている。

【０００３】

【発明が解決しようとする課題】素子の微細化に伴い、
開口幅が例えば１〜２μｍ、深さが例えば１４〜２０μ
ｍという高いアスペクト比のトレンチによって絶縁分離
を行なう必要性が生じている。このため、埋め込み材料
として、アスペクト比の高いトレンチを埋め込むことが
できるものを使用する必要がある。

【０００４】しかしながら、従来、埋め込み材料として
使用されているＰ−ＴＥＯＳ膜やシラン系の酸化膜等
は、比較的密度が高く、一般的に埋め込み性が優れてい
るとはいえない材料であるため、従来のように、せいぜ
い数ミクロンオーダーの深さのトレンチを埋め込むこと
はできてもアスペクト比の高いトレンチの埋め込み材料
に用いるのは適していない。例えば、従来の埋め込み材
料を用いてアスペクト比が高いトレンチを埋め込んだ場
合、トレンチを完全に埋め込むことができず、ボイドを
発生させる。

【０００５】従って、アスペクト比の高いトレンチの埋
め込み材料には、比較的密度が低い埋め込み性に優れた
材料、例えばオゾン−ＴＥＯＳ膜やＬＰ−ＴＥＯＳ膜等
を用いなければならない。

【０００６】しかしながら、図４（ａ）に示すように埋
め込み性に優れた材料５１を用いてトレンチ５２内を完
全に埋め込んでも、基板表面平坦化のためのエッチバッ
ク時にトレンチ５２の中央部のエッチレートが速くな
り、図４（ｂ）に示すようなスリット状のボイド５３が
形成されることが確認された。このような現象は、トレ
ンチ５２内を埋め込んだ材料５１のうち最後に堆積され
るトレンチ中央部の密度が特に低くなるために、優先的
にエッチングされるからであると推測される。

【０００７】また、スリット状のボイド５３が入らない
までも、エッチレートの相違からトレンチ５２の中央部
に深い段差が形成される場合もある。

【０００８】このようにスリット状のボイド５３や深い
段差が生じると、これらを後工程で完全に平坦化するこ
とができないため、トレンチ５３上に配置される配線材
料等が平坦化できなかった段差部分に残渣として残り、
配線パターンをショートさせる等の問題を発生させる。

【０００９】本発明は上記点に鑑みて、アスペクト比が
高いトレンチ内を埋め込み材料で埋め込む場合におい
て、エッチバックにより埋め込み材料表面をより平坦化
できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体基板（１）にト
レンチ（５）を形成する工程と、トレンチ内を含み、半
導体基板上に第１の埋め込み材料（６）を配置する工程
と、第１の埋め込み材料上に第２の埋め込み材料（７）
を配置する工程と、第２の埋め込み材料と第１の埋め込
み材料とをエッチバックし、第２の埋め込み材料及び第
１の埋め込み材料の表面を平坦化する工程とを有し、第
２の埋め込み材料として、エッチバックに対して第１の
埋め込み材料よりもエッチバック耐性が高い材料を用い
ることを特徴としている。

【００１１】このように、第２の埋め込み材料として第
１の埋め込み材料よりもエッチバック耐性が高い材料を
用いれば、トレンチの中央部における第１の埋め込み材
料が優先的にエッチングされることを防止できる。この
ため、エッチバックにより埋め込み材料表面をより平坦
化することができる。

【００１２】請求項２に記載の発明においては、平坦化
工程では、トレンチの中央部に配置された第２の埋め込
み材料が残るようにエッチバックを行なうことを特徴と
している。

【００１３】このように、第２の埋め込み材料が残るよ
うにエッチバックすれば、トレンチの中央部における第
１の埋め込み材料が優先的にエッチングされることを防
止できる。これにより、請求項１の効果が得られる。

【００１４】請求項３に記載の発明においては、第１の
埋め込み材料を配置する工程では、トレンチ内を第１の
埋め込み材料で埋め込んだ際にトレンチの上部にできる
第１の埋め込み材料の凹み底面の高さが、エッチバック
時の仕上がり平坦面の高さより低位となるようにするこ
とを特徴としている。

【００１５】このようにすることで、平坦化時にトレン
チの中央部において第２の埋め込み材料が残るようにで
き、請求項１と同様の効果を得ることができる。

【００１６】請求項４に記載の発明では、マスク材
（２、３）の開口部（４）がトレンチの深さ方向に先細
りとなるように、開口部の側壁をテーパ形状とすること
を特徴としている。

【００１７】このようにすることで、この後に形成する
トレンチの形状がテーパ形状となり易いようにすること
ができる。

【００１８】請求項５に記載の発明では、トレンチを形
成したのち、マスク材の開口部の幅を広くする工程を有
しており、開口部の幅を広くする工程の後に、第１の埋
め込み材料を配置する工程を行なうことを特徴としてい
る。

【００１９】このように、マスク材の開口部の幅を広く
しておくことにより、第１の埋め込み材料がトレンチに
入り込み易くなるようにできる。

【００２０】請求項６に記載の発明においては、トレン
チ形成工程では、トレンチが深さ方向に先細りとなるよ
うに、トレンチの側壁がテーパ形状となるようにするこ
とを特徴としている。これにより、トレンチ内に第１の
埋め込み材料が入り易くなるようにすることができる。

【００２１】請求項８に記載の発明においては、第１の
埋め込み材料の材料固有のエッチレートと、トレンチの
中央部に配置された第２の埋め込み材料のエッチレート
とがほぼ同等になるように、第１、第２の埋め込み材料
を選択することを特徴としている。

【００２２】このようにすれば、トレンチの中央部での
エッチレートとトレンチの中央部以外でのエッチレート
とがほぼ同等になるため、より埋め込み材料を平坦化す
ることができる。

【００２３】なお、請求項１３に示すように、請求項１
乃至１２の発明は、トレンチの幅と深さの比で示される
アスペクト比が３以上となる半導体装置に適用すると有
効である。

【００２４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００２５】

【発明の実施の形態】（第１実施形態）半導体基板に複
数の素子が形成される半導体装置では、各素子の間にト
レンチを形成すると共に、トレンチ内を絶縁膜で埋め込
むことによって素子分離を行なっている。図１に、素子
分離用のトレンチ内を絶縁膜で埋め込む工程手順を示
し、この図に基づいてトレンチ埋め込み工程を説明す
る。

【００２６】〔図１（ａ）に示す工程〕まず、半導体基
板１の上に、酸化膜２を例えば０．７５μｍ程度で成膜
し、さらにこの酸化膜２の上に窒化膜３を例えば０．１
５〜０．３μｍ程度で成膜する。この後、フッ酸やリン
酸を用いて、酸化膜２及び窒化膜３のうちトレンチ形成
予定領域を開口させて開口部４を形成する。例えば、開
口幅が例えば１〜２μｍ程度の開口部４とする。

【００２７】このとき、酸化膜２及び窒化膜３の開口部
４が深さ方向に先細りとなるように、つまり開口部４の
側壁がテーパ形状となるようにエッチング時間等を制御
するのが好ましい。

【００２８】続いて、酸化膜２及び窒化膜３をマスク材
として用いたエッチングを施し、半導体基板１に例えば
１４〜２０μｍ程度の深さのトレンチ５を形成する。こ
れにより、酸化膜２及び窒化膜３の開口幅が継承され、
例えば２μｍ程度の幅のトレンチ５が形成される。

【００２９】このとき、トレンチ５が深さ方向に先細り
となるように、つまりトレンチ５の側壁がテーパ形状と
なるようにドライエッチング条件（ガス流量、ガス種、
プラズマパワー等）を制御する。このように、トレンチ
５の側面がテーパ形状となるようにすることで、後工程
（図１（ｂ）参照）でトレンチ５内を埋め込み材料６、
７で埋め込む時に、埋め込み材料６、７が入り込み易く
なる。なお、上述したように酸化膜２及び窒化膜３の開
口部４の側壁をテーパ形状とすれば、トレンチ５形成時
にこの形状が継承され易くなり、半導体基板１に形成さ
れるトレンチ５の側壁の形状がテーパ形状になり易くな
る。

【００３０】次に、フッ酸やリン酸を用いて酸化膜２及
び窒化膜３を選択的にエッチングして、トレンチ５上の
開口部４の開口幅を広げる。例えば、片側で０．２μｍ
程度、開口部４の開口幅を広げる。この処理により、ト
レンチ５内に埋め込み材料６、７が入り込み易くなる。

【００３１】そして、酸化膜２及び窒化膜３上を含む半
導体基板１上に第１の埋め込み材料（最下層埋め込み材
料）６をデポジションし、第１の埋め込み材料６によっ
てトレンチ５内を埋め込む。このとき、第１の埋め込み
材料６の膜厚をトレンチ５の幅の約半分程度以上として
おり、例えば、トレンチ５の幅が２μｍで第１の埋め込
み材料のカバレッジ比が１である場合、第１の埋め込み
材料６の必要膜厚を１μｍ以上としている。

【００３２】この第１の埋め込み材料６としては、埋め
込み性に優れた段差被覆性（カバレッジ性）が高い絶縁
材料、若しくは、表面流動性が高い絶縁材料、例えばＬ
Ｐ−ＴＥＯＳ膜やオゾン−ＴＥＯＳ膜、ＳＯＧ膜等を使
用しており、トレンチ５内にボイドが形成されることな
く入り込める材料を選択している。

【００３３】また、このとき、トレンチ５内を第１の埋
め込み材料６で埋め込んだ際にトレンチ５の上部にでき
る第１の埋め込み材料６の凹み底面の高さが、エッチバ
ック時の仕上がり平坦面の高さより低位となるようにし
ている。

【００３４】〔図１（ｂ）に示す工程〕第１の埋め込み
材料６の上に、第２の埋め込み材料（上層埋め込み材
料）７をデポジションする。このとき、第２の埋め込み
材料７の表面がほぼ平坦となる程度まで第２の埋め込み
材料７を成膜している。一般的にエッチバック形状は、
エッチバック前の形状にならって形成されるので、第２
の埋め込み材料７の厚みを厚くする程、第２の埋め込み
材料７の表面の平坦度を上げることができる。

【００３５】例えば、第２の埋め込み材料７の膜厚バラ
ツキが膜厚の１０％であるとすると、第２の埋め込み材
料７のうち、トレンチ５の中央部に位置する部分の段差
が膜厚の１０％以下であれば、ほとんど平坦化されてい
るとみなすことができる。

【００３６】この第２の埋め込み材料７としては、後述
するエッチバックに対して第１の埋め込み材料６よりも
エッチバック耐性が高い絶縁材料、つまりエッチバック
時のエッチレートが遅い材料、例えばＰ−ＴＥＯＳ膜や
熱酸化膜等を使用している。

【００３７】これにより、トレンチ５の中央部における
第１の埋め込み材料６の凹みが第２の埋め込み材料７に
よって埋め込まれる。

【００３８】〔図１（ｃ）に示す工程〕第２の埋め込み
材料７及び第１の埋め込み材料６をウェット若しくはド
ライエッチングによって窒化膜３の表面が露出するまで
エッチバックする。このとき、トレンチ５の中央部にお
いて第２の埋め込み材料７が残り、第１の埋め込み材料
６の凹みが第２の埋め込み材料７によって埋め込まれた
状態となっているため、トレンチ５の中央部において第
１の埋め込み材料６がカバーされエッチングされにくく
なる。このため、エッチレートの速いトレンチ５の中央
部において第１の埋め込み材料６が過剰にエッチングさ
れることによりスリットが発生するのを防止することが
できる。

【００３９】これにより、アスペクト比が高いトレンチ
５内を埋め込み材料で埋め込んだ場合にも、エッチバッ
クにより第２の埋め込み材料７の表面を平坦化すること
ができる。従って、後工程でトレンチ５上に配線材料等
を配置しても残渣を発生させることがなく、配線パター
ンをショートさせる等の問題を発生させることもない。

【００４０】また、このときには、トレンチ５の中央部
以外の領域では、第２の埋め込み材料７がエッチバック
されたのち第１の埋め込み材料６がエッチバックされる
ことになるが、トレンチ５の中央部では、凹み内に第２
の埋め込み材料７が配置されているため、トレンチ５の
中央部以外の領域で第１の埋め込み材料６がエッチバッ
クされていても第２の埋め込み材料７のみがエッチバッ
クされることになる。

【００４１】従って、エッチバック後の埋め込み材料の
表面をより平坦化するためには、トレンチ５の中央部に
おける第２の埋め込み材料７のエッチレートと、トレン
チ５以外の領域における第１の埋め込み材料６のエッチ
レートとが同等になるようにのが望ましい。このため、
このようなエッチレートの関係を満たすように第１の埋
め込み材料６と第２の埋め込み材料７の材質を選択する
のが良い。

【００４２】なお、第１、第２の埋め込み材料６、７は
共に、使用されるエッチング材料に対して材料固有のエ
ッチレートを有しているが、これらがトレンチ５内に配
置される場合には共にトレンチ５の中央部においてエッ
チレートが高くなる。このため、トレンチ５の中央部に
おける第２の埋め込み材料７のエッチレート、つまり第
２の埋め込み材料７の材料固有のエッチレートよりも速
いエッチレートと、トレンチ５の中央部以外に配置され
た第１の埋め込み材料６のエッチレート、つまり第１の
埋め込み材料６の材料固有のエッチレートとが同等にな
るものを選択すればよい。

【００４３】このような素子分離方法は、例えば、半導
体基板１上に複数のＭＯＳトランジスタ等を形成する半
導体装置に適用でき、各ＭＯＳトランジスタ間の素子分
離に使用することができる。

【００４４】また、この素子分離方法は、アスペクト比
が高くなるトレンチ５内を埋め込む場合に適しており、
アスペクト比が３以上、特に７以上となる場合に有効で
あることを確認している。

【００４５】なお、参考として、流動性の高い埋め込み
材料１０のみを使用した場合と、本実施形態のように第
１、第２の埋め込み材料７を使用した場合とについて、
エッチバック後に生じる段差を比較してみた。その結果
を図２に示す。この図は、トレンチ５の幅を２μｍとし
た場合について比較したものであり、（ａ）は流動性の
高い埋め込み材料１０としてＬＰ−ＴＥＯＳ膜のみを２
μｍ成膜させた後にエッチバックを行なった場合、
（ｂ）は第１の埋め込み材料６としてＬＰ−ＴＥＯＳ膜
を１μｍ、第２の埋め込み材料７としてＰ−ＴＥＯＳ膜
を１μｍ成膜させた後にエッチバックを行なった場合を
示している。

【００４６】図２（ａ）に示すように、流動性の高い埋
め込み材料１０のみを使用した場合には、トレンチ５の
中央部において埋め込み材料１０の表面に段差Ｓが形成
され、その段差Ｓは１．５μｍであった。これに対し、
図２（ｂ）に示すように、第１、第２の埋め込み材料
６、７を使用した場合には、トレンチ５の中央部に段差
Ｓが形成されたものの、その段差Ｓは０．６μｍと少な
く、図２（ａ）の場合と比較して段差が約６０％低減さ
れた。

【００４７】（他の実施形態）上記実施形態では、第
１、第２の埋め込み材料６、７という２種類の埋め込み
材料を積層するようにしているが、２種類以上の種類の
埋め込み材料を積層するようにしてもよい。このように
２種類以上の埋め込み材料を用いれば、複数種の埋め込
み材料のエッチレートの選択により、上述したようにト
レンチ５の中央部における埋め込み材料のエッチレート
と、トレンチ５の中央部以外に配置された埋め込み材料
のエッチレートとを合わせ易くすることも可能である。

【００４８】なお、この場合、複数種の埋め込み材料の
うち、最下層に位置する最下層埋め込み材料と比べて、
その上層に配置される上層埋め込み材料の方がエッチバ
ック耐性の高い材料とする。また、最下層埋め込み材料
の表面のうちトレンチの中央部に位置する部分に凹みが
形成されることになるが、この凹みを完全に埋め込まず
にボイドを残しておくとエッチバックしたときに急激に
その部分のエッチレートが変化するおそれがあるので、
この凹みを完全に埋め込める段差被覆性を有する材料を
上層埋め込み材料に用いるのが好ましい。

【００４９】また、上記実施形態では、図１に示すよう
に、第１の埋め込み材料６がボイドなくトレンチ５を埋
め込むようにしているが、必ずしもボイドが完全になく
ならなくてもよい。

【００５０】例えば、図３（ａ）に示すように、第１の
埋め込み材料６にスリット状のボイド２０が残っていて
も、第１の埋め込み材料６の上に第２の埋め込み材料７
を配置したのちエッチバックを行なえば、図３（ｂ）に
示すように第２の埋め込み材料７が平坦化されるため、
エッチバック後にトレンチ５上が開口しなければ、ボイ
ド２０が残っていても良い。

【００５１】なお、上記実施形態では、トレンチ５内を
絶縁膜で埋め込んで素子分離を行なう場合について説明
したが、トレンチ５内にゲート電極層を埋め込むような
ＭＯＳＦＥＴに適用することもできる。

【００５２】例えば、溝ゲート型のＭＯＳＦＥＴでは、
トレンチ５内に不純物がドーピングされたポリシリコン
を埋め込むことによってゲート電極層を形成する。この
場合、不純物がドーピングされたポリシリコンのエッチ
レートが速いため、エッチバック後にトレンチ５の中央
部にボイドが発生する場合がある。

【００５３】このため、第１の埋め込み材料６として
は、不純物がドーピングされたポリシリコンを使用し、
第２の埋め込み材料７としては、不純物がドーピングさ
れていないポリシリコンを使用して、エッチバックを施
せば、上記実施形態と同様の効果を得ることができる。
ただし、この場合には、ゲート電極層とのコンタクト性
が悪くなると考えられるため、エッチバック後に第２の
埋め込み材料７として使用した不純物がドーピングされ
ていないポリシリコンに、不純物をドーピングする必要
性がある。

【図面の簡単な説明】

【図１】本発明の一実施形態におけるトレンチ５による
素子分離工程を示す図である。

【図２】流動性の高い埋め込み材料のみを使用した場合
と、第１、第２の埋め込み材料７を使用した場合との比
較図である。

【図３】他の実施形態で示すボイドが残っている場合の
素子分離状態を示す図である。

【図４】埋め込み性の高い材料を用いて素子分離を行な
った場合を示す図である。

【符号の説明】

１…半導体基板、２…酸化膜、３…窒化膜、４…開口
部、５…トレンチ、６…第１の埋め込み材料、７…第２
の埋め込み材料、１０…ボイド。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 一郎 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F032 AA40 AA47 AA48 AA49 AA54 AA70 AA77 AA79 BB06 CA17 DA23 DA28 DA30 DA78

Claims (13)

【特許請求の範囲】
1. 【請求項１】 半導体基板（１）にトレンチ（５）を形
   成し、該トレンチ内を埋め込み材料（６、７）で埋め込
   んだのち、該埋め込み材料をエッチバックして平坦化し
   た半導体装置の製造方法において、 前記半導体基板に前記トレンチを形成する工程と、 前記トレンチ内を含み、前記半導体基板上に第１の埋め
   込み材料（６）を配置する工程と、 前記第１の埋め込み材料上に第２の埋め込み材料（７）
   を配置する工程と、 前記第２の埋め込み材料と前記第１の埋め込み材料とを
   エッチバックし、前記第２の埋め込み材料と前記第１の
   埋め込み材料との積層膜表面を平坦化する工程とを有
   し、 前記第２の埋め込み材料として、前記エッチバックに対
   して前記第１の埋め込み材料よりもエッチバック耐性が
   高い材料を用いることを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 半導体基板（１）にトレンチ（５）を形
   成し、該トレンチ内を埋め込み材料（６、７）で埋め込
   んだのち、該埋め込み材料をエッチバックして平坦化し
   た半導体装置の製造方法において、 前記半導体基板に前記トレンチを形成する工程と、 前記トレンチ内を含み、前記半導体基板上に第１の埋め
   込み材料（６）を配置する工程と、 前記第１の埋め込み材料上に第２の埋め込み材料（７）
   を配置する工程と、 前記第２の埋め込み材料と前記第１の埋め込み材料とを
   エッチバックし、前記第２の埋め込み材料と前記第１の
   埋め込み材料との積層膜表面を平坦化する工程とを有
   し、 前記平坦化工程では、前記トレンチの中央部に配置され
   た前記第２の埋め込み材料が残るように前記エッチバッ
   クを行なうことを特徴とする半導体装置の製造方法。
3. 【請求項３】 半導体基板（１）にトレンチ（５）を形
   成し、該トレンチ内を埋め込み材料（６、７）で埋め込
   んだのち、該埋め込み材料をエッチバックして平坦化し
   た半導体装置の製造方法において、 前記半導体基板に前記トレンチを形成する工程と、 前記トレンチ内を含み、前記半導体基板上に第１の埋め
   込み材料（６）を配置する工程と、 前記第１の埋め込み材料上に第２の埋め込み材料（７）
   を配置する工程と、 前記第２の埋め込み材料と前記第１の埋め込み材料とを
   エッチバックし、前記第２の埋め込み材料と前記第１の
   埋め込み材料との積層膜表面を平坦化する工程とを有
   し、 前記第１の埋め込み材料を配置する工程では、前記トレ
   ンチ内を前記第１の埋め込み材料で埋め込んだ際に前記
   トレンチの上部にできる前記第１の埋め込み材料の凹み
   底面の高さは、前記エッチバック時の仕上がり平坦面の
   高さより低位にあることを特徴とする半導体装置の製造
   方法。
4. 【請求項４】 前記トレンチ形成工程は、 前記半導体基板上に、前記トレンチ形成領域が開口部
   （４）となったマスク材（２、３）を配置する工程を有
   しており、 前記マスク材配置工程では、前記マスク材の前記開口部
   が前記トレンチの深さ方向に先細りとなるように、前記
   開口部の側壁をテーパ形状とすることを特徴とする請求
   項１乃至３のいずれか１つに記載の半導体装置の製造方
   法。
5. 【請求項５】 前記トレンチ形成工程では、 前記トレンチを形成したのち、前記マスク材の前記開口
   部の幅を広くする工程を有しており、 該開口部の幅を広くする工程の後に、前記第１の埋め込
   み材料を配置する工程を行なうことを特徴とする請求項
   ４に記載の半導体装置の製造方法。
6. 【請求項６】 前記トレンチ形成工程では、前記トレン
   チが深さ方向に先細りとなるように、前記トレンチの側
   壁がテーパ形状となるようにすることを特徴とする請求
   項１乃至４のいずれか１つに記載の半導体装置の製造方
   法。
7. 【請求項７】 前記第１の埋め込み材料を配置する工程
   により、前記トレンチの中央部におけるボイドが埋めら
   れた直後に、前記第２の埋め込み材料を配置する工程を
   行なうことを特徴とする請求項１乃至６のいずれか１つ
   に記載の半導体装置の製造方法。
8. 【請求項８】 前記第１の埋め込み材料の材料固有のエ
   ッチレートと、前記トレンチの中央部に配置された前記
   第２の埋め込み材料のエッチレートとがほぼ同等になる
   ように、前記第１、第２の埋め込み材料を選択すること
   を特徴とする請求項１乃至７のいずれか１つに記載の半
   導体装置の製造方法。
9. 【請求項９】 半導体基板（１）にトレンチ（５）を形
   成し、該トレンチ内を埋め込み材料（６、７）で埋め込
   んだのち、該埋め込み材料をエッチバックして平坦化し
   た半導体装置の製造方法において、 前記半導体基板に前記トレンチを形成する工程と、 前記トレンチ内を含み、前記半導体基板上に複数種の埋
   め込み材料（６、７）を積層配置する工程と、 前記複数種の積層配置された埋め込み材料をエッチバッ
   クし、前記複数種の埋め込み材料の積層膜表面を平坦化
   する工程とを有し、 前記複数種の埋め込み材料のうち最も下層に配置する最
   下層埋め込み材料（６）と比べ、この最下層埋め込み材
   料よりも上層に配置される上層埋め込み材料（７）に、
   前記エッチバックに対してのエッチバック耐性が高い材
   料を用いることを特徴とする半導体装置の製造方法。
10. 【請求項１０】 前記複数種の埋め込み材料を積層配置
    する工程では、前記最下層埋め込み材料のうち前記トレ
    ンチの中央部上に形成される凹みを完全に埋め込める段
    差被覆性を有する材料を前記上層埋め込み材料に用いる
    ことを特徴とする請求項９に記載の半導体装置の製造方
    法。
11. 【請求項１１】 前記最下層埋め込み材料の材料固有の
    エッチレートと、前記トレンチの中央部に配置された前
    記上層埋め込み材料のエッチレートとがほぼ同等になる
    ように、前記複数種の埋め込み材料を選択することを特
    徴とする請求項９又は１０に記載の半導体装置の製造方
    法。
12. 【請求項１２】 前記トレンチの中央部上において、前
    記複数種の埋め込み材料のうち最も上層に位置する材料
    の表面に形成された段差は、この最も上層に位置する材
    料の成膜時の膜厚バラツキと同等以下となっていること
    を特徴とする請求項９乃至１１のいずれか１つに記載の
    半導体装置の製造方法。
13. 【請求項１３】 前記トレンチ形成工程では、該トレン
    チの幅と深さの比で示されるアスペクト比が３以上とな
    るようにすることを特徴とする請求項１乃至１２のいず
    れか１つに記載の半導体装置の製造方法。