JPS62173738A - 集積半導体回路の絶縁分離溝の充填方法 - Google Patents

集積半導体回路の絶縁分離溝の充填方法

Info

Publication number
JPS62173738A
JPS62173738A JP62012148A JP1214887A JPS62173738A JP S62173738 A JPS62173738 A JP S62173738A JP 62012148 A JP62012148 A JP 62012148A JP 1214887 A JP1214887 A JP 1214887A JP S62173738 A JPS62173738 A JP S62173738A
Authority
JP
Japan
Prior art keywords
boron
layer
phosphorus
filling
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62012148A
Other languages
English (en)
Inventor
フランク、シユテフアン、ベツカー
ジークフリート、レール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62173738A publication Critical patent/JPS62173738A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔紙業上の利用分野〕 この発明は、集積回路の能動素子を絶縁分１Ｉｉｌｔ丁
。 る目的で作られた溝に王としてＳ　ｉ　Ｏ，から成る絶
縁材料を充填する方法に関するものである。 〔従来の技術〕 Ｍ　ＯＳならびにバイホーラ回路の構造微細化が進むに
つれて、従来のＬ　ＯＣＯＳ絶縁技術はくちばし状の８
１０．フィールド酸化膜の長さの、壱で行き詰まること
からＩ［シい絶縁分離技術が必要となる。その上選択酸
化によって基板単結晶に内部応力が発生し、回路の一気
特性に強い影響を及ば丁。 史に別の構造微細化に対する障害はＪ、（１０（ＪＳ過
程にネタいての１均温度Ｃ二よるチャネル・ストッパ注
入イオンの横力間拡散である。 例えば欧州特肝出１―第００４４０８２Ａ２号明細書に
記載されている溝絶縁分離技術は上記の問題の解決に適
したもので１Ｍ０８）ランジスタの絶縁分離用として幅
１μｍ、ｆｆさ０５乃至１μｍの溝を作ることができる
。 ＣＭＯ８回路の導電型を異にするトランジスタの絶縁分
離の場合これよりも深い溝例えば深さ４μ簿、幅】μｍ
の溝により著しい表面積縮小が達成される。バイポーラ
・トランジスタの場合も同様であり、深い溝により埋込
み形のドーピング層相互を絶縁分離することができる。 これらの絶縁分離技術の進歩の実現には絶縁材料で充填
さｎた深い溝の製作が可能であることが前提となる。 幅に対する深さの比が１より太さい１みの充填に対して
はこれまで（二種々の方法が提案され実施されてきたが
、これらの方法にはそれぞれ特有の欠点かある。ＣＶＤ
法によって作られた物潰（二よって溝を址める方式のも
のでは、総てに共通１′−充填の良否が７＋’＋７の形
状の外（二九墳物實析出法にも大きく関係する。特に溝
の上縁端（二おいて両側から近づいて来る層表面を突き
合わせるためこの部分で析出速度を高くすることから、
溝の下の部分は対応する厚さの単一層で完全に充填され
なくなるというＣＶＤ法の傾向は重要な問題となる。更
Ｉ：必要な平坦表面を達成するためには、ＩＡの充填が
終った後にも鳩析出を続けて溝に伴って生じたくぼみを
埋めることが必要となる。 このような長時間を必要とする追加析出を避けるため、
深い溝を充填した後（２残されているくぼみを感光樹脂
又は流動ガラスによって平坦にした後進エツチングを実
施することが提案されている（例えば１アイ・ビー・エ
ム・テクノロジー・ディスクロージャー・ブレティン（
Ｉ　ＨＭ　Ｔｅｃｈｎｏ　ｌ。 Ｄｉｓｃｌ、　Ｂｕｌｌ、　）　Ｖｏｌ、　２５−５．
　１０．８２．　　Ｉ）。 ２２９２−２２９３又は欧州特許出′１ｌＪＡ第００５
５２１　Ａ１号および第００９８６８７Ａ２号明細書参
煕）。しかしこの方法では最初の溝上縁端に達したとき
両側のＣＶ　Ｄ　Ｉ＠の縫合嵌上でエツチング速度が商
くなり、縫合部Ｃ２深いくぼみがエッチされ時（二は溝
の下部（２残された空所（二まで達する危険がある。 このような曳（Ａ、Ｈは以後の工程に対して許されない
ものである。更≦二ＣＶＤ充填材料によっては後で行わ
れる高温処理（２貯して溝が作られている基板との熱膨
張係数の差に基き結晶欠陥が発生する危険もある。 溝の酸化に基く別の方法（「アイ・ビー・エム・テクノ
ロジー・ディスクロージャー・ブレティンＩ　ＩＢＭ　
Ｔｅｃｈｎｏｌ、　Ｄｊｓｃｌ、　Ｂｕｌｌ、　）　Ｊ
　Ｖｏｌ、　２５−４．９．８２．　　ｐ、＋８９０−
１８９１　　）においても所望の平坦表面は達成不列能
であり、又基板に強い内部応力が生ずる。 文献［アイ・ビー・エム・テクノロジー・ディスクロー
ジャー・ブレティン（ＩＢＭ　Ｔｅｃｈｎｏｌ。 Ｄｌｓｃｌ、Ｂｕｌｌ、）Ｊ　　２５−８．　１．８３
．　　Ｐ、４４１０−４４１１に記載されているスピン
−オン・グラス法も、そのガラスが後で行われる高温過
程
【二おいて大きな容積変動を起し内部応力と空洞の発
生の危険があるので、深いｍの充填（二は不適当である
。 リン・ケイ酸塩ガラスで溝を部分的に！ｌｌＩ覆した後
流動させるという提案も、このガラスの流動性が悪いた
め被ｆｆ１Ｉｆ！Ｉの高濃度リン・ドーピングとレーザ
ー光線を使用する効果的な流動化過程の組合せによって
実施可能である。 〔発明が解決しようとする問題点〕 この発明の目的は、八１０８ならびにバイポーラ回路の
サブミクロン領域の絶縁分離に必要な極端に深い溝まで
も内部応力、空洞又は不均等エツチングの発生を伴うこ
となく充填することができ。 １１ｒ１１又は２回の標準的加熱炉を使用する流動化処
理Ｃ二より平坦な表面を作ることかできる溝絶縁充填法
を提供することである。 〔問題点を解決するだめのヨ；没〕 この目的は冒シｌに卆げた充填法に対して！Ｆ）許請求
の範ＩＩＩＩ第１項に特徴として卒けた工程紋ｆａｌ、
　ｆｂｌ、　ｆｃｌを採用することによって達成される
。 集積半尋体回路の￥−亜配嵌の絶縁分織中間１ｑｉにテ
トラニブルオルトケイ酸塩糸の酸化物セ「山崩を使用す
ることは１９８５年ＦＪｃｓ秋期集会において発表され
ている。この発明の方法において熱分解の温度は６３０
℃と６８０℃の間に、圧力は１３３゜３２Ｐａ　以下の
値特に１５Ｐａと１００Ｐａの間に設定される。フォス
フインを使用する場合酸素の混合が推奨されるが、フォ
スフイン対酸素比は０２以下とする。 この方法の種々の実施態様は特許請求の範１１ｆｌ第２
項以下に示されている。 〔実施例〕 図面第１図乃至第５図と実施例についてこの発明を更に
詳細Ｃ二説明する。図面にはこの発明Ｃ２従ってホウ素
・リン、ケイ酸塩ガラス（Ｂ）’ＳＧ＋２で埋められる
エツｙ−溝ｌの断面が示されている。 第１図ではＢＰＳＧが溝】をほとんど完全に埋めている
が、光墳層２の厚さは１ｊ（＝　１の幅の少くとも６０
％に選定される。 ホウ素含有量を５亜鼠予以上、リン含有量を約３１鼠％
（二遠ぷことにより、ガラスの軟化点な調整して９００
℃以下の流動温度において既に第２図（二示すような空
隙のない充填が達成されるようにすることができる。続
く逆エツチング過ｆ？１．ｌ：おいて基板表面３に残さ
れた余分のホウ素・リン・ケイ酸塩ガラス２ａが除去さ
れる。 第３！Ａｌ二示すよう（二極端にＲいたる形の溝である
ことから、テトラエテルオルトケイ酸塩、トリノブール
ホク酸塩およびＯ１含有フォスフインか１１威るホウ素
・リン・ケイ酸塩ガラスｔ　　ＴＥＯＳ・ｌ３ＰＳＧ）
もその艮好な流動特性と他の方法」；りも１ぐれた縁端
被覆特性（二も拘らず空隙無しの充填が達成不能であれ
ば、購１内（二５％以上の斧祉のホウ素をドープしたＢ
ＰＳＧＩ曽Ｊ２を溝幅の５０チ以トｊ）厚さに析出させ
た後流動させて溝）含“部分的に充填する。 第４図ｆ−小″ｆ′ようにＢｐｓｕｌ媛２２の析出とイ
ーのび目り」化過程を・適当イ；変史し、て繰り収丁こ
と＋７−　Ｊ：　１．１、’１ｌｉｌを完全（二充填し
その表ｉ’ｆｎ　Ｓ−°平角に１Ｃ）ことができ６ｏ７
＋！＝板表面３上の残留層１２８．λ２ルは第２図の場
合と同様な方法で除去される。 第５図に示すよう（２溝全充填する際の工程段の組合せ
は次のように選定することも可能である。 まず第１段の充填層＋２．＋２ａによって溝の大部分が
埋められ、第ｚＦＡｚの充填層３２としてに例えばテト
ラエチルオルトケイ酸塩（ＴＥＯＳ）から７３０℃（二
おいてドーピング無しく二析出させたもので充分である
よう（二する。このよう（＝形成されたＢＰＳＧ層ｉｚ
ａと５１０１ｍ３２ａは棺の上縁端３に達するまで逆エ
ッチする。このエツチングはマグネトロン・イオンエツ
チングによるのが有利であり、これ（二よってホウ素・
リン・ドープ層（１２ａ）と無ドープ８　ｉ　０．層（
３２ａ）に対して等しいエツチング速度が達成される。 この方法に。続いて行われる高温処理において溝充填醜
化物輸の上部からその上の層へのホウ素又はリンの拡散
が望ましくない場合〔２採用されるものである。 この点Ｃ２関して＃求膚］の上部をホウ素だけ又ト求リ
ンを含むＴＥＯ８酸化物で埋めることも当然可能Ｃある
１、溝ｙの壁が析出したＳ　ｊ　Ｏ，によってドーグさ
れることが望まれないときは、溝１の一面を予め加熱成
長酸化物又はＣＶＤ析出酸化物でｖ′艷−イ゛ろ、ｌこ
の被覆は図面Ｃ２示されていない０．こ、１１．、　ｊ
′戸Ｌし’ｒｔつ素又ｔ１リンじ、よろ壁面のト°−ピ
ング２゛ｉ望まれる場合には、ｆ３ｐｓｏ４ｆ？出に先
立ってスパス′／拳ノ、：けの１曽又はリンを含むＴＥ
Ｏ８酸化物ｊ曽で／苦ｉ４１？彼覆する。ホウ素ドーピ
ングの場合ンリフンどＳＩＯ，−二対するリンの商い拡
散係数のためＢＰＳＱの間に無ドープｓｉｏ、層を挿入
子ることかできろうこの層も図面にはホされていない。 こ７ｔ、らのｊ田（２，＋２．２２．３２）は１１−１
じ装置内で形成可能である。上記の方法はヒ素ケイ酸塩
プ１ラヌ（ＡＳＧ　＋を使用する場合にも通用される。 このメ１ラスは’ｒｇｏｓと有機ヒ素化合物例えはトリ
エトキシアルｖンＩ　Ｃ，Ｈ，０）、Ａｓ　　ｔの反Ｌ
ｔ、に、【つてＯ←）れ◇。 〔うれ明の効果〕 ト□−ブされたＪ’　Ｅ　ＯＳ酸化♀′づケ使バｊする
。“Ｑ、）発明の方法に、基板（２生ずる内部応力が小
さくなる点で公知の絶縁分離技術よりも遥Ｊ：有初であ
る。
【図面の簡単な説明】
第１図乃至第５図を求この発明の方法（二よりホウ素・
リン・ケイ１ＩＩｌｌ−ガラス）３ＰＳＧで埋められた
絶縁分離溝】の断面形状を示Ｔ（１ ２、＋２．２２．　：う２・・・シｌ、　３・・・基板
表面。 ｒ６１１Ｒ）　（？対人ｊｒＹ、ｕ：冨Ｆ−Ｔ　　Ｑ　
　　、１４．五゛

Claims (1)

  1. 【特許請求の範囲】 １）（ａ）絶縁分離溝充填材としてのＳｉＯ＿２の析出
    に対してテトラエチル・オルト・ケイ酸塩がトリメチル
    ・ホウ酸塩と共に、フオスフインが酸素と共に同時に熱
    分解されること、 （ｂ）これらの化合物の熱分解が低圧反応器内で６００
    ℃から７００℃の間の温度範囲で行われること、 （ｃ）ホウ素・リン・ケイ酸ガラスの層（２）が９００
    ℃以下の温度で流動化した後基板表面（３）の上にある
    ホウ素・リン・ケイ酸ガラス層（２ａ）が逆エッチング
    により除去されること を特徴とする集積半導体回路の能動素子の絶縁分離の目
    的で作られた溝に主としてＳｉＯ＿２から成る絶縁材料
    を充填する方法。 ２）熱分解の温度が６３０℃乃至６８０℃に、圧力が１
    ３３．３２Ｐａ以下に調整されることを特徴とする特許
    請求の範囲第１項記載の方法。 ３）フオスフイン化合物に酸素が混合され、その際フオ
    スフイン対酸素比が０．２以下に選ばれることを特徴と
    する特許請求の範囲第１項記載の方法。 ４）フオスフインの代りにトリメチル・リン酸塩が使用
    されることを特徴とする特許請求の範囲第１項記載の方
    法。 ５）反応器内の圧力が１５Ｐａから１００Ｐａの間に調
    整されることを特徴とする特許請求の範囲第１項乃至第
    ４項の１つに記載の方法。 ６）溝を埋めるホウ素・リン・ケイ酸塩ガラス層の厚さ
    が溝の幅の少くとも６０％に調整されることを特徴とす
    る特許請求の範囲第１項乃至第５項の１つに記載の方法
    。 ７）ホウ素含有量が少くとも５重量％に、リン含有量が
    ３重量％付近の値に調整されることを特徴とする特許請
    求の範囲第１項乃至第６項の１つに記載の方法。 ８）絶縁材料の析出が複数の段階に分れて行われ、最初
    にホウ素を５重量％以上にドープされた層（１２）が最
    大で溝幅の半分に等しい厚さに析出し、次いで流動化処
    理が実施され、それに続いて流動化処理と析出過程が溝
    の充填が終るまで繰り返されることを特徴とする特許請
    求の範囲第１項乃至第７項の少くとも１つに記載の方法
    。 ９）最後の析出過程においてドープされないＳｉＯ＿２
    層（３２）が設けられることを特徴とする特許請求の範
    囲第８項記載の方法。 １０）逆エッチングがマグネトロン・イオン・エッチン
    グによることを特徴とする特許請求の範囲第１項乃至第
    ９項の少くとも１つに記載の方法。 １１）充填用のホウ素・リン・ケイ酸塩ガラス層（２、
    １２、２２）の形成前に熱酸化又はシリコンと酸素を含
    むガス状化合物の熱分解によつて溝の壁面（１）が無ド
    ープＳｉＯ＿２被覆層で覆われることを特徴とする特許
    請求の範囲第１項乃至第１０項の少くとも１つに記載の
    方法。 １２）充填用のホウ素・リン・ケイ酸塩ガラス層（２、
    １２、２２）の形成前にテトラエチル・オルトケイ酸塩
    とトリメチル・ホウ酸塩又はフオスフイン、あるいはト
    リメチルホウ酸塩の熱分解により溝の壁面がホウ素被覆
    層又はリンをドープされたＳｉＯ＿２被覆層で覆われる
    ことを特徴とする特許請求の範囲第１項乃至第１０項の
    少くとも１つに記載の方法。 １３）ホウ素をドープされたＳｉＯ＿２層とホウ素・リ
    ン・ケイ酸塩ガラス層（２、１２、２２）の間に無ドー
    プＳｉＯ＿２層を析出させることを特徴とする特許請求
    の範囲第１２項記載の方法。 １４）フオスフイン又はトリメチル・リン酸塩の代りに
    有機ヒ素化合物例えばトリエトキシアルシンが使用され
    ることを特徴とする特許請求の範囲第１項乃至第１３項
    の少くとも１つに記載の方法。
JP62012148A 1986-01-22 1987-01-20 集積半導体回路の絶縁分離溝の充填方法 Pending JPS62173738A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3601855 1986-01-22
DE3601855.4 1986-01-22

Publications (1)

Publication Number Publication Date
JPS62173738A true JPS62173738A (ja) 1987-07-30

Family

ID=6292389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62012148A Pending JPS62173738A (ja) 1986-01-22 1987-01-20 集積半導体回路の絶縁分離溝の充填方法

Country Status (2)

Country Link
EP (1) EP0232748A1 (ja)
JP (1) JPS62173738A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156552A (ja) * 1988-12-08 1990-06-15 Nec Corp 半導体装置およびその製造方法
JPH02304947A (ja) * 1989-05-05 1990-12-18 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
US5300444A (en) * 1988-09-14 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a stacked structure formed of polycrystalline silicon film and silicon oxide film
JP2001203263A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001244328A (ja) * 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
JP2007180365A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245629A (ja) * 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置
EP0511780A1 (en) * 1991-04-30 1992-11-04 AT&T Corp. Method for fabricating a planar dielectric
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
JP2715972B2 (ja) * 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
DE69533773D1 (de) 1995-03-31 2004-12-23 Cons Ric Microelettronica Verfahren zur Herstellung von Isolationsgraben
EP0851479A1 (en) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Process for deposing a multiple dielectric structure for enhancing the planarity of semiconductor electronic devices
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
TWI704665B (zh) * 2020-03-10 2020-09-11 新唐科技股份有限公司 後段製程的護層結構及其製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141496A1 (en) * 1983-08-31 1985-05-15 Morton Thiokol, Inc. Process for deposition silicon dioxide containing dopant onto a substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300444A (en) * 1988-09-14 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a stacked structure formed of polycrystalline silicon film and silicon oxide film
JPH02156552A (ja) * 1988-12-08 1990-06-15 Nec Corp 半導体装置およびその製造方法
JPH02304947A (ja) * 1989-05-05 1990-12-18 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
JP2001203263A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001244328A (ja) * 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
JP2007180365A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0232748A1 (de) 1987-08-19

Similar Documents

Publication Publication Date Title
JPS62173738A (ja) 集積半導体回路の絶縁分離溝の充填方法
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US5447884A (en) Shallow trench isolation with thin nitride liner
US5316965A (en) Method of decreasing the field oxide etch rate in isolation technology
EP0959493A2 (en) Deposition of insulating films by CVD
US6214698B1 (en) Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
TW498486B (en) Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
US20090189246A1 (en) Method of forming trench isolation structures and semiconductor device produced thereby
JPH02304947A (ja) 半導体デバイスの製造方法
KR20090037788A (ko) 반도체 장치의 제조 방법
JPH04213829A (ja) 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
TW434786B (en) Method for fabricating a trench isolation
JPH09260484A (ja) 半導体装置の製造方法
JP2002530886A (ja) 次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法
DE102018206851A1 (de) Halbleiterbauteil mit Grabenisolation
JPS61117850A (ja) 集積回路装置のみぞ分離処理方法
JPS6020530A (ja) 素子分離領域の形成方法
JPH11176936A (ja) 微細な線幅と高縦横比を有する領域に絶縁膜を埋込む方法
KR100538811B1 (ko) 반도체 소자의 제조방법
US5262358A (en) Method for producing a silicate layer in an integrated circuit
KR20090002973A (ko) 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법
KR20060011449A (ko) 반도체소자의 소자분리 방법
DE4135810A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR101016953B1 (ko) 유동성 절연막을 이용한 트렌치형 소자분리막의 제조 방법