JP2002530886A - 次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法 - Google Patents

次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法

Info

Publication number
JP2002530886A
JP2002530886A JP2000584521A JP2000584521A JP2002530886A JP 2002530886 A JP2002530886 A JP 2002530886A JP 2000584521 A JP2000584521 A JP 2000584521A JP 2000584521 A JP2000584521 A JP 2000584521A JP 2002530886 A JP2002530886 A JP 2002530886A
Authority
JP
Japan
Prior art keywords
substrate
temperature
reflow
processing chamber
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000584521A
Other languages
English (en)
Other versions
JP4344480B2 (ja
Inventor
リー クン キシア
リチャード エイ コンティ
マリア ガリアーノ
エリー イエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002530886A publication Critical patent/JP2002530886A/ja
Application granted granted Critical
Publication of JP4344480B2 publication Critical patent/JP4344480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 堆積させたボロホスホシリケートガラス(BPSG)層のような酸化珪素層の多工程平坦化方法。本発明の方法は、幾つかの異なる平坦化段階を含む。初期の平坦化前段階においては、表面上に堆積させたBPSG層を有する基体を基体処理チャンバに導入する。次いで、平坦化前段階後の第１平坦化段階において、酸素と水素を基体処理チャンバに流入させて処理チャンバ内に蒸気雰囲気を生成させ、基体を蒸気雰囲気内で第１温度から第２温度に加熱する。第１温度はBPSG層のリフロー温度よりも低く、第２温度はBPSG層をリフローさせるのに十分である。基体を第２平坦化段階において第２温度に加熱した後、基体の温度と基体処理チャンバ内の条件を、蒸気雰囲気内でBPSG層をリフローさせるのに十分な条件に維持する。より好ましい実施態様においては、本発明の多工程平坦化方法は、第２段階後に第3の平坦化段階を含む。第3平坦化段階においては、酸素流は維持しながら水素流を停止させ、それによって基体処理チャンバ内に酸素雰囲気を生成させる。気体温度を、酸素雰囲気内でBPSG層のリフロー温度より高い温度に維持する。この追加の工程は、リフローさせたBPSG層中への混入水分量を最小にするものと信じている。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、半導体ウェハ上への集積回路製造におけるボロホスホシリケートガ
ラス（“BPSG”）層の形成に関する。さらに詳細には、本発明は、BPSG層が今日
の製造方法の諸条件を満たし得るギャップ(間隙)充填特性を提供しながら、製造
過程の熱収支(thermal budget)を低減することのできる改良されたリフロー方法
に関する。
【０００２】 （背景技術） 酸化珪素は、半導体装置の製造における絶縁層として広く使用されている。酸
化珪素膜は、シラン(SiH4)、テトラエトキシシラン[Si(OC2H5)4、以下“TEOS”
と称する]または同様な珪素含有原料とO2、オゾン(O3)等のような酸素含有源と
の反応からの熱化学蒸着(CVD)またはプラズマ強化化学蒸着(PECVD)によって堆積
させ得る。
【０００３】 酸化珪素膜の1つの特定の用途は、ポリシリコンゲート/相互連結層とMOSトラ
ンジスタの第１金属層と間の分離層としてである。そのような分離層は、多層金
属構造体におけるどの金属層よりも先に典型的に堆積させるので、前金属誘電(P
MD)層と称される。低比誘電率、低応力特性および良好な接着特性に加えて、PMD
層は、良好な平面化性とギャップ充填特性を有することが重要である。
【０００４】 PMD層として使用する場合、酸化珪素膜は、低レベルポリシリコンゲート/相互
連結層を有するシリコン基体上に堆積させる。シリコン基体の表面は、トレンチ
のような絶縁構造とポリシリコンゲートおよび相互連結体のような立上り型また
はステップ型の表面とを含み得る。最初に堆積させた膜は、基体表面断層と同じ
形を一般に有し、上層としての金属層を堆積させる前に典型的に平坦化即ち平面
化される。
【０００５】 ギャップを充填し、基体表面を“平面化”または“平坦化”するのに幾つかの
方法が開発されている。例としては、十分な厚さの酸化珪素(または他の材料)の
コンフォーマル層を堆積させ、得られたウェハを研磨して平坦表面を得る方法；
十分な厚さの酸化珪素(または他の材料)のコンフォーマル層を堆積させ、得られ
た層をエッチングして平坦化表面を形成させる方法；および、比較的低融点の酸
化珪素層を形成させ、次いで基体を十分に加熱して酸化珪素層を溶融させて液体
として流動せしめ、冷却して平坦表面を得る方法がある。そのような加熱は、例
えば、急速熱パルス(RTP)法または通常の炉を用いて実施でき、乾燥(例えば、N2 またはO2)または湿潤(例えば、蒸気H2/O2)雰囲気下で実施し得る。各方法は、そ
の方法を特定の応用において望ましいものとしている。
【０００６】 ボロホスホシリケートガラス（“BPSG”）は、その低比誘電率、低応力、良好
な接着性とギャップ充填特性、および比較的低いリフロー温度故に、PMD層を平
坦化するのにリフロー工程を用いる用途においてとりわけ応用性が見出されてい
る酸化珪素膜の１つである。標準のBPSG膜は、リン含有源とホウ素含有源を、通
常酸化珪素層を形成させるのに必要な珪素含有源および酸素含有源と一緒に処理
チャンバ内に導入することによって形成させる。リン含有源の例としては、トリ
エチルホスフェート(TEPO)、トリエチルホスフィット(TEP)、トリメチルホスフ
ェート(TMOP)、トリメチルホスフィット(TMP)、および同様な化合物がある。ホ
ウ素含有源の例としては、トリエチルボレート(TEB)、トリメチルボレート(TMB)
および同様な化合物がある。
【０００７】 半導体装置が進歩するにつれて、半導体装置の外形サイズは、劇的に細小化し
て来ている。多くの集積回路(CI)は、現在では、ミクロン断面よりも著しく小さ
いトレースまたはトレンチのような外形を有する。外形サイズの細小化は、高装
置密度、ウェハ当りの高チップ数、より複雑な回路、低操作電力消費および低コ
ストを可能にしているけれども、小形状は、新たな問題も提起させており、或い
は大形状において一度解決した問題も復活させている。
【０００８】 サブミクロン装置により提起された製造上の問題の１例は、狭いトレンチを空
隙のない形で完全に充填する能力である。BPSGでトレンチを充填するには、BPSG
層は、パターン化りした基体上に先ず堆積させる。BPSG層は、トレンチの地面、
壁部および底部を典型的に被覆する。トレンチが広くて浅ければ、トレンチをBP
SGで完全に充填することは、比較的容易である。トレンチが狭くなりそのアスペ
クト比(トレンチ高対トレンチ幅の比)が増大するにつれて、トレンチの開口は“
ピンチオフ”するようである。
【０００９】 トレンチのピンチオフは、トレンチ内に空隙を捕捉させる。ある条件下におい
ては、空隙は、リフロー工程において充填されるであろう；しかしながら、トレ
ンチが狭くなるにつれて、空隙は、恐らく、リフロー工程中に充填されないよう
になる。そのような空隙は、ウェハ当りの良質チップの収率、装置の信頼性を減
じ得るので、望ましくない。従って、狭いギャップをBPSGで空隙のない形で充填
できることが望ましい。また、BPSG層を堆積させリフローさせるのに用いる方法
が効率的で、信頼性があり、装置を高収率で得ることが望ましい。
【００１０】 サブミクロン装置により提起されたもう1つの製造上の問題は、IC製造工程に
おける全体的熱収支を最小化して浅い接合を維持し且つ他の理由における自己整
列型ケイ化チタン接触構造体の劣化を防止することである。製造工程における全
体的熱収支を減じる1つの方法は、BPSG PMD層のリフロー温度を800℃より低く、
より好ましくは750℃より低く下げることである。
【００１１】 （発明の開示） 本発明は、BPSG層のような酸化珪素絶縁層の改良されたリフロー方法を提供す
るものであり、この層が今日および将来の製造条件を満たすのを可能にする。本
発明方法は、適切にドープ化されたBPSG層を、極めて高いアスペクト比、例えば
、0.06および0.08ミクロンのトレンチ幅において6：1以上のアスペクト比を有す
る狭いトレンチを平坦化するのに十分なギャップ充填特性を示しながら、750℃
以下の温度でリフローさせること可能にする。
【００１２】 本発明方法によれば、BPSG層のような酸化珪素絶縁層の多工程平坦化方法が提
供される。本発明方法は、種々の平坦化段階を含む。初期の平坦化前段階におい
ては、表面上に堆積させたBPSGまたは他の酸化珪素層を有する基体を基体処理チ
ャンバに導入する。次いで、平坦化前段階後の第１平坦化段階において、酸素と
水素を基体処理チャンバ内に流入させて処理チャンバ内に蒸気雰囲気を生成させ
、基体をその蒸気雰囲気内で第１温度から第２温度に加熱する。第１温度はBPSG
層のリフロー温度より低く、第２温度はBPSG層をリフローさせるのに十分である
。基体を第２温度に加熱した後、第２平坦化段階において、基体の温度および基
体処理チャンバ内の条件を蒸気雰囲気内でBPSG層をリフロー化させるのに十分な
条件に維持する。
【００１３】 BPSG層を前記の方法で加熱すること(即ち、BPSG層の温度を蒸気雰囲気の存在
下で上昇させること)により、BPSG層のリフロー特性が改善され、それによってB
PSG層のギャップ充填特性が改善されることを見出した。本発明者等は、この改
善されたギャップ充填特性は、膜がリフロー工程中に濃密化する前に蒸気が狭い
トレンチとギャップ中に拡散することが可能であることから、達成されたものと
信じている。
【００１４】 好ましい実施態様においては、本発明の多工程平坦化方法は、第２平坦化段階
後の第3平坦化段階も含む。第3平坦化段階においては、酸素流を維持しながら水
素流を停止させ、それによって基体処理チャンバ内に酸素雰囲気を生成させる。
気体温度は、酸素雰囲気内で、BPSG層のリフロー温度より高い温度にリフロー時
間の間維持し、その後、BPSG層をそのリフロー温度より低い温度に冷却せしめる
。この追加の工程は、リフローBPSG層中への混入水分量を最小にするものと考え
られる。
【００１５】 もう1つの好ましい実施態様においては、平坦化前段階は、基体処理チャンバ
内に酸素を流入させて、上述の蒸気雰囲気を生成させる前に、処理チャンバ内に
酸素雰囲気を生成させることを含む。さらにもう１つの好ましい実施態様におい
ては、基体を、平坦化前段階における酸素雰囲気内で、575℃(O2中でのH2の自己
発火温度)よりも高く700℃よりも低い温度に供して、引き続く各工程における温
度上昇時間を最小にする。さらにもう１つの好ましい実施態様においては、BPSG
層は、750℃以下の温度でリフローさせる。
【００１６】 多くの利点と特徴を有する本発明の前記および他の実施態様は、以下の説明お
よび添付図面においてさらに詳細に述べる。
【００１７】 （発明を実施するための最良の形態） 本発明は、BPSGまたは他の酸化珪素層の改良されたリフロー方法を提供する。
この改良されたリフロー方法は、高アスペクト比で狭い幅のトレンチまたはギャ
ップを比較的低いリフロー温度で充填するのを可能にし、それによって製造工程
における全体的熱収支を低減させる。本発明の方法は、適切に形成されたBPSG層
をリフローさせて6：1以上のアスペクト比と0.06ミクロン程の小さいトレンチ幅
を有するトレンチを充填することが可能である。この改良されたリフロー方法は
、現在の工業的標準工程、並びに通常設計の炉または他の基体処理チャンバにお
いて適応可能である。
【００１８】 図1は、本発明に従う改良されたBPSGリフロー方法を実施することのできる通
常の炉のような基体処理チャンバの簡略化したブロックダイアグラムである。図
1に示すように、MRL Corporation社製のMRL水平炉のような通常の炉10は、炉10
と入口(図示せず)を通して連結させたガス入口ライン25、および炉10内の圧力を
調節するスロットルバルブ(図示せず)を含む排気出口ライン30を含む。ガス入口
ライン25は、H2およびO2のいずれかまたは両方を炉10内に流入させ得る制御弁35
a、35bおよび35cによって水素供給源(H2)と酸素供給源(O2)と連結している。
【００１９】 炉10は、半導体基体上に堆積させたBPSGまたは他のタイプの酸化珪素膜をリフ
ローさせるのに使用できる。図2Aは、BPSG層を表面上に堆積させた直後の基体40
を示す。図2Aにおいて示すように、この製造段階においては、基体40は、BPSG層
42の堆積以前の処理工程において形成された狭いトレンチ領域44aと広いトレン
チ領域44bを含み得る。BPSG層42の堆積後、トレンチ領域44aと44bは、層42が堆
積処理中に領域45aおよび44b内で“ピンチオフ”するので、部分的にのみ充填さ
れ、空隙46aと46bを残す。堆積工程は大気圧以下で典型的に実施され、その結果
、空隙46aと46bが生ずる。
【００２０】 本発明方法の1つの実施態様に従って、図2Aに示す層42のようなBPSG層の平坦
化において採用された各工程を示すフローチャートである。図3に示すように、
その第１工程は、図1に示す炉10のような炉内、または基体を加熱し得る他のタ
イプの基体処理チャンバ内に基体(例えば、基体40)を導入することを含む(図3、
工程50)。
【００２１】 基体導入工程においては、酸素源20からの酸素を炉10内に流入させて炉内に酸
素雰囲気を生成させ、炉温を575℃より高く700℃より低く設定する。基体は酸素
雰囲気内に導入するのが好ましく、それによって炉ドアを開放して基体を受け出
す時に作業者をH2/O2炎に曝すリスクを減じる。しかしながら、他の実施態様に
おいては、基体は、適切な安全対策が取られ或いは適切な安全装置が炉内に設置
されて作業者をH2/O2炎から守る限り(例えば、蒸気が水注入装置または蒸発器か
ら炉に加えられる場合)、蒸気雰囲気内に直接導入してもよい。
【００２２】 導入温度は、575℃より高く設定して、その後の基体およびBPSG層40をBPSG層
のリフロー温度にするのに必要な温度立上げ時間を最小にする。導入温度は、70
0℃より低く設定して、蒸気雰囲気を生成させる前のBPSG層の濃密化を最小にす
る。より好ましい実施態様においては、575℃(O2中でのH2の自己発火温度)〜650
℃に設定する。
【００２３】 ウェハを導入し炉10に対してドアを閉鎖した約2分後に、水素源25からの水素
を炉10内に流入させて蒸気(H2/O2)雰囲気を生成させる(工程55)。次いで、炉10
の温度をその最初の設定温度からBPSG層42のリフロー温度より高い温度に上昇さ
せる；その最適速度は、使用するリフロー温度、処理量および他の事情によるウ
ェハのクラッキング感受性による。好ましい実施態様においては、この温度上昇
は、2℃/分以下の速度にて10〜30分間で起きる。工程55における実際の時間は、
炉10の初期温度セッティング、層42をリフローさせるのに選択した温度、層42の
ガラス転移温度および温度上昇速度に依存する。
【００２４】 本発明者等は、層42の温度を層42のリフロー温度より低い温度から層42のリフ
ロー温度より高い温度に蒸気雰囲気内で上昇させることが、層温度を酸素または
窒素雰囲気内で上昇させ次いでリフロー温度が得られた後に蒸気雰囲気を生成さ
せることに比較して、優れたギャップ充填性を与える事を見出した。層42を層の
リフロー温度近くまたはそれより高く加熱したとき、層42は濃密化する。温度を
本発明の方法において達成される改良されたギャップ充填能力は、蒸気がBPSG層
を介して層42の濃密化前にトレンチ44aおよび44b中に拡散し得る結果であると信
じている。
【００２５】 いったんリフロー温度に達すると、基体40を炉10内に保持し、層42をリフロー
させ、平坦化させる(工程65)。リフロー工程(並びに、工程50、55および60)は、
大気圧またはそれ以上で実施し、BPSG層が溶融し流動するとき、トレンチ44aお
よび44bの壁からの物質を減圧により空隙内に吸引するようにする。一般に、工
程65は、層をリフローさせるのに用いた温度および所望する平坦化度により、20
〜40分間継続する。低めの温度と高めの平坦化度は、高めの温度と低めの平坦化
度よりも長時間のリフロー工程を必要とする。層42を平坦化させた後、炉温度を
層42のリフロー温度より低い温度に下げ、基体を炉10から受け出す(工程70)。
【００２６】 好ましい実施態様においては、工程65のリフロー処理は、2つの下位工程：工
程65aおよび工程65bを含む。工程65aにおいては、層42は、蒸気雰囲気内で約20
より30分間リフローさせる。次いで、基体を受け出す前の工程65bにおいて、水
素流を停止させ、層42を酸素のみの雰囲気内でアニーリングする。この工程は、
“ドライアニーリング”工程と称する。好ましくは、工程65bは、2〜10分間続く
。また、炉温度は、工程65bにおいておよそ30℃/分までの速度で低下させてもよ
い。
【００２７】 ドライアニーリング工程の使用は、層42内部の水素および水分含有量を最小に
する。本発明者等がBPSG層において実施した試験は、本発明の方法に従ってリフ
ローさせたBPSG層が乾燥(例えば、N2またはO2)雰囲気のみでリフローさせたBPSG
層よりも少ない水素を示すことを示唆している。これらの結果を示すグラフ(Y軸
の水素濃度とX軸の層深さ)を図4に示す。図4に示すように、上述の工程50、55、
60、65a、65bおよび70に従う750℃蒸気アニーリングを用いてアニーリングしたB
PSG層の水素濃度プロファイル(白丸を用いたプロット)は、O2雰囲気内で750℃ア
ニーリング処理を用いてアニーリングした同じタイプのBPSG層の水素濃度プロフ
ァイル(黒三角を用いたプロット)と本質的に同一である。
【００２８】 別の実施態様においては、図3に示す炉は、±50〜100℃/秒程の速いウェハ温
度変動速度が可能である急速熱プロセッサー(RTP)タイプである。ウェハをRTPチ
ャンバ内に酸素雰囲気下約650〜700℃未満の温度で導入する。RTPチャンバに対
するドアを閉鎖したとき、湿潤O2をチャンバ内に流入させ、温度を、BPSG層のガ
ラス転移温度より高い温度まで50〜100℃/秒で上昇させる。工程55における現実
の時間は、他の要因のうちで、RTPチャンバの初期温度、層のガラス転移温度、
層42をリフローさせるのに選択した温度および温度立上げ速度による。
【００２９】 リフロー温度に達すると同時に、基体40をRTPチャンバ10内に保持し、層42を
リフローさせ、平坦化させる(工程65)。リフロー工程(並びに、工程50、55およ
び60)は大気圧またはそれ以上で実施して、BPSG層が溶融し流動するときに、ト
レンチ44aおよび44bの壁からの物質を減圧により空隙内に吸引するようにする。
一般に、工程65は、層をリフローさせるのに用いた温度および所望する平坦化度
により、約10〜90秒間継続する。層42を平坦化させた後、炉温度を層42のガラス
転移温度より低い温度に50〜100℃/秒で下げ、基体をRTP10から受け出す(工程70
)。
【００３０】 RTPタイプの炉を用いる好ましい実施態様においては、工程65のリフロー処理
は、2つの下位工程：工程65Aおよび工程65Bを含む。工程65Aにおいては、層42は
、湿潤O2雰囲気内で約20〜60秒間リフローさせる。次いで、基体を受け出す前の
工程65Bにおいて、H2流を停止させ、層42を酸素のみの雰囲気(または他のH2O雰
囲気)内でアニーリングする。この工程は、“ドライアニーリング”工程と称す
る。好ましくは、工程65Bは、5〜60秒間継続する。また、基体温度は、工程65B
において低下させてもよい。
【００３１】 層42のような使用するBPSG層のガラス転移温度は、当業者において理解されて
いるように、その層のホウ素およびリンドーパント濃度に依存している。標準の
BPSG膜は、2〜6重量％(wt％)のホウ素濃度、2〜9wt％のリン濃度、および11wt％
未満の混合ドーパント濃度(ホウ素とリン)を典型的に含む。一般的には、BPSG層
のホウ素濃度を増大させることが、層のリフロー温度を低下させるに当って最も
有意な要因である。しかしながら、6wt％よりも高いホウ素濃度においては、得
られたBPSG層は、水分および拡散問題を生じ易いようである。
【００３２】 好ましい実施態様においては、BPSG層42は、1998年5月5日に出願され、共同発
明者としてLi-Qun Xia等が挙げられている“A TWO-STEP BOROPHOSPHOSILICATE G
LASS DEPOSITION PROCESS AND RELATED DEVICES AND APPARATUS”と題する米国
特許出願第09/076,170号に開示されているような2工程蒸着法に従って堆積させ
る。この09/076,170号米国特許出願は、本明細書に参考として引用する。
【００３３】 （産業上の利用性） BPSG層42を米国特許出願第09/076,170号に開示された方法に従って堆積させ、
本発明方法に従ってリフローさせた場合、本発明者等は、7：1のアスペクト比と
0.05ミクロン程の小さいトレンチ幅を有する図2Aの44aのような狭いトレンチを
完全に充填できた。また、本発明者等は、米国特許出願第09/076,170号に従って
堆積させた一定のホウ素およびリンドーパント濃度を有するBPSG層を、本発明方
法を用いる蒸気アニーリング工程においてリフローさせたとき、本発明方法を用
いない方法(即ち、基体をBPSG層のリフロー温度に乾燥雰囲気内で加熱し、次い
で蒸気アニーリング工程に供する)に比較して、優れたギャップ充填結果も観察
している。これらの観察は、5：1以上のアスペクト比を有する狭い(0.09ミクロ
ン)のトレンチ上に堆積させたBPSG層を平坦化させる試みを行ったときになされ
た。
【００３４】 これらの実験において、本発明者等は、多くの種々の平坦化(リフロー)方法を
試み、BPSG層を平坦化しBPSG層が狭いトレンチを完全に充填することを確立した
。これらの平坦化方法は、RTP法を用いて層をリフロー化させること(例えば、1
つの実験では層を約1分で950℃に加熱し、別の実験では層を焼く10秒で1000℃に
加熱する)、および図１の炉10のような通常の炉を用いて層を本発明の利点を示
さない蒸気雰囲気内と乾燥O2およびN2雰囲気内でリフローさせることを含んでい
た。すべての場合において、本発明者等は、これらの実験におけるBPSGにおいて
、試みた種々の平坦化方法で、トレンチのアスペクト比が約5：1より大きい場合
の狭い幅のトレンチのギャップを充填できたものはなかった。
【００３５】 代りに、本発明者等は、概して球形の空隙が定常状態に達したであろう高アス
ペクト比のトレンチ内に生成し、リフロー処理の時間長、最流動温度またはリフ
ロー雰囲気と無関係に、空隙を高アスペクト比では充填できなかったことを観察
した。そのような環状空隙の例は、図2Bに空隙48aとして示している。空隙48aは
、空隙46a(図2A)がリフロー工程中に閉鎖し始めるときに生ずる。しかしながら
、本発明のリフロー方法を用いる場合、同じドーパント濃度値のBPSG層において
、本発明者等は、狭い幅のトレンチを充填し、6：1および7：1のアスペクト比を
有するトレンチ内の環状空隙を削減することができた。
【００３６】 本発明の幾つかの実施態様を十分に説明してきたが、本発明に従う低比誘電率
の酸化物層を堆積させる多くの他の等価または代替方法が、当業者にとって自明
であろう。例えば、本発明の好ましい実施態様においては、O2雰囲気を有する炉
内に、基体を導入する(工程50)が、工程50においてN2のような他の乾燥雰囲気を
使用することも可能である。さらに、工程65bにおいては、乾燥ArまたはN2雰囲
気を乾燥O2雰囲気の代りに使用することもできる。これらの等価または代替方法
は、本発明の範囲内に属するものとする。
【図面の簡単な説明】
【図１】 本発明方法を実施することのできる通常の炉の簡略化したブロッ
ク線図である。
【図２Ａ】 表面上に堆積させたBPSG層を有する半導体基体の簡略化した断
面図であり、リフロー工程前のBPSG層を示す。
【図２Ｂ】 基体表面上に形成させた狭い幅で高アスペクト比のトレンチ内
に概して球形の空隙が残存している従来技術のリフロー工程後のBPSG層を示す。
【図３】 本発明方法に従うBPSG層の平坦化において採用した各工程を示す
フローチャートである。
【図４】 本発明方法に従って平坦化したBPSG層の水素含有量を示す図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キシア リー クン アメリカ合衆国 カリフォルニア州 95111 サン ホセ キャリーバック ア ベニュー 5358 (72)発明者 コンティ リチャード エイ アメリカ合衆国 ニューヨーク州 10549 マウント キスコ フォックスウッド サークル 47 (72)発明者 ガリアーノ マリア アメリカ合衆国 ニューヨーク州 12524 フィッシュキル スプルース リッジ ドライヴ 37 (72)発明者 イエ エリー アメリカ合衆国 カリフォルニア州 94030 ミルブラエ シャムロック コー ト 12 Ｆターム(参考） 5F033 QQ74 QQ75 QQ82 QQ84 RR15 WW00 WW03 XX01 5F058 BA09 BC05 BH08 【要約の続き】 リフローさせたBPSG層中への混入水分量を最小にするも のと信じている。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 基体上に堆積させた絶縁層の多工程平坦化方法において、 a) 表面上に堆積させた絶縁層を有する基体を基体処理チャンバ内に導入し； b) 前記処理チャンバ内に蒸気雰囲気を生成させ； c) その後、前記基体を前記絶縁層のリフロー温度よりも低い第１基体温度か
    ら、前記絶縁層をリフローさせるのに十分な第２基体温度に加熱し、；および、 d) 前記基体処理チャンバを、前記蒸気雰囲気内の前記絶縁層をリフローさせ
    るのに十分な条件に維持する； ステップを備えることを特徴とする方法。
  2. 【請求項２】 前記基体処理チャンバが、前記基体を前記基体処理チャンバ
    内に工程a)において導入するとき、前記蒸気雰囲気と異なる第１雰囲気を有する
    請求の範囲第１項記載の方法。
  3. 【請求項３】 前記第１雰囲気が、酸素雰囲気である請求の範囲第２項記載
    の方法。
  4. 【請求項４】 前記絶縁層が、ボロホスホシリケートガラスBPSG層である請
    求の範囲第１項記載の方法。
  5. 【請求項５】 基体上に堆積させたボロホスホシリケートガラス(BPSG)層の
    多工程平坦化方法において、 a) 平坦化前段階において、表面上に堆積させたBPSG層を有する基体を基体処
    理チャンバに導入し； 前記平坦化前段階後の第１平坦化段階において、 (i) 前記基体処理チャンバ内に酸素と水素を流入させて前記チャンバ内に蒸気
    雰囲気を生成させ、 (ii)前記蒸気雰囲気内の前記基体を、前記BPSG層のリフロー温度よりも低い第
    １基体温度から、前記BPSG層をリフローさせるのに十分な第２基体温度に加熱し
    ；および、 c) 前記第１平坦化段階後の第２平坦化段階中に、前記基体処理チャンバを、前
    記蒸気雰囲気内の前記BPSG層をリフローさせるのに十分な条件に維持する； ステップを備えることを特徴とする方法。
  6. 【請求項６】 前記第２平坦化段階後に、第3平坦化段階をさらに含み、こ
    の第3平坦化段階が、 前記酸素流入を維持しながら前記水素流入を停止し、それによって前記基体処理
    チャンバ内に酸素雰囲気を生成させること；および 前記基体を、前記酸素雰囲気内で、前記BPSG層のリフロー温度より高い温度に維
    持すること； を含む請求の範囲第5項記載の方法。
  7. 【請求項７】 前記第１温度が、575℃〜700℃である請求の範囲第5項記載
    の方法。
  8. 【請求項８】 前記第１平坦化段階中に、前記基体を第１基体温度から第２
    基体温度に約2℃/分以下の速度で加熱する請求の範囲第7項記載の方法。
  9. 【請求項９】 前記第２平坦化段階が20〜90分間継続する請求の範囲第6項
    記載の方法。
  10. 【請求項１０】 前記第２平坦化段階が2〜10分間継続する請求の範囲第9項
    記載の方法。
  11. 【請求項１１】 前記第3平坦化段階が2〜10分間継続する請求の範囲第6項
    記載の方法。
  12. 【請求項１２】 前記平坦化前段階が、前記基体処理チャンバ内に酸素を流
    入させて前記処理チャンバ内に酸素雰囲気を生成させることをさらに含む請求の
    範囲第5項記載の方法。
  13. 【請求項１３】 基体上に堆積させたボロホスホシリケートガラス(BPSG)層
    の多工程平坦化方法において、 a) 表面上に堆積させたBPSG層を有する基体を基体処理チャンバに導入し； 前記基体処理チャンバ内に酸素を流入させて前記処理チャンバ内に酸素雰囲気を
    生成させ； 前記基体処理チャンバを約575℃〜700℃の第１温度に加熱し； その後、水素を前記基体処理チャンバ内に流入させて前記処理チャンバ内に蒸気
    雰囲気を生成させ； その後、前記基体処理チャンバを前記蒸気雰囲気内で前記BPSG層のリフロー温度
    よりも高い第２温度に加熱し；および、 その後、前記基体処理チャンバを、前記BPSG層をリフローさせるのに十分な条件
    に維持する； ステップを備えることを特徴とする方法。
  14. 【請求項１４】 工程f)が第１および第２のリフロー期を含み、第２リフロ
    ー期中に、前記酸素流を維持しながら、前記水素流を停止させ、それによって酸
    素雰囲気を生成させる請求の範囲第１3項記載の方法。
  15. 【請求項１５】 前記第１リフロー期において、前記基体を前記蒸気雰囲気
    内で20〜60分間加熱する請求の範囲第１4項記載の方法。
  16. 【請求項１６】 前記第２リフロー期において、前記基体を前記酸素雰囲気
    内で2〜10分間加熱する請求の範囲第15項記載の方法。
  17. 【請求項１７】 前記第２温度が750℃以下であり、工程f)において、前記
    基体処理チャンバを750℃以下に維持する請求の範囲第14項記載の方法。
  18. 【請求項１８】 工程e)において、前記基体を前記第１温度から前記第２温
    度に20〜30分間で加熱する請求の範囲第14項記載の方法。
  19. 【請求項１９】 工程e)において、前記基体を前記第２温度に2℃/分以下の
    速度で加熱する請求の範囲第18項記載の方法。
  20. 【請求項２０】 工程e)において、前記基体を前記第２温度に20〜30分間で
    加熱する請求の範囲第13項記載の方法。
JP2000584521A 1998-11-25 1999-11-22 次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法 Expired - Fee Related JP4344480B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/199,911 1998-11-25
US09/199,911 US6177344B1 (en) 1998-11-25 1998-11-25 BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
PCT/US1999/027721 WO2000031788A1 (en) 1998-11-25 1999-11-22 Bpsg reflow method

Publications (2)

Publication Number Publication Date
JP2002530886A true JP2002530886A (ja) 2002-09-17
JP4344480B2 JP4344480B2 (ja) 2009-10-14

Family

ID=22739529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000584521A Expired - Fee Related JP4344480B2 (ja) 1998-11-25 1999-11-22 次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法

Country Status (6)

Country Link
US (1) US6177344B1 (ja)
EP (1) EP1142006A1 (ja)
JP (1) JP4344480B2 (ja)
KR (1) KR100633980B1 (ja)
TW (1) TW446999B (ja)
WO (1) WO2000031788A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112824A (ja) * 2006-10-30 2008-05-15 Denso Corp 炭化珪素半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973385A (en) * 1996-10-24 1999-10-26 International Business Machines Corporation Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby
US6514876B1 (en) * 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
KR100397177B1 (ko) * 2001-04-19 2003-09-06 삼성전자주식회사 절연막 제조 방법 및 반도체 장치의 제조 방법
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US20030019427A1 (en) * 2001-07-24 2003-01-30 Applied Materials, Inc. In situ stabilized high concentration BPSG films for PMD application
US7238586B2 (en) * 2005-07-21 2007-07-03 United Microelectronics Corp. Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR101096449B1 (ko) * 2009-06-30 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
US9349689B2 (en) 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606114A (en) 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
JPS63226933A (ja) 1987-03-17 1988-09-21 Fujitsu Ltd 半導体装置の制造方法
JPH088255B2 (ja) * 1990-02-20 1996-01-29 株式会社東芝 半導体基板表面処理方法および半導体基板表面処理装置
US5285102A (en) 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
US5856695A (en) * 1991-10-30 1999-01-05 Harris Corporation BiCMOS devices
US5474955A (en) * 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
FR2717307B1 (fr) 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
US5698473A (en) * 1994-03-16 1997-12-16 Advanced Micro Devices, Inc. Method for forming a silane based boron phosphorous silicate planarization structure
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112824A (ja) * 2006-10-30 2008-05-15 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
KR100633980B1 (ko) 2006-10-16
TW446999B (en) 2001-07-21
US6177344B1 (en) 2001-01-23
EP1142006A1 (en) 2001-10-10
JP4344480B2 (ja) 2009-10-14
WO2000031788A1 (en) 2000-06-02
KR20010080583A (ko) 2001-08-22

Similar Documents

Publication Publication Date Title
US5648175A (en) Chemical vapor deposition reactor system and integrated circuit
US6194304B1 (en) Semiconductor device and method of fabricating the same
EP0843348B1 (en) Method and apparatus for processing a semiconductor substrate
US7335609B2 (en) Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US6703321B2 (en) Low thermal budget solution for PMD application using sacvd layer
US7456116B2 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
KR100538137B1 (ko) 고온처리챔버용덮개어셈블리
US7589028B1 (en) Hydroxyl bond removal and film densification method for oxide films using microwave post treatment
KR100538136B1 (ko) 반도체웨이퍼의고온처리를위한시스템및그방법
US6614119B1 (en) Semiconductor device and method of fabricating the same
US6246105B1 (en) Semiconductor device and manufacturing process thereof
JP2710551B2 (ja) 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス
JP2002530886A (ja) 次世代デバイス用の熱収支を低減させる改良されたｂｐｓｇリフロー方法
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
US6077786A (en) Methods and apparatus for filling high aspect ratio structures with silicate glass
JP4489898B2 (ja) フッ素化ｂｐｓｇ膜の堆積及び平坦化の改良された方法
US6358830B1 (en) Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds
JP2003509840A (ja) サブミクロン技術のためのプレメタル誘電体の高速昇降温処理
US20030019427A1 (en) In situ stabilized high concentration BPSG films for PMD application
US5539247A (en) Selective metal via plug growth technology for deep sub-micrometer ULSI
US6511924B2 (en) Method of forming a silicon oxide layer on a substrate
US20020173169A1 (en) Two-step flourinated-borophosophosilicate glass deposition process
TW200419704A (en) Method of manufacturing semiconductor device
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
JP4160317B2 (ja) 絶縁膜の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees