JPH088255B2 - 半導体基板表面処理方法および半導体基板表面処理装置 - Google Patents

半導体基板表面処理方法および半導体基板表面処理装置

Info

Publication number
JPH088255B2
JPH088255B2 JP3024850A JP2485091A JPH088255B2 JP H088255 B2 JPH088255 B2 JP H088255B2 JP 3024850 A JP3024850 A JP 3024850A JP 2485091 A JP2485091 A JP 2485091A JP H088255 B2 JPH088255 B2 JP H088255B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
surface treatment
flame
treatment method
treating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3024850A
Other languages
English (en)
Other versions
JPH04211128A (ja
Inventor
辺 徹 渡
村 勝 弥 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3024850A priority Critical patent/JPH088255B2/ja
Priority to US07/768,611 priority patent/US5314847A/en
Priority to EP19910904335 priority patent/EP0469157A4/en
Priority to PCT/JP1991/000215 priority patent/WO1991013461A1/ja
Publication of JPH04211128A publication Critical patent/JPH04211128A/ja
Publication of JPH088255B2 publication Critical patent/JPH088255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板表面の処理
方法およびそのための処理装置に関するもので、特に、
ＬＳＩなどの製造プロセスの途中で行われる半導体基板
表面に対する各種の改質に使用されるものである。
【０００２】
【従来の技術】ＬＳＩの製造工程にあっては、フォトリ
ソグラフィ（Photo Lithography)、エッチング及び成膜
などの基本プロセスに加えて、半導体基板材料の表面を
改質する処理が多用されている。これらは、目的・方法
も多岐に亘っているが、その代表的なものについて以下
に説明する。
【０００３】 (1) 高密度化処理 ＣＶＤ（Chemical Vapour Deposition）法により半導体
基板上に堆積したシリコン酸化膜などの絶縁物質は、原
子間の結合が十分でないばかりか水分も含んでいるため
に膜質が不十分である。このため、高温加熱による高密
度化が必要である。通常このアニール工程には、管状の
焼成炉を使用し、用途に応じて各種ガス雰囲気下で加熱
が行われる。
【０００４】 (2) 界面反応促進処理 ＬＳＩ製造工程では、多くの異種物質を直接接触させた
構造が用いられるが、その界面反応促進のためにも熱工
程が多用されている。例えば、シリコン基板とのコンタ
クトをとるために、アルミニウムまたはアルミニウム合
金がシリコン半導体基板と接触させられる。これらの間
で電気的な導通を確保させるために、シリコン表面に形
成される薄いシリコン酸化膜をアルミニウムが熱雰囲気
中で還元する特性を利用し、加熱（シンタリング）を行
うことが知られている。また、シリコン半導体基板にＴ
ｉの薄層をスパッタ法により堆積後、〜６００℃以上の
熱処理によりＴｉとＳｉが反応してチタンシリサイド
（ＴｉＳｉ２）が形成され、被処理シリコン半導体基板
２の表面抵抗を下げることができる。通常この反応は、
Ｔｉ表面の酸化を防ぐために窒素雰囲気または、真空雰
囲気に保った炉内で〜６００℃以上に被処理シリコン半
導体基板を加熱することによって実現されている。
【０００５】 (3) 活性化処理 イオン注入等により半導体基板中に添加された不純物を
活性化させるために、高温での熱処理が行われる。
【０００６】 (4) 表面酸化処理 フォトリソグラフィ工程などにおいて、半導体基板表面
にレジストなどの有機材料を成膜するには、一般に有機
材料を溶剤に溶かした溶液を表面に塗布し、乾燥させて
いる。この場合、特に基板表面がアルミニウムまたはそ
の合金表面である場合においてポジレジストを塗布する
と液をはじき易く、密着性が不十分な場合が多い。この
ため、基板表面を親水性表面に変えるために、酸素プラ
ズマ処理を行うことにより表面酸化を行っている。
【０００７】 (5) 灰化処理 レジストなどの有機物材料を基板表面から除去するに
は、従来酸素を主成分とするガスの放電プラズマにより
この有機物を酸化して一酸化炭素や二酸化炭素に変換し
て除去するいわゆる灰化処理が多く用いられている。
【０００８】 (6) 結晶化処理 液晶基板においては、ガラス板上にアモルファスシリコ
ン層を堆積する工程がある。シリコン層としては、特性
上からは単結晶シリコンが理想的であるが、実現が不可
能であるため、多結晶シリコン層の形成が望まれる。し
かし、基板ガラスの耐熱性が低いために多結晶シリコン
が形成できる高温まで温度を上げることができないため
に、やむをえずアモルファスシリコン層を形成してい
る。
【０００９】 (7) メルト処理 半導体装置では必然的に多層構造となるため、段差が生
じないようにするための処理が行われることがある。例
えば、層間絶縁膜、例えばシリコン酸化膜を平坦化する
方法としてメルト処理が行われている。この方法は、例
えばＰＳＧやＢＰＳＧなど不純物を拡散させて軟化点を
低くした酸化膜を〜９５０℃の炉に入れて加熱すること
によって流動性を発揮させて平坦化している。
【００１０】
【発明が解決しようとする課題】以上のような各種の基
板表面処理には次のような問題がある。第１に、これら
の処理を行うためには、従来炉の中に非処理基板を装入
して、加熱を行うが、炉内で焼成する際に導入するガス
に含まれる不純物や高温に熱せられている炉壁からの不
純物の放出により半導体基板が汚染される。第２に、通
常の炉による加熱で処理する表面温度だけでなく半導体
基板全体の温度も上昇するために処理最高温度がシリコ
ン基板下地材の耐えられる温度に制限される。また各種
熱膨張係数の違う物質が加熱されるために大きなストレ
スが生じて堆積する膜のクラック発生などを引起こすこ
とがある。さらに、基板全体が加熱されるために、不純
物の活性化を行おうとする場合、同時に不純物の拡散も
進んでしまうため、ＬＳＩで望ましい基板表面近傍での
高濃度化を行うことができない。第３に、表面酸化処理
や灰化処理などプラズマを用いる処理では、放電プラズ
マからのイオン衝撃により半導体基板がダメージを受け
るなどの問題がある。
【００１１】第４に、灰化処理固有の問題として、放電
プラズマ中に発生する紫外線のために有機材料が自己硬
化作用を受けてかえって除去しにくくなるために残渣物
が発生してしまうという問題がある。この様子を図７お
よび図８を参照して説明する。これらは例えば絶縁膜が
形成された半導体基板５０の上にアルミニウムライン５
１を形成した場合を示している。蒸着形成されたアルミ
ニウム膜の上にレジストが塗布され、露光、現像により
所定のライン形状のレジストパターン５２を得、これを
エッチングマスクとしてアルミニウム膜のエッチングを
行うと、アルミニウムライン５１が形成される。エッチ
ング終了後、通常の酸素プラズマ灰化処理を行うことに
よりレジストは図７の参照番号５２，５３，５４で示さ
れるように順次減少除去されていくが、前述した自己硬
化作用により除去しきれず、残渣物５４がアルミニウム
ライン５１の中央部に残存する。この様子は図８におい
ても示されており、アルミニウムライン５０の中央部分
には、追加の灰化処理を行っても除去できないレジスト
の残渣５３が残ることになる。第５に、メルト処理固有
の問題として、比較的低温で十分の平坦性を持たせるた
めに、過剰の不純物を添加しなければならないという問
題がある。
【００１２】
【課題を解決するための手段】本発明にかかる半導体基
板表面処理方法は、半導体基板表面に水素と酸素の混合
ガスの燃焼炎を当て、前記基板表面のみを加熱すること
を特徴とするものである。水素と酸素の体積比を２：１
とするのが良いが、２：１よりも水素を多くすることに
より燃焼炎に還元作用を与え、２：１よりも酸素を多く
することにより、燃焼炎に酸化作用を与えることができ
る。処理に用いられる燃焼炎は半導体基板の直径よりも
長い直線状をなしていると都合が良い。本発明による加
熱により、密度の低い堆積膜の高密度化、直接接触され
た異種物質間の界面反応の促進、不純物が注入された半
導体基板領域の活性化、半導体基板表面の酸化、半導体
基板表面に形成されたレジストあるいはその残渣の灰
化、多結晶膜あるいはアモルファス膜の単結晶化、半導
体基板表面に形成された膜の流動化による平坦化などの
各種の処理を行うことが可能である。また、本発明にか
かる半導体基板処理装置によれば、水素を導く第１の導
管と、酸素を導く第２の導管と、非処理半導体基板の直
径よりも広い範囲で前記水素および酸素を混合状態で燃
焼させて下向きの炎を発生する炎発生手段と、前記第１
および第２の導管の途中に設けられ、それぞれを通る気
体の流量を調整する流量調整手段と、前記炎発生手段の
下方に設けられ、非処理半導体基板を搬送する搬送手段
とを備える。炎発生手段を上下に移動させて炎発生手段
と非処理基板表面との距離を可変させる上下動制御装置
をさらに備えることが好ましく、また、基板表面温度を
検出する検出手段と、この検出手段の検出結果に基づい
て、流量調整手段、上下動制御装置を制御する制御手段
をさらに備えると好ましい。炎発生手段は複数のノズル
を直線状に配設したものであるか、直線状の開口部を備
えたものであるとよい。
【００１３】
【作用】本発明によれば、酸素と水素の混合ガスの燃焼
炎により半導体基板表面を局所的に加熱する。すなわ
ち、炎が当たっているところだけが加熱され、炎が当た
っていない表面部分や裏面の温度は上昇しない。水素と
酸素の体積比が２：１であるときには完全燃焼し酸化性
も還元性もないが、水素／酸素比を変えることにより単
純な加熱のみならず、還元作用や酸化作用を併せ持たせ
ることができ、所望の処理が可能となる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明にかかる半導体基板表面処
理方法およびそのために使用される装置の概要を示す斜
視図である。
【００１５】ローラ２により駆動され、非処理ウェーハ
１を搬送する一対のベルト３，３を有するウェーハ搬送
機構が設けられ、その途中に多数の下向きノズル４が２
列に直線状に配設された炎発生ユニット５が配設されて
いる。なお、ノズル４の配設方向はベルト３の配設方向
と直角をなしている。ノズル４の配設範囲は非処理半導
体基板の直径よりも大きくなっていることが望ましい。
炎発生ユニット５には２本の管６，７が連結されてお
り、この２本の管６，７にはそれぞれ水素と酸素が例え
ば電磁弁である流量調整器８，９を経て導かれ、これら
の燃焼炎１０がノズル先端から下向きに吹き出されるよ
うになっている。
【００１６】図２は図１の構成を制御の面からさらに詳
細に示したもので、同図によれば、本装置は、ノズル４
の先端からウェーハ１の表面までの距離を制御するため
に炎発生ユニット５を上下方向に駆動する上下駆動制御
装置１１、流量調整器８，９をそれぞれ制御する流量制
御装置１２、１３、ベルトの搬送速度を制御する搬送制
御装置１４を備えている。また、ウェーハの表面温度は
放射温度計１５により検出されており、その検出出力は
制御装置２０に与えられている。制御装置２０は、基板
に対する必要な処理の種類、非処理基板の大きさなどに
応じて、温度条件、加熱時間を満足するように上下駆動
制御装置１１、流量制御装置１２、１３、搬送制御装置
１４を制御する。なお、水素と酸素の体積比は２：１で
あるときには完全燃焼し、水蒸気が発生するが、酸素の
比率が高いときには酸化性の炎に、水素の比率が高いと
きには還元性の炎となるので、要求される処理に応じて
流量調整器８，９により水素と酸素の体積比が調整され
る。
【００１７】図３および図４は本発明にかかる装置で使
用される炎発生ユニットの変形例を示す斜視図およびそ
の中央断面図である。この炎発生ユニット３０は上部に
直線状の開口部を有する水素用の吹出しチャンバ３１を
挟むように酸素用の吹出しチャンバ３２が設けられてい
る。両チャンバの中には酸素あるいは水素の流れ方向を
効果的に変えるとともに分散させる分散板３３および小
さい穴あるいはスリットを通すことにより流れを定常化
させる定常板３４が設けられている。両チャンバの先端
部は厚さが薄くなって互いに近接しているため、先端部
で水素と酸素は混合しあい、直線状の燃焼炎３５が得ら
れる。
【００１８】図５は、還元炎および酸化炎作成の他の方
法を示す。ノズル４の先端部の横に別の細管４０を設
け、細管４０に空気または酸素を送り込むようにしてい
る。この際、図４(a) に示すように、炎１０から離れた
位置で細管４０から酸素を放出すると、還元炎が形成で
きる。また、細管４０の先端部を炎１０の中に挿入する
ようにすれば、酸化炎となる。
【００１９】以上説明したような装置を用いて、各種の
処理を行った応用例を説明する。 (1) 熱処理 図６は、ＣＶＤ（Chemical Vapour Deposition）法によ
るシリコン酸化膜のデンシファイ（Densify)効果を示す
グラフである。ＣＶＤ法により堆積されたシリコン酸化
膜はそのままでは密度が小さいため、例えばフッ化アン
モニウム（ＮＨ４Ｆ）による等方性エッチングを行った
ときのエッチング速度は、〜８５００オングストローム
／min と大きな初期値を示している。このシリコン酸化
膜層を図１に示したように熱処理を行うと、ノズル４の
先端と非処理基板表面との距離ｄが小さいほどエッチン
グ速度は小さくなっていることが分かる。例えばｄを１
cmにした時のエッチング速度は、〜３０００オングスト
ローム／min となっているが、これは、通常の炉アニー
ルで〜６００℃の処理を行って焼きしめた場合に相当す
る。しかも、本発明の方法では、被処理シリコン半導体
基板２の裏面温度は、〜１２０℃にしかなっておらず、
表面の必要な領域だけが加熱されていることがわかる。
【００２０】 (2) 界面反応促進処理 本発明の方法を用いて異種物質間の界面反応促進処理を
容易に行うことができる。例えば、即ち、チタンとシリ
コンを接触させてＴｉ−Ｓｉ２層を形成させる場合に
は、Ｔｉ表面の酸化を防ぐために、Ｈ２比を大きくし、
あるいは図５(a) により還元力を大きくした炎によって
Ｔｉ堆積後の被処理シリコン半導体基板２表面を焼成す
る。焼成後の表面抵抗は、もとのそれよりも低下したこ
とが確認され、Ｔｉ−Ｓｉ２層が形成されたことが確認
された。このような反応は、特に清浄度を必要とされる
プロセスであるが、本発明の方法は、十分な清浄度が補
償されるので有効である。
【００２１】 (3) 活性化処理 図１に示した方法で、イオン注入等により不純物が添加
された半導体基板の表面を加熱したところ、不純物の拡
散を起こすことなしに、活性化させることができた。
【００２２】 (4) 表面酸化処理 図１に示した方法において、酸素の流量を増加させて酸
素比を増大させた酸化性の炎を用いて、半導体基板表面
を加熱する。これによりアルミニウムまたはその合金層
の表面付近に効果的に酸化層を形成することができ、ポ
ジレジストの密着性を大幅に改善することができる。こ
の時表面温度をアルミニウムまたはその合金の融点以下
に抑えるため、ノズル４とアルミニウム膜間の距離ｄを
上下駆動制御装置１１を用いて調整するとよい。この例
にも、第４図(b) に示した方法によって作った酸化炎を
用いることもできる。
【００２３】 (5) 灰化処理 図８に示したようなレジスト残渣のあるアルミニウムパ
ターンを有する半導体基板を第１図に示した装置により
加熱処理した。この際、アルミニウムが溶解しない程度
にノズル４の先端と被処理半導体基板間、正確にはアル
ミニウムパターン間の距離ｄを調整し、酸素、水素の流
量を調整することにより、表面の残渣６だけを除去する
ことができた。なお、初期状態の厚いレジストを一度に
除去することもできるのは勿論である。
【００２４】 (6) 結晶化処理 被処理半導体基板２の絶縁物層としてアモルファスシリ
コンを堆積後、表面付近を加熱して単結晶化するいわゆ
るＳＯＪに応用した例について説明する。まず、水素と
酸素の燃焼炎により表面付近の一部を局所的に加熱して
単結晶の種部分を作る。この時燃焼炎に晒す面積はなる
べく小さくする。これは、余り大きくすると複数個の核
生成が発生して完全な単結晶化が妨げられるためであ
る。続いて、図３に示したような線状の燃焼炎により、
初めに加熱した部分を始点として被処理シリコン半導体
基板全体を順次燃焼炎に晒す。これにより被処理シリコ
ン半導体基板は、順次加熱され、初めに作った単結晶領
域が拡大して全面を覆うことになる。
【００２５】 (7) 平坦化処理 図１に示すように、水素と酸素の燃焼炎により表面を加
熱することにより、表面を平坦化することができたが、
この加熱の際、裏面温度は〜５００℃以下にとどまっ
た。したがって、表面付近だけを有効に加熱することで
被処理半導体基板全体の温度上昇を抑えたままで十分な
平坦効果が得られた。
【００２６】
【発明の効果】このように、本発明にかかる方法では、
従来のように特定の雰囲気中で全体的に加熱を行うこと
により行われていた表面処理に代えて、酸素と水素の混
合ガスにより得られる炎を利用することにより半導体基
板の表面に対する各種の処理を局所的、特に表面に限っ
て行っているので、従来の全体的加熱に伴う半導体基板
の汚染、クラックやダメージの発生を避けることがで
き、また、従来行っている特殊な処理を行うことなく、
加熱のみで処理することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる半導体基板の表面処理方法およ
びそのために使用する装置の概念を示す図。
【図２】図１に示した構成の制御の様子を示す系統図。
【図３】図１および図２に示した炎発生ユニットの他の
例を示す斜視図。
【図４】図３のユニットの断面図。
【図５】還元炎および酸化炎を得る様子を示す説明図。
【図６】シルコン酸化膜層の焼きしめ効果を示すグラ
フ。
【図７】従来の灰化処理における問題点を示す断面図。
【図８】従来の灰化処理における問題点を示す斜視図。
【符号の説明】
１ 半導体基板 ３ 搬送ベルト ４ ノズル ５ 炎発生ユニット ６，７ 導管 ８，９ 流量調整器 １０ 炎 １１ 上下動制御装置 １２，１３ 流量制御装置 １４ 搬送制御装置 １５ 放射温度計 ２０ 制御装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 21/768 Ｈ０１Ｌ 21/90 Ｒ 21/30 ５７２ Ａ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】半導体基板表面に水素と酸素の混合ガスの
    燃焼炎を当て、前記基板表面のみを加熱することを特徴
    とする半導体基板表面処理方法。
  2. 【請求項２】請求項１に記載の表面処理方法において、
    水素と酸素の体積比が２：１であることを特徴とする半
    導体基板表面処理方法。
  3. 【請求項３】請求項１に記載の表面処理方法において、
    水素と酸素の体積比が２：１よりも水素が多く、燃焼炎
    が還元作用を有することを特徴とする半導体基板表面処
    理方法。
  4. 【請求項４】請求項１に記載の表面処理方法において、
    水素と酸素の体積比が２：１よりも酸素が多く、燃焼炎
    が酸化作用を有することを特徴とする半導体基板表面処
    理方法。
  5. 【請求項５】請求項１に記載の表面処理方法において、
    前記燃焼炎が前記半導体基板の直径よりも長い直線状を
    なしていることを特徴とする半導体基板表面処理方法。
  6. 【請求項６】請求項１に記載の表面処理方法において、
    前記加熱により、密度の低い堆積膜の高密度化を行うこ
    とを特徴とする半導体基板表面処理方法。
  7. 【請求項７】請求項１に記載の表面処理方法において、
    前記加熱により、直接接触された異種物質間の界面反応
    を促進することを特徴とする半導体基板表面処理方法。
  8. 【請求項８】請求項１に記載の表面処理方法において、
    前記加熱により、不純物が注入された半導体基板領域を
    活性化することを特徴とする半導体基板表面処理方法。
  9. 【請求項９】請求項１に記載の表面処理方法において、
    酸化性の炎を用いた前記加熱により、半導体基板表面を
    酸化させることを特徴とする半導体基板表面処理方法。
  10. 【請求項１０】請求項１に記載の表面処理方法におい
    て、前記加熱により、半導体基板表面に形成されたレジ
    ストあるいはその残渣を灰化させることを特徴とする半
    導体基板表面処理方法。
  11. 【請求項１１】請求項１に記載の表面処理方法におい
    て、前記加熱により、半導体基板表面に形成された多結
    晶膜あるいはアモルファス膜を局所的に加熱して単結晶
    の種を作り、加熱範囲を広げることにより、単結晶領域
    を基板表面全体に拡大させることを特徴とする半導体基
    板表面処理方法。
  12. 【請求項１２】請求項１に記載の表面処理方法におい
    て、前記加熱により、半導体基板表面に形成された膜を
    流動化させ、平坦化させることを特徴とする半導体基板
    表面処理方法。
  13. 【請求項１３】 水素を導く第１の導管と、 酸素を導く第２の導管と、 非処理半導体基板の直径よりも広い範囲で前記水素およ
    び酸素を混合状態で燃焼させて下向きの炎を発生する炎
    発生手段と、前記第１および第２の導管の途中に設けら
    れ、それぞれを通る気体の流量を調整する流量調整手段
    と、前記炎発生手段の下方に設けられ、非処理半導体基
    板を搬送する搬送手段とを備えた半導体基板表面処理装
    置。
  14. 【請求項１４】請求項１３に記載の半導体基板処理装置
    において、前記炎発生手段を上下に移動させて炎発生手
    段と非処理基板表面との距離を可変させる上下動制御装
    置をさらに備えた半導体基板表面処理装置。
  15. 【請求項１５】請求項１４に記載の半導体基板処理装置
    において、基板表面温度を検出する検出手段と、この検
    出手段の検出結果に基づいて、前記流量調整手段、前記
    上下動制御装置を制御する制御手段をさらに備えたこと
    を特徴とする半導体基板表面処理装置。
  16. 【請求項１６】請求項１３に記載の半導体基板処理装置
    において、前記炎発生手段が複数のノズルを直線状に配
    設したものであることを特徴とする半導体基板処理装
    置。
  17. 【請求項１７】請求項１３に記載の半導体基板処理装置
    において、前記炎発生手段が直線状の開口部を備えたも
    のであることを特徴とする半導体基板処理装置。
JP3024850A 1990-02-20 1991-02-19 半導体基板表面処理方法および半導体基板表面処理装置 Expired - Fee Related JPH088255B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3024850A JPH088255B2 (ja) 1990-02-20 1991-02-19 半導体基板表面処理方法および半導体基板表面処理装置
US07/768,611 US5314847A (en) 1990-02-20 1991-02-20 Semiconductor substrate surface processing method using combustion flame
EP19910904335 EP0469157A4 (en) 1990-02-20 1991-02-20 Method of treating semiconductor substrate surface and device therefor
PCT/JP1991/000215 WO1991013461A1 (en) 1990-02-20 1991-02-20 Method of treating semiconductor substrate surface and device therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-38577 1990-02-20
JP3857790 1990-02-20
JP3024850A JPH088255B2 (ja) 1990-02-20 1991-02-19 半導体基板表面処理方法および半導体基板表面処理装置

Publications (2)

Publication Number Publication Date
JPH04211128A JPH04211128A (ja) 1992-08-03
JPH088255B2 true JPH088255B2 (ja) 1996-01-29

Family

ID=26362419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3024850A Expired - Fee Related JPH088255B2 (ja) 1990-02-20 1991-02-19 半導体基板表面処理方法および半導体基板表面処理装置

Country Status (4)

Country Link
US (1) US5314847A (ja)
EP (1) EP0469157A4 (ja)
JP (1) JPH088255B2 (ja)
WO (1) WO1991013461A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700460B2 (en) 2005-11-14 2010-04-20 Seiko Epson Corporation Semiconductor device fabrication method and electronic device fabrication method
US8034175B2 (en) 2005-04-01 2011-10-11 Seiko Epson Corporation Apparatus and method for manufacturing semiconductor device, and electronic apparatus

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445522A (en) * 1993-04-26 1995-08-29 Tokyo Electron Kabushiki Kaisha Combustion device
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US6177344B1 (en) * 1998-11-25 2001-01-23 Applied Materials, Inc. BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
KR100886997B1 (ko) * 2000-12-05 2009-03-04 도쿄엘렉트론가부시키가이샤 피처리체의 처리방법 및 처리장치
DE10119741B4 (de) * 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
US20080017316A1 (en) * 2002-04-26 2008-01-24 Accretech Usa, Inc. Clean ignition system for wafer substrate processing
US20080011332A1 (en) * 2002-04-26 2008-01-17 Accretech Usa, Inc. Method and apparatus for cleaning a wafer substrate
US20080190558A1 (en) * 2002-04-26 2008-08-14 Accretech Usa, Inc. Wafer processing apparatus and method
US20070066076A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Substrate processing method and apparatus using a combustion flame
WO2004103417A1 (en) * 2003-05-22 2004-12-02 Ntu Ventures Private Limited Method and apparatus for sterilizing medical and laboratory instruments and devices
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
JP5057464B2 (ja) * 2007-12-28 2012-10-24 株式会社 ハイソン 水中燃焼による表面清浄化方法及び装置
DE102014211464A1 (de) * 2014-06-16 2015-12-17 Robert Bosch Gmbh Halbleitermodul mit einer elektrisch isolierten Wärmesenke
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5137147B2 (ja) * 1971-08-20 1976-10-14
US4002512A (en) * 1974-09-16 1977-01-11 Western Electric Company, Inc. Method of forming silicon dioxide
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
US4268538A (en) * 1977-03-09 1981-05-19 Atomel Corporation High-pressure, high-temperature gaseous chemical method for silicon oxidation
US4275094A (en) * 1977-10-31 1981-06-23 Fujitsu Limited Process for high pressure oxidation of silicon
US4296146A (en) * 1977-12-02 1981-10-20 Texas Instruments Incorporated Method for removing resist layer from substrate with combustible gas burnoff
DE2923440A1 (de) * 1979-06-09 1980-12-11 Itt Ind Gmbh Deutsche Verfahren zum befestigen und/oder elektrischen verbinden von halbleiterkoerpern und/oder von deren elektrisch leitenden metallteilen
US4267205A (en) * 1979-08-15 1981-05-12 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
US4409260A (en) * 1979-08-15 1983-10-11 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
JPS5718328A (en) * 1980-07-09 1982-01-30 Kinmon Seisakusho:Kk H2o gas generating apparatus for oxidation of semiconductor wafer
JPS58173837A (ja) * 1982-04-05 1983-10-12 Sanyo Electric Co Ltd 熱酸化膜の形成方法
JPS60186023A (ja) * 1984-03-05 1985-09-21 Nippon Telegr & Teleph Corp <Ntt> 水蒸気処理装置
NL8603111A (nl) * 1986-12-08 1988-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US4845053A (en) * 1988-01-25 1989-07-04 John Zajac Flame ashing process for stripping photoresist
JPH03202461A (ja) * 1989-12-29 1991-09-04 Nissin Electric Co Ltd 高絶縁酸化ケイ素薄膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034175B2 (en) 2005-04-01 2011-10-11 Seiko Epson Corporation Apparatus and method for manufacturing semiconductor device, and electronic apparatus
US7700460B2 (en) 2005-11-14 2010-04-20 Seiko Epson Corporation Semiconductor device fabrication method and electronic device fabrication method

Also Published As

Publication number Publication date
JPH04211128A (ja) 1992-08-03
WO1991013461A1 (en) 1991-09-05
EP0469157A1 (en) 1992-02-05
EP0469157A4 (en) 1993-02-10
US5314847A (en) 1994-05-24

Similar Documents

Publication Publication Date Title
JPH088255B2 (ja) 半導体基板表面処理方法および半導体基板表面処理装置
TWI301646B (en) Multi-layer high quality gate dielectric for low-temperature poly-silicon tfts
KR100203780B1 (ko) 반도체 웨이퍼 열처리 장치
JP4748042B2 (ja) 熱処理方法、熱処理装置及び記憶媒体
JPS63289813A (ja) 半導体ウエハ熱処理法
JPH05136073A (ja) 浅い電気的接合の形成
KR100273318B1 (ko) 반도체 기판의 열처리 장치 및 열처리 방법
JPH0329297B2 (ja)
JPH0758051A (ja) 半導体処理方法及び同方法により作られた半導体装置
JP3083415B2 (ja) 半導体製造装置
US7615251B2 (en) Processing device using shower head structure and processing method
KR940010509B1 (ko) 반도체 기판 표면 처리 방법
KR100338094B1 (ko) 반도체소자의금속층형성방법
JP3154730B2 (ja) 薄膜処理方法及び装置
JP3037280B2 (ja) 半導体の製造方法及び製造装置
KR100309646B1 (ko) 반도체 기판 특성 개선방법
JPH03136320A (ja) 半導体装置の製造方法
JP2000232077A (ja) 半導体製造装置
JPH0831813A (ja) 酸化膜形成方法およびこれを用いた半導体製造方法
JPS6221230A (ja) 半導体装置の製造方法
JPH07226399A (ja) 半導体基板の酸化方法及び酸化装置
KR19980026845A (ko) 반도체 공정의 열처리 방법
JPH08130192A (ja) 熱処理装置
JPH07283205A (ja) エッチング方法
JPH08264438A (ja) 珪素膜の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees