JP3083415B2 - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP3083415B2
JP3083415B2 JP04308047A JP30804792A JP3083415B2 JP 3083415 B2 JP3083415 B2 JP 3083415B2 JP 04308047 A JP04308047 A JP 04308047A JP 30804792 A JP30804792 A JP 30804792A JP 3083415 B2 JP3083415 B2 JP 3083415B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
region
furnace
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04308047A
Other languages
English (en)
Other versions
JPH07245298A (ja
Inventor
幹夫 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FTL Co Ltd
Original Assignee
FTL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FTL Co Ltd filed Critical FTL Co Ltd
Priority to JP04308047A priority Critical patent/JP3083415B2/ja
Publication of JPH07245298A publication Critical patent/JPH07245298A/ja
Application granted granted Critical
Publication of JP3083415B2 publication Critical patent/JP3083415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体の製造方法及び半
導体製造装置に関し、特に電気炉を用いて急速熱処理を
可能とする技術に関する。
【0002】
【従来の技術】近年の半導体技術の進歩に伴い、種々の
熱処理技術が開発されてきた。超LSIの製造には、酸
化、拡散、CVDやその他の熱処理を必要とする。
【0003】これらの要求に対する熱処理炉としては、
横型炉や縦型炉と称されるホットウォール型の電気炉が
使用されてきた。
【0004】一方、素子寸法の微細化に伴い、浅い接合
形成と不純物の再分布の抑制が求められてきており、熱
処理温度の低減と熱処理時間の短縮の観点から、様々な
ランプアニールが採用されてきている。
【0005】前者は、バッチ処理が可能で温度の安定性
に優れている反面、温度コントロールに難がある。後者
は、枚葉処理となり、プロセス温度のコントロールが可
能というメリットがあり、近時注目を集めている。
【0006】64M−DRAMについて言えば、0.3
5μのパターンルールのデバイスとなってくるので、層
間絶縁膜としてのCVD酸化膜や平坦化用のB−PSG
膜等のリフロー膜の形成温度ならびにリフロー処理温度
の加熱熱量が非常に重要になってくる。
【0007】即ち、従来のプロセスにて製作したトラン
ジスタは850℃で長時間例えば70〜200分以上の
熱量を加えると、ソース・ドレインの形状は加える熱量
に比例して形状変化が生じ、イオン注入の不純物ドーズ
量が多い場合トランジスタの特性を著しく損ねる。そこ
で、ソース・ドレインの注入量を減らすと、ソース・ド
レインの抵抗及び電極出しのコンタクト抵抗が大きくな
り、トランジスタは所望の特性が得られなくなる。
【0008】この場合、16M−DRAM(0.6〜
0.4μルール)のトランジスタにおいて使用可能であ
ったモノシランを用いるCVD酸化膜成長では、通常の
場合800〜850℃、60〜120分と高温長時間の
条件で形成するため、64Mでは使用条件が厳しくな
る。
【0009】64Mのプロセスでは、ポリシリコン層を
CVD酸化膜でカバーした上に、B−PSG膜を連続的
に形成するプロセスを多用する。ここでのB−PSG膜
は、平坦化膜として使用する。ポリシリコン層をCVD
酸化膜でカバーするのは、B−PSG膜中のボロンや燐
がポリシリコン中に拡散するのを防ぐためであり、その
目的のため、300〜500オングストローム程度は必
要である。
【0010】また、B−PSG膜の上にアルミニューム
配線を形成する場合、リフロー後に不純物を含まないC
VD酸化膜を保護膜として形成しておくことが必要であ
る。また、ソース・ドレインの形状を変化させないため
に低温処理することが必須であり、そのためにB−PS
Gに酸化Geを添加するなどの方法も講じられている
が、いろいろの物質を多量に添加すると膜質を悪くして
しまう。したがって現在のところB−PSG膜が最も良
い膜であると考えられている。
【0011】
【発明が解決しようとする課題】上記の通り、ランプア
ニールは特に浅い接合のデバイスの製造に適するもので
あるが、ウェーハ面内の温度分布を電気炉並の均一性と
するには至っておらず、これにより熱歪が生じ、ウェー
ハの周縁部からスリップラインの発生を伴うこととな
る。
【0012】6インチのウェーハでは実験的にはランプ
アニールはかなりの成功を納めているようであるが、量
産レベルでの多量の実験を行う時は、やはりスリップラ
インの発生は避けられず、量産に供するにはかなりの程
度まで昇温スピードを下げなければならない。
【0013】しかも16M−DRAMから必要となる8
インチウェーハについては、急速加熱アニールは更に難
しくなり、現状のスケールアップでは現実の量産に供し
得ない。
【0014】この急速加熱アニールを、シリコンカーバ
イドの反応管をもちいたホットウォール型電気炉にて実
施する試みも報告されている(米国真空科学技術誌J.
VAC.SCI.TECHNOL.B,8巻6号199
0年11/12月)。しかし、この炉は単なるアニール
を行うのみの炉にすぎない。
【0015】本発明は、この問題点に鑑み、8インチ以
上の大口径ウェーハを急速加熱アニールするときに加熱
されるウェーハの面内温度分布を最小にコントロールす
ることができる方法を提供することを目的とし、且つ半
導体プロセスと適合性のとれたクリーンプロセスを実現
できる製造方法を提供せんとするものである。さらにこ
の目的を達成するとともにパーティクルの発生が少ない
半導体製造装置と製造方法を提供することを目的とす
る。
【0016】
【課題を解決するための手段】本発明は、上記目的を達
成するために、第一に、ウェーハの挿入端から深さ方向
に一定長さの所定温度領域と当該所定温度より高い一定
長さの高温領域を備えた炉の挿入端から、ウェーハを挿
入し、所定温度領域にて第一の処理を行い、次いで、ウ
ェーハを高温領域に移動させ、第二の処理を行い、所定
温度領域に戻す工程を備えることを特徴とする半導体装
置の製造方法を提供するものである。
【0017】第二に、薄膜を成長する温度と該温度より
高いリフロー温度の温度設定領域を備えた炉に、ウェー
ハを挿入し、薄膜を成長する温度領域にて薄膜を成長さ
せ、次いで、該ウェーハをリフロー温度設定領域へ移動
させ、薄膜のリフローを行うことを特徴とする半導体装
置の製造方法を提供するものであり、第三に、薄膜を成
長する温度と該温度より高いリフロー温度の温度設定領
域を備えた炉に、ウェーハを挿入し、薄膜を成長する温
度領域にて薄膜を成長させ、ついで、該ウェーハをリフ
ロー温度設定領域へ移動させ、リフローを行いながら前
記薄膜の上に別種の薄膜を成長させることを特徴とする
半導体装置の製造方法を提供するものである。
【0018】第四に、ウェーハの挿入端から深さ方向に
一定長さの所定温度領域と当該所定温度より高い一定長
さの高温領域を備えた炉からなり、所定温度領域と高温
領域の間でウェーハを移動させる機構を備えて構成し、
これらの温度が異なる二つの領域でウェーハを移動さ
せ、アニール、膜成長などの処理を行いうるようにする
半導体製造装置を提供するものである。
【0019】第五に、上記した二つの領域の高温領域と
低温領域の中間またはその近傍に遷移領域を設け、該領
域が上部ヒーターと下部ヒーターを分離することにより
間隔を調整し温度勾配を変えることができる構造とし、
該領域に排気孔を設けることによりパーティクルの発生
を防止する手段を備えた半導体装置を提供するものであ
る。
【0020】
【作用】本発明では、熱安定の良い電気炉を使用して急
速加熱アニールを実現すると共に半導体プロセスとの適
合性を図っている。即ち、典型的縦型CVD炉を例にと
れば、炉の下段にて薄膜を成長するための比較的低温部
となし、炉の上段にてアニール乃至別異の薄膜を成長さ
せるための高温部となし、典型的には一枚のウェーハを
下から挿入し、まず、低温部にて薄膜を成長する。
【0021】低温の薄膜成長とは、ここでは、炉の温度
が700℃前後の成長を指し、有機シラン系乃至ジシラ
ンを用いる二酸化シリコンの成長、テトラエトキシシラ
ン(TEOS)、テトラメトキシ燐(TMOP)、テト
ラメトキシボロン(TMOB)またはテトラメトキシシ
リケートボロン(TMSB)を用いるB−PSG膜の成
長などを行う。
【0022】高温のアニール乃至薄膜成長とは、850
℃前後の熱処理であり、先に形成したB−PSG膜のリ
フローを実施できるし、また、旧来のモノシランを用い
る二酸化シリコン膜のCVDを実施できる。
【0023】ここで、本発明が特徴とするのは、ヒート
マスが大きい電気炉であることにより、低温部から高温
部までゆるやかな温度傾斜が実現でき、従って、熱容量
が小さいウェーハは下から急上昇させることで高温部に
もってくることができ、所定の短時間の処理の後、すぐ
に低温部に戻すことで、ラピッドサーマルアニールを薄
膜生成に引き続いてクリーンプロセスにて実現できる点
である。電気炉の熱的安定性は横断面の面内温度分布に
優れている縦型炉で実証されており、8インチ以上の大
型ウェーハに対する急速加熱アニールをスリップライン
の発生なく実施できる有利さがある。
【0024】本発明では、上記の通り、枚葉式が基本と
なっているが、熱履歴に影響の出ない範囲で2乃至3枚
のウェーハを同時処理できる。このための、ウェーハホ
ルダーは特別のものである必要はなく、通常の石英製で
十分であり、縦型炉同様に処理中は回転可能としてお
き、面内分布の保証を図るのがよい。
【0025】本発明の実施の形態としては、上記の薄膜
形成後のラピッドサーマルアニールが最良の実施方法で
あるが、類別すると以下の通りのCVD法が、一実施例
として掲げられる。 低温部 高温部 低温部 縦型炉では下部 縦型炉では上部 縦型炉では下部 イ B−PSG成長 リフロー − ロ 二酸化シリコン成長 B−PSG成長 − ハ 二酸化シリコン成長 B−PSG成長 リフロー − ニ B−PSG成長 リフロー 二酸化シリコン成長 ホ 二酸化シリコン成長 B−PSG成長・リフロー − ヘ 二酸化シリコン成長 B−PSG成長・リフロー 二酸化シリコン成長 ト スパッタTiの N2 雰囲気下のRTP シンタリングによる 又はNH3 での窒化による TiSi2 化 TiSi2 のTiN 化
【0026】ハ−ヘのリフローは850℃×70分の条
件(条件1)で実施することができる。この条件より5
0℃高温の900℃では条件1と同じソース・ドレイン
の拡散長さは1/5の時間すなわち14分(840秒)
で与えられる(条件2)。また上記のリフローは900
℃×100秒(条件3)で実施することができる。この
熱量は条件2の1/8となり、条件3は0.25μのパ
タールールが適用される256M−DRAMの製造にも
適用できると考えられる。
【0027】以上の成長を行う基板は、種々の工程の途
中にて実施されるが、典型的な例では、先に記述した通
り、シリコン基板の表面絶縁膜の上にてポリシリコンの
パターニングをした状態のウェーハに対して実施でき
る。
【0028】なお、ハの例は、低温部にて二酸化シリコ
ンCVDに続いてB−PSG成長を行うものであり、ホ
の例は、高温部にてB−PSGの成長とリフローを同時
に行っている。
【0029】ところで、縦型炉に低温部、高温部、低温
部を順次設けて置き、この順に多数のウェーハに対して
拡散を施す方法が知られているが、これは、専用ホルダ
ーを連接して送りだす形式のものであり、本質的にCV
D膜の生成と急速加熱アニールには不適のものである。
【0030】縦型CVD炉では、反応ガスは下から導入
し、上端から排出するのが一般的であるが、拡散、酸
化、熱処理では雰囲気ガスは上端から導入し、下端から
排出するのが普通である。いずれにしても、炉の温度分
布は下から上に従って順次上昇する様にヒーターを設定
しておく。全体のヒートマスが比較的小さい時は、例え
ば、図1の様に、500℃、700℃、900℃、11
00℃の一定温度領域を保ち、これらの温度領域の間は
ヒーターに間隔を設けておくことで、ステップ状の分布
を持たせることができる。温度差の量は、昇温スピード
と最高温度に応じて決定する。昇温スピードを大きくし
て、最高温度を高くした場合は、段差の量を大きくと
る。各一定温度部分にてウェーハ内温度の安定性が図れ
る。
【0031】全体のヒートマスが比較的大きいときは、
ウェーハの急熱による影響がなく、従って、上記のよう
な多段のステップ状の均熱ゾーンを設ける必要がなく、
ヒーターの間隔は必要なくなる。この場合は図2の様
に、一定温度領域は500℃と1100℃の2領域のみ
で、この間はゆるやかな温度傾斜を持っているようにな
る。これは、昇温スピードが小さくできる場合に適用さ
れる。
【0032】さらに本発明においては、遷移領域から排
気を行うことにより高温・低温領域の一方から他方への
ガスの流入を防止する。このことにより反応ガスの流入
に伴って空間反応により発生・析出するパーティクルを
防ぐことができる。この構成においては反応ガス、ある
いは窒素などの不活性ガスの流入は反応管の両端から行
うことが好ましく、この場合両ガスは合流部分である遷
移領域より排気される。上記した各種ガスの使用の態様
は、成膜のためにウェーハが配置されている温度領域に
は反応ガスを流入し、他のウェーハが配置されていない
温度領域には窒素などの不活性ガスを流すのがよい。こ
のことにより、ウェーハが配置されていない高温あるい
は低温領域に反応ガスの流入を防止し汚染、パーティク
ルの発生を防止することができる。上記のように、遷移
領域またはその近傍から排気を行うことにより上(下)
領域から流入したガスが下(上)領域に侵入せず、汚
染、パーティクル発生などを効果的に防止することがで
きる。
【0033】上記においては、ウェーハの置き方は、管
への挿入方向に対し直角が望ましいものの、多少傾けて
もよいし、また、急速移動の程度が低い時は、挿入方向
に対し平行方向に複数枚配置して、処理効率を上げるこ
とも可能である。
【0034】
【実施例】図3は本発明の一実施例にて使用した縦型の
電気炉の断面図である。図において1はヒーターを内蔵
する炉体、2はウェーハ、3はウェーハホルダー、4は
石英反応管、5は石英保温管、6はウェーハ移動棒、7
は受台、8はウェーハ移動用外管、9はウェーハ移動用
マグネット、10はウェーハ移動用駆動系、11はウェ
ーハホルダー昇降系である。
【0035】図4は炉体(ヒーター)1にて実現してい
る温度分布を示し、下段は700℃に、上段は850℃
に設定され、その中間が遷移領域となっている。
【0036】図3では、ウェーハ2が高温領域に位置し
ている状態を示している。この時は、アニールであり、
図の右側の矢印から左側の矢印に導入し排出するガスは
窒素の不活性ガスでよい。
【0037】ウェーハ2は、ヒートマスを小さくしたウ
ェーハホルダー3の上に一枚載せられている。次に、本
実施例における処理の方法を説明する。
【0038】先ず、ウェーハホルダー昇降系11を2点
鎖線で示す最下端位置とする。またウェーハ移動用マグ
ネット9は、図3の位置ではなく、同じく最下端位置に
しておく。ウェーハ2を図示されないカセットから一枚
取り出し、ウェーハホルダー3の上に一枚載せる。次
に、ウェーハホルダー昇降系11を図3の通り上端まで
移動し、受台7を石英反応管4の下端に突き当てて密閉
する。この状態では、ウェーハは700℃の温度領域に
ある。
【0039】ここで、薄膜の生成を行う。一例として、
TEOS系のB−PSG膜を成長する場合には、6イン
チのウェーハについては、TEOS、TMOP、TMO
Bをいずれも35〜60℃のソース温度に保ち、窒素の
キャリアガスを400CC/分の流量にてソースをバブ
リング通過させて、図3の石英反応管4に導入する。管
4の内部は0.3TORRとし、700℃で反応させる
と、100オングストローム/分の成長速度が得られ
る。
【0040】次に、ウェーハ移動用マグネット9を駆動
し、図3に示す通り、ウェーハを850℃の位置に持ち
上げ、15〜30分間維持し、再び、ウェーハ移動用マ
グネット9を駆動し、ウェーハ2を700℃の位置に下
げる。
【0041】上部の高温部が900℃の場合は3〜6
分、950℃の場合は35〜70秒それぞれ高温部で維
持すればよい。ウェーハホルダー3は全体重量が軽く抑
えられており、従って、700℃から850℃への出し
入れが急速にできる利点がある。
【0042】上記の実施例は低温側でB−PSG膜を成
長し、次いで高温側でアニールを行う例であったが、枚
葉式では、多数枚を一度に処理するバッチ式に比べ、プ
ロセスマージンが広くとれるので、800℃以上の温度
でもウェーハ内均一に成長させることができる。特に一
酸化窒素を添加してもパーティクルの発生を抑え化学量
論的反応が達成できるので、溶融温度も下がり、820
〜850℃の範囲ではリフローをさせながら(平坦化処
理をしながら)B−PSG膜を成長させることが可能で
あり、従って、この成長とリフローを高温側で行わせる
こともできる。
【0043】反応管4の上端が、高温領域で終端してい
るのが、共通の特徴であり、これは高温部では生成する
薄膜が管壁に強固に付着するためであり、この結果、ウ
ェーハ表面へのパーティクル降着を回避できる。
【0044】図5は、本発明の第2の実施例に使用した
縦型の電気炉の断面図である。図中、12は石英製反応
系外管、13は石英製反応系内管を示し、二重管式とな
っているのが特徴である。
【0045】図6は、本発明の第3の実施例に使用した
縦型の電気炉の断面図である。図中、14は石英ヒータ
ー管、15はヒーター、16は水冷ジャケット、17は
反射板であり、ゴールドファーネス型にしたものであ
る。
【0046】図6の例では、ゴールド面での熱線の反射
がなされ、この結果、ステップ状の温度分布の実現を容
易としている。図5と図6の実施例共に図3と同じ温度
プロファイルを持ち、同様の処理を実施できる。
【0047】ウェーハ表面へのパーティクル降着を防ぐ
ための方法としては、図7と図8に示された方法があ
る。図中、21はヒーターを内蔵した炉体、22は上部
ヒーター、23はウェーハホルダー、24は石英反応
管、25は石英保温管、26は下部ヒーター、27は石
英保護菅である。図7では下部ヒータ26と上部ヒータ
22の間に間隔調整のためのスペースがあり、上下のヒ
ーター領域はそれぞれウェーハを25枚程度収容して処
理できる空間をもっている一重管の加熱炉であり、その
間隔調整部が遷移領域であり図示の排気孔30が多数設
けられている。下部ヒータ26は低温に、上部ヒータ2
2は高温にセットしてある。ガスの入口は図示のとおり
上下に2つあり、下側は反応ガスの入口、上側は不活性
ガスの入口となっている。この装置の使用例としては次
の例がある。
【0048】CVD PSGの成長には、装置の下部にてウェーハ2をセット
しておき、下部ヒータ26にて680〜750℃に加熱
しておく。下側のガス入口からTEOSとTMOPをそ
れぞれ60℃に保ったソースに対して、それぞれオーバ
ースルーにて例えば2000cc/分の流量で流し入
れ、上側のガス入口には同じく窒素ガスなどの不活性ガ
スを例えば2000cc/分の流量にて流入させる。B
PSGを成長させるには上記方法において反応ガスとし
てTMBを下側のガス入口から追加すればよい。リフロ
ーのために、上部ヒータ22の位置にウェーハ2を直ち
に移動させ、例えば1050℃にてPSGのリフローを
行う。
【0049】ガラス層からの拡散 不純物のデポジションのためには、下部ヒータ26のセ
ット位置にてPOCl3 とO2 を流入させる。下部ヒー
タ26の温度は700〜800℃でよい。不純物のデポ
シジション後にウェーハ2を上部ヒータ22の位置に移
し、900〜1100℃にてドライブインを行う。
【0050】ドープしたポリシリコンからの拡散 下部ヒータ26の位置にウェーハ2をセットし、燐や硼
素、砒素もしくはアンチモンの一種または複数種をドー
プしたポリシリコンを通常の方法でウェーハ上に成長さ
せる。ポリシリコン成長に使用する反応ガスがSi2
6 の場合は、下部ヒータ26の加熱により500℃でポ
リシリコンを成長することができる。また、ポリシリコ
ン成長に使用するソースがSiH4 の場合は610℃に
下部ヒータ の温度をセットする。次にウェーハ2を上
部ヒータ22の位置に移動し、900〜1100℃にて
不純物を拡散する応用プロセスを実施することができ
る。
【0051】図8は、図7の一重管に類似の構成で、同
様に間隔調整部分からの排気を可能にするものである。
【0052】
【発明の効果】以上説明した様に、本発明によれば、低
温部と高温部を持つ電気炉を使用し、その低温部にて薄
膜生成を行い、高温部にてアニールを行うことができ、
急速加熱アニールを達成できると共に、炉内で薄膜生成
とアニールを連続的にしかもクリーンプロセスを実施す
ることができ、8インチ以上のウェーハに対する実用的
なプロセスを提供しうるものである。
【図面の簡単な説明】
【図1】本発明の実施に用いる温度分布を与える装置の
図である。
【図2】本発明の実施に用いる他の温度分布を与える装
置の図である。
【図3】本発明の一実施例の図である。
【図4】図3の実施例の温度分布を示す図である。
【図5】本発明の他の一実施例図である。
【図6】本発明の他の一実施例図である。
【図7】本発明の他の一実施例図である。
【図8】本発明の他の一実施例図である。
【符号の説明】
1 炉体(ヒーター) 2 ウェーハ 3 ウェーハホルダー 4 石英反応管 5 石英保温管 6 ウェーハ移動棒 7 受台 8 ウェーハ移動用外管 9 ウェーハ移動用マグネット 10 ウェーハ移動用駆動系 11 ウェーハホルダー昇降系 12 石英反応系外管 13 石英反応系内管 14 石英ヒーター管 15 ヒーター 16 水冷ジャケット 17 反射板 21 炉体(ヒーター) 22 上部ヒーター 23 ウェーハホルダー 24 石英反応管 25 石英保温管 26 下部ヒーター 27 石英保護管
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/31 H01L 21/205

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウェーハの挿入端から深さ方向に一定長
    さの所定温度領域と当該所定温度より高い一定長さの高
    温領域を備えた炉からなり、所定温度領域と高温領域の
    間でウェーハを移動させる機構を備えるとともに、高温
    処理領域と低温処理領域との間に遷移領域を設け、該遷
    移領域またはその近傍に排気孔を形成したことを特徴と
    する半導体製造装置。
  2. 【請求項2】 第一の処理用ガス、特に反応ガスの入口
    を当該処理領域のウェーハ挿入側の第一の位置に有し、
    又第二の処理用ガス、特にアニール処理用雰囲気ガスの
    入口を第一の位置とは反対側の第二の位置に有すること
    を特徴とする請求項1記載の半導体製造装置。
JP04308047A 1991-10-23 1992-10-22 半導体製造装置 Expired - Fee Related JP3083415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04308047A JP3083415B2 (ja) 1991-10-23 1992-10-22 半導体製造装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP30271891 1991-10-23
JP6931992 1992-02-20
JP4-69319 1992-02-20
JP3-302718 1992-02-20
JP04308047A JP3083415B2 (ja) 1991-10-23 1992-10-22 半導体製造装置

Publications (2)

Publication Number Publication Date
JPH07245298A JPH07245298A (ja) 1995-09-19
JP3083415B2 true JP3083415B2 (ja) 2000-09-04

Family

ID=27300016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04308047A Expired - Fee Related JP3083415B2 (ja) 1991-10-23 1992-10-22 半導体製造装置

Country Status (1)

Country Link
JP (1) JP3083415B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229040A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd 熱処理方法および熱処理装置
JP2006284077A (ja) * 2005-03-31 2006-10-19 Kumamoto Technology & Industry Foundation 熱輻射反射炉
JP2020002417A (ja) * 2018-06-27 2020-01-09 京セラ株式会社 堆積膜形成装置および堆積膜形成方法
CN112853316B (zh) * 2020-12-31 2023-03-14 拓荆科技股份有限公司 镀膜装置及其承载座

Also Published As

Publication number Publication date
JPH07245298A (ja) 1995-09-19

Similar Documents

Publication Publication Date Title
US5387557A (en) Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
JP2962417B2 (ja) ビス(t−ブチルアミノ)シランからの窒化珪素の化学気相成長法
US6374512B1 (en) Method for reducing contamination of a substrate in a substrate processing system
US6902622B2 (en) Systems and methods for epitaxially depositing films on a semiconductor substrate
JP3023982B2 (ja) 成膜方法
US6444940B1 (en) Heat treating device and heat treating method
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
KR100652909B1 (ko) 하이 스텝 커버리지를 갖는 실리콘 증착 방법
US7105055B2 (en) In situ growth of oxide and silicon layers
KR100658235B1 (ko) 대형 유리판의 코팅 및 어닐링 방법
JP3184000B2 (ja) 薄膜の形成方法およびその装置
TW201331997A (zh) 在基板上沉積矽鍺錫層的方法
JPH06295915A (ja) 半導体装置の製造装置及び半導体装置の製造方法
US6159873A (en) Method for producing semiconductor device and production apparatus of semiconductor device
JPH1074703A (ja) 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置
US20020168840A1 (en) Deposition of tungsten silicide films
US5500388A (en) Heat treatment process for wafers
JPH04211128A (ja) 半導体基板表面処理方法および半導体基板表面処理装置
JP4979578B2 (ja) 単一ウエハチャンバを用いたナノ結晶シリコンの堆積
JP3083415B2 (ja) 半導体製造装置
JPH08213379A (ja) 枚葉式薄膜形成法および薄膜形成装置
JPH05251357A (ja) 成膜方法
JP3049079B2 (ja) 半導体製造装置の製造方法及び半導体装置
JPH1022290A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP3393213B2 (ja) 成膜方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070630

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees