JPH1074703A - 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置 - Google Patents
改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置Info
- Publication number
- JPH1074703A JPH1074703A JP9096123A JP9612397A JPH1074703A JP H1074703 A JPH1074703 A JP H1074703A JP 9096123 A JP9096123 A JP 9096123A JP 9612397 A JP9612397 A JP 9612397A JP H1074703 A JPH1074703 A JP H1074703A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- deposition
- partial pressure
- gas
- impurity gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 改善されたステップカバレージを有する、ア
モルファスシリコン及びポリシリコンフィルム膜を形成
するための方法及び装置を提供する。 【解決手段】 基板を枚葉式化学気相堆積反応チャンバ
内に置き、反応チャンバを２０〜３００トールに減圧す
るように真空引きし、次に、基板を５５０〜６２０℃の
温度に加熱する。そして、シリコン含有ガスを４〜４０
トールのシリコン含有ガス分圧になるように反応チャン
バに流入し、その場でドープされたシリコン膜を提供す
るために、不純物ガスを０〜０．０２０トールの不純物
ガス分圧になるようにガス混合物に含ませる。そして引
き続いてアニールを、アモルファスシリコンを多結晶シ
リコンに変化するために用いる。
モルファスシリコン及びポリシリコンフィルム膜を形成
するための方法及び装置を提供する。 【解決手段】 基板を枚葉式化学気相堆積反応チャンバ
内に置き、反応チャンバを２０〜３００トールに減圧す
るように真空引きし、次に、基板を５５０〜６２０℃の
温度に加熱する。そして、シリコン含有ガスを４〜４０
トールのシリコン含有ガス分圧になるように反応チャン
バに流入し、その場でドープされたシリコン膜を提供す
るために、不純物ガスを０〜０．０２０トールの不純物
ガス分圧になるようにガス混合物に含ませる。そして引
き続いてアニールを、アモルファスシリコンを多結晶シ
リコンに変化するために用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の作製の分
野に関し、特に、改善されたステップカバレージを有す
る、アモルファスシリコン膜及びポリシリコン膜を堆積
するための方法及び装置に関する。
野に関し、特に、改善されたステップカバレージを有す
る、アモルファスシリコン膜及びポリシリコン膜を堆積
するための方法及び装置に関する。
【０００２】
【従来の技術】ポリシリコン結晶体（ポリシリコン）の
薄膜及びアモルファスシリコンの薄膜は、半導体集積回
路製造プロセスの至る所で使用されている。これらの膜
は、例えば、ゲート電極、スタック又はトレンチコンデ
ンサ、エミッタ、コンタクト、ヒューズ、及びアンチヒ
ューズ(antifuse)の作製に使用される記憶密度を増加す
るために、デバイスの寸法が小さくなって０．２５ミク
ロン以下になるにつれて、集積回路のホール、ビア及び
トレンチのアスペクト比（アスペクト比＝深さ／幅）も
増加しつつある。高アスペクト比（アスペクト比≧２．
５）の開口部(opening)を充填するために、良好なステ
ップカバレージ（ステップカバレージ％＝ステップ表面
の膜厚／平面の膜厚×１００％）を提供できる堆積プロ
セスが、空隙の形成なしで、ホールの完全な充填の確保
のために要求されている。
薄膜及びアモルファスシリコンの薄膜は、半導体集積回
路製造プロセスの至る所で使用されている。これらの膜
は、例えば、ゲート電極、スタック又はトレンチコンデ
ンサ、エミッタ、コンタクト、ヒューズ、及びアンチヒ
ューズ(antifuse)の作製に使用される記憶密度を増加す
るために、デバイスの寸法が小さくなって０．２５ミク
ロン以下になるにつれて、集積回路のホール、ビア及び
トレンチのアスペクト比（アスペクト比＝深さ／幅）も
増加しつつある。高アスペクト比（アスペクト比≧２．
５）の開口部(opening)を充填するために、良好なステ
ップカバレージ（ステップカバレージ％＝ステップ表面
の膜厚／平面の膜厚×１００％）を提供できる堆積プロ
セスが、空隙の形成なしで、ホールの完全な充填の確保
のために要求されている。
【０００３】十分なステップカバレージを提供すること
のできる現行方法の一つとしては、低圧化学気相堆積
（ＬＰＣＶＤ）がある。ＬＰＣＶＤプロセスでは、反応
容器は１００〜１０００ミリトールの比較的低圧に排気
される。ＬＰＣＶＤプロセスに関して低圧は、シリコン
膜を低速（ドープされていない膜の場合は約１００オン
グストローム／分、ドープされている膜の場合は約２０
オングストローム／分）で堆積させる。遅い堆積速度
は、良好なステップカバレージを提供しながら膜の堆積
がおこなわれるようにする。ｎタイプ不純物がＬＰＣＶ
Ｄバッチシステムに導入されて、その場(insitu)でドー
プされた膜を生成する場合、（品質の）劣等なステップ
カバレージが生じる。更に堆積速度を減少することは、
良好なステップカバレージを得るために必要である。Ｌ
ＰＣＶＤプロセスは高品質の膜を形成することができる
が、低堆積速度は、多数（例えば１００枚以上）のウエ
ハをバッチタイプの反応容器で同時に処理することを必
要とする。複数のウエハを一台の装置で同時に処理する
際の問題は、ウエハ毎にそしてバッチ毎に均一な膜厚及
び不純物成分を得ることが困難であることである。膜厚
における非均一性及びドーピングプロフィールは、作製
された膜の電気的特性に強烈にに影響を及ぼし、それゆ
え、作製されたデバイスの性能及び信頼性に強烈に影響
を及ぼす。膜厚及び面積抵抗の均一性を制御すること
は、ＬＰＣＶＤバッチシステムにとって、ウエハサイズ
が３００ｍｍ以上に増加した場合には、一層大きな課題
となる。
のできる現行方法の一つとしては、低圧化学気相堆積
（ＬＰＣＶＤ）がある。ＬＰＣＶＤプロセスでは、反応
容器は１００〜１０００ミリトールの比較的低圧に排気
される。ＬＰＣＶＤプロセスに関して低圧は、シリコン
膜を低速（ドープされていない膜の場合は約１００オン
グストローム／分、ドープされている膜の場合は約２０
オングストローム／分）で堆積させる。遅い堆積速度
は、良好なステップカバレージを提供しながら膜の堆積
がおこなわれるようにする。ｎタイプ不純物がＬＰＣＶ
Ｄバッチシステムに導入されて、その場(insitu)でドー
プされた膜を生成する場合、（品質の）劣等なステップ
カバレージが生じる。更に堆積速度を減少することは、
良好なステップカバレージを得るために必要である。Ｌ
ＰＣＶＤプロセスは高品質の膜を形成することができる
が、低堆積速度は、多数（例えば１００枚以上）のウエ
ハをバッチタイプの反応容器で同時に処理することを必
要とする。複数のウエハを一台の装置で同時に処理する
際の問題は、ウエハ毎にそしてバッチ毎に均一な膜厚及
び不純物成分を得ることが困難であることである。膜厚
における非均一性及びドーピングプロフィールは、作製
された膜の電気的特性に強烈にに影響を及ぼし、それゆ
え、作製されたデバイスの性能及び信頼性に強烈に影響
を及ぼす。膜厚及び面積抵抗の均一性を制御すること
は、ＬＰＣＶＤバッチシステムにとって、ウエハサイズ
が３００ｍｍ以上に増加した場合には、一層大きな課題
となる。
【０００４】ウエハ全面に渡り、またウエハ毎に、正確
な厚さ及びドーピング均一性を有するポリシリコン膜及
びアモルファスシリコン膜を、作製するために、枚葉式
ＣＶＤプロセスが用いられる。シリコンウエハにシリコ
ン層を作製する枚葉式ＣＶＤプロセスは、低温高圧シリ
コン堆積方法という名称であり、本譲受人に譲渡され、
１９９１年８月９日に出願された米国特許７／７４２９
５４号明細書に説明されている。このようなプロセスで
は、反応チャンバ内で１０〜３５０トールの圧力がかか
り、それが維持される。約１０リットル／分の水素ガス
が、５２５ｓｃｃｍ以下のシラン（ＳｉＨ4）（シラン
分圧は４トール以下）共にチャンバに供給され、一方基
板は約６００〜７５０℃の温度に加熱される。ドーピン
グされていないポリシリコン膜は、これらの条件下で、
約２０００オングストローム／分までの速度で堆積され
る。枚葉式の方法で用いられるより高い圧力がポリシリ
コン膜の堆積速度を増加する。３００ｓｃｃｍの、水素
中の１％ホスフィン（ＰＨ3）（ＰＨ3分圧約０．０２３
トール）をガス混合物に含め、約６５０℃の温度に基板
を加熱することにより、その場でリンがドープされたポ
リシリコン膜が堆積されることができる。このようなプ
ロセスで、約１．５×１０21／ｃｍ3のリンを含む多結
晶シリコン膜は、約１５００オングストローム／分まで
の速度で堆積されることができる。
な厚さ及びドーピング均一性を有するポリシリコン膜及
びアモルファスシリコン膜を、作製するために、枚葉式
ＣＶＤプロセスが用いられる。シリコンウエハにシリコ
ン層を作製する枚葉式ＣＶＤプロセスは、低温高圧シリ
コン堆積方法という名称であり、本譲受人に譲渡され、
１９９１年８月９日に出願された米国特許７／７４２９
５４号明細書に説明されている。このようなプロセスで
は、反応チャンバ内で１０〜３５０トールの圧力がかか
り、それが維持される。約１０リットル／分の水素ガス
が、５２５ｓｃｃｍ以下のシラン（ＳｉＨ4）（シラン
分圧は４トール以下）共にチャンバに供給され、一方基
板は約６００〜７５０℃の温度に加熱される。ドーピン
グされていないポリシリコン膜は、これらの条件下で、
約２０００オングストローム／分までの速度で堆積され
る。枚葉式の方法で用いられるより高い圧力がポリシリ
コン膜の堆積速度を増加する。３００ｓｃｃｍの、水素
中の１％ホスフィン（ＰＨ3）（ＰＨ3分圧約０．０２３
トール）をガス混合物に含め、約６５０℃の温度に基板
を加熱することにより、その場でリンがドープされたポ
リシリコン膜が堆積されることができる。このようなプ
ロセスで、約１．５×１０21／ｃｍ3のリンを含む多結
晶シリコン膜は、約１５００オングストローム／分まで
の速度で堆積されることができる。
【０００５】
【発明が解決しようとする課題】上述した枚葉式ＣＶＤ
プロセスの問題は、ステップカバレージが劣等であり、
よって空隙の形成を引き起こすことなく高アスペクト比
の開口部を充填するのに用いられることができないとい
うことである。空隙は、作製された集積回路の信頼性の
問題及び不良を引き起こす。更に、その場でドープされ
た低抵抗率のシリコン膜を形成するために不純物がガス
混合物に含まれると、ステップカバレージは更に悪化す
る。
プロセスの問題は、ステップカバレージが劣等であり、
よって空隙の形成を引き起こすことなく高アスペクト比
の開口部を充填するのに用いられることができないとい
うことである。空隙は、作製された集積回路の信頼性の
問題及び不良を引き起こす。更に、その場でドープされ
た低抵抗率のシリコン膜を形成するために不純物がガス
混合物に含まれると、ステップカバレージは更に悪化す
る。
【０００６】このように、要望されるのは、高アスペク
ト比の開口部が製造可能な時間内で、空隙なしで充填さ
れるように、枚葉式ＣＶＤ装置内でその場でドープされ
たシリコン膜を高堆積速度及び良好なステップカバレー
ジで堆積する方法である。
ト比の開口部が製造可能な時間内で、空隙なしで充填さ
れるように、枚葉式ＣＶＤ装置内でその場でドープされ
たシリコン膜を高堆積速度及び良好なステップカバレー
ジで堆積する方法である。
【０００７】
【課題を解決するための手段】本発明は、高堆積速度
で、高品質で、均一で、基板の表面にわたって良好なス
テップカバレージを有するアモルファスシリコン及びポ
リシリコンを堆積するための方法及び装置を説明する。
本発明によると、基板は枚葉式化学気相堆積反応チャン
バ内に置かれる。次に、反応チャンバは、２０〜３００
トールに減圧するように真空引きされる。その次に、基
板は５５０〜６２０℃の温度に加熱される。そして、シ
リコン含有ガスが、４〜４０トールのシリコン含有ガス
分圧になるように反応チャンバに流入される。不純物ガ
スは、その場でドープされたシリコン膜を提供するため
に、０〜０．０２０トールの不純物ガス分圧になるよう
にガス混合物に含まれることができる。もし、要望があ
れば、引き続くアニールを、アモルファスシリコンを多
結晶シリコンに変化するために用いることができる。本
発明のプロセスは、均一な厚さ及び不純物プロフィール
を有するアモルファスシリコン及びポリシリコン膜を形
成するのに用いることができる。本発明のプロセスは、
高アスペクト比の開口部において改善されたステップカ
バレージを有するアモルファスシリコン及びポリシリコ
ンを形成し、またプロセスを最適化するのに用いること
ができる。本発明のプロセスは、高アスペクト比の開口
部をアモルファス又はポリシリコン（≧２．０）で、内
部に空隙を作り出すことなく充填するのに用いることが
できる。
で、高品質で、均一で、基板の表面にわたって良好なス
テップカバレージを有するアモルファスシリコン及びポ
リシリコンを堆積するための方法及び装置を説明する。
本発明によると、基板は枚葉式化学気相堆積反応チャン
バ内に置かれる。次に、反応チャンバは、２０〜３００
トールに減圧するように真空引きされる。その次に、基
板は５５０〜６２０℃の温度に加熱される。そして、シ
リコン含有ガスが、４〜４０トールのシリコン含有ガス
分圧になるように反応チャンバに流入される。不純物ガ
スは、その場でドープされたシリコン膜を提供するため
に、０〜０．０２０トールの不純物ガス分圧になるよう
にガス混合物に含まれることができる。もし、要望があ
れば、引き続くアニールを、アモルファスシリコンを多
結晶シリコンに変化するために用いることができる。本
発明のプロセスは、均一な厚さ及び不純物プロフィール
を有するアモルファスシリコン及びポリシリコン膜を形
成するのに用いることができる。本発明のプロセスは、
高アスペクト比の開口部において改善されたステップカ
バレージを有するアモルファスシリコン及びポリシリコ
ンを形成し、またプロセスを最適化するのに用いること
ができる。本発明のプロセスは、高アスペクト比の開口
部をアモルファス又はポリシリコン（≧２．０）で、内
部に空隙を作り出すことなく充填するのに用いることが
できる。
【０００８】
【発明の実施の形態】本発明は、高堆積速度で、改善さ
れたステップカバレージを有する、その場でドープされ
たアモルファスシリコン又はポリシリコン薄膜を堆積す
る方法及び装置を説明する。以下の説明では、本発明の
完全な理解を提供するために、具体的な厚さ等の多くの
具体的な細部が明らかにされる。しかしながら、本発明
はこれらの具体的な細部でなくとも実行されることがで
きることは当業者にとって明らかであろう。本発明を不
必要にあいまいにしないように、他の例として周知の化
学気相堆積（ＣＶＤ）装置及びプロセスは、特に詳細に
は説明されてない。
れたステップカバレージを有する、その場でドープされ
たアモルファスシリコン又はポリシリコン薄膜を堆積す
る方法及び装置を説明する。以下の説明では、本発明の
完全な理解を提供するために、具体的な厚さ等の多くの
具体的な細部が明らかにされる。しかしながら、本発明
はこれらの具体的な細部でなくとも実行されることがで
きることは当業者にとって明らかであろう。本発明を不
必要にあいまいにしないように、他の例として周知の化
学気相堆積（ＣＶＤ）装置及びプロセスは、特に詳細に
は説明されてない。
【０００９】本発明は高堆積速度で、高品質で、均一
な、基板の表面にわたって良好なステップカバレージを
有するアモルファスシリコン及び多結晶シリコン（ポリ
シリコン）を堆積するための方法及び装置を説明する。
本発明は、高い全圧、高いシリコンガス分圧、及び低い
温度を利用し、良好なステップカバレージを達成する。
本発明によると、基板は枚葉式化学気相堆積反応チャン
バ内に置かれる。次に反応チャンバは真空引きされ、２
０〜３００トールに減圧される。その次に基板は５５０
〜６２０℃に加熱される。そして、シリコン含有ガス
が、約５００〜１５００ｓｃｃｍの速さで反応チャンバ
に供給され、４〜４０トールのシリコン含有ガス分圧と
なる。不純物ガスは、０〜２．０ｓｃｃｍの速さで反応
チャンバに供給されることができ、０〜０．００２０ト
ールの不純物ガス分圧を作り出す。要望があれば、アニ
ールステップを、アモルファスシリコンを多結晶シリコ
ンに変化するのに用いることができる。本発明のプロセ
スは、均一な厚さ及びドーピングプロフィール、又は滑
らかな上面を有するアモルファスシリコン及びポリシリ
コン薄膜を堆積するのに用いられる。本発明のプロセス
は、高アスペクト比の開口部（≧２．０）を、空隙を作
り出すことなく高堆積速度（約１０００オングストロー
ム／分）で充填するのに用いることができる。
な、基板の表面にわたって良好なステップカバレージを
有するアモルファスシリコン及び多結晶シリコン（ポリ
シリコン）を堆積するための方法及び装置を説明する。
本発明は、高い全圧、高いシリコンガス分圧、及び低い
温度を利用し、良好なステップカバレージを達成する。
本発明によると、基板は枚葉式化学気相堆積反応チャン
バ内に置かれる。次に反応チャンバは真空引きされ、２
０〜３００トールに減圧される。その次に基板は５５０
〜６２０℃に加熱される。そして、シリコン含有ガス
が、約５００〜１５００ｓｃｃｍの速さで反応チャンバ
に供給され、４〜４０トールのシリコン含有ガス分圧と
なる。不純物ガスは、０〜２．０ｓｃｃｍの速さで反応
チャンバに供給されることができ、０〜０．００２０ト
ールの不純物ガス分圧を作り出す。要望があれば、アニ
ールステップを、アモルファスシリコンを多結晶シリコ
ンに変化するのに用いることができる。本発明のプロセ
スは、均一な厚さ及びドーピングプロフィール、又は滑
らかな上面を有するアモルファスシリコン及びポリシリ
コン薄膜を堆積するのに用いられる。本発明のプロセス
は、高アスペクト比の開口部（≧２．０）を、空隙を作
り出すことなく高堆積速度（約１０００オングストロー
ム／分）で充填するのに用いることができる。
【００１０】本発明に従い、基板１００が提供される。
基板１００は、好ましくは単結晶シリコンウエハであ
る。しかしながら、基板１００は、シリコンウエハであ
る必要はなく、ガリウム比素又は石英などの、他のタイ
プの基板であってもよい。基板１００は、一般に、間隔
をおかれて配置された複数の特徴部分すなわちホール１
０２を含む。特徴部分１０２は、基板に形成されたトレ
ンチ、基板に成長したフィールド酸化領域(field oxide
refgions)、及び中間層誘電体（an interlayerdielect
ric,ＩＬＤ）に形成されたコンタクト及びビア開口部に
起因するものであることができるが、これに限定される
ものではない。本発明のプロセスは、現代の高密度ダイ
ナミックランダムアクセスメモリ（ＤＲＡＭＳ）の製造
におけるトレンチ及び／又はスタックドコンデンサ(sta
cked capacitoers)の形成の際の、高アスペクト比の開
口部内のシリコン膜の堆積に理想的に適している。本発
明は、集積回路の製造での使用に理想的に適している
が、同様に、これに限定されるものではないが、フラッ
トパネルディスプレイなどの他の製品の製造に適用でき
る。本発明の目的のため、基板１００が本発明のシリコ
ン膜が堆積される材料として画成される。
基板１００は、好ましくは単結晶シリコンウエハであ
る。しかしながら、基板１００は、シリコンウエハであ
る必要はなく、ガリウム比素又は石英などの、他のタイ
プの基板であってもよい。基板１００は、一般に、間隔
をおかれて配置された複数の特徴部分すなわちホール１
０２を含む。特徴部分１０２は、基板に形成されたトレ
ンチ、基板に成長したフィールド酸化領域(field oxide
refgions)、及び中間層誘電体（an interlayerdielect
ric,ＩＬＤ）に形成されたコンタクト及びビア開口部に
起因するものであることができるが、これに限定される
ものではない。本発明のプロセスは、現代の高密度ダイ
ナミックランダムアクセスメモリ（ＤＲＡＭＳ）の製造
におけるトレンチ及び／又はスタックドコンデンサ(sta
cked capacitoers)の形成の際の、高アスペクト比の開
口部内のシリコン膜の堆積に理想的に適している。本発
明は、集積回路の製造での使用に理想的に適している
が、同様に、これに限定されるものではないが、フラッ
トパネルディスプレイなどの他の製品の製造に適用でき
る。本発明の目的のため、基板１００が本発明のシリコ
ン膜が堆積される材料として画成される。
【００１１】本発明の方法を、図２のフローチャートを
考慮して、述べ且つ記載する。ブロック２００に示され
ているように本発明の第１ステップによると、図３に示
されているように、例えば基板１００等の基板が枚葉式
リアクタ３００に置かれる。図３に示されている枚葉式
リアクタ３００は、頂部３１２、側壁３１４及び底部３
１８を有し、内部に一枚のウエハ又は基板１００がロー
ドされることができるチャンバ３１９が画成されてい
る。チャンバ３１９は、アプライドマテリアルズ製セン
チュラ枚葉式チャンバツールで用いられているように、
２００ｍｍまでのウエハを取り扱うように設計され、約
１０リットルの堆積を有している。要望があれば、３０
０ｍｍ等のより大きなウエハを取り扱うための、より大
きな堆積チャンバを用いることができることは、認めら
れるべきである。加えて、本明細書で提供されるすべて
の流量は１０リットルチャンバに関してのものであり、
取り扱いが困難な大容量リアクタに対しては流量を調整
する必要があることを当業者は認識するであろう。重要
なことは、本明細書で提供されるガスの分圧を利用する
ことである。
考慮して、述べ且つ記載する。ブロック２００に示され
ているように本発明の第１ステップによると、図３に示
されているように、例えば基板１００等の基板が枚葉式
リアクタ３００に置かれる。図３に示されている枚葉式
リアクタ３００は、頂部３１２、側壁３１４及び底部３
１８を有し、内部に一枚のウエハ又は基板１００がロー
ドされることができるチャンバ３１９が画成されてい
る。チャンバ３１９は、アプライドマテリアルズ製セン
チュラ枚葉式チャンバツールで用いられているように、
２００ｍｍまでのウエハを取り扱うように設計され、約
１０リットルの堆積を有している。要望があれば、３０
０ｍｍ等のより大きなウエハを取り扱うための、より大
きな堆積チャンバを用いることができることは、認めら
れるべきである。加えて、本明細書で提供されるすべて
の流量は１０リットルチャンバに関してのものであり、
取り扱いが困難な大容量リアクタに対しては流量を調整
する必要があることを当業者は認識するであろう。重要
なことは、本明細書で提供されるガスの分圧を利用する
ことである。
【００１２】基板１００は、モータ（図示されていな
い）で回転されるペデスタル又はサセプタ３２２に載置
され、円筒状に対称な基板１００に対して時間的に平均
な環境が提供される。サセプタ外接予加熱リング(A sus
ceptor circumscribing preheat ring)３２４は、側壁
３１４によって支持されており、サセプタ３２２及び基
板１００を包囲している。リフトフィンガ３２３は、サ
セプタ３２２を貫通して形成されている穴（図示されて
いない）を貫通して、基板１００の下側と係合し、その
基板１００をサセプタ３２２から持上げる。基板１００
及び予加熱リング３２４は、リアクタ３１０の外側に装
着されている複数の高輝度ランプ３２６からの光によっ
て加熱される。高輝度ランプ３２６は、好ましくは約
１．１ミクロンの波長の赤外線（ＩＲ）を発生するタン
グステンハロゲンランプである。リアクタの頂部３１２
及び底部３１８は光に対してほぼ透明であり、外部ラン
プ３２６からの光が、リアクタ３１０、加熱サセプタ３
２２及び基板１００に入ることができるようになってい
る。石英が頂部３１２及び底部３１８に使用されている
が、その理由は、可視光及び赤外線を透過するからであ
り、内外の高い圧力差を支えることができる比較的強度
の高い材質であるからであり、気体放出率が低いからで
ある。パイロメータ等の、適切な頂部温度センサ及び適
切な底部温度センサが、基板１００の温度及びサセプタ
３２２の温度を測定するようにそれぞれ配置されてい
る。
い）で回転されるペデスタル又はサセプタ３２２に載置
され、円筒状に対称な基板１００に対して時間的に平均
な環境が提供される。サセプタ外接予加熱リング(A sus
ceptor circumscribing preheat ring)３２４は、側壁
３１４によって支持されており、サセプタ３２２及び基
板１００を包囲している。リフトフィンガ３２３は、サ
セプタ３２２を貫通して形成されている穴（図示されて
いない）を貫通して、基板１００の下側と係合し、その
基板１００をサセプタ３２２から持上げる。基板１００
及び予加熱リング３２４は、リアクタ３１０の外側に装
着されている複数の高輝度ランプ３２６からの光によっ
て加熱される。高輝度ランプ３２６は、好ましくは約
１．１ミクロンの波長の赤外線（ＩＲ）を発生するタン
グステンハロゲンランプである。リアクタの頂部３１２
及び底部３１８は光に対してほぼ透明であり、外部ラン
プ３２６からの光が、リアクタ３１０、加熱サセプタ３
２２及び基板１００に入ることができるようになってい
る。石英が頂部３１２及び底部３１８に使用されている
が、その理由は、可視光及び赤外線を透過するからであ
り、内外の高い圧力差を支えることができる比較的強度
の高い材質であるからであり、気体放出率が低いからで
ある。パイロメータ等の、適切な頂部温度センサ及び適
切な底部温度センサが、基板１００の温度及びサセプタ
３２２の温度を測定するようにそれぞれ配置されてい
る。
【００１３】次に、図２のブロック２０２によると、チ
ャンバ３１９は、排気ポート３３２を通して、ポンプ
（図示されていない）によって、チャンバ３１９の圧力
を大気圧から堆積圧力へと下げるために真空引きされ
る。堆積圧力とは、本発明のシリコン膜が堆積されると
きのチャンバ３１９内部の全圧である。本発明は、改善
されたステップカバレージを有する堆積速度を増加する
ために、比較的高い堆積圧力を用いている。本発明の堆
積圧力は、好ましい１５０〜２００トールの圧力を含む
２０〜３００トールである。堆積圧力を高くすると、堆
積速度は速くなる。堆積圧力の増加は、一定の成長速度
での、プロセスのステップカバレージを増加する。
ャンバ３１９は、排気ポート３３２を通して、ポンプ
（図示されていない）によって、チャンバ３１９の圧力
を大気圧から堆積圧力へと下げるために真空引きされ
る。堆積圧力とは、本発明のシリコン膜が堆積されると
きのチャンバ３１９内部の全圧である。本発明は、改善
されたステップカバレージを有する堆積速度を増加する
ために、比較的高い堆積圧力を用いている。本発明の堆
積圧力は、好ましい１５０〜２００トールの圧力を含む
２０〜３００トールである。堆積圧力を高くすると、堆
積速度は速くなる。堆積圧力の増加は、一定の成長速度
での、プロセスのステップカバレージを増加する。
【００１４】次に、ブロック２０４に示されているよう
に、基板１００、予加熱リング３２４及びサセプタ３２
２がランプ３２６によって、好ましい約５９０〜６００
℃を含む、５５０〜６２０℃の堆積温度に加熱される。
堆積温度が減少すると、堆積速度も減少し、ステップカ
バレージは改善する。堆積されたシリコンについての厳
密な結晶学的な性質は温度に依存する。本発明で使用さ
れる比較的低い堆積温度はアモルファスシリコンのみ堆
積するが、高い堆積温度（６１０℃以上）ではいくらか
のポリシリコンを膜に混入することができる。
に、基板１００、予加熱リング３２４及びサセプタ３２
２がランプ３２６によって、好ましい約５９０〜６００
℃を含む、５５０〜６２０℃の堆積温度に加熱される。
堆積温度が減少すると、堆積速度も減少し、ステップカ
バレージは改善する。堆積されたシリコンについての厳
密な結晶学的な性質は温度に依存する。本発明で使用さ
れる比較的低い堆積温度はアモルファスシリコンのみ堆
積するが、高い堆積温度（６１０℃以上）ではいくらか
のポリシリコンを膜に混入することができる。
【００１５】次に、図２のブロック２０６に示されてい
るように、反応性ガスが反応チャンバ３１９に供給され
る。堆積圧力及び温度は、反応性ガスが反応チャンバ３
１９に流入する間特定の範囲に維持され、シリコン膜が
堆積されようになっている。堆積中、反応性ガス流はガ
ス流入ポート３２８から流れ込み、予加熱リング３２４
を横切り、ガスは加熱され、シリコン膜を堆積するよう
に基板１００の表面を矢印３３０の方向に横切り、排出
ポート３３２を通して外に出る。ガス流入ポート３２８
は、導管３３４を介して、タンク３３６によって表され
ている１種のガス又は混合ガスを提供するガス供給源に
接続されている。導管３３４、それぞれのポート３３８
及び３３２を通るガス濃度及び／又はガス流量は、プロ
セスの均一性を最適化するプロセスガス流及び濃度プロ
フィールを生ずるように選択される。基板の回転及びラ
ンプ３２６からの熱によって引き起こされる熱勾配は、
リアクタ３００内のガスの流れに顕著に影響するが、流
れのプロフィールの支配的な形態は、ガス流入ポート３
２８から入り、予加熱リング３２４及び基板３２０を横
切り、排出ポート３３２から出る層流である。
るように、反応性ガスが反応チャンバ３１９に供給され
る。堆積圧力及び温度は、反応性ガスが反応チャンバ３
１９に流入する間特定の範囲に維持され、シリコン膜が
堆積されようになっている。堆積中、反応性ガス流はガ
ス流入ポート３２８から流れ込み、予加熱リング３２４
を横切り、ガスは加熱され、シリコン膜を堆積するよう
に基板１００の表面を矢印３３０の方向に横切り、排出
ポート３３２を通して外に出る。ガス流入ポート３２８
は、導管３３４を介して、タンク３３６によって表され
ている１種のガス又は混合ガスを提供するガス供給源に
接続されている。導管３３４、それぞれのポート３３８
及び３３２を通るガス濃度及び／又はガス流量は、プロ
セスの均一性を最適化するプロセスガス流及び濃度プロ
フィールを生ずるように選択される。基板の回転及びラ
ンプ３２６からの熱によって引き起こされる熱勾配は、
リアクタ３００内のガスの流れに顕著に影響するが、流
れのプロフィールの支配的な形態は、ガス流入ポート３
２８から入り、予加熱リング３２４及び基板３２０を横
切り、排出ポート３３２から出る層流である。
【００１６】本発明の好ましい実施形態によると、反応
性ガスは、シリコン含有ガス、希釈不純物ガス及びキャ
リアガスを含んでいる。本発明によると、シリコン含有
ガスは、チャンバ３１９に流入され、好ましい１０〜２
０トールの分圧を含む、４トール以上４０トール以下の
比較的高いシリコン含有ガス分圧を生じる。シリコン含
有ガスは、好ましい約９００ｓｃｃｍを含む５００〜１
５００ｓｃｃｍといった比較的高い流量が用いられる。
高いシリコン含有ガス分圧は、膜の堆積速度を増加す
る。しかしながら、シリコン含有ガスの分圧があまりに
高すぎると、チャンバ側壁に粒子及びシリコン堆積の原
因となる。シリコン含有ガスは、好ましくはシラン（Ｓ
ｉＨ4）であるが、ジシラン（Ｓｉ2Ｈ6）、ジクロロシ
ラン（ＳｉＣｌ2Ｈ2）、トリクロロシラン（ＳｉＣｌ3
Ｈ）及びテトラクロロシラン（ＳｉＣｌ4）等の他のシ
リコン含有ガスでもよい。しかしこれに限定されるもの
ではない。
性ガスは、シリコン含有ガス、希釈不純物ガス及びキャ
リアガスを含んでいる。本発明によると、シリコン含有
ガスは、チャンバ３１９に流入され、好ましい１０〜２
０トールの分圧を含む、４トール以上４０トール以下の
比較的高いシリコン含有ガス分圧を生じる。シリコン含
有ガスは、好ましい約９００ｓｃｃｍを含む５００〜１
５００ｓｃｃｍといった比較的高い流量が用いられる。
高いシリコン含有ガス分圧は、膜の堆積速度を増加す
る。しかしながら、シリコン含有ガスの分圧があまりに
高すぎると、チャンバ側壁に粒子及びシリコン堆積の原
因となる。シリコン含有ガスは、好ましくはシラン（Ｓ
ｉＨ4）であるが、ジシラン（Ｓｉ2Ｈ6）、ジクロロシ
ラン（ＳｉＣｌ2Ｈ2）、トリクロロシラン（ＳｉＣｌ3
Ｈ）及びテトラクロロシラン（ＳｉＣｌ4）等の他のシ
リコン含有ガスでもよい。しかしこれに限定されるもの
ではない。
【００１７】本発明によると、不純物ガスは、好ましく
は、その場でドープされたシリコン膜を生産するため
に、反応性ガス混合物に含まれる。不純物ガスは、好ま
しい０．０１５トールを含む０〜０．０２トールの不純
物ガス分圧を生じるように反応チャンバ３１９に供給さ
れる。（堆積されたシリコン膜の抵抗率が、不純物ガス
／シリコンガス濃度比に逆比例することは、認識される
べきである。不純物ガス／シリコンガス濃度比が高くな
ると、膜の抵抗率は下がる。）比較的低い不純物ガス分
圧（０．０２トール以下）が本発明に使用されるが、そ
の理由は、本発明で用いられる比較的低いプロセス温度
及び高い堆積圧力が、シリコン膜の不純物の取り込みを
増加するからである。上述したように、不純物ガスの添
加は、膜のステップカバレージを減少する。本発明で、
堆積温度を比較的低い温度で維持することにより、低い
抵抗率の膜を生産するために必要な不純物ガスの量を、
より高い温度で同様の抵抗率の膜を生産するために必要
な量より少なくする。このように、ドープされたシリコ
ン膜のステップカバレージは改善される。本発明は、好
ましい１．０ｓｃｃｍを含む０．１０〜２．０ｓｃｃｍ
の不純物ガス流量を使用するのが好ましい。不純物ガス
は、好ましくは水素等のキャリアガスで、１％の希釈不
純物ガス（すなわち希釈された不純物ガス＝１％の不純
物ガス及び９９％のキャリアガス）を形成するように希
釈される。希釈不純物ガスは、１０〜２００ｓｃｃｍの
速度で、また好ましくは１００ｓｃｃｍで反応チャンバ
３１９に供給される。フォスフィン（ＰＨ3）が好まし
い不純物ガスであるが、要望があれば、アルシン（Ａｓ
Ｈ3）等の他の不純物ガスを使用することもできるが、
これに限定されるものではない。
は、その場でドープされたシリコン膜を生産するため
に、反応性ガス混合物に含まれる。不純物ガスは、好ま
しい０．０１５トールを含む０〜０．０２トールの不純
物ガス分圧を生じるように反応チャンバ３１９に供給さ
れる。（堆積されたシリコン膜の抵抗率が、不純物ガス
／シリコンガス濃度比に逆比例することは、認識される
べきである。不純物ガス／シリコンガス濃度比が高くな
ると、膜の抵抗率は下がる。）比較的低い不純物ガス分
圧（０．０２トール以下）が本発明に使用されるが、そ
の理由は、本発明で用いられる比較的低いプロセス温度
及び高い堆積圧力が、シリコン膜の不純物の取り込みを
増加するからである。上述したように、不純物ガスの添
加は、膜のステップカバレージを減少する。本発明で、
堆積温度を比較的低い温度で維持することにより、低い
抵抗率の膜を生産するために必要な不純物ガスの量を、
より高い温度で同様の抵抗率の膜を生産するために必要
な量より少なくする。このように、ドープされたシリコ
ン膜のステップカバレージは改善される。本発明は、好
ましい１．０ｓｃｃｍを含む０．１０〜２．０ｓｃｃｍ
の不純物ガス流量を使用するのが好ましい。不純物ガス
は、好ましくは水素等のキャリアガスで、１％の希釈不
純物ガス（すなわち希釈された不純物ガス＝１％の不純
物ガス及び９９％のキャリアガス）を形成するように希
釈される。希釈不純物ガスは、１０〜２００ｓｃｃｍの
速度で、また好ましくは１００ｓｃｃｍで反応チャンバ
３１９に供給される。フォスフィン（ＰＨ3）が好まし
い不純物ガスであるが、要望があれば、アルシン（Ａｓ
Ｈ3）等の他の不純物ガスを使用することもできるが、
これに限定されるものではない。
【００１８】シリコン含有ガス及び希釈された不純物ガ
スは、水素、ヘリウム、アルゴン及び窒素等、しかしこ
れに限定されるものではないキャリアガスと共に反応チ
ャンバ３１９に流入される。シリコン含有ガス及び希釈
された不純物ガスは、反応チャンバ３１９に４〜１２ｓ
ｌｍ(standares litter per minute)の速さで、また好
ましくは８ｓｌｍの速さで流入するキャリアガスに加え
られる。
スは、水素、ヘリウム、アルゴン及び窒素等、しかしこ
れに限定されるものではないキャリアガスと共に反応チ
ャンバ３１９に流入される。シリコン含有ガス及び希釈
された不純物ガスは、反応チャンバ３１９に４〜１２ｓ
ｌｍ(standares litter per minute)の速さで、また好
ましくは８ｓｌｍの速さで流入するキャリアガスに加え
られる。
【００１９】反応性ガスは、望ましい厚さの（Ｔ）のシ
リコン膜１０４が基板１００上に堆積されるまで反応チ
ャンバ３１９に流入される。次にブロック２０８に示さ
れるように、要望があれば、基板１００はアニールされ
ることができる。基板１００は、堆積されたアモルファ
スシリコン又はアモルファス／ポリシリコン膜を低抵抗
多結晶シリコンに変化させるためにアニールされること
ができる。このように、アモルファスシリコン膜は、膜
のステップカバレージを改善し、完全なホールの充填を
確保するするように、比較的低温で堆積されることがで
き、そして引き続きアニールによって低抵抗多結晶シリ
コン膜に変化させられる。どのような周知の方法及び装
置も基板１００をアニールするのに使用することができ
る。例えば基板１００は、炉内で、約８５０℃、３０分
間、窒素雰囲気でアニールされることができる。基板１
００のアニールは追加のステップを要求するが、ＤＲＡ
Ｍプロセス等の多くの集積回路製造プロセスは、シリサ
イドの形成等の他の目的で引き続くアニールを要求して
いるので、スループットに影響することなくアニールス
テップは含まれることができる。本発明のアニールステ
ップを用いることは、低抵抗多結晶膜が、空隙の形成な
しで高アスペクト比の開口部に形成されることを可能に
する。
リコン膜１０４が基板１００上に堆積されるまで反応チ
ャンバ３１９に流入される。次にブロック２０８に示さ
れるように、要望があれば、基板１００はアニールされ
ることができる。基板１００は、堆積されたアモルファ
スシリコン又はアモルファス／ポリシリコン膜を低抵抗
多結晶シリコンに変化させるためにアニールされること
ができる。このように、アモルファスシリコン膜は、膜
のステップカバレージを改善し、完全なホールの充填を
確保するするように、比較的低温で堆積されることがで
き、そして引き続きアニールによって低抵抗多結晶シリ
コン膜に変化させられる。どのような周知の方法及び装
置も基板１００をアニールするのに使用することができ
る。例えば基板１００は、炉内で、約８５０℃、３０分
間、窒素雰囲気でアニールされることができる。基板１
００のアニールは追加のステップを要求するが、ＤＲＡ
Ｍプロセス等の多くの集積回路製造プロセスは、シリサ
イドの形成等の他の目的で引き続くアニールを要求して
いるので、スループットに影響することなくアニールス
テップは含まれることができる。本発明のアニールステ
ップを用いることは、低抵抗多結晶膜が、空隙の形成な
しで高アスペクト比の開口部に形成されることを可能に
する。
【００２０】本発明のプロセスは、高品質のポリシリコ
ン又はアモルファスシリコン膜を高不純物密度（＞２×
１０20／ｃｍ3）で、そしてそれゆえ低抵抗（０．７〜
１．０ミリオームｃｍ）、高堆積速度（５００〜１２０
０オングストローム／ｍｉｎ）、及び優れたステップカ
バレージ（８０〜９５％）で形成することができる。本
発明は、幅≧０．２８ミクロン及びアスペクト比≧２．
０である、基板１００の開口部を、空隙の形成なしで高
堆積速度で充填するのに確実に使用されることができ
る。
ン又はアモルファスシリコン膜を高不純物密度（＞２×
１０20／ｃｍ3）で、そしてそれゆえ低抵抗（０．７〜
１．０ミリオームｃｍ）、高堆積速度（５００〜１２０
０オングストローム／ｍｉｎ）、及び優れたステップカ
バレージ（８０〜９５％）で形成することができる。本
発明は、幅≧０．２８ミクロン及びアスペクト比≧２．
０である、基板１００の開口部を、空隙の形成なしで高
堆積速度で充填するのに確実に使用されることができ
る。
【００２１】本発明の他の新規な特徴は、ステップカバ
レージ及び特有のパラメータＸの間の新規な実験による
関係である。ここでＸは以下のように定義される。
レージ及び特有のパラメータＸの間の新規な実験による
関係である。ここでＸは以下のように定義される。
【００２２】
【数１】 （シリコンガス）ｐｐ＝シリコン含有ガス分圧、 （不純物ガス）ｐｐ＝不純物ガス分圧、 δ＝０．７〜０．８５、及び Ｒｄ＝堆積速度。
【００２３】Ｘが大きくなると、堆積プロセスのステッ
プカバレージがより良好になる。任意の堆積プロセスに
おいて、ステップカバレージは、シリコンガス分圧を増
加すること、不純物ガス分圧を減少すること、堆積速度
を減少すること又はこれらの組合わせによって改善され
ることができる。堆積速度（Ｒｄ）はそれ自身、温度、
圧力及びシリコン及び不純物ガスの分圧といった堆積条
件に依存するが、それは制御され測定される値である。
加えて、ＣＶＤプロセスに起因し、膜の不純物濃度は、
指数定数(power constant)δを有する不純物ガス濃度の
指数の法則(power law)である。（指数定数δは典型的
に０．７〜０．８５で、本発明の条件は０．７５であ
る。指数定数δは、例えばＳＩＭＳ法を使用して、膜内
の不純物ガス濃度に対するシリコンを、反応性ガス混合
物内の不純物ガス濃度に対する種々のシリコンに対して
測定することにより決定されることができる。膜中の不
純物濃度に対するシリコン対、ガス混合物の不純物濃度
に対するシリコンのプロットが生成されて、結果として
生じるプロットの傾き又は比が、指数定数δとなること
ができる。）ステップカバレージ及び単一(single)パラ
メータＸの新規な関係は、すべての堆積パラメータを含
み、特定のプロセスに対する堆積条件を最適化するの
に、使用されることができる。つまり、堆積されたシリ
コン膜の堆積速度、膜抵抗、及びステップカバレージ
は、前述で定義された単一パラメータにより、集積回路
製造の特定の要件を満たすように膜堆積プロセスを最適
化するために適合されることができる。
プカバレージがより良好になる。任意の堆積プロセスに
おいて、ステップカバレージは、シリコンガス分圧を増
加すること、不純物ガス分圧を減少すること、堆積速度
を減少すること又はこれらの組合わせによって改善され
ることができる。堆積速度（Ｒｄ）はそれ自身、温度、
圧力及びシリコン及び不純物ガスの分圧といった堆積条
件に依存するが、それは制御され測定される値である。
加えて、ＣＶＤプロセスに起因し、膜の不純物濃度は、
指数定数(power constant)δを有する不純物ガス濃度の
指数の法則(power law)である。（指数定数δは典型的
に０．７〜０．８５で、本発明の条件は０．７５であ
る。指数定数δは、例えばＳＩＭＳ法を使用して、膜内
の不純物ガス濃度に対するシリコンを、反応性ガス混合
物内の不純物ガス濃度に対する種々のシリコンに対して
測定することにより決定されることができる。膜中の不
純物濃度に対するシリコン対、ガス混合物の不純物濃度
に対するシリコンのプロットが生成されて、結果として
生じるプロットの傾き又は比が、指数定数δとなること
ができる。）ステップカバレージ及び単一(single)パラ
メータＸの新規な関係は、すべての堆積パラメータを含
み、特定のプロセスに対する堆積条件を最適化するの
に、使用されることができる。つまり、堆積されたシリ
コン膜の堆積速度、膜抵抗、及びステップカバレージ
は、前述で定義された単一パラメータにより、集積回路
製造の特定の要件を満たすように膜堆積プロセスを最適
化するために適合されることができる。
【００２４】本発明による、本発明の単一パラメータＸ
を用いた、特定の製造要件に対する堆積条件の最適化す
る本発明の方法は、図４のフローチャート４００で明ら
かにされる。第１のステップは、ブロック４０２で明ら
かにされるように、特定の基板パターン又は微細構造に
対する単一パラメータＸ及びステップカバレージの関係
を決定するためのものである。これは、例えば、図５
（ａ）に示される基板５００等の基板全面にわたって、
一組の第１条件（すなわち、シリコンガス分圧及び不純
物ガス分圧）の下で膜５１０を堆積することにより達成
されることができる。堆積速度及びステップカバレージ
は、直接の測定により容易に決定されることができる。
ステップカバレージは以下のように定義されるものであ
ることが想起されるが、
を用いた、特定の製造要件に対する堆積条件の最適化す
る本発明の方法は、図４のフローチャート４００で明ら
かにされる。第１のステップは、ブロック４０２で明ら
かにされるように、特定の基板パターン又は微細構造に
対する単一パラメータＸ及びステップカバレージの関係
を決定するためのものである。これは、例えば、図５
（ａ）に示される基板５００等の基板全面にわたって、
一組の第１条件（すなわち、シリコンガス分圧及び不純
物ガス分圧）の下で膜５１０を堆積することにより達成
されることができる。堆積速度及びステップカバレージ
は、直接の測定により容易に決定されることができる。
ステップカバレージは以下のように定義されるものであ
ることが想起されるが、
【数２】 ＴS＝ステップ表面（すなわち、側壁５０４）上の膜
厚、及び ＴF＝平坦な表面（すなわち、表面５０８）上の公称膜
厚。
厚、及び ＴF＝平坦な表面（すなわち、表面５０８）上の公称膜
厚。
【００２５】Ｘの値は、上で定義された数式を用いて、
計算される（すなわち、Ｘは不純物ガス分圧、シリコン
ガス分圧、及び堆積速度を用いて解かれる）。値Ｘに対
するステップカバレージは、ステップカバレージ対Ｘの
グラフ上の点として記録される。このプロセスは、同様
のパターンを有する基板上で、Ｘの異なる値（すなわ
ち、異なるプロセス条件）に対するさらなるステップカ
バレージの値をさらに得るために何度も繰り返される。
十分な数（少なくとも３の）の、ステップカバレージ／
Ｘの点が得られると、ステップカバレージ及び単一パラ
メータＸの間の関係を明確にするプロット６０２が、特
定の基板パターンに対して描かれることができる。
計算される（すなわち、Ｘは不純物ガス分圧、シリコン
ガス分圧、及び堆積速度を用いて解かれる）。値Ｘに対
するステップカバレージは、ステップカバレージ対Ｘの
グラフ上の点として記録される。このプロセスは、同様
のパターンを有する基板上で、Ｘの異なる値（すなわ
ち、異なるプロセス条件）に対するさらなるステップカ
バレージの値をさらに得るために何度も繰り返される。
十分な数（少なくとも３の）の、ステップカバレージ／
Ｘの点が得られると、ステップカバレージ及び単一パラ
メータＸの間の関係を明確にするプロット６０２が、特
定の基板パターンに対して描かれることができる。
【００２６】それぞれの異なった基板パターンの場合に
は、ステップカバレージ対Ｘの異なったプロットが描か
れるべきであることが認識される。これは、任意の一組
のプロセス条件に対して、ステップカバレージが、具体
的な基板パターン及び微細構造に非常に依存しているこ
とによる。例えば、図５（ａ）に示される基板５００は
先細の側壁５０２を有する開口部５０２を備えている。
つまり、それぞれの開口部５０２は、開口部５０２の底
部５０６から約９４゜（α）の角度の側壁５０４を有し
ている。側壁５０４を僅かに傾けることは、任意のプロ
セスに対して、９０゜の角度を有する開口部と比較して
膜のステップカバレージを改善する。図５（ｂ）に示さ
れ、基板５２０等の基板のパターンは、底部及び頂部よ
り中間部分が広い開口部５２２を有し、たとえどのよう
なプロセス条件が使用されても、良好なステップカバレ
ージを得ることが非常に困難である。このように、これ
らの基板上に形成されたシリコン膜５２４は、特定の値
のＸに対して、充填しやすいパターンを有する基板、例
えば基板５００等より、より低いステップカバレージを
示す。特定のプロセス条件（すなわち、Ｘの値）の設定
に対するステップカバレージは、基板パターン又は微細
構造によって変化するので、それぞれの異なった基板パ
ターンに対して異なったプロットを描くことが必要であ
る。
は、ステップカバレージ対Ｘの異なったプロットが描か
れるべきであることが認識される。これは、任意の一組
のプロセス条件に対して、ステップカバレージが、具体
的な基板パターン及び微細構造に非常に依存しているこ
とによる。例えば、図５（ａ）に示される基板５００は
先細の側壁５０２を有する開口部５０２を備えている。
つまり、それぞれの開口部５０２は、開口部５０２の底
部５０６から約９４゜（α）の角度の側壁５０４を有し
ている。側壁５０４を僅かに傾けることは、任意のプロ
セスに対して、９０゜の角度を有する開口部と比較して
膜のステップカバレージを改善する。図５（ｂ）に示さ
れ、基板５２０等の基板のパターンは、底部及び頂部よ
り中間部分が広い開口部５２２を有し、たとえどのよう
なプロセス条件が使用されても、良好なステップカバレ
ージを得ることが非常に困難である。このように、これ
らの基板上に形成されたシリコン膜５２４は、特定の値
のＸに対して、充填しやすいパターンを有する基板、例
えば基板５００等より、より低いステップカバレージを
示す。特定のプロセス条件（すなわち、Ｘの値）の設定
に対するステップカバレージは、基板パターン又は微細
構造によって変化するので、それぞれの異なった基板パ
ターンに対して異なったプロットを描くことが必要であ
る。
【００２７】次に、ブロック４０４に明らかにされてい
るように、プロセスエンジニアは、基板５００上の開口
部５０２を十分に充填するために、どのステップカバレ
ージが要求されるかを決定する。一旦、ステップカバレ
ージが特定されると、ブロック４０６に明らかにされて
いるように、図６（ａ）に示されているプロットが特定
のステップカバレージを得るＸの値を決定するのに用い
られる。
るように、プロセスエンジニアは、基板５００上の開口
部５０２を十分に充填するために、どのステップカバレ
ージが要求されるかを決定する。一旦、ステップカバレ
ージが特定されると、ブロック４０６に明らかにされて
いるように、図６（ａ）に示されているプロットが特定
のステップカバレージを得るＸの値を決定するのに用い
られる。
【００２８】次に、ブロック４０６で明らかにされてい
るように、プロセスに対する堆積速度が特定される。堆
積速度（Ｒｄ）は、基本的に、プロセスを最もコスト効
率良くするスループット（処理されるウエハの数／時
間）によって規定される。加えて、このとき、不純物ガ
ス分圧が特定される。不純物ガス分圧は、望ましいシリ
コン膜の抵抗率によって規定される。一旦、堆積速度、
不純物ガス分圧、及びＸの値が特定されると、シリコン
含有ガス分圧は、ブロック４０８で明らかにされている
ように、出願人の新規な式（Ｘ）を使用することにより
解かれる。ガスの分圧は流量に関係しているので、もし
要望があれば、ガス流量をガス分圧の代わりに用いるこ
とができることは留意すべきである。すなわち、分圧
は、
るように、プロセスに対する堆積速度が特定される。堆
積速度（Ｒｄ）は、基本的に、プロセスを最もコスト効
率良くするスループット（処理されるウエハの数／時
間）によって規定される。加えて、このとき、不純物ガ
ス分圧が特定される。不純物ガス分圧は、望ましいシリ
コン膜の抵抗率によって規定される。一旦、堆積速度、
不純物ガス分圧、及びＸの値が特定されると、シリコン
含有ガス分圧は、ブロック４０８で明らかにされている
ように、出願人の新規な式（Ｘ）を使用することにより
解かれる。ガスの分圧は流量に関係しているので、もし
要望があれば、ガス流量をガス分圧の代わりに用いるこ
とができることは留意すべきである。すなわち、分圧
は、
【数３】 ガスＡ流量＝ガスＡの流量、 総流量＝反応チャンバに流入する全てのガスの流れの総
和、及び ＰT＝反応チャンバ内の総圧力、 で表される。
和、及び ＰT＝反応チャンバ内の総圧力、 で表される。
【００２９】次に、ブロック４１０に明らかにされてい
るように、プロセスの堆積温度が決定される。堆積温度
は、図６（ｂ）に示すように、始めに堆積速度対堆積温
度のプロット６１０を描くことにより決定されることが
できる。プロット６１０は、ブロック４０６及び４０８
で明らかにされた条件を特定にし、異なる温度で形成さ
れる異なる膜の成長速度を測定することにより描かれ
る。少なくとも３の異なる温度／成長速度の点が図６
（ｂ）に示されているグラフを描くのに用いられるべき
である。次に、ブロック４１２に明らかにされているよ
うに、図６（ｂ）の堆積速度対堆積温度のグラフが、ブ
ロック４０８に特定されている堆積速度を得るのに必要
な温度を決定するのに用いられる。図６（ｂ）のグラフ
から決定される堆積温度が、５５０〜６２０℃といった
特定の温度範囲内であるとき、ブロック４１０に明らか
にされるように、温度は許容され、プロセス条件は、ブ
ロック４０６、４０８、及び４１０で決定されるように
設定される。しかしながら、望ましい堆積速度を得るた
めに要求される温度が、許容される温度外の場合は、ブ
ロック４０６で特定される条件は、再評価されなけれは
ならない。つまり、要求される堆積速度又はドーピング
密度は、可能なプロセスを得るために緩められなければ
ならない。従って、本発明の単一パラメータＸは、堆積
条件を最適化するのに用いられるのみでなく、プロセス
が可能でさえあるかどうかを決定するのにも用いられる
ことができる。
るように、プロセスの堆積温度が決定される。堆積温度
は、図６（ｂ）に示すように、始めに堆積速度対堆積温
度のプロット６１０を描くことにより決定されることが
できる。プロット６１０は、ブロック４０６及び４０８
で明らかにされた条件を特定にし、異なる温度で形成さ
れる異なる膜の成長速度を測定することにより描かれ
る。少なくとも３の異なる温度／成長速度の点が図６
（ｂ）に示されているグラフを描くのに用いられるべき
である。次に、ブロック４１２に明らかにされているよ
うに、図６（ｂ）の堆積速度対堆積温度のグラフが、ブ
ロック４０８に特定されている堆積速度を得るのに必要
な温度を決定するのに用いられる。図６（ｂ）のグラフ
から決定される堆積温度が、５５０〜６２０℃といった
特定の温度範囲内であるとき、ブロック４１０に明らか
にされるように、温度は許容され、プロセス条件は、ブ
ロック４０６、４０８、及び４１０で決定されるように
設定される。しかしながら、望ましい堆積速度を得るた
めに要求される温度が、許容される温度外の場合は、ブ
ロック４０６で特定される条件は、再評価されなけれは
ならない。つまり、要求される堆積速度又はドーピング
密度は、可能なプロセスを得るために緩められなければ
ならない。従って、本発明の単一パラメータＸは、堆積
条件を最適化するのに用いられるのみでなく、プロセス
が可能でさえあるかどうかを決定するのにも用いられる
ことができる。
【００３０】本発明の、単一パラメータＸ及び最適化プ
ロセスは、プロセスの製造可能性(manufacturability)
を最大にするシリコン堆積プロセスのための堆積条件設
定するのに用いられることができる。例えば、シリコン
膜が幅（Ｗ）≦０．５ミクロン、深さ１．２ミクロンそ
して垂直（９０゜）側壁を有する、高アスペクト比（≧
２：１）の開口部１０２を備える基板１００のように、
開口部を充填するのが困難な基板上に堆積されるとき、
ステップカバレージ及び単一パラメータＸの関係は、堆
積された膜のステップカバレージ（＞９５％）を最大に
して、完全なホールの充填を確実するために、堆積速度
及び／又はドーピング密度が減少されるべきであること
を示す。すなわち、開口部を充填することが困難なな
る、ステップカバレージを増加するために、Ｘの値を増
加するように堆積条件が選択されるべきである。温度約
５９０℃、堆積圧力約２００トール、シラン分圧約１
６．５トール（シラン流量９００ｓｃｃｍ）、ホスフィ
ン分圧約０．００３７トール（２０ｓｃｃｍの流量のホ
スフィンで希釈された１％の水素）、及び全水素流量１
０ｓｌｍで堆積されたシリコン膜は、中程度にドープさ
れた（約５．６×１０19／ｃｍ3）シリコン膜を堆積速
度約５００オングストローム／分、ステップカバレージ
＞９５％で生産するのに用いられることができ、基板１
００の開口部１０２を完全に充填することができる。
ロセスは、プロセスの製造可能性(manufacturability)
を最大にするシリコン堆積プロセスのための堆積条件設
定するのに用いられることができる。例えば、シリコン
膜が幅（Ｗ）≦０．５ミクロン、深さ１．２ミクロンそ
して垂直（９０゜）側壁を有する、高アスペクト比（≧
２：１）の開口部１０２を備える基板１００のように、
開口部を充填するのが困難な基板上に堆積されるとき、
ステップカバレージ及び単一パラメータＸの関係は、堆
積された膜のステップカバレージ（＞９５％）を最大に
して、完全なホールの充填を確実するために、堆積速度
及び／又はドーピング密度が減少されるべきであること
を示す。すなわち、開口部を充填することが困難なな
る、ステップカバレージを増加するために、Ｘの値を増
加するように堆積条件が選択されるべきである。温度約
５９０℃、堆積圧力約２００トール、シラン分圧約１
６．５トール（シラン流量９００ｓｃｃｍ）、ホスフィ
ン分圧約０．００３７トール（２０ｓｃｃｍの流量のホ
スフィンで希釈された１％の水素）、及び全水素流量１
０ｓｌｍで堆積されたシリコン膜は、中程度にドープさ
れた（約５．６×１０19／ｃｍ3）シリコン膜を堆積速
度約５００オングストローム／分、ステップカバレージ
＞９５％で生産するのに用いられることができ、基板１
００の開口部１０２を完全に充填することができる。
【００３１】シリコン膜が、幅０．３２ミクロン、深さ
０．８ミクロン、及び９４゜の傾きの側壁５０４を有す
る開口部５０２を備えた基板５００のように開口部すな
わち特徴部分の充填の容易な基板上に堆積される場合、
ステップカバレージ及び単一パラメータＸの関係は、ス
テップカバレージの要求が低減されるので膜の堆積速度
及び／又はドーピング密度は増加されることができるこ
とを示す。すなわち、基板を充填するのが容易であると
き、より低いＸの値を提供する堆積条件が用いられるこ
とができ、それは、ステップカバレージの要求が低減さ
れるからである。シリコン膜５１０は、高堆積速度（約
１１００オングストローム／分）及び高いドーピング密
度（＞２．０×１０20／ｃｍ3）で、基板５００に堆積
されることができ、堆積条件：シラン分圧約１３トール
（シラン流量９００ｓｃｃｍ）、ホスフィン分圧約０．
０１５トール（１００ｓｃｃｍの流量のホスフィンで希
釈された１％の水素）、堆積温度約６２０℃、及び堆積
圧力約１６０トール：を使用することにより開口部５０
２を完全に充填する。
０．８ミクロン、及び９４゜の傾きの側壁５０４を有す
る開口部５０２を備えた基板５００のように開口部すな
わち特徴部分の充填の容易な基板上に堆積される場合、
ステップカバレージ及び単一パラメータＸの関係は、ス
テップカバレージの要求が低減されるので膜の堆積速度
及び／又はドーピング密度は増加されることができるこ
とを示す。すなわち、基板を充填するのが容易であると
き、より低いＸの値を提供する堆積条件が用いられるこ
とができ、それは、ステップカバレージの要求が低減さ
れるからである。シリコン膜５１０は、高堆積速度（約
１１００オングストローム／分）及び高いドーピング密
度（＞２．０×１０20／ｃｍ3）で、基板５００に堆積
されることができ、堆積条件：シラン分圧約１３トール
（シラン流量９００ｓｃｃｍ）、ホスフィン分圧約０．
０１５トール（１００ｓｃｃｍの流量のホスフィンで希
釈された１％の水素）、堆積温度約６２０℃、及び堆積
圧力約１６０トール：を使用することにより開口部５０
２を完全に充填する。
【００３２】加えて、ステップカバレージ及び単一パラ
メータＸの関係は、２層又は多層のシリコン膜が、高ア
スペクト比（≧２．０）の開口部に、シリコン堆積プロ
セスのスループットを改善するために堆積されるプロセ
スを設計するのに用いられることができる。例えば、特
定のＩＣ製造プロセスは８０００オングストロームの厚
さ（Ｔ）のシリコン膜１１０を要求し、０．２５ミクロ
ンの幅（Ｗ）、７５００オングストロームの深さ（Ｄ）
（アスペクト比約３．０）の開口部１０２の完全な充填
を要求する。このようなプロセスでは、図１（ｃ）に示
されているように、中程度にドープされたアモルファス
シリコン（低温シリコン）層１１２の第１層は、膜のス
テップカバレージを最大にするために、約１５００オン
グストロームの厚さに堆積されることができる。すなわ
ち、第１の堆積ステップでは、高いシリコン含有ガス分
圧（４〜４０トール）が用いられ、ステップカバレージ
及び単一パラメータＸの関係によって特定されるよう
に、ステップカバレージを最大にし、完全なホールの充
填を確実にするために膜の堆積速度及びドーピングレベ
ルは低減される。（開口部を充填するのにわずか約１２
５０オングストロームのシリコン膜が要求されるが、そ
れは、ホールは側壁から充填するからであり、すなわ
ち、幅Ｗを有する開口部を充填するのにＷ／２の膜厚が
要求されるからである。）一旦ホールが十分に充填され
及び／又はステップカバレージの要求が緩められると、
シリコン膜１１４（残っている６５００オングストロー
ム）の大部分が、高いドーピングの高堆積速度でポリシ
リコン層１１４を形成するために、上述の式によって特
定されるプロセスで堆積される。このように、混成膜１
１０のそれぞれの層１１２及び１１４のドーピング特
性、ステップカバレージ、及び堆積速度が、単一パラメ
ータＸによって、全プロセスを最適化するための特有の
目的に適合するために最適化される。このように、新規
なパラメータＸは、すべての製造要件下でウエハスルー
プットを最大にし、ホール充填を確保するように用いら
れることができる。
メータＸの関係は、２層又は多層のシリコン膜が、高ア
スペクト比（≧２．０）の開口部に、シリコン堆積プロ
セスのスループットを改善するために堆積されるプロセ
スを設計するのに用いられることができる。例えば、特
定のＩＣ製造プロセスは８０００オングストロームの厚
さ（Ｔ）のシリコン膜１１０を要求し、０．２５ミクロ
ンの幅（Ｗ）、７５００オングストロームの深さ（Ｄ）
（アスペクト比約３．０）の開口部１０２の完全な充填
を要求する。このようなプロセスでは、図１（ｃ）に示
されているように、中程度にドープされたアモルファス
シリコン（低温シリコン）層１１２の第１層は、膜のス
テップカバレージを最大にするために、約１５００オン
グストロームの厚さに堆積されることができる。すなわ
ち、第１の堆積ステップでは、高いシリコン含有ガス分
圧（４〜４０トール）が用いられ、ステップカバレージ
及び単一パラメータＸの関係によって特定されるよう
に、ステップカバレージを最大にし、完全なホールの充
填を確実にするために膜の堆積速度及びドーピングレベ
ルは低減される。（開口部を充填するのにわずか約１２
５０オングストロームのシリコン膜が要求されるが、そ
れは、ホールは側壁から充填するからであり、すなわ
ち、幅Ｗを有する開口部を充填するのにＷ／２の膜厚が
要求されるからである。）一旦ホールが十分に充填され
及び／又はステップカバレージの要求が緩められると、
シリコン膜１１４（残っている６５００オングストロー
ム）の大部分が、高いドーピングの高堆積速度でポリシ
リコン層１１４を形成するために、上述の式によって特
定されるプロセスで堆積される。このように、混成膜１
１０のそれぞれの層１１２及び１１４のドーピング特
性、ステップカバレージ、及び堆積速度が、単一パラメ
ータＸによって、全プロセスを最適化するための特有の
目的に適合するために最適化される。このように、新規
なパラメータＸは、すべての製造要件下でウエハスルー
プットを最大にし、ホール充填を確保するように用いら
れることができる。
【００３３】本発明の枚葉式リアクタは、好ましくはマ
イクロプロセッサ等のプロセッサによって読み取り可能
で実行可能な、ＲＯＭ、ＥＰＲＯＭ等の非揮発性メモリ
に記憶されているソフトウエアを含む。ソフトウエア
は、望ましい堆積条件を作り出すように、リアクタのポ
ンプ、ランプ、数値、及び質量流量計等の種々のデバイ
スを制御するのに用いられる。ソフトウエアは、好まし
くは、ステップカバレージ及び単一パラメータＸの間の
関係を用いるアルゴリズム又はサブルーチンを含み、オ
ペレータが特定の製造要件を満たすようにシリコン堆積
プロセスを最適化し及び履行するのを援助する。ソフト
ウエアは、製造要件を満たすために、必要な理想気体分
圧（又は流量）及びドーパントプロフィールを決定する
のに用いられることができる。ソフトウエア及びプロセ
ッサは、最適なシリコン堆積プロセスを実行するため
に、ガス流量及び温度及び圧力等の他のプロセスパラメ
ータを制御するのに用いられることができる。
イクロプロセッサ等のプロセッサによって読み取り可能
で実行可能な、ＲＯＭ、ＥＰＲＯＭ等の非揮発性メモリ
に記憶されているソフトウエアを含む。ソフトウエア
は、望ましい堆積条件を作り出すように、リアクタのポ
ンプ、ランプ、数値、及び質量流量計等の種々のデバイ
スを制御するのに用いられる。ソフトウエアは、好まし
くは、ステップカバレージ及び単一パラメータＸの間の
関係を用いるアルゴリズム又はサブルーチンを含み、オ
ペレータが特定の製造要件を満たすようにシリコン堆積
プロセスを最適化し及び履行するのを援助する。ソフト
ウエアは、製造要件を満たすために、必要な理想気体分
圧（又は流量）及びドーパントプロフィールを決定する
のに用いられることができる。ソフトウエア及びプロセ
ッサは、最適なシリコン堆積プロセスを実行するため
に、ガス流量及び温度及び圧力等の他のプロセスパラメ
ータを制御するのに用いられることができる。
【００３４】本発明は、枚葉式リアクタ内で、改善され
たステップカバレージを有し、高堆積速度でシリコン膜
を形成する新規なプロセスを説明した。本発明は、ま
た、特定の製造要件の堆積プロセスを最適化するための
最適プロセス条件を決定する方法及び単一パラメータ説
明した。本発明は、特定の実施形態に関して説明された
が、これらの実施形態は、限定するよりも例として解釈
されるもので、本発明の範囲は、上記特許請求の範囲に
よって決定される。
たステップカバレージを有し、高堆積速度でシリコン膜
を形成する新規なプロセスを説明した。本発明は、ま
た、特定の製造要件の堆積プロセスを最適化するための
最適プロセス条件を決定する方法及び単一パラメータ説
明した。本発明は、特定の実施形態に関して説明された
が、これらの実施形態は、限定するよりも例として解釈
されるもので、本発明の範囲は、上記特許請求の範囲に
よって決定される。
【００３５】このように、高堆積速度で、改善されたス
テップカバレージを有する均一、低抵抗率のシリコン膜
を形成する新規な方法及び装置が説明された。
テップカバレージを有する均一、低抵抗率のシリコン膜
を形成する新規な方法及び装置が説明された。
【００３６】
【発明の効果】以上のように本発明によれば、高アスペ
クト比の開口部において改善されたステップカバレージ
を有するアモルファスシリコン及びポリシリコンを形成
し、またプロセスを最適化することができる。更に、本
発明によれば、高アスペクト比の開口部をアモルファス
又はポリシリコン（≧２．０）で、内部に空隙を作り出
すことなく充填することができる。
クト比の開口部において改善されたステップカバレージ
を有するアモルファスシリコン及びポリシリコンを形成
し、またプロセスを最適化することができる。更に、本
発明によれば、高アスペクト比の開口部をアモルファス
又はポリシリコン（≧２．０）で、内部に空隙を作り出
すことなく充填することができる。
【図１】図１（ａ）は高アスペクト比の開口部を有する
基板の断面図であり、図１（ｂ）は（ａ）の基板上のシ
リコン層の構造を示した断面図であり、図１（ｃ）は
（ａ）の基板上の２層のシリコン層の構造を示した断面
図である。
基板の断面図であり、図１（ｂ）は（ａ）の基板上のシ
リコン層の構造を示した断面図であり、図１（ｃ）は
（ａ）の基板上の２層のシリコン層の構造を示した断面
図である。
【図２】本発明のシリコン堆積プロセスを図示したフロ
ーチャートである。
ーチャートである。
【図３】枚葉式化学気相堆積チャンバの図である。
【図４】特定の製造条件に対して最適化したシリコン堆
積プロセスの方法を図示したフローチャートである。
積プロセスの方法を図示したフローチャートである。
【図５】図５（ａ）は先細の側壁を備えた高アスペクト
比の開口部を有する基板の断面図であり、図５（ｂ）は
広い中央部を備えた高アスペクト比の開口部を有する基
板の断面図である。
比の開口部を有する基板の断面図であり、図５（ｂ）は
広い中央部を備えた高アスペクト比の開口部を有する基
板の断面図である。
【図６】図６（ａ）はステップカバレージと２つの異な
った基板パターンのシングルパラメータの関係を示した
グラフであり、図６（ｂ）はある堆積プロセスでの堆積
速度及び堆積温度の関係を示したグラフである。
った基板パターンのシングルパラメータの関係を示した
グラフであり、図６（ｂ）はある堆積プロセスでの堆積
速度及び堆積温度の関係を示したグラフである。
１００…基板、１０２…開口部、１０４…シリコン膜、
３１４…側壁、３２３…リフトフィンガ、３１９…チャ
ンバ、３２４…予加熱リング、３２６…ランプ、５００
…基板、５０２…開口部、５０４…側壁、５１０…シリ
コン膜、５２０…基板、５２２…開口部、５２４…シリ
コン膜。
３１４…側壁、３２３…リフトフィンガ、３１９…チャ
ンバ、３２４…予加熱リング、３２６…ランプ、５００
…基板、５０２…開口部、５０４…側壁、５１０…シリ
コン膜、５２０…基板、５２２…開口部、５２４…シリ
コン膜。
フロントページの続き (72)発明者 シュリン ワン アメリカ合衆国， カリフォルニア州， サンタ クララ， グラナダ アヴェニュ ー 3450， ナンバー 75 (72)発明者 ヴェダプラム エス． アチュサラマン アメリカ合衆国， カリフォルニア州， サンタ クララ， ホームステッド ロー ド 3131， 17−ジェイ
Claims (31)
- 【請求項１】 基板上にシリコン膜を形成する方法であ
って、 ４〜４０トールのシリコン含有ガス分圧を反応チャンバ
内に提供するために、シリコン含有ガスを前記反応チャ
ンバ内に提供するステップと、 シリコン膜を堆積するステップと、を備える方法。 - 【請求項２】 前記シリコン膜の形成中に、前記反応チ
ャンバ内に２０〜３００トールの堆積圧を発生させるス
テップを備える請求項１に記載の方法。 - 【請求項３】 前記基板を、５５０〜６２０℃の温度に
加熱するステップを更に備える請求項１に記載の方法。 - 【請求項４】 前記基板を、５５０〜６２０℃の温度に
加熱するステップを更に備える請求項２に記載の方法。 - 【請求項５】 ドープされたシリコン膜を形成するた
めに不純物ガスを前記反応チャンバに提供するステップ
を備え、前記不純物ガスが前記反応チャンバ内に０．０
２０トール以下の分圧を有している請求項１に記載の方
法。 - 【請求項６】 前記不純物ガスがホスフィンである請求
項５に記載の方法。 - 【請求項７】 前記シリコン含有ガスが、ＳｉＨ4、Ｓ
ｉ2Ｈ6、ＳｉＨ2Ｃｌ2及びＳｉＣｌ4からなる群から選
択される請求項１に記載の方法。 - 【請求項８】 前記シリコン含有ガスが、ＳｉＨ4であ
る請求項７に記載の方法。 - 【請求項９】 前記反応チャンバ内に４〜１２ｓｌｍの
Ｈ2を流すステップを備える請求項１に記載の方法。 - 【請求項１０】 ドープされたシリコン層を基板上に形
成する方法であって、 反応チャンバ内に前記基板を配置するステップと、 前記反応チャンバ内に２０〜３００トールの堆積圧を発
生させるステップと、 前記基板を５５０〜６２０℃の温度に加熱するステップ
と、 前記反応チャンバ内に４〜４０トールのシリコン含有ガ
ス分圧を得るように、前記反応チャンバ内にシリコン含
有ガスを流すステップと、 前記反応チャンバ内に不純物ガスを流し０．０２０トー
ル以下の不純物ガス分圧を得るステップと、を備えるド
ープされたシリコン層を基板上に形成する方法。 - 【請求項１１】 前記反応チャンバ内に、４〜１２ｓｌ
ｍのＨ2を流すステップを備える請求項１０に記載の方
法。 - 【請求項１２】 前記シリコン含有ガスを流す前記ステ
ップ及び前記不純物ガスを流すステップが、シリコン含
有ガスに対する不純物ガスの比を０．０１以下とするガ
ス混合物を生産する請求項１０に記載の方法。 - 【請求項１３】 前記シリコン含有ガスがシランであ
り、前記シリコン含有ガス分圧が１０〜２０トールであ
る請求項１０に記載の方法。 - 【請求項１４】 前記不純物ガスがホスフィンであり、
前記不純物ガス分圧がほぼ０．０１５トールである請求
項１０に記載の方法。 - 【請求項１５】 前記堆積圧が１５０〜２００トールで
ある請求項１０に記載の方法。 - 【請求項１６】 前記基板が５９０〜６００℃に加熱さ
れる請求項１０に記載の方法。 - 【請求項１７】 シリコン膜を形成する方法であって、 反応チャンバ内にウエハを配置するステップと、 前記反応チャンバ内のシリコン含有ガス分圧、前記反応
チャンバ内の不純物ガス分圧及び前記シリコン膜の堆積
速度を備える堆積条件と、前記シリコン膜のステップカ
バレージとの関係を決定するステップと、 前記関係を不純物ガス分圧及びシリコン含有ガスとを設
定するために利用するステップと、 前記シリコン含有ガス分圧及び不純物ガス分圧を用いて
前記シリコン膜を堆積するステップとを備える、 シリコン膜を形成する方法。 - 【請求項１８】 前記関係が、ステップカバレージと数
値Ｘとの関係であって、前記数値Ｘが、下記式： 【数１】 ［式中、（シリコンガス）ｐｐ＝シリコン含有ガス分
圧、 （不純物ガス）ｐｐ＝不純物ガス分圧、 δ＝０．７〜０．８５、及び Ｒｄ＝堆積速度］ で表される請求項１７に記載の方法。 - 【請求項１９】 シリコン膜を堆積する装置であって、 反応チャンバと、 前記反応チャンバ内のサセプタと、 加熱源と、 前記反応チャンバのプロセスガス注入ポートと、 シリコン膜のステップカバレージと、シリコン含有ガス
分圧、不純物ガス分圧及び前記シリコン膜の堆積速度を
備える堆積条件との関係を記憶するメモリと、を備える
シリコン膜を堆積する装置。 - 【請求項２０】 前記関係が、ステップカバレージと数
値Ｘとの関係であって、前記数値Ｘが、下記式： 【数１】 ［式中、（シリコンガス）ｐｐ＝シリコン含有ガス分
圧、 （不純物ガス）ｐｐ＝不純物ガス分圧、 δ＝０．７〜０．８５、及び Ｒｄ＝堆積速度］ で表される請求項１９に記載の装置。 - 【請求項２１】 パターン化された基板上に堆積される
シリコン膜の堆積条件を決定する方法であって、 ａ） シリコン含有ガス分圧、不純物ガス分圧及び堆積
速度を備える堆積条件とステップカバレージとの関係
を、前記パターン化された基板上に形成される前記シリ
コン膜のために決定するステップと、 ｂ） 前記シリコン膜の堆積のために、堆積速度及び不
純物ガス分圧を特定するステップと、 ｃ） 前記膜のステップカバレージを特定するステップ
と、 ｄ） ステップ（ａ）で定義される前記関係及びステッ
プ（ｂ）で定義される前記不純物ガス分圧及び前記成長
速度から、シリコン含有ガス分圧を決定するステップ
と、 ｅ） ステップ（ｄ）で定義される前記シリコンガス分
圧及びステップ（ｃ）で特定される不純物ガス分圧を用
いて、前記シリコン膜を堆積するために、シリコン膜の
堆積速度及び堆積速度の関係を決定するステップと、 ｆ） ステップ（ｂ）で特定される前記堆積速度及びス
テップ（ｅ）で定義される成長速度及び堆積温度の関係
を用いて、前記シリコン膜の堆積温度を決定するステッ
プと、を備えるシリコン膜の堆積条件を決定する方法。 - 【請求項２２】 前記堆積温度が特定の範囲内にあるか
否かを決定し、範囲内にない場合に第２の堆積速度を特
定するステップを備え、前記第２の堆積速度が前記第１
の堆積速度以下であり、ステップ（ｃ），（ｄ），
（ｅ）及び（ｆ）を繰り返す請求項２１に記載の方法。 - 【請求項２３】 前記堆積温度が特定の範囲内にあるか
否かを決定し、範囲内にない場合に、第２の不純物ガス
分圧を特定するステップを備え、前記第２の不純物ガス
分圧が前記第１の不純物ガス分圧以下であり、ステップ
（ｃ），（ｄ），（ｅ）及び（ｆ）を繰り返す請求項２
１に記載の方法。 - 【請求項２４】 ステップ（ａ）で決定される、ステッ
プカバレージ及び堆積条件の前記関係が、ステップカバ
レージと数値Ｘとの関係であって、前記数値Ｘが、下記
式： 【数１】 ［式中、（シリコンガス）ｐｐ＝シリコン含有ガス分
圧、 （不純物ガス）ｐｐ＝不純物ガス分圧、 δ＝０．７〜０．８５、及び Ｒｄ＝堆積速度］ で表される請求項２１に記載の方法。 - 【請求項２５】 枚葉式リアクタ内で、大きなアスペク
ト比を有する基板の開口部を、シリコン膜で充填する方
法であって、 第１堆積圧力、第１堆積温度、４〜４０トールのシリコ
ン含有ガスの第１分圧及び不純物ガスの第１分圧を用い
て、第１シリコン膜を堆積して、第１成長速度で前記第
１シリコン膜を堆積するステップと、 第２シリコン膜を前記第１シリコン膜上に堆積するステ
ップとを備え、前記第２シリコン膜を、第２堆積圧、第
２堆積温度、前記シリコン含有ガスの第２分圧及び前記
不純物ガスの第２分圧で堆積して作製し、前記第２堆積
速度が前記第１堆積速度以上である方法。 - 【請求項２６】 前記第２の堆積温度が、前記第１堆積
温度以上である請求項２５に記載の方法。 - 【請求項２７】 前記不純物ガスの前記第２分圧が、前
記不純物ガスの前記第１分圧以上である請求項２５に記
載の方法。 - 【請求項２８】 前記第２堆積圧が、前記第１堆積圧以
上である請求項２５に記載の方法。 - 【請求項２９】 前記第１シリコン膜の前記ステップカ
バレージが、前記第２シリコン膜のステップカバレージ
より良好である請求項２５に記載の方法。 - 【請求項３０】 前記第２堆積温度が前記第１堆積温度
以上であり、前記第２堆積圧が前記第１堆積圧以上であ
り、前記不純物ガスの前記第２分圧が前記不純物ガスの
前記第１分圧以上である請求項２５に記載の方法。 - 【請求項３１】 前記第１シリコン膜が、前記第２シリ
コン膜より良好なステップカバレージを有する請求項２
５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/631922 | 1996-04-12 | ||
| US08/631,922 US5863598A (en) | 1996-04-12 | 1996-04-12 | Method of forming doped silicon in high aspect ratio openings |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074703A true JPH1074703A (ja) | 1998-03-17 |
| JP4023865B2 JP4023865B2 (ja) | 2007-12-19 |
Family
ID=24533335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09612397A Expired - Fee Related JP4023865B2 (ja) | 1996-04-12 | 1997-04-14 | 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5863598A (ja) |
| EP (1) | EP0801148B1 (ja) |
| JP (1) | JP4023865B2 (ja) |
| DE (1) | DE69722700T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403479B1 (en) * | 2000-03-17 | 2002-06-11 | Hitachi, Ltd. | Process for producing semiconductor and apparatus for production |
| JP2002525886A (ja) * | 1998-09-29 | 2002-08-13 | アプライド マテリアルズ インコーポレイテッド | 多結晶性及び非晶質シリコン膜の製造方法及び製造装置 |
| US6656838B2 (en) | 2001-03-16 | 2003-12-02 | Hitachi, Ltd. | Process for producing semiconductor and apparatus for production |
| JP2021518053A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | 反り低減トレンチコンデンサ |
| JP2021518052A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | エピタキシャル層に形成される集積トレンチコンデンサ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966627A (en) * | 1996-08-30 | 1999-10-12 | Lucent Technologies Inc. | In-situ doped silicon layers |
| KR100652909B1 (ko) * | 1998-03-06 | 2006-12-01 | 에이에스엠 아메리카, 인코포레이티드 | 하이 스텝 커버리지를 갖는 실리콘 증착 방법 |
| US6194292B1 (en) * | 1998-08-21 | 2001-02-27 | Texas Instruments Incorporated | Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor |
| JP3707726B2 (ja) * | 2000-05-31 | 2005-10-19 | Ｈｏｙａ株式会社 | 炭化珪素の製造方法、複合材料の製造方法 |
| EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| US6984574B2 (en) * | 2002-01-23 | 2006-01-10 | Mosel Vitelic, Inc. | Cobalt silicide fabrication using protective titanium |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| DE102004007409B4 (de) * | 2004-02-16 | 2006-06-01 | Infineon Technologies Ag | Überkonformes Herstellungsverfahren für eine Halbleiterstruktur |
| JP4655495B2 (ja) * | 2004-03-31 | 2011-03-23 | 東京エレクトロン株式会社 | 成膜方法 |
| US7294320B2 (en) | 2004-09-17 | 2007-11-13 | Applied Materials, Inc. | Hydrogen peroxide abatement of metal hydride fumes |
| US20070169687A1 (en) * | 2006-01-26 | 2007-07-26 | Caracal, Inc. | Silicon carbide formation by alternating pulses |
| US7959707B2 (en) * | 2006-04-28 | 2011-06-14 | Sri International | Methods for producing consolidated materials |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
| US10593543B2 (en) * | 2017-06-05 | 2020-03-17 | Applied Materials, Inc. | Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth |
| US11145509B2 (en) | 2019-05-24 | 2021-10-12 | Applied Materials, Inc. | Method for forming and patterning a layer and/or substrate |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484311A (en) * | 1966-06-21 | 1969-12-16 | Union Carbide Corp | Silicon deposition process |
| JPS577959A (en) * | 1980-06-19 | 1982-01-16 | Toshiba Corp | Semiconductor device |
| US4466992A (en) * | 1982-05-28 | 1984-08-21 | Phillips Petroleum Company | Healing pinhole defects in amorphous silicon films |
| US4742020A (en) * | 1985-02-01 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multilayering process for stress accommodation in deposited polysilicon |
| US5141892A (en) * | 1990-07-16 | 1992-08-25 | Applied Materials, Inc. | Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage |
| US5080933A (en) * | 1990-09-04 | 1992-01-14 | Motorola, Inc. | Selective deposition of polycrystalline silicon |
| US5614257A (en) * | 1991-08-09 | 1997-03-25 | Applied Materials, Inc | Low temperature, high pressure silicon deposition method |
| JP3121131B2 (ja) * | 1991-08-09 | 2000-12-25 | アプライド マテリアルズ インコーポレイテッド | 低温高圧のシリコン蒸着方法 |
| JP2658840B2 (ja) * | 1993-12-01 | 1997-09-30 | 日本電気株式会社 | プロセスシミュレータおよびこれを用いたｃｖｄ装置およびプロセスシミュレーション方法 |
-
1996
- 1996-04-12 US US08/631,922 patent/US5863598A/en not_active Expired - Lifetime
-
1997
- 1997-04-11 EP EP97302514A patent/EP0801148B1/en not_active Expired - Lifetime
- 1997-04-11 DE DE69722700T patent/DE69722700T2/de not_active Expired - Fee Related
- 1997-04-14 JP JP09612397A patent/JP4023865B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002525886A (ja) * | 1998-09-29 | 2002-08-13 | アプライド マテリアルズ インコーポレイテッド | 多結晶性及び非晶質シリコン膜の製造方法及び製造装置 |
| US6403479B1 (en) * | 2000-03-17 | 2002-06-11 | Hitachi, Ltd. | Process for producing semiconductor and apparatus for production |
| US6656838B2 (en) | 2001-03-16 | 2003-12-02 | Hitachi, Ltd. | Process for producing semiconductor and apparatus for production |
| JP2021518053A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | 反り低減トレンチコンデンサ |
| JP2021518052A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | エピタキシャル層に形成される集積トレンチコンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5863598A (en) | 1999-01-26 |
| EP0801148A1 (en) | 1997-10-15 |
| JP4023865B2 (ja) | 2007-12-19 |
| DE69722700T2 (de) | 2004-05-13 |
| EP0801148B1 (en) | 2003-06-11 |
| DE69722700D1 (de) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023865B2 (ja) | 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置 | |
| US7713881B2 (en) | Process sequence for doped silicon fill of deep trenches | |
| KR100652909B1 (ko) | 하이 스텝 커버리지를 갖는 실리콘 증착 방법 | |
| US4579609A (en) | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition | |
| KR910001190B1 (ko) | 화학적 기상성장법과 그 장치 | |
| US7112538B2 (en) | In situ growth of oxide and silicon layers | |
| US6488776B2 (en) | Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films | |
| US20080246101A1 (en) | Method of poly-silicon grain structure formation | |
| US20020052124A1 (en) | In situ dielectric stacks | |
| KR100777321B1 (ko) | 동일 챔버에서의 산화물층 및 실리콘층의 성장 | |
| JP2002110572A (ja) | マルチデポジションｓａｃｖｄリアクタ | |
| US5250463A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate | |
| KR20220131827A (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 시스템 및 프로그램 | |
| JP2002520487A (ja) | アモルファスシリコン及び多結晶シリコンとゲルマニウムのアロイ膜の形成方法及び装置 | |
| US5985769A (en) | Method of forming an interlayer insulating film | |
| US6198167B1 (en) | Semiconductor structure exhibiting reduced contact resistance and method for fabrication | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH04247623A (ja) | 薄膜処理方法及び装置 | |
| JPH0629413A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2004047926A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |