JPH0629413A - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置Info
- Publication number
- JPH0629413A JPH0629413A JP18354492A JP18354492A JPH0629413A JP H0629413 A JPH0629413 A JP H0629413A JP 18354492 A JP18354492 A JP 18354492A JP 18354492 A JP18354492 A JP 18354492A JP H0629413 A JPH0629413 A JP H0629413A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- semiconductor device
- silicon oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】不純物を含んだＣＶＤ薄膜をデポジションし、
ガラス転移温度以上の熱処理を加えることにより層間絶
縁膜の平坦化を行っている半導体装置の製造において、
ＣＶＤ膜の形成と平坦化のための熱処理に要する時間を
短縮し、且つ信頼性を向上する。 【構成】ポリシリコン等による配線層を形成後した半導
体基板に、不純物を含まない酸化シリコン膜を形成す
る。続いて、減圧ＣＶＤ法によるＢＰＳＧ膜の形成と１
０００℃程度の熱処理を連続して実行可能な機構を持つ
半導体装置の製造装置を用いて、ＳｉＨ4／ＰＨ3／Ｂ2
Ｈ6／Ｏ2系のＰ・Ｂを含む酸化シリコン膜（ＢＰＳＧ
膜）を形成する工程（図１のｔ11〜ｔ13）と、窒素雰囲
気中で９５０℃２０分程度の熱処理を同一の装置の反応
室内で連続的に行い（ｔ14〜ｔ15）、平坦化された層間
絶縁膜を形成することによって半導体装置を製造する。
ガラス転移温度以上の熱処理を加えることにより層間絶
縁膜の平坦化を行っている半導体装置の製造において、
ＣＶＤ膜の形成と平坦化のための熱処理に要する時間を
短縮し、且つ信頼性を向上する。 【構成】ポリシリコン等による配線層を形成後した半導
体基板に、不純物を含まない酸化シリコン膜を形成す
る。続いて、減圧ＣＶＤ法によるＢＰＳＧ膜の形成と１
０００℃程度の熱処理を連続して実行可能な機構を持つ
半導体装置の製造装置を用いて、ＳｉＨ4／ＰＨ3／Ｂ2
Ｈ6／Ｏ2系のＰ・Ｂを含む酸化シリコン膜（ＢＰＳＧ
膜）を形成する工程（図１のｔ11〜ｔ13）と、窒素雰囲
気中で９５０℃２０分程度の熱処理を同一の装置の反応
室内で連続的に行い（ｔ14〜ｔ15）、平坦化された層間
絶縁膜を形成することによって半導体装置を製造する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
および製造装置に関し、特に配線間の層間絶縁膜の平坦
化方法に関するものである。
および製造装置に関し、特に配線間の層間絶縁膜の平坦
化方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置の層間絶縁膜における
平坦化方法を、ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6／Ｏ2系の減圧
ＣＶＤ法によるＢＰＳＧ膜の平坦化方法を例にとり説明
する。まず、図３に示すように、トランジスタや抵抗等
の半導体素子及びポリシリコン等による配線の形成され
た半導体基板３３を約４００℃に保たれた反応容器３１
の内部に搬送する。この装置では、バッチ式処理によっ
て一度に約５０枚の処理が可能であり、処理すべき全て
の半導体基板が搬送された後、反応室内を真空にする。
その後、反応室内に窒素を導入しながら半導体基板３３
を反応容器の内部で約７００℃にまで加熱する。ガスの
導入口３２から、ＳｉＨ4、ＰＨ3、Ｂ2Ｈ6、Ｏ2等のガ
スを混合させて反応容器内に導入し、ガス流量と圧力を
所定の値とし、膜厚約１μｍのＢＰＳＧ膜のデポジショ
ンを行う。デポジションの終了した半導体基板３３を約
４００℃まで温度を下げた後、反応容器３１から取り出
す。
平坦化方法を、ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6／Ｏ2系の減圧
ＣＶＤ法によるＢＰＳＧ膜の平坦化方法を例にとり説明
する。まず、図３に示すように、トランジスタや抵抗等
の半導体素子及びポリシリコン等による配線の形成され
た半導体基板３３を約４００℃に保たれた反応容器３１
の内部に搬送する。この装置では、バッチ式処理によっ
て一度に約５０枚の処理が可能であり、処理すべき全て
の半導体基板が搬送された後、反応室内を真空にする。
その後、反応室内に窒素を導入しながら半導体基板３３
を反応容器の内部で約７００℃にまで加熱する。ガスの
導入口３２から、ＳｉＨ4、ＰＨ3、Ｂ2Ｈ6、Ｏ2等のガ
スを混合させて反応容器内に導入し、ガス流量と圧力を
所定の値とし、膜厚約１μｍのＢＰＳＧ膜のデポジショ
ンを行う。デポジションの終了した半導体基板３３を約
４００℃まで温度を下げた後、反応容器３１から取り出
す。
【０００３】表面を平坦化する工程は、まず、ＢＰＳＧ
膜の形成された半導体基板３３を約４００℃に保たれた
電気炉に入れ、窒素雰囲気中で約９５０℃まで昇温し２
０分程度の熱処理を加えることによりＢＰＳＧ膜を流動
させる。その後、４００℃程度まで温度を下げ半導体基
板を取り出す。
膜の形成された半導体基板３３を約４００℃に保たれた
電気炉に入れ、窒素雰囲気中で約９５０℃まで昇温し２
０分程度の熱処理を加えることによりＢＰＳＧ膜を流動
させる。その後、４００℃程度まで温度を下げ半導体基
板を取り出す。
【０００４】コンタクトホールの開孔、ＡＬ配線の形
成、保護膜の形成等を行い半導体装置が完成する。
成、保護膜の形成等を行い半導体装置が完成する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来技
術では、ＢＰＳＧ膜のデポジションと平坦化のための熱
処理を別々の装置で行なっているために、ＢＰＳＧ膜の
形成後の吸湿による品質低下及び粒子の発生が信頼性上
の問題となっていた。また、それぞれの装置における昇
温と降温とに要する時間が重複するために量産性が劣っ
てしまう欠点を有していた。
術では、ＢＰＳＧ膜のデポジションと平坦化のための熱
処理を別々の装置で行なっているために、ＢＰＳＧ膜の
形成後の吸湿による品質低下及び粒子の発生が信頼性上
の問題となっていた。また、それぞれの装置における昇
温と降温とに要する時間が重複するために量産性が劣っ
てしまう欠点を有していた。
【０００６】また、素子の微細化によって、段差の高さ
とスペースの比（アスペクト比）が大きくなると同時に
平坦化に許容される熱容量も小さいものが求められてい
る。ＢＰＳＧ膜中のＰ・Ｂ等の不純物濃度を高めること
によってより低温で平坦化が可能となるが、逆に吸湿性
は高まり信頼性の低下を起こす。
とスペースの比（アスペクト比）が大きくなると同時に
平坦化に許容される熱容量も小さいものが求められてい
る。ＢＰＳＧ膜中のＰ・Ｂ等の不純物濃度を高めること
によってより低温で平坦化が可能となるが、逆に吸湿性
は高まり信頼性の低下を起こす。
【０００７】しかるに本発明は、かかる課題を解決する
ものであり、その目的とするところは、平坦性と素子の
信頼性を高め、かつ量産性に優れた半導体装置の製造装
置および製造方法を提供するものである。
ものであり、その目的とするところは、平坦性と素子の
信頼性を高め、かつ量産性に優れた半導体装置の製造装
置および製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、配線間の絶縁膜としてＢ（ホウ素）及び
Ｐ（燐）等の不純物をドーピングしたＣＶＤ法による絶
縁膜を用い、かつ熱処理により平坦化を行う半導体装置
の製造方法において、該層間絶縁膜の形成方法が、不純
物を含有しない酸化シリコン膜１を形成する工程と、不
純物を含む酸化シリコン膜２を形成する工程と、ガラス
転移点以上の熱処理を加えることにより、該ＣＶＤ法絶
縁膜を平坦化する工程とからなり、かつ前記不純物を含
む酸化シリコン膜２を形成する工程と、ガラス転移点以
上の熱処理を加えることにより平坦化する工程を同一の
装置にて連続的に処理することを特徴とする。
の製造方法は、配線間の絶縁膜としてＢ（ホウ素）及び
Ｐ（燐）等の不純物をドーピングしたＣＶＤ法による絶
縁膜を用い、かつ熱処理により平坦化を行う半導体装置
の製造方法において、該層間絶縁膜の形成方法が、不純
物を含有しない酸化シリコン膜１を形成する工程と、不
純物を含む酸化シリコン膜２を形成する工程と、ガラス
転移点以上の熱処理を加えることにより、該ＣＶＤ法絶
縁膜を平坦化する工程とからなり、かつ前記不純物を含
む酸化シリコン膜２を形成する工程と、ガラス転移点以
上の熱処理を加えることにより平坦化する工程を同一の
装置にて連続的に処理することを特徴とする。
【０００９】また、本発明による半導体装置の製造装置
は、Ｐ及びＢ等の不純物を含んだ酸化シリコン膜の形成
と窒素または、酸化雰囲気中での熱処理を連続して処理
する機構を有し、かつ連続して処理するシーケンスを実
行できることを特徴とする。
は、Ｐ及びＢ等の不純物を含んだ酸化シリコン膜の形成
と窒素または、酸化雰囲気中での熱処理を連続して処理
する機構を有し、かつ連続して処理するシーケンスを実
行できることを特徴とする。
【００１０】
【実施例】以下本発明の実施例における工程を、図１に
示すタイミングチャート及び図２に示す半導体装置の概
略断面図に基づいて詳細に説明する。
示すタイミングチャート及び図２に示す半導体装置の概
略断面図に基づいて詳細に説明する。
【００１１】まず、トランジスタや抵抗等の半導体素子
及びポリシリコン等による配線の形成された半導体基板
に、第一層の不純物を含まないＣＶＤ法による酸化シリ
コン膜２５をＳｉＨ4／Ｎ2Ｏ系の減圧ＣＶＤ法により、
図２（ａ）のごとく膜厚約０．２μｍデポジションす
る。続いて半導体基板３３を拡散炉型の減圧ＣＶＤ膜形
成装置の反応容器３１に搬送する（図１−ｔ11）。この
時の反応容器内の温度は約４００℃である。反応容器３
１内を減圧し、約７００℃に昇温した後（ｔ12）、半導
体基板３３の表面にガスの導入口３２からモノシラン
（ＳｉＨ4）150SCCM、酸素（Ｏ2）130SCCM、ホスフィン
（ＰＨ3）50SCCM、ジボラン（Ｂ2Ｈ6）80SCCMを吹き付
け、圧力１Ｔｏｒｒの条件でＢＰＳＧ膜２６のデポジシ
ョンを行なう。このＢＰＳＧ膜のＰ濃度は約３ｗｔ％、
Ｂ濃度は４ｗｔ％程度である。また、成長レートは、１
５ｎｍ程度であるので約６７分の処理を行なって膜厚約
１μｍのＢＰＳＧ膜の形成を行なった（ｔ13）｛図２
（ｂ）｝。反応ガスを排除した後、反応容器内に窒素
（Ｎ2）を約１０SLM流し、大気圧（７６０Ｔｏｒｒ）と
した後、９５０℃に昇温し（ｔ14）、約２０分間の熱処
理を行い、表面を平坦化する（ｔ15）｛図２（ｃ）｝。
温度を約４００℃まで降温した後、半導体基板３３を容
器３１から搬出する。
及びポリシリコン等による配線の形成された半導体基板
に、第一層の不純物を含まないＣＶＤ法による酸化シリ
コン膜２５をＳｉＨ4／Ｎ2Ｏ系の減圧ＣＶＤ法により、
図２（ａ）のごとく膜厚約０．２μｍデポジションす
る。続いて半導体基板３３を拡散炉型の減圧ＣＶＤ膜形
成装置の反応容器３１に搬送する（図１−ｔ11）。この
時の反応容器内の温度は約４００℃である。反応容器３
１内を減圧し、約７００℃に昇温した後（ｔ12）、半導
体基板３３の表面にガスの導入口３２からモノシラン
（ＳｉＨ4）150SCCM、酸素（Ｏ2）130SCCM、ホスフィン
（ＰＨ3）50SCCM、ジボラン（Ｂ2Ｈ6）80SCCMを吹き付
け、圧力１Ｔｏｒｒの条件でＢＰＳＧ膜２６のデポジシ
ョンを行なう。このＢＰＳＧ膜のＰ濃度は約３ｗｔ％、
Ｂ濃度は４ｗｔ％程度である。また、成長レートは、１
５ｎｍ程度であるので約６７分の処理を行なって膜厚約
１μｍのＢＰＳＧ膜の形成を行なった（ｔ13）｛図２
（ｂ）｝。反応ガスを排除した後、反応容器内に窒素
（Ｎ2）を約１０SLM流し、大気圧（７６０Ｔｏｒｒ）と
した後、９５０℃に昇温し（ｔ14）、約２０分間の熱処
理を行い、表面を平坦化する（ｔ15）｛図２（ｃ）｝。
温度を約４００℃まで降温した後、半導体基板３３を容
器３１から搬出する。
【００１２】この工程によって、ＡＬまたは、その合金
による配線層を形成するためにフォト・エッチング工程
での許容出来るＶ字型の段差ができなく且つ配線の信頼
性の確保できる平坦性を有した層間絶縁膜を得ることが
出来る。
による配線層を形成するためにフォト・エッチング工程
での許容出来るＶ字型の段差ができなく且つ配線の信頼
性の確保できる平坦性を有した層間絶縁膜を得ることが
出来る。
【００１３】その後、フォト・エッチ工程によるコンタ
クトホールの開孔、スパッタによるＡＬ配線層の形成、
配線のパターニング、パッシベーション膜の形成、ＰＡ
Ｄ部の開孔等の工程を経て半導体装置が完成される。
クトホールの開孔、スパッタによるＡＬ配線層の形成、
配線のパターニング、パッシベーション膜の形成、ＰＡ
Ｄ部の開孔等の工程を経て半導体装置が完成される。
【００１４】ＢＰＳＧ膜２６の形成後に大気に放置する
と水分の吸収によってＰ2Ｏ5等の析出が顕著となり後の
工程での、ＡＬ腐食やパッシベーション膜のクラック等
の信頼性不良を発生しやすくなるが、本発明では、乾燥
窒素雰囲気中での昇温及び熱処理を行なうためにこれら
の問題は発生しない。また、従来ＢＰＳＧ膜の形成と平
坦化のための熱処理に２回の昇温、高温が必要だったた
め量産性が低いという問題も解決される。
と水分の吸収によってＰ2Ｏ5等の析出が顕著となり後の
工程での、ＡＬ腐食やパッシベーション膜のクラック等
の信頼性不良を発生しやすくなるが、本発明では、乾燥
窒素雰囲気中での昇温及び熱処理を行なうためにこれら
の問題は発生しない。また、従来ＢＰＳＧ膜の形成と平
坦化のための熱処理に２回の昇温、高温が必要だったた
め量産性が低いという問題も解決される。
【００１５】半導体装置が微細化されるとトランジスタ
のパンチスルー等の問題から、平坦化に許容される熱処
理温度、時間にも低減が求められる。低温化にはＰ・Ｂ
といった不純物の濃度を高める方法が有効であるが、従
来方法では、水分を吸収したり、粒子を析出する濃度の
ＢＰＳＧ膜をデポジションしても本発明による製造方法
では、連続で熱処理を行なうために上記の問題は発生せ
ず、約５０℃の低温化が可能となった。Ｗ（タングステ
ン）を用いたＣＶＤによるコンタクトの埋め込み技術い
わゆるＷプラグ技術の場合には特にこれまでと同温度で
より良い平坦性が得られ、トータルプロセスの安定性が
増す。
のパンチスルー等の問題から、平坦化に許容される熱処
理温度、時間にも低減が求められる。低温化にはＰ・Ｂ
といった不純物の濃度を高める方法が有効であるが、従
来方法では、水分を吸収したり、粒子を析出する濃度の
ＢＰＳＧ膜をデポジションしても本発明による製造方法
では、連続で熱処理を行なうために上記の問題は発生せ
ず、約５０℃の低温化が可能となった。Ｗ（タングステ
ン）を用いたＣＶＤによるコンタクトの埋め込み技術い
わゆるＷプラグ技術の場合には特にこれまでと同温度で
より良い平坦性が得られ、トータルプロセスの安定性が
増す。
【００１６】平坦化のための熱処理に用いる窒素等のの
導入時期は、ＢＰＳＧ膜のデポジションの終了後でかつ
熱処理温度に達する前に行なえば特にタイミングは問題
とならなかった。
導入時期は、ＢＰＳＧ膜のデポジションの終了後でかつ
熱処理温度に達する前に行なえば特にタイミングは問題
とならなかった。
【００１７】熱処理雰囲気についても実施例において
は、窒素雰囲気中の熱処理について説明を行なったが、
酸素を含む雰囲気においても、水蒸気雰囲気についても
全く問題なく適用可能であった。場合によっては、Ｈ2
／Ａｒによる熱処理も連続的に処理することも可能であ
る。
は、窒素雰囲気中の熱処理について説明を行なったが、
酸素を含む雰囲気においても、水蒸気雰囲気についても
全く問題なく適用可能であった。場合によっては、Ｈ2
／Ａｒによる熱処理も連続的に処理することも可能であ
る。
【００１８】ここでは、ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6／Ｏ2
系のバッチ式減圧ＣＶＤ法によるＢＰＳＧ膜について述
べてきたが、ＣＶＤ膜の原料にもよらず、ＴＥＯＳ［Ｓ
ｉ（ＯＣ2Ｈ5）4のＢＰＳＧ膜やＰＳＧ膜、Ｐ材料とし
てＴＭＰ［Ｐ（ＯＣＨ3）3］やＴＭＰＯ［ＰＯ（ＯＣＨ
3）3］、Ｂ材料としてＴＭＢ［Ｂ（ＯＣＨ3）3］、ＴＥ
Ｂ［Ｂ（ＯＣ2Ｈ5）3］による減圧ＣＶＤ−ＢＰＳＧ膜
やＯ3−ＴＥＯＳ−ＢＰＳＧ膜においても同様に適用可
能である。枚葉式のＣＶＤ膜形成装置とハロゲンランプ
加熱による熱処理の組合せによる連続処理においても同
様の結果が得られる。
系のバッチ式減圧ＣＶＤ法によるＢＰＳＧ膜について述
べてきたが、ＣＶＤ膜の原料にもよらず、ＴＥＯＳ［Ｓ
ｉ（ＯＣ2Ｈ5）4のＢＰＳＧ膜やＰＳＧ膜、Ｐ材料とし
てＴＭＰ［Ｐ（ＯＣＨ3）3］やＴＭＰＯ［ＰＯ（ＯＣＨ
3）3］、Ｂ材料としてＴＭＢ［Ｂ（ＯＣＨ3）3］、ＴＥ
Ｂ［Ｂ（ＯＣ2Ｈ5）3］による減圧ＣＶＤ−ＢＰＳＧ膜
やＯ3−ＴＥＯＳ−ＢＰＳＧ膜においても同様に適用可
能である。枚葉式のＣＶＤ膜形成装置とハロゲンランプ
加熱による熱処理の組合せによる連続処理においても同
様の結果が得られる。
【００１９】最初にデポジションした不純物を含まない
ＣＶＤ法酸化シリコン膜の層は、ＢＰＳＧ膜中の不純物
が半導体素子に拡散する事を防ぐ為であるが、同一の装
置でＢＰＳＧ膜のデポジションの前Ｐ・Ｂのドーパント
を含まない酸化シリコン膜を形成することも可能であ
る。
ＣＶＤ法酸化シリコン膜の層は、ＢＰＳＧ膜中の不純物
が半導体素子に拡散する事を防ぐ為であるが、同一の装
置でＢＰＳＧ膜のデポジションの前Ｐ・Ｂのドーパント
を含まない酸化シリコン膜を形成することも可能であ
る。
【００２０】ＣＶＤ膜製造装置としては前記シーケンス
を連続して実施可能な機構が必要となる。具体的にはＣ
ＶＤ膜の形成のためにガスの導入と流量を制御する機
構、熱処理のためのガスの導入と流量を制御する機構
と、熱処理に必要な温度まで温度を安定して制御する機
構、圧力を制御する機構、及びこれらを順序正しく実行
していくソフトウェアが組み込まれている。
を連続して実施可能な機構が必要となる。具体的にはＣ
ＶＤ膜の形成のためにガスの導入と流量を制御する機
構、熱処理のためのガスの導入と流量を制御する機構
と、熱処理に必要な温度まで温度を安定して制御する機
構、圧力を制御する機構、及びこれらを順序正しく実行
していくソフトウェアが組み込まれている。
【００２１】
【発明の効果】以上の如く本発明によれば、デポジショ
ンと平坦化に要する熱処理を同一の装置にて連続的に行
なうことで、ＢＰＳＧ膜の形成の終了した半導体基板を
大気にさらす事なく平坦化が可能となり、ＢＰＳＧ膜の
吸湿性や粒子の発生と言った信頼性に関わる問題を回避
することが出来る。また、ＢＰＳＧ膜中のＰ・Ｂ濃度を
高くすることも可能となり、平坦化に必要な熱量を下げ
ることで微細化した半導体装置の製造を可能とする。量
産性についても、従来、装置への移載と昇温、降温に要
した時間を削減でき約１．５倍の処理が可能となった。
ンと平坦化に要する熱処理を同一の装置にて連続的に行
なうことで、ＢＰＳＧ膜の形成の終了した半導体基板を
大気にさらす事なく平坦化が可能となり、ＢＰＳＧ膜の
吸湿性や粒子の発生と言った信頼性に関わる問題を回避
することが出来る。また、ＢＰＳＧ膜中のＰ・Ｂ濃度を
高くすることも可能となり、平坦化に必要な熱量を下げ
ることで微細化した半導体装置の製造を可能とする。量
産性についても、従来、装置への移載と昇温、降温に要
した時間を削減でき約１．５倍の処理が可能となった。
【図１】 本発明の一実施例における半導体装置の製造
方法を示すタイミングチャート。
方法を示すタイミングチャート。
【図２】 半導体装置の製造方法を示す概略断面図。
【図３】 ＣＶＤ膜形成装置の概略図。
ｔ11・・・搬送終了と減圧開始 ｔ12・・・デポジション開始 ｔ13・・・デポジション終了 ｔ14・・・熱処理開始 ｔ15・・・熱処理終了 ２１・・・半導体基板 ２２・・・ＬＯＣＯＳ ２３・・・ポリシリコン電極 ２４・・・サイドウォール ２５・・・ＣＶＤ法酸化シリコン膜 ２６・・・ＢＰＳＧ膜 ３１・・・反応容器 ３２・・・ガス導入口 ３３・・・半導体基板 ３４・・・圧力調整用バルブ ３５・・・ガス出口 ３６・・・真空ポンプ
Claims (2)
- 【請求項１】 配線間の絶縁膜としてＢ（ホウ素）及び
Ｐ（燐）等の不純物をドーピングしたＣＶＤ法による絶
縁膜を用い、かつ熱処理により平坦化を行う半導体装置
の製造方法において、該層間絶縁膜の形成方法が、不純
物を含有しない酸化シリコン膜１を形成する工程と、不
純物を含む酸化シリコン膜２を形成する工程と、ガラス
転移点以上の熱処理を加えることにより、該ＣＶＤ法絶
縁膜を平坦化する工程とからなり、かつ前記不純物を含
む酸化シリコン膜２を形成する工程と、ガラス転移点以
上の熱処理を加えることにより平坦化する工程を同一の
装置にて連続的に処理することを特徴とする半導体装置
の製造方法。 - 【請求項２】 請求項１記載のＰ及びＢ等の不純物を含
んだ酸化シリコン膜の形成と窒素または、酸化雰囲気中
での熱処理を連続して処理する機構を有し、かつ連続し
て処理するシーケンスを実行できることを特徴とする半
導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354492A JPH0629413A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354492A JPH0629413A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629413A true JPH0629413A (ja) | 1994-02-04 |
Family
ID=16137674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18354492A Pending JPH0629413A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169026B1 (en) | 1995-11-20 | 2001-01-02 | Hyundai Electronics Industries Co., Ltd. | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer |
-
1992
- 1992-07-10 JP JP18354492A patent/JPH0629413A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169026B1 (en) | 1995-11-20 | 2001-01-02 | Hyundai Electronics Industries Co., Ltd. | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI791160B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
| JP4126165B2 (ja) | マルチデポジションｓａｃｖｄリアクタ | |
| US20080139001A1 (en) | Method for processing polysilazane film | |
| JP4259247B2 (ja) | 成膜方法 | |
| US20060021570A1 (en) | Reduction in size of hemispherical grains of hemispherical grained film | |
| JP2819073B2 (ja) | ドープド薄膜の成膜方法 | |
| JP2636817B2 (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| JPH0629413A (ja) | 半導体装置の製造方法および製造装置 | |
| JP4154471B2 (ja) | 半導体装置の製造方法 | |
| JPH08203893A (ja) | 半導体装置の製造方法 | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| JPH11260734A (ja) | 半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3154730B2 (ja) | 薄膜処理方法及び装置 | |
| JPH05218027A (ja) | 半導体装置及びその製造方法 | |
| JPH09106985A (ja) | 平坦化層間絶縁膜の形成方法 | |
| JP4695158B2 (ja) | 半導体装置の製造方法 | |
| JPH10256183A (ja) | 半導体装置の製造方法 | |
| JPH08250723A (ja) | 半導体装置の製造方法 | |
| JPH05251347A (ja) | 成膜方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| US6784117B2 (en) | Method for manufacturing a semiconductor device | |
| JPH06267857A (ja) | 半導体装置の製造方法 | |
| KR100280690B1 (ko) | 도우프트 박막의 막형성방법 |