JP4259247B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP4259247B2
JP4259247B2 JP2003324470A JP2003324470A JP4259247B2 JP 4259247 B2 JP4259247 B2 JP 4259247B2 JP 2003324470 A JP2003324470 A JP 2003324470A JP 2003324470 A JP2003324470 A JP 2003324470A JP 4259247 B2 JP4259247 B2 JP 4259247B2
Authority
JP
Japan
Prior art keywords
film
gas
cvd
silicon nitride
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003324470A
Other languages
English (en)
Other versions
JP2005093677A (ja
Inventor
一秀 長谷部
豊 高橋
好太 梅澤
聡 高木
充弘 岡田
貴司 千葉
淳 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003324470A priority Critical patent/JP4259247B2/ja
Priority to TW093125204A priority patent/TW200520096A/zh
Priority to US10/942,103 priority patent/US20050136693A1/en
Priority to KR1020040074054A priority patent/KR100860683B1/ko
Publication of JP2005093677A publication Critical patent/JP2005093677A/ja
Application granted granted Critical
Publication of JP4259247B2 publication Critical patent/JP4259247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体ウエハ等の被処理体に対して比較的低温で所定の成膜処理を施すための成膜方法に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理等の各種の熱処理が行なわれる。これらの熱処理を縦型の、いわゆるバッチ式の熱処理装置にて行う場合には、まず、半導体ウエハを複数枚、例えば２５枚程度収容できるカセットから、半導体ウエハを縦型のウエハボートへ移載してこれに多段に支持させる。このウエハボートは、例えばウエハサイズにもよるが２５〜１５０枚程度のウエハを載置できる。このウエハボートは、排気可能な処理容器内にその下方より搬入（ロード）された後、処理容器内が気密に維持される。そして、処理ガスの流量、プロセス圧力、プロセス温度等の各種のプロセス条件を制御しつつ所定の熱処理が施される。
ところで、半導体集積回路の高集積化、高微細化及び薄膜化の更なる要請がなされている現在の状況下において、例えばトランジスタ素子で用いられるゲート絶縁膜やキャパシタで用いられるキャパシタ絶縁膜等の各種の絶縁膜に関しても、その薄膜化と膜質特性の向上が更に望まれている。従来、絶縁膜としては主としてシリコン酸化膜が用いられていたが、上記した要請に応えるべくリーク電流が非常に少なくて、誘電率が高いシリコン窒化膜が最近にあっては特に注目されている。
このようなシリコン窒化膜を用いた成膜方法の一例は例えば特許文献１等に開示されており、ここでシリコン窒化膜の従来の成膜方法の一例を説明する。図７はシリコン窒化膜を主体とするゲート絶縁膜の成膜プロセスの一例を示すフローである。まず、シリコンウエハ等の基板の表面を酸素等の雰囲気下でドライ酸化してベース膜を形成する。この時のプロセス温度は例えば７００℃、膜厚は０．８ｎｍ程度である。またこのプロセス時間は例えば４〜６分程度である。
次にこの基板を、例えば９００℃程度の高温のプロセス温度に維持し、アンモニアガスの雰囲気下で表面を窒化処理することにより表面を改質する。このプロセス時間は例えば５〜１５分程度である。このように、アンモニアガスの雰囲気下でベース層の表面を高温で窒化処理して改質する理由は、直後に続くシリコン窒化膜の成膜処理において表面にシリコン窒化膜が堆積しない時間、すなわちインキュベーションタイム（デポ遅れ時間）をできるだけ抑制するためである。
次に、原料ガスを用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりシリコン窒化膜を形成する。この時、原料ガスとしてはジクロロシラン（以下、単にＤＣＳとも称す）を用い、他に還元ガス、或いは窒化ガスとしてアンモニアガスも用いる。この時のプロセス温度は例えば６００〜７６０℃程度の範囲内である。この時のシリコン窒化膜の堆積は、インキュベーションタイムが略ゼロの状態で行われ、高いスループットで処理を行うことができる。その後は、このように形成された絶縁層の上に、不純物として例えばボロン（Ｂ）等がドープされたポリシリコン層を電極膜として形成することになる。
特開２００２−３６７９９０号公報
ところで、上記したような絶縁膜の成膜方法では、インキュベーションタイムを非常に小さく抑制することができるが、電極層にドープした不純物であるボロンがこの絶縁層を突き抜けて下方向の基板側へ拡散してしまう、といった問題があった。
また上記のように表面窒化処理を行った場合には、シリコンウエハと絶縁層との界面も窒化される場合があり、この場合にはフラットバンド電圧がシフトしたり、或いはキャリアの移動度（モビリティ）が低下する等の問題もあった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、不純物の突き抜けを防止することが可能な絶縁層を形成することができる成膜方法を提供することにある。
請求項１に係る発明は、表面にＳｉＯ２ 膜、或いはＳｉＯＮ膜よりなるベース膜が形成されている複数枚の被処理体に成膜を施す方法において、前記複数枚の被処理体を、所定の間隔を隔てて多段に収容した処理容器内にジクロロシランよりなる原料ガスとアンモニアガスとを交互に複数回繰り返し供給して前記原料ガスの供給時のプロセス圧力を１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲内に設定すると共に、前記アンモニアガスの供給時のプロセス圧力を１０１３〜１３３３０Ｐａ（７．６〜１００Ｔｏｒｒ）の範囲内に設定し、４００〜５５０℃の範囲内のプロセス温度にて前記ベース膜上に薄いシリコン窒化膜を積層するように成膜する積層工程を有することを特徴とする成膜方法である。
このように、ジクロロシランよりなる原料ガスとアンモニアガスとを交互に複数回繰り返して流すことにより薄いシリコン窒化膜を積層形成し、これによりこの積層シリコン窒化膜の膜質が改善されて、不純物の突き抜けを大幅に抑制することができると共に、フラットバンド電圧のシフトの発生や移動度の劣化も防止することが可能となる。
この場合、例えば請求項２に規定するように、前記原料ガスの供給期間と前記アンモニアガスの供給期間との間には、不活性ガスによるパージ工程と全てのガスの供給を停止しつつ真空引きを行なう真空引き工程の内の少なくともいずれか一方の工程が行われる。
また例えば請求項３に規定するように、前記積層工程においては、前記アンモニアガスは活性化されて前記処理容器内へ供給される。
また例えば請求項４に規定するように、前記積層工程の後に、ＣＶＤ処理が可能な６００〜７６０℃の範囲内のプロセス温度下にてＣＶＤによりシリコン窒化膜を形成するＣＶＤ成膜工程を行うようにした。
また例えば請求項５に規定するように、前記積層工程と前記ＣＶＤ成膜工程とを同じ前記処理容器内で連続的に行なう。
また例えば請求項６に規定するように、前記ＣＶＤ成膜工程においては、シリコン系ガスと活性化されたアンモニアガスとが用いられる。
また例えば請求項７に規定するように、前記積層工程で形成した積層シリコン窒化膜に対して膜質改善のためのアニール処理を施すようにした。
また例えば請求項８に規定するように、前記ＣＶＤ成膜工程で形成されたＣＶＤシリコン窒化膜に対して膜質改善のためのアニール処理を施すようにした。
また例えば請求項９に規定するように、不純物のドープされた電極膜を形成する電極膜形成工程が行われる。
本発明の成膜方法によれば、次のように優れた作用効果を発揮することができる。
ジクロロシランよりなる原料ガスとアンモニアガスとを交互に複数回繰り返して流すことにより薄いシリコン窒化膜を積層形成し、これによりこの積層シリコン窒化膜の膜質が改善されて、不純物の突き抜けを大幅に抑制することができると共に、フラットバンド電圧のシフトの発生や移動度の劣化も防止することができる。
以下に、本発明に係る成膜方法の一実施例を添付図面に基づいて詳述する。
図１は本発明の熱処理装置の一例を示す構成図である。まずこの熱処理装置について説明する。図示するように、この熱処理装置２は下端が開放された円筒体状になされた処理容器４を有している。この処理容器４は、例えば耐熱性の高い石英を用いることができる。
この処理容器４の天井部には、開口された排気口６が設けられると共に、この排気口６に例えば直角に横方向へ屈曲された排気ノズル８が連設されている。そして、この排気ノズル８には、途中に圧力制御弁１０や真空ポンプ１２等が介設された排気系１４が接続されており、上記処理容器４内の雰囲気を排気出来るようになっている。尚、処理態様によって、処理容器４内は真空雰囲気や略常圧の雰囲気にすることができる。
上記処理容器４の下端は、例えばステンレススチール製の筒体状のマニホールド１６によって支持されており、このマニホールド１６の下方より多数枚の被処理体としての半導体ウエハＷを多段に載置した被処理体保持手段としての石英製のウエハボート１８が昇降可能に挿脱自在になされている。上記処理容器４の下端と上記マニホールド１６の上端との間には、Ｏリング等のシール部材２０が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート１８には、例えば５０枚程度の直径が３００ｍｍのウエハＷを略等ピ１チで多段に支持できるようになっている。

このウエハボート１８は、石英製の保温筒２２を介してテーブル２４上に載置されており、このテーブル２４は、マニホールド１６の下端開口部を開閉する蓋部２６を貫通する回転軸２８上に支持される。そして、この回転軸２８の貫通部には、例えば磁性流体シール３０が介設され、この回転軸２８を気密にシールしつつ回転可能に支持している。また、蓋部２６の周辺部とマニホールド１６の下端部には、例えばＯリング等よりなるシール部材３２が介設されており、処理容器４内のシール性を保持している。
上記した回転軸２８は、例えばボートエレベータ等の昇降機構３４に支持されたアーム３６の先端に取り付けられており、ウエハボート１８及び蓋部２６等を一体的に昇降できるようになされている。尚、上記テーブル２４を上記蓋部２６側へ固定して設け、ウエハボート１８を回転させることなくウエハＷの処理を行うようにしてもよい。
上記処理容器４の側部には、これを取り囲むようにしてた例えば特開２００３−２０９０６３号公報に記載されたカーボンワイヤ製のヒータよりなる加熱手段３８が設けられており、この内側に位置する上記半導体ウエハＷを加熱し得るようになっている。このカーボンワイヤヒータは清浄なプロセスが実現でき、且つ昇降温特性に優れており、本発明のような複数連続処理プロセスに適している。またこの加熱手段３８の外周には、断熱材４０が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド１６には、各種のガスをこの処理容器４内へ導入して供給するためのガス導入手段４２が設けられている。具体的には、ガス導入手段４２として、このマニホールド１６の側壁を貫通させて、図示例では６本のガスノズル４４Ａ、４４Ｂ、４４Ｃ、４４Ｄ、４４Ｅ、４４Ｆが設けられている。ここでは一例として、ガスノズル４４Ａからは窒素（Ｎ２ ）ガスが、ガスノズル４４Ｂからは酸素（Ｏ２ ）ガスが、ガスノズル４４Ｃからは原料ガスとして例えばＤＣＳガスが、ガスノズル４４Ｄからはアンモニア（ＮＨ３ ）ガスが、ガスノズル４４Ｅからはシランガス（ＳｉＨ４ ）が、ガスノズル４４ＦからはドープガスとしてＢ２ Ｈ６ ガスが、それぞれ必要に応じて、且つ流量制御可能に供給できるようになっている。具体的には、上記各ガスノズル４４Ａ〜４４Ｆには、マスフローコントロールや開閉弁を含んだガス制御ユニット４６Ａ〜４６Ｆがそれぞれ接続されており、例えばマイクロコンピュータ等よりなるガス供給制御手段４８から指令を出すことにより、各ガスの供給の開始と停止及びガス流量をそれぞれ個別に制御できるようになっている。
次に、以上のように構成された熱処理装置２を用いて行なわれる熱処理方法について説明する。
まず、例えばシリコンウエハよりなる半導体ウエハＷがアンロード状態で熱処理装置が待機状態の時には、処理容器４はプロセス温度より低い温度に維持されており、常温の多数枚、例えば５０枚のウエハＷが載置された状態のウエハボート１８を処理容器４内にその下方より上昇させてロードし、蓋部２６でマニホールド１６の下端開口部を閉じることにより処理容器４内を密閉する。
そして、処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段３８への供給電力を増大させることにより、ウエハ温度を上昇させて熱処理用のプロセス温度まで昇温して安定させ、その後、各処理工程を行なう毎に必要とされる所定の処理ガスを流量制御しつつガス導入手段４２のガスノズル４４Ａ〜４４Ｆから処理容器４内へ供給する。
この処理ガスは処理容器４内を上昇しつつ、回転しているウエハボート１８に収容されているウエハＷと接触してウエハ表面に対して熱処理が施されることになる。そして、この処理ガス、或いは反応により生成したガスは処理容器４の天井部の排気口６から系外へ排気されることになる。
次に、半導体ウエハＷに施される上記各処理の一例としてウエハＷに積層される薄膜の形成工程について説明する。図２は半導体ウエハの表面に積層される薄膜の形成工程を示す工程図である。ここではゲート絶縁層を形成する場合を示している。
まず、例えばシリコンウエハよりなる半導体ウエハＷの表面にＳｉＯ２ 膜或いはＳｉＯＮ膜よりなるベース膜５０を形成する（図２（Ａ）参照）。次に、このベース膜５０上に本発明の特徴的な積層工程により、すなわち気相反応ではなく吸着反応により薄いシリコン窒化膜を複数積層してなる積層シリコン窒化膜５２を形成する（図２（Ｂ）参照）。具体的には、この積層工程では、後述するように、例えば４００〜５５０℃程度の比較的低温のプロセス温度下において原料ガスとアンモニアガスとを交互に複数回繰り返し流すことにより行う。
次に、上述のように形成された積層シリコン窒化膜５２の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりＣＶＤシリコン窒化膜５４を形成するＣＶＤ成膜工程を行う（図２（Ｃ）参照）。このＣＶＤ成膜工程におけるプロセス温度は、先の積層工程の時よりも温度が高い、例えば６００〜７６０℃程度の比較的高温の下で行う。これにより、ベース膜５０と、積層シリコン窒化膜５２と、ＣＶＤシリコン窒化膜５４との膜積層構造よりなるゲート絶縁層５６が形成されることになる。
このようにしてゲート絶縁層５６を形成したならば、次に電極膜形成工程を行って、上記ゲート絶縁層５６上に、例えば不純物としてボロンがドープされたポリシリコン膜を堆積することによって電極膜５８を形成する（図２（Ｄ）参照）。この時、原料ガスとして例えばＳｉＨ４ とＢ２ Ｈ６ 等を用いることができ、またプロセス温度は５００〜７００℃程度の範囲内である。尚、不純物としてはボロンに限定されず、素子設計によって種々のもの、例えばリンやヒ素等も用いられる。
また上記図２（Ａ）に示すベース膜形成工程、図２（Ｂ）に示す積層シリコン窒化膜を形成する積層工程、図２（Ｃ）に示すＣＶＤシリコン窒化膜形成工程及び図２（Ｄ）に示す電極形成工程は、図１に示すような１つの熱処理装置内で連続的に行われることになる。ただし、この上記電極形成工程は、別の熱処理装置で行なうようにしてもよい。
ここで上記ベース膜形成工程（図２（Ａ））からＣＶＤシリコン窒化膜形成工程（図２（Ｄ））までのフローを図３を参照して説明する。図３は絶縁層の形成工程のプロセス温度の変化を示す図である。
図３（Ａ）に示すように、まずベース膜形成工程では、プロセス温度は例えば７００℃程度に設定されており、処理ガスとして例えばＯ２ ガスを流し、必要に応じてＮ２ ガスも流してドライ酸化、又はＨ２ ガスとＯ２ ガスより水蒸気を発生させてウエット酸化を行なう。シリコンウエハＷの表面にＳｉＯ２ 膜、或いはＮＨ３ 、ＮＯ、Ｎ２ Ｏ等を更に添加してＳｉＯＮ膜よりなるベース膜５０（図２（Ａ）参照）を形成する。このベース膜５０の厚さは０．８ｎｍ程度である。図１においては、Ｈ２ 、ＮＯ、Ｎ２ Ｏのガスノズルの記載は省略している。
次に、積層シリコン窒化膜を形成するためにウエハ温度を低下させ、プロセス温度を４００〜５５０℃程度に維持する。このプロセス温度は気相反応が生じないで吸着反応が生ずるような温度である。この状態で、後述するように、原料ガスであるＤＣＳガスとＮＨ３ ガスとを交互に間欠的に流し、薄いシリコン窒化膜を複数層に亘って積層させることによって積層シリコン窒化膜５２（図２（Ｂ）参照）を形成する。この時、必要に応じてＮ２ ガスを流してもよい。ここで、プロセス温度が５５０℃を越えて高くなると、ＣＶＤ領域に入ってしまい、逆に、４００℃よりも低くなると、温度が低すぎて膜自体が形成しなくなってしまう。この時の積層シリコン窒化膜５２の膜厚は、例えば０．１〜０．３ｎｍ程度である。
次に、ＣＶＤシリコン窒化膜を形成するために、ウエハ温度を再び上昇させ、プロセス温度を６００〜７６０℃程度に維持する。この温度はＣＶＤ反応が生ずるような温度である。この状態で、原料ガスであるＤＣＳガスとＮＨ３ ガスとを同時に流し、ＣＶＤ反応によってＣＶＤシリコン窒化膜５４（図２（Ｃ）参照）を形成する。この場合、必要に応じてＮ２ ガスを流すようにしてもよい。この時のＣＶＤシリコン窒化膜５４の膜厚は、例えば０．８〜１．０ｎｍ程度である。以上のようにして、ゲート絶縁層５６が形成されることになる。
次に、電極膜を形成するために、ウエハ温度を５００〜７００℃の範囲内に維持したまま、ＳｉＨ４ ガスとＢ２ Ｈ６ ガスとを同時に処理容器４内に流してボロンがドープされたポリシリコン膜を電極膜として形成する（図２参照）。この場合、ＣＶＤ成膜工程とこの電極膜形成工程とのウエハ温度を同一に設定すれば、ウエハ温度の昇降温に要する時間を省略することができる。
次に、本発明の特徴とする積層シリコン窒化膜を形成する積層工程について詳しく説明する。図４は積層シリコン窒化膜を形成する積層工程の一例を示すフローである。
図示するように、ここでは原料ガスとしてＤＣＳガスを用い、窒化ガスとしてＮＨ３ ガスを用い、またパージガスとしてＮ２ ガスを用いている。そして、ここでは１つのサイクルが例えば６つのステップＳ１〜Ｓ６により形成されている。尚、処理中においては、処理容器４内は連続的に真空引きされている。
まず、ウエハＷの温度がプロセス温度、４００〜５５０℃の範囲内の一定の温度、例えば５００℃に安定したならば、Ｓ１においてＤＣＳガスを例えば１０００ｓｃｃｍ程度流す。このＳ１の期間は例えば７分程度である。これにより、ウエハＷのベース膜５０の表面全体に条件が整っていればＤＣＳガスが分子単位で付着乃至吸着することになる。
次にＳ２において全てのガスの供給を停止して真空引きを継続することにより、処理容器４内に残留するＤＣＳガスを排気してベース圧まで低下させる。このＳ２の期間は例えば４分程度である。
次にＳ３においてＮ２ ガスを流して処理容器４内に残留するＤＣＳガスを完全に排気するパージ工程を行う。この時のＮ２ ガスの流量は例えば１０００ｓｃｃｍ程度である。またこのＳ３の期間は１分程度である。
次にＳ４において、ＮＨ３ ガスを流して、このＮＨ３ ガスをウエハ表面に付着しているＤＣＳガス分子と反応させることによって、薄い、例えば１分子相当の厚さのシリコン窒化膜（ＳｉＮ）を形成する。この時、必要に応じてＮ２ ガスを流してもよい。この時のＮＨ３ ガスの流量は１０００ｓｃｃｍ程度である。またこのＳ４の期間は４．５分程度である。尚、この工程では処理容器４内へはＮＨ３ ガスよりもＤＣＳガスを先に供給する。その方がよりインキュベーションタイムを短くできるからである。
次にＳ５において全てのガスの供給を停止して真空引きを継続することにより、処理容器４内に残留するＮＨ３ ガスを排気してベース圧まで低下させる。このＳ５の期間は例えば４分程度である。
次にＳ６においてＮ２ ガスを流して処理容器４内に残留するＮＨ３ ガスを完全に排気するパージ工程を行う。この時のＮ２ ガスの流量は例えば１００００ｓｃｃｍ程度である。またこのＳ６の期間は１分程度である。これにより、１サイクルの薄膜形成処理が完了することになる。これ以降は上記したＳ１〜Ｓ６よりなる１サイクルを複数回繰り返し行って１分子レベルの厚さのシリコン窒化膜を複数層に亘って積層形成することになる。
図４ではｎ（正の整数）サイクル繰り返した場合を示している。尚、ｎの値は例えば５〜３０程度が好ましい。図４に示す工程において、ＤＣＳガスを供給するステップのプロセス圧力は１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲内であり、また、ＮＨ３ ガスを供給するステップのプロセス圧力は１０１３〜１３３３０Ｐａ（７．６〜１００Ｔｏｒｒ）の範囲内である。
またＤＣＳガスやＮＨ３ ガスの一回の供給期間の長さは形成すべき膜厚にもよるが、１〜２０分程度が望ましく、２０分より長く行っても膜厚が飽和してそれ以上厚くならないので、スループット向上の観点より望ましくない。
また図示例では、原料ガス（ＤＣＳ）の供給ステップとＮＨ３ ガスの供給ステップとの間で、全ガスの供給を停止して真空引きを行なう真空引き工程と、Ｎ２ ガス供給しつつ真空引きするパージ工程との両工程を行なうようにしているが、これに限定されず、これらの真空引き工程とパージ工程の内の少なくともいずれか一方の工程を行なうようにしてもよい。
以上のようにして、膜質が良好な積層シリコン窒化膜５２を形成することが可能となる。またこの後にＣＶＤシリコン窒化膜５４を形成する際に、その時に発生するインキュベーションタイムも大幅に抑制することが可能となる。
また従来方法よりも低い４００〜５５０℃の比較的低い温度で積層シリコン窒化膜を形成するので。シリコンウエハ表面との界面に窒素があまり拡散して行かずに窒化され難くなり、このため、キャリアの移動度も高く維持するこみとができ、またフラットバンド電圧のシフトも抑制することができる。
ここでボロン突き抜けに対するゲート絶縁層の耐性の評価を行ったので、図５を参照してその評価結果について説明する。図５は薄膜を含むシリコンウエハ表面の厚さ方向におけるボロン濃度のプロファイルを示す図である。図中、曲線Ａは従来方法により形成したゲート絶縁層のボロン濃度を示し、曲線Ｂ１、Ｂ２は本発明方法により形成したゲート絶縁層のボロン濃度をそれぞれ示す。
曲線Ａで示す従来方法では、９００℃でＮＨ３ 存在下で表面窒化処理をした後、６００℃でＣＶＤによりシリコン窒化膜を堆積してゲート絶縁層を形成した（図７参照）。これに対して、曲線Ｂ１で示す本発明方法では、５５０℃で積層工程を行った後に６００℃でＣＶＤによりシリコン窒化膜を堆積してゲート絶縁層を形成した。曲線Ｂ２で示す本発明方法では、５５０℃で積層工程を行った後に７６０℃でＣＶＤによりシリコン窒化膜を堆積してゲート絶縁層を形成した。
この図から明らかなように、曲線Ａで示す従来方法の場合には、電極膜中の不純物であるボロンがシリコンウエハの奥深くまで、例えば深さ０．２μｍ程度の深さまで拡散して突き抜けており、あまり好ましくない。これに対して、曲線Ｂ１、Ｂ２で示す本発明方法の場合には、ボロンは深さ０．１５μｍ程度までしか拡散しておらず、従って、シリコンウエハ自体の表面にはそれ程拡大していないので、不純物の突き抜けを大幅に抑制できることが確認できた。
次に、積層シリコン窒化膜を形成する時のサイクル数（繰り返し回数）とインキュベーションタイムとの関係について検討を行ったので、その評価結果について説明する。
図６は積層工程におけるサイクル数とＣＶＤシリコン窒化膜を形成する時のインキュベーションタイムとの関係を示すグラフである。図中、特性Ｘ１、Ｘ２は積層工程におけるプロセス温度が４５０℃、特性Ｙ１、Ｙ２は積層工程におけるプロセス温度が５００℃、特性Ｚ１、Ｚ２は積層工程におけるプロセス温度が５５０℃である。また特性Ｘ１、Ｙ１、Ｚ１は積層工程におけるＮＨ３ ガス供給時のプロセス圧力が７．６Ｔｏｒｒ、特性Ｘ２、Ｙ２、Ｚ２は積層工程におけるＮＨ３ ガス供給時のプロセス圧力が３８Ｔｏｒｒである。
このグラフから明らかなように、ＣＶＤ成膜が生じない温度範囲で積層工程時のプロセス温度を高くすればする程、インキュベーションタイムが少なくなっており、更に、ＮＨ３ ガスの供給時のプロセス圧力を高くする程、よりインキュベーションタイムが抑制されて少なくできることが確認できた。特に、特性Ｚ２に示すように、プロセス温度を５５０℃に設定し、且つＮＨ３ ガス供給時のプロセス圧力を３８Ｔｏｒｒに設定した場合、積層工程におけるサイクル数を”１２”に設定することにより、インキュベーションタイムを略ゼロに抑制できることが確認できた。
尚、上記実施例においては、図３（Ａ）に示すように、ＣＶＤ成膜工程においてＣＶＤシリコン窒化膜を形成して処理を終了しているが、これに限定されず、図３（Ｂ）に示すように、上記ＣＶＤ成膜工程の後であって、電極形成工程の直前にアニール工程を行うことによって上記ＣＶＤシリコン窒化膜をアニール処理してこの膜質を改善するようにしてもよい。このアニール処理時のプロセス温度は、上記ＣＶＤ成膜工程の時よりも低い温度、例えば７００℃程度である。またこのアニール処理時の雰囲気ガスとしてはＯ２ ガス、Ｎ２ ガス、Ｎ２ Ｏガス等を用いることができる。
更には、図３（Ｃ）に示すように、積層工程で積層シリコン窒化膜を形成したならば、図３（Ａ）にて説明したＣＶＤ成膜工程を行わないで、直接、アニール処理を行うことによって上記積層シリコン窒化膜をアニール処理してこの膜質を改善するようにしてもよい。そして、この後に電極形成工程を行なう。このアニール処理時のプロセス温度は例えば７００℃程度であり、また雰囲気ガスとしてはＯ２ ガス、Ｎ２ ガス、Ｎ２ Ｏガス等を用いることができる。
更に、上記各実施例においては、原料ガスとしてＤＣＳを用いた場合を例にとって説明したが、これに替えて、ヘキサクロロジシラン（ＨＣＤ）やテトラクロロシラン（ＴＣＳ）等のシリコン系ガスを用いることもできる。
またＣＶＤシリコン窒化膜の形成時には、上記シリコン系ガスの他にシラン、ヘキサメチルジシラザン（ＨＭＤＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）等の他のシリコン系ガスも用いることができる。また上記実施例において、シリコン窒化膜の積層工程やＣＶＤによるシリコン窒化膜の成膜工程でＮＨ３ ガスを供給したが、このＮＨ３ ガスを活性化した状態で処理容器４内へそれぞれ供給するようにしてもよい。これによれば、ＮＨ３ ガスが活性化しているので，プロセス温度を３００〜４００℃程度まで低下させることができる。
このようにＮＨ３ ガスを活性化する方法としては、例えば特開平５−２５１３９１号公報や特開２００２−２８０３７８号公報で開示されているように、プラズマを用いてＮＨ３ ガスを活性化し、この活性化状態のＮＨ３ ガスをウエハＷが位置する処理容器内に導入するようにすればよい。
また、ここではゲート絶縁層を形成する場合を例にとって説明したが、他の絶縁層、例えばキャパシタ絶縁層を形成する場合にも本発明を適用し得る。
本発明の熱処理装置の一例を示す構成図である。 半導体ウエハの表面に積層される薄膜の形成工程を示す工程図である。 絶縁層の形成工程のプロセス温度の変化を示す図である。 積層シリコン窒化膜を形成する積層工程の一例を示すフローである。 薄膜を含むシリコンウエハ表面の厚さ方向におけるボロン濃度のプロファイルを示す図である。 積層工程におけるサイクル数とＣＶＤシリコン窒化膜を形成する時のインキュベーションタイムとの関係を示すグラフである。 シリコン窒化膜を主体とするゲート絶縁膜の成膜プロセスの一例を示すフローである。
符号の説明
５０ ベース膜
５２ 積層シリコン窒化膜
５４ ＣＶＤ絶縁層
５６ ゲート絶縁層
５８ 電極膜
Ｗ 半導体ウエハ（被処理体）

Claims (9)

  1. 表面にＳｉＯ２ 膜、或いはＳｉＯＮ膜よりなるベース膜が形成されている複数枚の被処理体に成膜を施す方法において、
    前記複数枚の被処理体を、所定の間隔を隔てて多段に収容した処理容器内にジクロロシランよりなる原料ガスとアンモニアガスとを交互に複数回繰り返し供給して前記原料ガスの供給時のプロセス圧力を１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲内に設定すると共に、前記アンモニアガスの供給時のプロセス圧力を１０１３〜１３３３０Ｐａ（７．６〜１００Ｔｏｒｒ）の範囲内に設定し、４００〜５５０℃の範囲内のプロセス温度にて前記ベース膜上に薄いシリコン窒化膜を積層するように成膜する積層工程を有することを特徴とする成膜方法。
  2. 前記原料ガスの供給期間と前記アンモニアガスの供給期間との間には、不活性ガスによるパージ工程と全てのガスの供給を停止しつつ真空引きを行なう真空引き工程の内の少なくともいずれか一方の工程が行われることを特徴とする請求項１記載の成膜方法。
  3. 前記積層工程においては、前記アンモニアガスは活性化されて前記処理容器内へ供給されることを特徴とする請求項１または２記載の成膜方法。
  4. 前記積層工程の後に、ＣＶＤ処理が可能な６００〜７６０℃の範囲内のプロセス温度下にてＣＶＤによりシリコン窒化膜を形成するＣＶＤ成膜工程を行うようにしたことを特徴とする請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記積層工程と前記ＣＶＤ成膜工程とを同じ前記処理容器内で連続的に行なうことを特徴とする請求項４記載の成膜方法。
  6. 前記ＣＶＤ成膜工程においては、シリコン系ガスと活性化されたアンモニアガスとが用いられることを特徴とする請求項４または５記載の成膜方法。
  7. 前記積層工程で形成した積層シリコン窒化膜に対して膜質改善のためのアニール処理を施すようにしたことを特徴とする請求項１乃至３のいずれか一項に記載の成膜方法。
  8. 前記ＣＶＤ成膜工程で形成されたＣＶＤシリコン窒化膜に対して膜質改善のためのアニール処理を施すようにしたことを特徴とする請求項４乃至６のいずれか一項に記載の成膜方法。
  9. 更に不純物のドープされた電極膜を形成する電極膜形成工程が行われることを特徴とする請求項１乃至８のいずれか一項に記載の成膜方法。
JP2003324470A 2003-09-17 2003-09-17 成膜方法 Expired - Fee Related JP4259247B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003324470A JP4259247B2 (ja) 2003-09-17 2003-09-17 成膜方法
TW093125204A TW200520096A (en) 2003-09-17 2004-08-20 Film forming method and heat treatment equipment
US10/942,103 US20050136693A1 (en) 2003-09-17 2004-09-16 Thermal processing unit and thermal processing method
KR1020040074054A KR100860683B1 (ko) 2003-09-17 2004-09-16 성막 방법 및 열처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324470A JP4259247B2 (ja) 2003-09-17 2003-09-17 成膜方法

Publications (2)

Publication Number Publication Date
JP2005093677A JP2005093677A (ja) 2005-04-07
JP4259247B2 true JP4259247B2 (ja) 2009-04-30

Family

ID=34455221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324470A Expired - Fee Related JP4259247B2 (ja) 2003-09-17 2003-09-17 成膜方法

Country Status (4)

Country Link
US (1) US20050136693A1 (ja)
JP (1) JP4259247B2 (ja)
KR (1) KR100860683B1 (ja)
TW (1) TW200520096A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP4477981B2 (ja) * 2004-10-07 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
JP5155070B2 (ja) * 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5325759B2 (ja) * 2009-12-21 2013-10-23 ラムバス・インコーポレーテッド 半導体装置の製造方法
JP5646984B2 (ja) * 2010-12-24 2014-12-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR20140059107A (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
WO2014073892A1 (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘-함유 박막의 제조 방법
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
SG11201602301WA (en) 2013-09-27 2016-04-28 Antonio Sanchez Amine substituted trisilylamine and tridisilylamine compounds
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
KR102698026B1 (ko) * 2016-09-28 2024-08-21 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852817A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体装置及びその製造方法
US6383300B1 (en) * 1998-11-27 2002-05-07 Tokyo Electron Ltd. Heat treatment apparatus and cleaning method of the same
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
JP2002367990A (ja) * 2001-06-04 2002-12-20 Tokyo Electron Ltd 半導体装置の製造方法
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices

Also Published As

Publication number Publication date
KR100860683B1 (ko) 2008-09-26
US20050136693A1 (en) 2005-06-23
JP2005093677A (ja) 2005-04-07
KR20050028321A (ko) 2005-03-22
TWI348737B (ja) 2011-09-11
TW200520096A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP4259247B2 (ja) 成膜方法
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
US10304676B2 (en) Method and apparatus for forming nitride film
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP4285184B2 (ja) 成膜方法及び成膜装置
KR101276953B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2006066884A (ja) 成膜方法、成膜装置及び記憶媒体
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP3578155B2 (ja) 被処理体の酸化方法
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP2819073B2 (ja) ドープド薄膜の成膜方法
JP2019029576A (ja) シリコン膜の形成方法および形成装置
JP2002367990A (ja) 半導体装置の製造方法
KR20180035684A (ko) 하드 마스크 및 그 제조 방법
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置
JP5051180B2 (ja) 成膜方法
JPWO2020066800A1 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
JP2022120422A (ja) 成膜方法
KR20220036298A (ko) 기판 처리 방법
US20180090311A1 (en) Boron film, boron film forming method, hard mask, and hard mask manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4259247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150220

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees