JP2002367990A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002367990A
JP2002367990A JP2001168789A JP2001168789A JP2002367990A JP 2002367990 A JP2002367990 A JP 2002367990A JP 2001168789 A JP2001168789 A JP 2001168789A JP 2001168789 A JP2001168789 A JP 2001168789A JP 2002367990 A JP2002367990 A JP 2002367990A
Authority
JP
Japan
Prior art keywords
film
forming
silicon
silicon nitride
ald
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001168789A
Other languages
English (en)
Inventor
Arata Yokoyama
新 横山
Yasuri Nakajima
安理 中島
Yoshihide Tada
吉秀 多田
Motoshi Nakamura
源志 中村
Masayuki Imai
正幸 今井
Tsukasa Yonekawa
司 米川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001168789A priority Critical patent/JP2002367990A/ja
Priority to KR1020037015809A priority patent/KR100574148B1/ko
Priority to DE60230982T priority patent/DE60230982D1/de
Priority to US10/479,043 priority patent/US6933249B2/en
Priority to EP02730853A priority patent/EP1394844B1/en
Priority to PCT/JP2002/005386 priority patent/WO2002099868A1/ja
Publication of JP2002367990A publication Critical patent/JP2002367990A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Abstract

(57)【要約】 【課題】 シリコンの窒化膜あるいは酸窒化膜の膜の面
内の均一性を向上させ、かつ生産能率を向上させること
ができる半導体装置の製造方法を提供する。 【解決手段】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第１の膜を形成する工程と、
ＡＬＤ−ＣＶＤ法によりテトラクロロシラン単分子層１
層からなる第２の膜を形成する工程と、ＡＬＤ−ＣＶＤ
法により窒化処理または酸窒化処理して窒化ケイ素単分
子層１層からなる第３の膜を形成する工程とを有する。
第２の膜を形成する工程および第３の膜を形成する工程
を所定回数繰り返して所定の膜厚の窒化ケイ素膜を形成
する。製造装置１０は、棚段状のウエハポート１８に複
数のシリコン基板２０が配置され、プロセスガス供給管
２４から反応管１２の上方に向けてプロセスガスが供給
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、一層詳細には、シリコン窒化膜またはシリ
コン酸窒化膜の形成方法およびそのアニーリング方法に
関する。
【０００２】
【従来の技術】シリコンの熱酸化膜は、メモリ用のＭＯ
ＳＦＥＴのゲート絶縁膜やＤＲＡＭのキャパシタ絶縁膜
等に用いられる。近年の半導体デバイスの集積度の高度
化に伴い、ＭＯＳＦＥＴ等の占有面積を小さくする必要
があるが、そのためには一定の静電容量を保つためにシ
リコンの熱酸化膜の膜厚を薄くすることが求められ、ま
た、素子の微細化に伴うスケーリングの要請から、昨今
では、数十Å程度までの熱酸化膜の薄膜化が要求され
る。なお、熱酸化膜に代えて熱酸窒化膜を形成するとき
も同様である。
【０００３】このようなシリコンの熱酸化膜あるいは熱
酸窒化膜の薄膜化は、直接トンネル電流の増加を招き、
これにより、ゲートオフ時においてリーク電流を生じ、
半導体装置の回路が正常に動作せず、あるいは消費電力
が増加する等の問題を生じていた。
【０００４】このため、シリコンの熱酸化膜あるいは熱
酸窒化膜に代わる良好な絶縁膜として、例えば、構造が
緻密なシリコンの窒化膜あるいは酸窒化膜が検討されて
いる。
【０００５】このシリコンの窒化膜あるいは酸窒化膜
は、シリコンの熱酸化膜あるいは熱酸窒化膜を窒化ある
いは酸窒化することにより形成される。そして、窒化膜
あるいは酸窒化膜の相対的に大きな誘電率で静電容量を
かせぐことにより、一定の静電容量を保つシリコンの熱
酸化膜と同じ静電容量を有する窒化膜あるいは酸窒化膜
の膜厚（物理的膜厚）を大きくすることができ、これに
より、リーク電流の低減を図るものである。以下、本明
細書において、シリコンの窒化膜あるいは酸窒化膜の厚
みを等価の静電容量を与えるシリコンの熱酸化膜の厚み
に換算したものを電気的膜厚と呼ぶ。
【０００６】ところで、上記のようにして形成されたシ
リコンの窒化膜あるいは酸窒化膜は、膜厚や膜の面内の
均一性を精密に制御することは必ずしも容易ではない。
【０００７】このため、ＡＬＤ（Atomic Layer Depos
it）−ＣＶＤ法を用いて、シリコンの窒化物や酸窒化物
の単原子層あるいは単分子層を１層ずつ形成する操作を
繰り返し、複数の単原子層あるいは単分子層を堆積して
所定の厚みの膜を形成する方法が検討されている。
【０００８】
【発明が解決しようとする課題】しかしながら、現在検
討されているＡＬＤ−ＣＶＤ法を用いた方法は、一般的
に、単原子層あるいは単分子層を１層形成するのに例え
ば数十分程度の時間を要し、さらに、所定の膜厚に形成
するためには、この単分子層あるいは単分子層を形成す
る操作を数十回繰り返す必要があるため、生産能率が著
しく低いという問題がある。
【０００９】また、ＡＬＤ−ＣＶＤ法は、具体的には、
例えば、まず、シリコン基板上に一酸化二窒素ガス雰囲
気下熱処理することにより１２Å（オングストローム）
の膜厚のシリコン酸化膜を形成する。ついで、ＡＬＤ−
ＣＶＤ法によりプロセスガスとしてＴＣＳ（テトラクロ
ロシラン）を用いて４００℃程度の温度で処理してテト
ラクロロシランの単原子層を１層、吸着形成し、つい
で、ＡＬＤ−ＣＶＤ法によりプロセスガスとしてアンモ
ニアガスを用いて５５０℃程度の温度で処理して窒化ケ
イ素（シリコン窒化物）の単分子層を１層形成しする。
そして、窒化ケイ素層の所定の膜厚、例えば、１５〜２
０Åを得るために窒化ケイ素の単分子層単分子層の形成
操作を例えば２０回繰り返す。
【００１０】上記のＡＬＤ−ＣＶＤ法によれば、膜の面
内の均一性が大幅に改善されることが報告されている。
【００１１】本発明は、上記の課題に鑑みてなされたも
のであり、形成するシリコンの窒化膜あるいは酸窒化膜
の膜の面内の均一性を向上させるとともに、そのときの
生産能率を向上させることができる半導体装置の製造方
法を提供することを第１の目的とする。
【００１２】また、本発明は、形成するシリコンの窒化
膜あるいは酸窒化膜を絶縁膜とするＭＯＳキャパシタ等
として用いた場合に、リーク電流をより低減することが
できるとともに、フラットバンド電圧のシフトを緩和す
ることができるアニーリング方法を含む半導体装置の製
造方法を提供することを第２の目的とする。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、シリコン基板上に熱酸化法によりシリコ
ン酸化膜またはシリコン酸窒化膜からなる第１の膜を形
成する工程と、テトラクロロシランガスを用いてＡＬＤ
−ＣＶＤ法により所定の温度で処理して該第１の膜上に
テトラクロロシラン単分子層１層からなる第２の膜を形
成する工程と、該第２の膜を形成する工程と実質的に同
一の所定の温度でアンモニアガスを用いてＡＬＤ−ＣＶ
Ｄ法により窒化処理または酸窒化処理して該第２の膜上
に窒化ケイ素単分子層１層からなる第３の膜を形成する
工程とを有し、該第２の膜を形成する工程および該第３
の膜を形成する工程を所定回数繰り返して所定の膜厚の
窒化ケイ素膜を形成することを特徴とする。
【００１４】ここで、実質的に同一の温度とは、±２５
℃の範囲内の温度をいう。
【００１５】この場合、前記第２の膜を形成する工程お
よび該第３の膜を形成する工程において、所定の温度は
３７５〜６５０℃の範囲内であり、処理圧力は１０〜１
００ｋＰａであり、該第２の膜を形成する工程におい
て、流量１００〜３００ｓｃｃｍのテトラクロロシラン
ガスを用いて１〜２０ｍｉｎの時間処理し、該３の膜を
形成する工程において、流量１０００〜３０００ｓｃｃ
ｍのアンモニアガスを用いて１〜１０ｍｉｎの時間処理
し、該第２の膜を形成する工程および該第３の膜を形成
する工程を３〜２０回繰り返すと、より好適である。
【００１６】本発明の上記の構成により、膜の面内の均
一性を従来のＣＶＤ法によって形成された膜に比べて大
幅に向上させることができ、また、従来のＡＬＤ−ＣＶ
Ｄ法に比べてもさらに向上させることができる。また、
実質的に同一の温度で第２の膜を形成する工程および第
３の膜を形成する工程の処理を行うため、従来のＡＬＤ
−ＣＶＤ法において必要であった温度条件変更を行う時
間が不要となり、生産能率を大幅に向上させることがで
きる。
【００１７】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に熱酸化法によりシリコン酸化膜ま
たはシリコン酸窒化膜からなる第１の膜を形成する工程
と、テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ法
により所定の温度で処理して該第１の膜上にテトラクロ
ロシラン単分子層１層からなる第２の膜を形成する工程
と、該第２の膜を形成する工程と実質的に同一の所定の
温度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により
窒化処理または酸窒化処理して該第２の膜上に窒化ケイ
素単分子層１層からなる第３の膜を形成する工程と、Ｃ
ＶＤ法により窒化処理または酸窒化処理してシリコン窒
化膜からなる第４の膜を形成する工程とを有することを
特徴とする。
【００１８】これにより、第２の膜を形成する工程と第
３の膜を形成する工程とを所定回数繰り返すことなく、
第３の膜を1層形成した後ＣＶＤ法を用いて第４の膜を
形成するため、形成される膜の面内の均一性を維持しつ
つ、生産能率の大幅な改善を図ることができる。
【００１９】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に熱酸化法によりシリコン酸化膜ま
たはシリコン酸窒化膜からなる第１の膜を形成する工程
と、テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ法
により所定の温度で処理して該第１の膜上にテトラクロ
ロシラン単分子層１層からなる第２の膜を形成する工程
と、該第２の膜を形成する工程と実質的に同一の所定の
温度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により
窒化処理または酸窒化処理して該第２の膜上に窒化ケイ
素単分子層１層からなる第３の膜を形成する工程と、オ
ゾンガス雰囲気下でアニーリングする工程とを有し、該
第２の膜を形成する工程、該第３の膜を形成する工程お
よび該アニーリングする工程を所定回数繰り返して所定
の膜厚の窒化ケイ膜を形成することを特徴とする。
【００２０】これにより、オゾンのラジカル酸素によ
り、シリコン酸化膜またはシリコン酸窒化膜の正の固定
電荷が減少してフラットバンド電圧のシフトが緩和され
る。また、ラジカル酸素による窒化膜の改質効果により
リーク電流が減少する。
【００２１】また、本発明に係る半導体装置の製造方法
は、前記所定の膜厚の窒化ケイ素膜を形成した後に、さ
らに、オゾンガス雰囲気下でアニーリングする工程を有
することを特徴とする。
【００２２】これにより、上記と同様のアニーリング効
果を得ることができる。
【００２３】
【発明の実施の形態】本発明に係る半導体装置の製造方
法の好適な実施の形態（以下、本実施の形態例とい
う。）について、図を参照して、以下に説明する。
【００２４】まず、本実施の形態例に係る半導体装置の
製造装置について、図１を参照して説明する。
【００２５】図１に示す製造装置１０は、急速熱処理装
置（ＦＴＰＳ：Fast Thermal Processing Syste
m）の一種である。
【００２６】製造装置１０は、長手方向が垂直方向に向
けられた有天井の円筒状に形成された、例えば石英から
なる反応管１２を備える。反応管１２の下方には、筒状
に形成されたステンレス管からなるマニホールド１４
が、反応管１２の下端と気密になるように配置される。
マニホールド１４の下方には蓋体１６が上下動可能に配
置され、蓋体１６が上昇することによりマニホールド１
４の下方が閉塞されるように構成されている。
【００２７】上記反応管１２、マニホールド１４および
蓋体１６によって処理室が構成される。
【００２８】蓋体１６には石英からなる棚段状のウエハ
ポート１８が配置される。ウエハポート１８には垂直方
向に所定の間隔をおいてシリコン基板２０が複数枚収容
される。
【００２９】反応管１２を取り囲んで例えば抵抗発熱体
からなる昇温用ヒータ２２が設けられる。
【００３０】マニホールド１４の側面にプロセスガス供
給管２４が挿通される。プロセスガス供給管２４は、そ
の先端部分２４ａが上方を向くように屈曲されている。
このため、プロセスガス供給管２４から供給されたプロ
セスガスは、反応管１２の上方に噴出する。なお、参照
符号２６は排気管を示す。
【００３１】以上説明した製造装置１０は、プロセスガ
スが反応管の上方に到達するように構成されているた
め、高速かつ大流量で供給される。また、プロセスガス
が反応管の天井に到達するように構成され、また、反応
管に所定の空隙箇所を設ける等しているため、処理領域
に均一にプロセスガスが供給され、シリコン基板が均一
に処理される。
【００３２】上記の製造装置１０を用いた本実施の形態
の第１の例に係る半導体装置の製造方法について、以下
説明する。
【００３３】本実施の形態の第１の例に係る半導体装置
の製造方法は、シリコン基板上に熱酸化法によりシリコ
ン酸化膜またはシリコン酸窒化膜からなる第１の膜を形
成する工程と、テトラクロロシランガスを用いてＡＬＤ
−ＣＶＤ法により所定の温度で処理して第１の膜上にテ
トラクロロシラン単分子層１層からなる第２の膜を形成
する工程と、第２の膜を形成する工程と実質的に同一の
所定の温度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法
により窒化処理または酸窒化処理して第２の膜上に窒化
ケイ素単分子層１層からなる第３の膜を形成する工程と
を有し、第２の膜を形成する工程および第３の膜を形成
する工程を所定回数繰り返して所定の膜厚の窒化ケイ素
膜を形成する。
【００３４】本実施の形態の第１の例に係る半導体装置
の製造方法についてさらに詳細に説明する。
【００３５】まず、熱処理法により、例えば、一酸化二
窒素ガス雰囲気下、７００℃の温度で１５ｍｉｎ処理す
ることにより、シリコン基板上に１２Åの膜厚の熱酸窒
化膜（第１の膜）が形成される。
【００３６】つぎに、第２の膜を形成する工程におい
て、所定の温度として例えば５５０℃とし、例えば２１
ｋＰａの処理圧力下、テトラクロロシランガスを流量２
００ｓｃｃｍ程度供給し、１５ｍｉｎ程度の時間処理す
る。これにより、テトラクロロシラン単分子層が１層形
成される。
【００３７】つぎに、処理室内を真空引きし、あるいは
窒素ガスを用いて処理室に残存するテトラクロロシラン
ガスをパージする。このパージに要する時間およびパー
ジの際の温度変化微調整等に要する時間は、例えば、４
ｍｉｎ程度である。
【００３８】つぎに、第３の膜を形成する工程におい
て、所定の温度として第２の膜を形成する工程のときと
同じ例えば５５０℃とし、例えば２１ｋＰａの処理圧力
下、テトラクロロシランガスを流量２０００ｓｃｃｍ程
度供給し、５ｍｉｎ程度の時間処理する。これにより、
テトラクロロシラン単分子層が１層形成される。
【００３９】上記の第２の膜を形成する工程および第３
の膜を形成する工程を例えば１０回繰り返すことによ
り、各単分子層が堆積され、１０Åの膜厚の窒化ケイ素
膜（シリコン窒化膜）が形成される。
【００４０】上記本実施の形態の第１の例に係る製造方
法による、窒化ケイ素膜形成作業に要する時間は２４０
ｍｉｎ｛＝（１５＋５＋４）×１０｝である。
【００４１】製造装置１０の上部に配置したシリコン基
板において、形成される総膜厚は最大２．１１ｎｍ、最
小２．０５ｎｍ、平均２．０８ｎｍである。一方、これ
に対して製造装置１０の下部に配置したシリコン基板に
おいて、形成される総膜厚は最大２．３０ｎｍ、最小
２．２１ｎｍ、平均２．２６ｎｍである。したがって、
製造装置の上下いずれの場所に配置されたシリコン基板
についても、膜の面内の均一性が非常に高い。
【００４２】つぎに、本実施の形態の第２の例に係る半
導体装置の製造方法について、以下説明する。
【００４３】本実施の形態の第２の例に係る半導体装置
の製造方法は、上記本実施の形態の第１の例に係る半導
体装置の製造方法によって得られた窒化ケイ素膜をさら
にアニーリングするものである。
【００４４】すなわち、上記の第３の膜を形成する工程
に引き続き、さらに、オゾンガス雰囲気下でアニーリン
グする工程を有する。
【００４５】オゾンガスは、Ｏ３／Ｏ２＝１０／９０
（容積％比）程度の容積比のガスを用い、１８Ｐａ程度
の圧力下、８５０℃程度の温度で、６０ｓ程度の時間処
理する。
【００４６】上記の方法により形成されたシリコン窒化
膜をｎＭＯＳキャパシタの絶縁膜として用いたときの特
性評価結果を図２および図３に示す。
【００４７】図２は、ゲートのリーク電流評価結果を示
す。ここで、縦軸（Ｉｇ）はフラットバンド電圧から−
０．６Ｖアキュムレーションさせたときのリーク電流を
示し、横軸（Ｔｅｑ）は電気的膜厚を示す。
【００４８】図中ＰＯＡ―Ｃが本実施の形態例の場合を
示す。なお、図中、Ｒｅｆ．Ｐｕｒｅ ＳｉＯ２はシリ
コン酸化膜の場合を示し、Ｎｏｎｅ−ＰＯＡは上記シリ
コン窒化膜形成処理のみ行い、いずれのアニーニング処
理も行わなかった場合を示し、ＰＯＡ−Ａは酸素ガス雰
囲気下１０００℃の温度でアニーリングした場合を示
し、ＰＯＡ−Ｂは一酸化二窒素ガス雰囲気下８５０℃の
温度でアニーリングした場合を示す。
【００４９】図２から明らかなように、酸素ガスや一酸
化二窒素ガスを用いた従来のアニーリング処理を行った
ものは、アニーニング処理を行わなかった場合に比べて
リーク電流低減効果は見られないが、本実施の形態例の
場合、シリコン窒化膜形成処理によるリーク電流低減効
果（対シリコン酸化膜）に加えて、さらに一層のリーク
電流低減効果が得られる。
【００５０】図３は、フラットバンド電圧の評価結果を
示す。ここで、縦軸（Ｖｆｂ）はフラットバンド電圧を
示し、横軸（Ｔｅｑ）は電気的膜厚を示す。図中ＰＯＡ
−Ａ等の各符号は、上記図２と同じものを示す。
【００５１】図３から明らかなように、シリコン窒化膜
形成処理のみを行いアニーニング処理を行わなかった場
合、シリコン酸化膜の場合に比べてフラットバンド電圧
の絶対値が大きく増加する現象を示すが、これに対して
酸素ガスや一酸化二窒素ガスを用いた従来のアニーリン
グ処理を行ったものおよび本実施の形態例の場合、フラ
ットバンド電圧の絶対値の増加が大きく抑制されてい
る。
【００５２】以上説明したように、本実施の形態の第２
の例に係る半導体装置の製造方法およびその装置によれ
ば、リーク電流をより低減することができるとともに、
フラットバンド電圧のシフトが緩和される。
【００５３】なお、本実施の形態の第１の例に係る半導
体装置の製造方法は、上記のとおり、テトラクロロシラ
ンガスを用いてＡＬＤ−ＣＶＤ法により所定の温度で処
理して第１の膜上にテトラクロロシラン単分子層１層か
らなる第２の膜を形成する工程と、第２の膜を形成する
工程と実質的に同一の所定の温度でアンモニアガスを用
いてＡＬＤ−ＣＶＤ法により窒化処理または酸窒化処理
して第２の膜上に窒化ケイ素単分子層１層からなる第３
の膜を形成する工程とを有し、第２の膜を形成する工程
および第３の膜を形成する工程を所定回数繰り返して所
定の膜厚の窒化ケイ素膜を形成するものであるが、本発
明の製造方法は、これに代えて以下の方法を用いてもよ
い。
【００５４】すなわち、テトラクロロシランガスを用い
てＡＬＤ−ＣＶＤ法により所定の温度で処理して第１の
膜上にテトラクロロシラン単分子層１層からなる第２の
膜を形成した後、第２の膜を形成する工程と実質的に同
一の所定の温度でアンモニアガスを用いてＡＬＤ−ＣＶ
Ｄ法により窒化処理または酸窒化処理して第２の膜上に
窒化ケイ素単分子層１層からなる第３の膜を形成し、さ
らに、ＣＶＤ法により窒化処理または酸窒化処理してシ
リコン窒化膜からなる第４の膜を形成する。
【００５５】また、本実施の形態例に係る半導体装置の
製造方法において使用する製造装置としては、上記のよ
うにシリコン基板を多数枚処理可能な縦型の急速熱処理
装置を用いたが、これに限らず枚葉形の装置を用いても
よい。
【００５６】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、シリコン基板上に熱酸化法によりシリコン酸化膜
またはシリコン酸窒化膜からなる第１の膜を形成する工
程と、テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ
法により所定の温度で処理して第１の膜上にテトラクロ
ロシラン単分子層１層からなる第２の膜を形成する工程
と、第２の膜を形成する工程と実質的に同一の所定の温
度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により窒
化処理または酸窒化処理して第２の膜上に窒化ケイ素単
分子層１層からなる第３の膜を形成する工程とを有し、
第２の膜を形成する工程および第３の膜を形成する工程
を所定回数繰り返して所定の膜厚の窒化ケイ素膜を形成
するため、膜の面内の均一性を従来のＣＶＤ法によって
形成された膜に比べて大幅に向上させることができ、ま
た、従来のＡＬＤ−ＣＶＤ法に比べてもさらに向上させ
ることができる。また、実質的に同一の温度で第２の膜
を形成する工程および第３の膜を形成する工程の処理を
行うため、従来のＡＬＤ−ＣＶＤ法において必要であっ
た温度条件変更を行う時間が不要となり、生産能率を大
幅に向上させることができる。
【００５７】また、本発明に係る半導体装置の製造方法
によれば、第２の膜を形成する工程と実質的に同一の所
定の温度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法に
より窒化処理または酸窒化処理して該第２の膜上に窒化
ケイ素単分子層１層からなる第３の膜を形成する工程
と、ＣＶＤ法により窒化処理または酸窒化処理してシリ
コン窒化膜からなる第４の膜を形成する工程とを有する
ため、形成される膜の面内の均一性を維持しつつ、生産
能率の大幅な改善を図ることができる。
【００５８】また、本発明に係る半導体装置の製造方法
によれば、第２の膜を形成する工程と実質的に同一の所
定の温度でアンモニアガスを用いてＡＬＤ−ＣＶＤ法に
より窒化処理または酸窒化処理して第２の膜上に窒化ケ
イ素単分子層１層からなる第３の膜を形成する工程と、
オゾンガス雰囲気下でアニーリングする工程とを有し、
第２の膜を形成する工程、第３の膜を形成する工程およ
びアニーリングする工程を所定回数繰り返して所定の膜
厚の窒化ケイ膜を形成するため、オゾンのラジカル酸素
により、シリコン酸化膜またはシリコン酸窒化膜の正の
固定電荷が減少してフラットバンド電圧のシフトが緩和
される。また、ラジカル酸素による窒化膜の改質効果に
よりリーク電流が減少する。
【００５９】また、本発明に係る半導体装置の製造方法
によれば、所定の膜厚の窒化ケイ素膜を形成した後に、
さらに、オゾンガス雰囲気下でアニーリングする工程を
有するため、上記と同様のアニーリング効果を得ること
ができる。
【図面の簡単な説明】
【図１】本実施の形態例に係る半導体装置の製造装置の
模式図である。
【図２】本実施の形態例に係る半導体装置の製造装置お
よび製造法により形成したシリコン窒化膜をｎＭＯＳキ
ャパシタの絶縁膜として用いたときの特性評価結果を説
明するためのグラフ図であり、リーク電流の評価結果を
示す。
【図３】本実施の形態例に係る半導体装置の製造装置お
よび製造法により形成したシリコン窒化膜をｎＭＯＳキ
ャパシタの絶縁膜として用いたときの特性評価結果を説
明するためのグラフ図であり、フラットバンド電圧の評
価結果を示す。
【符号の説明】
１０ 製造装置 １２ 反応管 １４ マニホールド １６ 蓋体 １８ ウエハポート ２０ シリコン基板 ２２ 昇温用ヒータ ２４ プロセスガス供給管 ２６ 排気管
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 (72)発明者 中島 安理 広島県東広島市鏡山１−４−２ (72)発明者 多田 吉秀 東京都港区赤坂五丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内 (72)発明者 中村 源志 東京都港区赤坂五丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内 (72)発明者 今井 正幸 東京都港区赤坂五丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内 (72)発明者 米川 司 東京都港区赤坂五丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内 Ｆターム(参考） 4K030 AA03 AA06 AA13 BA35 BA40 BB12 CA04 CA12 DA02 DA09 JA05 JA09 JA10 5F058 BA20 BD02 BD04 BD10 BD15 BF02 BF62 BG01 BG02 BG03 BG04 BH03 5F083 AD14 AD15 AD21 GA27 JA05 JA19 PR15 PR21 PR33 5F140 AA06 AA24 AA39 AA40 BA01 BD01 BD05 BD07 BD09 BD10 BE07 BE08 BE10 BE17

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に熱酸化法によりシリコ
    ン酸化膜またはシリコン酸窒化膜からなる第１の膜を形
    成する工程と、 テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ法によ
    り所定の温度で処理して該第１の膜上にテトラクロロシ
    ラン単分子層１層からなる第２の膜を形成する工程と、 該第２の膜を形成する工程と実質的に同一の所定の温度
    でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により窒化
    処理または酸窒化処理して該第２の膜上に窒化ケイ素単
    分子層１層からなる第３の膜を形成する工程とを有し、 該第２の膜を形成する工程および該第３の膜を形成する
    工程を所定回数繰り返して所定の膜厚の窒化ケイ素膜を
    形成することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第２の膜を形成する工程および該第
    ３の膜を形成する工程において、所定の温度は３７５〜
    ６５０℃の範囲内であり、処理圧力は１０〜１００ｋＰ
    ａであり、 該第２の膜を形成する工程において、流量１００〜３０
    ０ｓｃｃｍのテトラクロロシランガスを用いて１〜２０
    ｍｉｎの時間処理し、 該３の膜を形成する工程において、流量１０００〜３０
    ００ｓｃｃｍのアンモニアガスを用いて１〜１０ｍｉｎ
    の時間処理し、 該第２の膜を形成する工程および該第３の膜を形成する
    工程を３〜２０回繰り返すことを特徴とする請求項１記
    載の半導体装置の製造方法。
  3. 【請求項３】 シリコン基板上に熱酸化法によりシリコ
    ン酸化膜またはシリコン酸窒化膜からなる第１の膜を形
    成する工程と、 テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ法によ
    り所定の温度で処理して該第１の膜上にテトラクロロシ
    ラン単分子層１層からなる第２の膜を形成する工程と、 該第２の膜を形成する工程と実質的に同一の所定の温度
    でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により窒化
    処理または酸窒化処理して該第２の膜上に窒化ケイ素単
    分子層１層からなる第３の膜を形成する工程と、 ＣＶＤ法により窒化処理または酸窒化処理してシリコン
    窒化膜からなる第４の膜を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 シリコン基板上に熱酸化法によりシリコ
    ン酸化膜またはシリコン酸窒化膜からなる第１の膜を形
    成する工程と、 テトラクロロシランガスを用いてＡＬＤ−ＣＶＤ法によ
    り所定の温度で処理して該第１の膜上にテトラクロロシ
    ラン単分子層１層からなる第２の膜を形成する工程と、 該第２の膜を形成する工程と実質的に同一の所定の温度
    でアンモニアガスを用いてＡＬＤ−ＣＶＤ法により窒化
    処理または酸窒化処理して該第２の膜上に窒化ケイ素単
    分子層１層からなる第３の膜を形成する工程と、 オゾンガス雰囲気下でアニーリングする工程とを有し、 該第２の膜を形成する工程、該第３の膜を形成する工程
    および該アニーリングする工程を所定回数繰り返して所
    定の膜厚の窒化ケイ膜を形成することを特徴とする半導
    体装置の製造方法。
  5. 【請求項５】 前記所定の膜厚の窒化ケイ素膜を形成し
    た後に、さらに、オゾンガス雰囲気下でアニーリングす
    る工程を有することを特徴とする請求項１記載の半導体
    装置の製造方法。
JP2001168789A 2001-06-04 2001-06-04 半導体装置の製造方法 Pending JP2002367990A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001168789A JP2002367990A (ja) 2001-06-04 2001-06-04 半導体装置の製造方法
KR1020037015809A KR100574148B1 (ko) 2001-06-04 2002-05-31 반도체 장치의 제조 방법
DE60230982T DE60230982D1 (de) 2001-06-04 2002-05-31 Verfahren zur herstellung eines halbleiterbauelements
US10/479,043 US6933249B2 (en) 2001-06-04 2002-05-31 Method of fabricating semiconductor device
EP02730853A EP1394844B1 (en) 2001-06-04 2002-05-31 Method of fabricating semiconductor device
PCT/JP2002/005386 WO2002099868A1 (fr) 2001-06-04 2002-05-31 Procede de production d'un dispositif a semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001168789A JP2002367990A (ja) 2001-06-04 2001-06-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002367990A true JP2002367990A (ja) 2002-12-20

Family

ID=19010962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001168789A Pending JP2002367990A (ja) 2001-06-04 2001-06-04 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6933249B2 (ja)
EP (1) EP1394844B1 (ja)
JP (1) JP2002367990A (ja)
KR (1) KR100574148B1 (ja)
DE (1) DE60230982D1 (ja)
WO (1) WO2002099868A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
WO2014073892A1 (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘-함유 박막의 제조 방법
WO2016009835A1 (ja) * 2014-07-15 2016-01-21 ソニー株式会社 半導体装置および電子機器
US10290493B2 (en) 2012-11-07 2019-05-14 Up Chemical Co., Ltd. Method for manufacturing silicon-containing thin film
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250375B2 (en) * 2001-08-02 2007-07-31 Tokyo Electron Limited Substrate processing method and material for electronic device
JP4140767B2 (ja) * 2003-03-24 2008-08-27 株式会社堀場製作所 半導体装置における絶縁膜の形成方法
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
JP4477981B2 (ja) * 2004-10-07 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI57975C (fi) * 1979-02-28 1980-11-10 Lohja Ab Oy Foerfarande och anordning vid uppbyggande av tunna foereningshinnor
US5107308A (en) * 1986-07-04 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Field-effect transistor
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
USRE36328E (en) * 1988-03-31 1999-10-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus including temperature control mechanism
JP3348262B2 (ja) * 1994-10-05 2002-11-20 富士通株式会社 半導体装置の製造方法
JPH0950996A (ja) * 1995-08-07 1997-02-18 Ulvac Japan Ltd 窒化シリコン膜の形成方法およびその窒化シリコン膜
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
US5985771A (en) * 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6162687A (en) * 1998-08-19 2000-12-19 Advanced Micro Devices, Inc. Method of manufacturing semiconductor device having oxide-nitride gate insulating layer
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6576062B2 (en) * 2000-01-06 2003-06-10 Tokyo Electron Limited Film forming apparatus and film forming method
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
WO2014073892A1 (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘-함유 박막의 제조 방법
US10290493B2 (en) 2012-11-07 2019-05-14 Up Chemical Co., Ltd. Method for manufacturing silicon-containing thin film
WO2016009835A1 (ja) * 2014-07-15 2016-01-21 ソニー株式会社 半導体装置および電子機器
US10340298B2 (en) 2014-07-15 2019-07-02 Sony Semiconductor Solutions Corporation Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method

Also Published As

Publication number Publication date
DE60230982D1 (de) 2009-03-12
US6933249B2 (en) 2005-08-23
EP1394844B1 (en) 2009-01-21
EP1394844A4 (en) 2006-11-15
KR20040007641A (ko) 2004-01-24
US20040152339A1 (en) 2004-08-05
WO2002099868A1 (fr) 2002-12-12
KR100574148B1 (ko) 2006-04-25
EP1394844A1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7708969B2 (en) Method of forming metal oxide
US8367557B2 (en) Method of forming an insulation film having low impurity concentrations
JP4820864B2 (ja) プラズマ原子層成長方法及び装置
US7476627B2 (en) Surface preparation prior to deposition
US20140038429A1 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP2011129879A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009170439A (ja) ゲート絶縁膜の形成方法
JP2002367990A (ja) 半導体装置の製造方法
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR20050004077A (ko) 실리콘 산화막의 형성 방법 및 장치
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4083000B2 (ja) 絶縁膜の形成方法
JP4562751B2 (ja) 絶縁膜の形成方法
JP4454883B2 (ja) 半導体装置の製造方法
KR100964270B1 (ko) 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
JP2022094904A (ja) 薄膜形成方法及び装置
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100451507B1 (ko) 반도체 소자의 제조방법
KR20060074991A (ko) 캐패시터 제조 방법
KR20040020660A (ko) 반도체 소자의 제조 방법