KR100860683B1 - 성막 방법 및 열처리 장치 - Google Patents

성막 방법 및 열처리 장치 Download PDF

Info

Publication number
KR100860683B1
KR100860683B1 KR1020040074054A KR20040074054A KR100860683B1 KR 100860683 B1 KR100860683 B1 KR 100860683B1 KR 1020040074054 A KR1020040074054 A KR 1020040074054A KR 20040074054 A KR20040074054 A KR 20040074054A KR 100860683 B1 KR100860683 B1 KR 100860683B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
silicon nitride
supply
Prior art date
Application number
KR1020040074054A
Other languages
English (en)
Other versions
KR20050028321A (ko
Inventor
하세베가즈히데
다까하시유따까
우메자와고오따
다까기사또시
오까다미쯔히로
지바다까시
오가와쥰
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20050028321A publication Critical patent/KR20050028321A/ko
Application granted granted Critical
Publication of KR100860683B1 publication Critical patent/KR100860683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 과제는 불순물의 관통을 방지하는 것이 가능한 절연층을 형성할 수 있는 성막 방법을 제공하는 것이다.
표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체(W)에 성막을 실시하는 방법에 있어서, 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막한다. 이에 의해, 적층 실리콘 질화막의 막질이 개선되어 불순물의 관통을 대폭으로 억제한다.
Figure R1020040074054
베이스막, 적층 실리콘 질화막, CVD 절연층, 반도체 웨이퍼

Description

성막 방법 및 열처리 장치{FILM FORMING METHOD AND HEAT TREATING DEVICE}
도1은 본 발명의 열처리 장치의 일례를 나타내는 구성도.
도2는 반도체 웨이퍼의 표면에 적층되는 박막의 형성 공정을 도시하는 공정도.
도3은 절연층의 형성 공정의 프로세스 온도의 변화를 나타내는 도면.
도4는 적층 실리콘 질화막을 형성하는 적층 공정의 일례를 나타내는 흐름도.
도5는 박막을 포함하는 실리콘 웨이퍼 표면의 두께 방향에 있어서의 붕소 농도의 프로파일을 도시하는 도면.
도6은 적층 공정에 있어서의 사이클 수와 CVD 실리콘 질화막을 형성할 때의 인큐베이션 타임과의 관계를 나타내는 그래프.
도7은 실리콘 질화막을 주체로 하는 게이트 절연막의 성막 프로세스의 일례를 나타내는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
50 : 베이스막
52 : 적층 실리콘 질화막
54 : CVD 절연층
56 : 게이트 절연층
58 : 전극막
W : 반도체 웨이퍼(피처리체)
본 발명은, 반도체 웨이퍼 등의 피처리체에 대해 비교적 저온에서 소정의 성막 처리를 실시하기 위한 성막 방법 및 열처리 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대해 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종 열처리가 행해진다. 이들 열처리를 종형의, 소위 배치식 열처리 장치에서 행하는 경우에는, 우선 반도체 웨이퍼를 복수매, 예를 들어 25매 정도 수용할 수 있는 카세트로부터 반도체 웨이퍼를 종형의 웨이퍼 보트로 이동 적재하고 이것에 다단으로 지지시킨다. 이 웨이퍼 보트는, 예를 들어 웨이퍼 사이즈에도 따르지만, 25 내지 150매 정도의 웨이퍼를 적재할 수 있다. 이 웨이퍼 보트는 배기 가능한 처리 용기 내에 그 하방으로부터 반입(로드)된 후, 처리 용기 내가 기밀하게 유지된다. 그리고, 처리 가스의 유량, 프로세스 압력, 프로세스 온도 등의 각종 프로세스 조건을 제어하면서 소정의 열처리가 실시된다.
그런데, 반도체 집적 회로의 고집적화, 고미세화 및 박막화의 다른 요청이 이루어져 있는 현재의 상황 하에 있어서, 예를 들어 트랜지스터 소자로 이용되는 게이트 절연막이나 커패시터로 이용되는 커패시터 절연막 등의 각종 절연막에 관해 서도 그 박막화와 막질 특성의 향상이 더욱 기대되고 있다. 종래, 절연막으로서는 주로 실리콘 산화막이 이용되고 있었지만, 상기한 요청에 따르기 위해 누설 전류가 매우 적어, 유전율이 높은 실리콘 질화막이 최근에 있어서는 특히 주목받고 있다.
이와 같은 실리콘 질화막을 이용한 성막 방법의 일례는, 예를 들어 특허 문헌 1등에 개시되어 있고, 여기서 실리콘 질화막의 종래의 성막 방법의 일례를 설명한다. 도7은 실리콘 질화막을 주체로 하는 게이트 절연막의 성막 프로세스의 일례를 나타내는 흐름도이다. 우선, 실리콘 웨이퍼 등의 기판의 표면을 산소 등의 분위기 하에서 드라이 산화하여 베이스막을 형성한다. 이 때의 프로세스 온도는, 예를 들어 700 ℃, 막 두께는 0.8 ㎚ 정도이다. 또한 이 프로세스 시간은, 예를 들어 4 내지 6분 정도이다.
다음에 이 기판을, 예를 들어 900 ℃ 정도의 고온의 프로세스 온도로 유지하고, 암모니아 가스의 분위기 하에서 표면을 질화 처리함으로써 표면을 개질한다. 이 프로세스 시간은, 예를 들어 5 내지 15분 정도이다. 이와 같이, 암모니아 가스의 분위기 하에서 베이스층의 표면을 고온에서 질화 처리하여 개질하는 이유는 직후에 계속되는 실리콘 질화막의 성막 처리에 있어서 표면에 실리콘 질화막이 퇴적되지 않는 시간, 즉 인큐베이션 타임(퇴적 지연 시간)을 가능한 한 억제하기 위해서이다.
다음에, 원료 가스를 이용하여 CVD(화학 기상 증착; Chemical Vapor Deposition)에 의해 실리콘 질화막을 형성한다. 이 때, 원료 가스로서는 디클로로실란(이하, 단순히 DCS라고도 칭함)을 이용하고, 그 밖에 환원 가스, 혹은 질화 가 스로서 암모니아 가스도 이용한다. 이 때의 프로세스 온도는, 예를 들어 600 내지 60 ℃ 정도의 범위 내이다. 이 때의 실리콘 질화막의 퇴적은 인큐베이션 타임이 대략 제로의 상태에서 행해져 높은 처리량으로 처리를 행할 수 있다. 그 후에는, 다음과 같이 형성된 절연층 상에 불순물로서, 예를 들어 붕소(B) 등이 도핑된 폴리실리콘층을 전극막으로서 형성하게 된다.
[특허 문헌 1]
일본 특허 공개 2002-367990호 공보
그런데, 상기한 바와 같은 절연막의 성막 방법에서는 인큐베이션 타임을 매우 작게 억제할 수 있지만, 전극층에 도핑한 불순물인 붕소가 이 절연층을 관통하여 하방향의 기판측으로 확산되어 버리는 등의 문제가 있었다.
또한 상기와 같이 표면 질화 처리를 행한 경우에는 실리콘 웨이퍼와 절연층의 경계면도 질화되는 경우가 있고, 이 경우에는 플랫 밴드 전압(flat band voltage)이 시프트되거나, 혹은 캐리어의 이동도(모빌리티)가 저하되는 등의 문제도 있었다.
본 발명은 이상과 같은 문제점에 주목하여 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은 불순물의 관통을 방지하는 것이 가능한 절연층을 형성할 수 있는 성막 방법 및 열처리 장치를 제공하는 데 있다.
청구항 1에 관한 발명은 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서, 상기 복수매의 피처리체를 소정의 간격을 사이에 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖는 것을 특징으로 하는 성막 방법이다.
이와 같이, 디클로로실란, 헥사클로로디실란, 테트라클로로실란 중 어느 하나로 이루어지는 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 흐르게 함으로써 얇은 실리콘 질화막을 적층 형성하고, 이에 의해 이 적층 실리콘 질화막의 막질이 개선되어 불순물의 관통을 대폭으로 억제할 수 있는 동시에, 플랫 밴드 전압의 시프트의 발생이나 이동도의 열화도 방지하는 것이 가능해진다.
이 경우, 예를 들어 청구항 2에 규정한 바와 같이 상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정을 행할 수 있다.
또한, 예를 들어 청구항 3에 규정한 바와 같이 상기 적층 공정에 있어서는, 상기 암모니아 가스는 활성화되어 상기 처리 용기 내로 공급된다.
또한 예를 들어 청구항 4에 규정한 바와 같이 상기 적층 공정에 있어서의 프 로세스 온도는 400 내지 550 ℃의 범위 내이다.
또한 예를 들어 청구항 5에 규정한 바와 같이 상기 선택된 원료 가스가 디클로로실란인 경우에는 상기 디클로로실란 공급시의 프로세스 압력은 13.3 내지 1333 ㎩(0.1 내지 10 Torr)의 범위 내이고, 암모니아 가스 공급시의 프로세스 압력은 1013 내지 13330 ㎩(7.6 내지 100 Torr)의 범위 내이다.
또한 예를 들어 청구항 6에 규정한 바와 같이 상기 적층 공정 후에 CVD 처리가 가능한 높은 프로세스 온도 하에서 CVD에 의해 실리콘 질화막을 형성한다. CVD 성막 공정을 행하도록 하였다.
또한 예를 들어 청구항 7에 규정한 바와 같이 상기 CVD 성막 공정에 있어서는 실리콘계 가스와 활성화된 암모니아 가스가 이용된다.
또한 예를 들어 청구항 8에 규정한 바와 같이 상기 적층 공정에서 형성한 적층 실리콘 질화막에 대해 막질 개선을 위한 어닐링 처리를 실시하도록 하였다.
또한 예를 들어 청구항 9에 규정한 바와 같이 상기 CVD 성막 공정에 형성된 CVD 실리콘 질화막에 대해 막질 개선을 위한 어닐링 처리를 실시하도록 하였다.
또한 예를 들어 청구항 10에 규정한 바와 같이 불순물이 도핑된 전극막을 형성하는 전극막 형성 공정이 행해진다.
청구항 11에 관한 발명은 피처리체의 표면에 박막을 퇴적시키는 열처리 장치에 있어서, 진공화 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에서 상기 피처리체를 보유 지지하는 피처리체 보유 지지 수단과, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내로 각종 가스를 공급하는 가스 도입 수단과, 상기 각종 가스의 공급을 제어하는 가스 공급 제어 수단을 구비하고, 상기 가스 도입 수단은 베이스막을 형성하기 위해 필요한 가스와, 적층 실리콘 질화막을 형성하기 위해 필요한 가스와, CVD에 의해 실리콘 질화막을 형성하기 위해 필요한 가스와, 전극막을 형성하기 위해 필요한 가스를 각각 공급하기 위한 가스 노즐을 갖고 있는 것을 특징으로 하는 열처리 장치이다.
이하에, 본 발명에 관한 성막 방법 및 열처리 장치의 일실시예를 첨부 도면을 기초로 하여 상세하게 서술한다.
도1은 본 발명의 열처리 장치의 일례를 나타내는 구성도이다. 우선 이 열처리 장치에 대해 설명한다. 도시한 바와 같이, 이 열처리 장치(2)는 하단부가 개방된 원통 부재형으로 이루어진 처리 용기(4)를 갖고 있다. 이 처리 용기(4)는, 예를 들어 내열성이 높은 석영을 이용할 수 있다.
이 처리 용기(4)의 천정부에는 개구된 배기구(6)가 설치되는 동시에, 이 배기구(6)에, 예를 들어 직각으로 횡방향으로 굴곡된 배기 노즐(8)이 연속 설치되어 있다. 그리고, 이 배기 노즐(8)에는 도중에 압력 제어 밸브(10)나 진공 펌프(12) 등이 개재 설치된 배기계(14)가 접속되어 있고, 상기 처리 용기(4) 내의 분위기를 배기할 수 있도록 되어 있다. 또한, 처리 형태에 따라서 처리 용기(4) 내는 진공 분위기나 대략 상압의 분위기로 할 수 있다.
상기 처리 용기(4)의 하단부는, 예를 들어 스테인레스 스틸제의 통부재형의 매니폴드(16)에 의해 지지되어 있고, 이 매니폴드(16)의 하방보다 다수매의 피처리체로서의 반도체 웨이퍼(W)를 다단으로 적재한 피처리체 보유 지지 수단으로서의 석영제의 웨이퍼 보트(18)가 승강 가능하고 삽입 탈착 가능하게 이루어져 있다. 상기 처리 용기(4)의 하단부와 상기 매니폴드(16)의 상단부 사이에는 O링 등의 밀봉 부재(20)가 개재되어 이 부분의 기밀성을 유지하고 있다. 본 실시예의 경우에 있어서, 이 웨이퍼 보트(18)에는, 예를 들어 50매 정도의 직경이 300 ㎜의 웨이퍼(W)를 대략 등일 피치로 다단으로 지지할 수 있도록 되어 있다.
이 웨이퍼 보트(18)는 석영제의 보온 통(22)을 거쳐서 테이블(24) 상에 적재되어 있고, 이 테이블(24)은 매니폴드(16)의 하단부 개구부를 개폐하는 덮개부(26)를 관통하는 회전축(28) 상에 지지된다. 그리고, 이 회전축(28)의 관통부에는, 예를 들어 자성 유체 밀봉(30)이 개재 설치되어 이 회전축(28)을 기밀하게 밀봉하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(26)의 주변부와 매니폴드(16)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(32)가 개재 설치되어 있어 처리 용기(4) 내의 밀봉성을 보유 지지하고 있다.
상기한 회전축(28)은, 예를 들어 보트 엘리베이터 등의 승강 기구(34)에 지지된 아암(36)의 선단부에 부착되어 있고, 웨이퍼 보트(18) 및 덮개부(26) 등을 일체적으로 승강할 수 있도록 이루어져 있다. 또한, 상기 테이블(24)을 상기 덮개부(26)측으로 고정하여 설치하고, 웨이퍼 포트(18)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
상기 처리 용기(4)의 측부에는 이것을 둘러싸도록 하고 있던, 예를 들어 일본 특허 공개 2003-209063호 공보에 기재된 카본 와이어제의 히터로 이루어지는 가열 수단(38)이 마련되어 있고, 이 내측에 위치하는 상기 반도체 웨이퍼(W)를 가열 할 수 있도록 되어 있다. 이 카본 와이어 히터는 청정한 프로세스를 실현할 수 있고, 또한 승강온 특성이 우수해 본 발명과 같은 복수 연속 처리 공정에 적합하다. 또한 이 가열 수단(38)의 외주에는 단열재(40)가 설치되어 있고, 이 열적 안정성을 확보하도록 되어 있다. 그리고, 상기 매니폴드(16)에는 각종 가스를 이 처리 용기(4) 내로 도입하여 공급하기 위한 가스 도입 수단(42)이 마련되어 있다. 구체적으로는, 가스 도입 수단(42)으로서 이 매니폴드(16)의 측벽을 관통시키고, 도시예에서는 6개의 가스 노즐(44A, 44B, 44C, 44D, 44E, 44F)이 설치되어 있다. 여기서는 일례로서, 가스 노즐(44A)로부터는 질소(N2) 가스가, 가스 노즐(44B)로부터는 산소(O2) 가스가, 가스 노즐(44C)로부터는 원료 가스로서, 예를 들어 DCS 가스가, 가스 노즐(44D)로부터는 암모니아(NH3) 가스가, 가스 노즐(44E)로부터는 실란 가스(SiH4)가, 가스 노즐(44F)로부터는 도핑 가스로서 B2H6 가스가 각각 필요에 따라서, 또한 유량 제어 가능하게 공급할 수 있도록 되어 있다. 구체적으로는, 상기 각 가스 노즐(44A 내지 44F)에는 질량 유량 제어기나 개폐 밸브를 포함한 가스 제어 유닛(46A 내지 46F)이 각각 접속되어 있고, 예를 들어 마이크로 컴퓨터 등으로 이루어지는 가스 공급 제어 수단(48)으로부터 지령을 발급으로써 각 가스의 공급의 개시와 정지 및 가스 유량을 각각 개별로 제어할 수 있도록 되어 있다.
다음에, 이상과 같이 구성된 열처리 장치(2)를 이용하여 행해지는 열처리 방법에 대해 설명한다.
우선, 예를 들어 실리콘 웨이퍼로 이루어지는 반도체 웨이퍼(W)가 언로드 상 태이고 열처리 장치가 대기 상태일 때에는, 처리 용기(4)는 프로세스 온도보다 낮은 온도로 유지되어 있고, 상온의 다수매, 예를 들어 50매의 웨이퍼(W)가 적재된 상태의 웨이퍼 보트(18)를 처리 용기(4) 내에 그 하방보다 상승시켜 로드하고, 덮개부(26)로 매니폴드(16)의 하단부 개구부를 폐쇄함으로써 처리 용기(4) 내를 밀폐한다.
그리고, 처리 용기(4) 내를 진공화하여 소정의 프로세스 압력으로 유지하는 동시에, 가열 수단(38)에의 공급 전력을 증대시킴으로써 웨이퍼 온도를 상승시켜 열처리용 프로세스 온도까지 승온하여 안정시키고, 그 후, 각 처리 공정을 행할 때마다 필요해지는 소정의 처리 가스를 유량 제어하면서 가스 도입 수단(42)의 가스 노즐(44A 내지 44F)로부터 처리 용기(4) 내로 공급한다.
이 처리 가스는 처리 용기(4) 내를 상승하면서 회전하고 있는 웨이퍼 보트(18)에 수용되어 있는 웨이퍼(W)와 접촉하여 웨이퍼 표면에 대해 열처리가 실시되게 된다. 그리고, 이 처리 가스, 혹은 반응에 의해 생성된 가스는 처리 용기(4)의 천정부의 배기구(6)로부터 시스템 밖으로 배기되게 된다.
다음에, 반도체 웨이퍼(W)에 실시되는 상기 각 처리의 일례로서 웨이퍼(W)에 적층되는 박막의 형성 공정에 대해 설명한다. 도2는 반도체 웨이퍼의 표면에 적층되는 박막의 형성 공정을 도시하는 공정도이다. 여기서는 게이트 절연층을 형성하는 경우를 나타내고 있다.
우선, 예를 들어 실리콘 웨이퍼로 이루어지는 반도체 웨이퍼(W)의 표면에 SiO2막 혹은 SiON막으로 이루어지는 베이스막(50)을 형성한다[도2의 (a) 참조]. 다음에, 이 베이스막(50) 상에 본 발명의 특징적인 적층 공정에 의해, 즉 기상 반응이 아닌 흡착 반응에 의해 얇은 실리콘 질화막을 복수 적층하여 이루어지는 적층 실리콘 질화막(52)을 형성한다[도2의 (b) 참조]. 구체적으로는, 이 적층 공정에서는 후술하는 바와 같이, 예를 들어 400 내지 550 ℃ 정도의 비교적 저온의 프로세스 온도 하에 있어서 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 흐르게 함으로써 행한다.
다음에, 상술한 바와 같이 형성된 적층 실리콘 질화막(52) 상에 CVD(화학 기상 증착)에 의해 CVD 실리콘 질화막(54)을 형성한다. CVD 성막 공정을 행한다.[도2의 (c) 참조]. 이 CVD 성막 공정에 있어서의 프로세스 온도는 앞의 적층 공정의 시간보다도 온도가 높은, 예를 들어 600 내지 760 ℃ 정도의 비교적 고온 하에서 행한다. 이에 의해, 베이스막(50)과, 적층 실리콘 질화막(52)과, CVD 실리콘 질화막(54)의 막적층 구조로 이루어지는 게이트 절연층(56)이 형성되게 된다.
이와 같이 하여 게이트 절연층(56)을 형성하였으면, 다음에 전극막 형성 공정을 행하여 상기 게이트 절연층(56)상에, 예를 들어 불순물로서 붕소가 도핑된 폴리실리콘막을 퇴적함으로써 전극막(58)을 형성한다[도2의 (d) 참조]. 이 때, 원료 가스로서, 예를 들어 SiH4와 B2H6 등을 이용할 수 있고, 또한 프로세스 온도는 500 내지 700 ℃ 정도의 범위 내이다. 또한, 불순물로서는 붕소에 한정되지 않고, 소자 설계에 의해 다양한 것, 예를 들어 인이나 비소 등도 이용된다.
또한 상기 도2의 (a)에 도시하는 베이스막 형성 공정, 도2의 (b)에 도시하는 적층 실리콘 질화막을 형성하는 적층 공정, 도2의 (c)에 도시하는 CVD 실리콘 질화막 형성 공정 및 도2의 (d)에 도시하는 전극 형성 공정은 도1에 도시한 바와 같은 1개의 열처리 장치 내에서 연속적으로 행해지게 된다. 단, 이 상기 전극 형성 공정은 다른 열처리 장치에서 행하도록 해도 좋다.
여기서 상기 베이스막 형성 공정[도2의 (a)]으로부터 CVD 실리콘 질화막 형성 공정[도2의 (d)]까지의 흐름을 도3을 참조하여 설명한다. 도3은 절연층의 형성 공정의 프로세스 온도의 변화를 나타내는 도면이다.
도3의 (a)에 도시한 바와 같이, 우선 베이스막 형성 공정에서는, 프로세스 온도는, 예를 들어 700 ℃ 정도로 설정되어 있고, 처리 가스로서, 예를 들어 O2 가스를 흐르게 하고, 필요에 따라서 N2 가스도 흐르게 하여 드라이 산화, 또는 H2 가스와 O2 가스로부터 수증기를 발생시켜 습윤 산화를 행한다. 실리콘 웨이퍼(W)의 표면에 SiO2막, 혹은 NH3, NO, N2O 등을 더욱 첨가하여 SiON막으로 이루어지는 베이스막(50)[도2의 (a) 참조]을 형성한다. 이 베이스막(50)의 두께는 0.8 ㎚ 정도이다. 도1에 있어서는, H2, NO, N2O의 가스 노즐의 기재는 생략하고 있다.
다음에, 적층 실리콘 질화막을 형성하기 위해 웨이퍼 온도를 저하시키고, 프로세스 온도를 400 내지 550 ℃ 정도로 유지한다. 이 프로세스 온도는 기상 반응이 생기지 않고 흡착 반응이 생기는 온도이다. 이 상태에서, 후술하는 바와 같이 원료 가스인 DCS 가스와 NH3 가스를 교대로 간헐적으로 흐르게 하고, 얇은 실리콘 질화막을 복수층에 걸쳐서 적층시킴으로써 적층 실리콘 질화막(52)[도2의 (b) 참조]을 형성한다. 이 때, 필요에 따라서 N2 가스를 흐르게 해도 좋다. 여기서, 프로세스 온도가 550 ℃를 넘어 높아지면 CVD 영역으로 들어와 버리고, 반대로 400 ℃보다도 낮아지면 온도가 지나치게 낮아져 막 자체가 형성되지 않게 되어 버린다. 이 때의 적층 실리콘 질화막(52)의 막 두께는, 예를 들어 0.1 내지 0.3 ㎚ 정도이다.
다음에, CVD 실리콘 질화막을 형성하기 위해, 웨이퍼 온도를 다시 상승시켜 프로세스 온도를 600 내지 760 ℃ 정도로 유지한다. 이 온도는 CVD 반응이 생기는 온도이다. 이 상태에서 원료 가스인 DCS 가스와 NH3 가스를 동시에 흐르게 하여 CVD 반응에 의해 CVD 실리콘 질화막(54)[도2의 (c) 참조]을 형성한다. 이 경우, 필요에 따라서 N2 가스를 흐르게 해도 좋다. 이 때의 CVD 실리콘 질화막(54)의 막 두께는, 예를 들어 0.8 내지 1.0 ㎚ 정도이다. 이상과 같이 하여 게이트 절연층(56)이 형성되게 된다.
다음에, 전극막을 형성하기 위해, 웨이퍼 온도를 500 내지 700 ℃의 범위 내로 유지한 상태에서 SiH4 가스와 B2H6 가스를 동시에 처리 용기(4) 내로 흐르게 하여 붕소가 도핑된 폴리실리콘막을 전극막으로서 형성한다(도2 참조). 이 경우, CVD 성막 공정과 이 전극막 형성 공정의 웨이퍼 온도를 동일하게 설정하면, 웨이퍼 온도의 승강온에 필요로 하는 시간을 생략할 수 있다.
다음에, 본 발명의 특징으로 하는 적층 실리콘 질화막을 형성하는 적층 공정에 대해 상세하게 설명한다. 도4는 적층 실리콘 질화막을 형성하는 적층 공정의 일례를 나타내는 흐름도이다.
도시한 바와 같이, 여기서는 원료 가스로서 DCS 가스를 이용하고, 질화 가스로서 NH3 가스를 이용하고, 또한 퍼지 가스로서 N2 가스를 이용하고 있다. 그리고, 여기서는 1개의 사이클이, 예를 들어 6개의 스텝 S1 내지 S6에 의해 형성되어 있다. 또한, 처리 중에 있어서는 처리 용기(4) 내는 연속적으로 진공화되어 있다.
우선, 웨이퍼(W)의 온도가 프로세스 온도, 400 내지 550 ℃의 범위 내의 일정한 온도, 예를 들어 500 ℃로 안정되었으면, S1에 있어서 DCS 가스를, 예를 들어 1000 sccm 정도로 흐르게 한다. 이 S1의 기간은, 예를 들어 7분 정도이다. 이에 의해, 웨이퍼(W)의 베이스막(50)의 표면 전체에 조건이 정렬되어 있으면 DCS 가스가 분자 단위로 부착 내지 흡착하게 된다.
다음에 S2에 있어서 모든 가스의 공급을 정지하고 진공화를 계속함으로써 처리 용기(4) 내에 잔류하는 DCS 가스를 배기하여 베이스압까지 저하시킨다. 이 S2의 기간은, 예를 들어 4분 정도이다.
다음에 S3에 있어서 N2 가스를 흐르게 하여 처리 용기(4) 내에 잔류하는 DCS 가스를 완전하게 배기하는 퍼지 공정을 행한다. 이 때의 N2 가스의 유량은, 예를 들어 1000 sccm 정도이다. 또한 이 S3의 기간은 1분 정도이다.
다음에 S4에 있어서, NH3 가스를 흐르게 하고, 이 NH3 가스를 웨이퍼 표면에 부착하고 있는 DCS 가스 분자와 반응시킴으로써 얇은, 예를 들어 1분자 상당의 두께의 실리콘 질화막(SiN)을 형성한다. 이 때, 필요에 따라서 N2 가스를 흐르게 해도 좋다. 이 때의 NH3 가스의 유량은 1000 sccm 정도이다. 또한 이 S4의 기간은 4.5분 정도이다. 또한, 이 공정에서는, 처리 용기(4) 내로는 NH3 가스보다도 DCS 가스를 먼저 공급한다. 그 쪽이 보다 인큐베이션 타임을 짧게 할 수 있기 때문이다.
다음에 S5에 있어서 모든 가스의 공급을 정지하고 진공화를 계속함으로써 처리 용기(4) 내에 잔류하는 NH3 가스를 배기하여 베이스압까지 저하시킨다. 이 S5의 기간은, 예를 들어 4분 정도이다.
다음에 S6에 있어서 N2 가스를 흐르게 하여 처리 용기(4) 내에 잔류하는 NH3 가스를 완전히 배기하는 퍼지 공정을 행한다. 이 때의 N2 가스의 유량은, 예를 들어 10000 sccm 정도이다. 또한 이 S6의 기간은 1분 정도이다. 이에 의해, 1사이클의 박막 형성 처리가 완료되게 된다. 이 이후는 상기한 S1 내지 S6으로 이루어지는 1사이클을 복수회 반복해서 행하여 1분자 레벨의 두께의 실리콘 질화막을 복수층에 걸쳐서 적층 형성하게 된다.
도4에서는 n(정의 정수) 사이클 반복한 경우를 나타내고 있다. 또한, n의 값은, 예를 들어 5 내지 30 정도가 바람직하다. 도4에 도시하는 공정에 있어서, DCS 가스를 공급하는 스텝의 프로세스 압력은 13.3 내지 1333 ㎩(0.1 내지 10 Torr)의 범위 내이고, 또한 NH3 가스를 공급하는 스텝의 프로세스 압력은 1013 내지 13330 ㎩(7.6 내지 100 Torr)의 범위 내이다.
또한 DCS 가스나 NH3 가스의 1회의 공급 기간의 길이는 형성해야 할 막 두께에도 따르지만, 1 내지 20분 정도가 바람직하고, 20분보다 길게 행하여도 막 두께가 포화되어 그 이상 두꺼워지지 않으므로, 처리량 향상의 관점으로부터 바람직하지 않다.
또한 도시예에서는 원료 가스(DCS)의 공급 스텝과 NH3 가스의 공급 스텝 사이에서 전체 가스의 공급을 정지하고 진공화를 행하는 진공화 공정과, N2 가스 공급하면서 진공화하는 퍼지 공정의 양 공정을 행하도록 하고 있지만, 이에 한정되지 않고, 이들 진공화 공정과 퍼지 공정 중 적어도 어느 한 쪽의 공정을 행하도록 해도 좋다.
이상과 같이 하여 막질이 양호한 적층 실리콘 질화막(52)을 형성하는 것이 가능해진다. 또한 이 후에 CVD 실리콘 질화막(54)을 형성할 때에 그 때에 발생하는 인큐베이션 타임도 대폭으로 억제하는 것이 가능해진다.
또한 종래 방법보다도 낮은 400 내지 550 ℃의 비교적 낮은 온도에서 적층 실리콘 질화막을 형성하므로, 실리콘 웨이퍼 표면과의 경계면에 질소가 그다지 확산되어 가지 않아 질화되기 어려워지고, 이로 인해 캐리어의 이동도도 높게 유지할 수 있고, 또한 플랫 밴드 전압의 시프트도 억제할 수 있다.
여기서 붕소 관통에 대한 게이트 절연층의 내성의 평가를 하였으므로, 도5를 참조하여 그 평가 결과에 대해 설명한다. 도5는 박막을 포함하는 실리콘 웨이퍼 표면의 두께 방향에 있어서의 붕소 농도의 프로파일을 도시하는 도면이다. 도면 중 곡선 A는 종래 방법에 의해 형성한 게이트 절연층의 붕소 농도를 나타내고, 곡선 B1, B2는 본 발명 방법에 의해 형성한 게이트 절연층의 붕소 농도를 각각 나타낸다.
곡선 A로 나타내는 종래 방법에서는 900 ℃에서 NH3 존재 하에서 표면 질화 처리를 한 후, 600 ℃에서 CVD에 의해 실리콘 질화막을 퇴적하여 게이트 절연층을 형성하였다(도7 참조). 이에 대해, 곡선 B1로 나타내는 본 발명 방법에서는 550 ℃에서 적층 공정을 행한 후에 600 ℃에서 CVD에 의해 실리콘 질화막을 퇴적하여 게이트 절연층을 형성하였다. 곡선 B2로 나타내는 본 발명 방법에서는 550 ℃에서 적층 공정을 행한 후에 760 ℃에서 CVD에 의해 실리콘 질화막을 퇴적하여 게이트 절연층을 형성하였다.
이 도면으로부터 명백한 바와 같이, 곡선 A로 나타내는 종래 방법의 경우에는 전극막 중의 불순물인 붕소가 실리콘 웨이퍼의 안쪽 깊이까지, 예를 들어 깊이 0.2 ㎛ 정도의 깊이까지 확산되어 관통하고 있어, 그다지 바람직하지 않다. 이에 대해, 곡선 B1, B2로 나타내는 본 발명 방법의 경우에는, 붕소는 깊이 0.15 ㎛ 정도까지밖에 확산되지 않고, 따라서 실리콘 웨이퍼 자체의 표면에는 그만큼 확대되지 않으므로 불순물의 관통을 대폭으로 억제할 수 있는 것을 확인할 수 있었다.
다음에, 적층 실리콘 질화막을 형성할 때의 사이클 수(반복 횟수)와 인큐베이션 타임과의 관계에 대해 검토를 행하였으므로, 그 평가 결과에 대해 설명한다.
도6은 적층 공정에 있어서의 사이클 수와 CVD 실리콘 질화막을 형성할 때의 인큐베이션 타임과의 관계를 나타내는 그래프이다. 도면 중, 특성 X1, X2는 적층 공정에 있어서의 프로세스 온도가 450 ℃, 특성 Y1, Y2는 적층 공정에 있어서의 프로세스 온도가 500 ℃, 특성 Z1, Z2는 적층 공정에 있어서의 프로세스 온도가 550 ℃이다. 또한 특성 X1, Y1, Z1은 적층 공정에 있어서의 NH3 가스 공급시의 프로세스 압력이 7.6 Torr, 특성 X2, Y2, Z2는 적층 공정에 있어서의 NH3 가스 공급시의 프로세스 압력이 38 Torr이다.
이 그래프로부터 명백한 바와 같이, CVD 성막이 생기지 않은 온도 범위에서 적층 공정시의 프로세스 온도를 높게 할 수록 인큐베이션 타임이 적어지게 되어 있고, 또한 NH3 가스 공급시의 프로세스 압력을 높게 할 수록 보다 인큐베이션 타임이 억제되어 적게 할 수 있는 것을 확인할 수 있었다. 특히, 특성 Z2에 나타낸 바와 같이 프로세스 온도를 550 ℃로 설정하고, 또한 NH3 가스 공급시의 프로세스 압력을 38 Torr로 설정한 경우, 적층 공정에 있어서의 사이클 수를 "12"로 설정함으로써 인큐베이션 타임을 대략 제로로 억제할 수 있는 것을 확인할 수 있었다.
또한, 상기 실시예에 있어서는, 도3의 (a)에 도시한 바와 같이 CVD 성막 공정에 있어서 CVD 실리콘 질화막을 형성하여 처리를 종료하고 있지만, 이에 한정되지 않고, 도3의 (b)에 도시한 바와 같이 상기 CVD 성막 공정의 후이며, 전극 형성 공정 직전에 어닐링 공정을 행함으로써 상기 CVD 실리콘 질화막을 어닐링 처리하여 이 막질을 개선하도록 해도 좋다. 이 어닐링 처리시의 프로세스 온도는 상기 CVD 성막 공정시보다도 낮은 온도, 예를 들어 700 ℃ 정도이다. 또한 이 어닐링 처리시의 분위기 가스로서는 O2 가스, N2 가스, N2O 가스 등을 이용할 수 있다.
또한, 도3의 (c)에 도시한 바와 같이, 적층 공정에서 적층 실리콘 질화막을 형성하였으면, 도3의 (a)에서 설명한 CVD 성막 공정을 행하지 않고, 직접 어닐링 처리를 행함으로써 상기 적층 실리콘 질화막을 어닐링 처리하여 이 막질을 개선하도록 해도 좋다. 그리고, 이 후에 전극 형성 공정을 행한다. 이 어닐링 처리시의 프로세스 온도는, 예를 들어 700 ℃ 정도이고, 또한 분위기 가스로서는 O2 가스, N2 가스, N2O 가스 등을 이용할 수 있다.
또한, 상기 각 실시예에 있어서는 원료 가스로서 DCS를 이용한 경우를 예로 들어 설명하였지만, 이 대신에 헥사클로로디실란(HCD)이나 테트라클로로실란(TCS) 등의 실리콘계 가스를 이용할 수도 있다.
또한 CVD 실리콘 질화막의 형성시에는 상기 실리콘계 가스 외에 실란, 헥사메틸디실라잔(HMDS), 디시릴루아민(DSA), 트리시릴루아민(TSA), 비스타샤르부틸아미노실란(BTBAS) 등의 다른 실리콘계 가스도 이용할 수 있다. 또한 상기 실시예에 있어서, 실리콘 질화막의 적층 공정이나 CVD에 의한 실리콘 질화막의 성막 공정에서 NH3 가스를 공급하였지만, 이 NH3 가스를 활성화한 상태에서 처리 용기(4) 내로 각각 공급하도록 해도 좋다. 이에 따르면, NH3 가스가 활성화하고 있으므로, 프로세스 온도를 300 내지400 ℃ 정도까지 저하시킬 수 있다.
이와 같이 NH3 가스를 활성화하는 방법으로서는, 예를 들어 일본 특허 공개 평5-251391호 공보나 일본 특허 공개 2002-280378호 공보에 개시되어 있는 바와 같이 플라즈마를 이용하여 NH3 가스를 활성화하고, 이 활성화 상태의 NH3 가스를 웨이퍼(W)가 위치하는 처리 용기 내로 도입하도록 하면 된다.
또한, 여기서는 게이트 절연층을 형성하는 경우를 예로 들어 설명하였지만, 다른 절연층, 예를 들어 커패시터 절연층을 형성하는 경우에도 본 발명을 적용할 수 있다.
본 발명의 성막 방법 및 열처리 구조에 따르면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
디클로로실란, 헥사클로로디실란, 테트라클로로실란 중 어느 하나로 이루어지는 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 흐르게 함으로써 얇은 실리콘 질화막을 적층 형성하고, 이에 의해 이 적층 실리콘 질화막의 막질이 개선되어 불순물의 관통을 대폭으로 억제할 수 있는 동시에, 플랫 밴드 전압의 시프트의 발생이나 이동도의 열화도 방지할 수 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서,
    상기 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖고,
    상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정이 행해지고,
    상기 적층 공정에 있어서는, 상기 암모니아 가스는 활성화되어 상기 처리 용기 내로 공급되는 것을 특징으로 하는 성막 방법.
  4. 삭제
  5. 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서,
    상기 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖고,
    상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정이 행해지고,
    상기 선택된 원료 가스가 디클로로실란인 경우에는, 상기 디클로로실란 공급시의 프로세스 압력은 13.3 내지 1333 ㎩(0.1 내지 10 Torr)의 범위 내이고, 암모니아 가스 공급시의 프로세스 압력은 1013 내지 13330 ㎩(7.6 내지 100 Torr)의 범위 내인 것을 특징으로 하는 성막 방법.
  6. 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서,
    상기 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖고,
    상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정이 행해지고,
    상기 적층 공정 후에 CVD 처리가 가능한 프로세스 온도 하에서 CVD에 의해 실리콘 질화막을 형성하는 CVD 성막 공정을 행하도록 한 것을 특징으로 하는 성막 방법.
  7. 제6항에 있어서, 상기 CVD 성막 공정에 있어서는 실리콘계 가스와 활성화된 암모니아 가스가 이용되는 것을 특징으로 하는 성막 방법.
  8. 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서,
    상기 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖고,
    상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정이 행해지고,
    상기 적층 공정에서 형성한 적층 실리콘 질화막에 대해 막질 개선을 위한 어닐링 처리를 실시하도록 한 것을 특징으로 하는 성막 방법.
  9. 제6항에 있어서, 상기 CVD 성막 공정에서 형성된 CVD 실리콘 질화막에 대해 막질 개선을 위한 어닐링 처리를 실시하도록 한 것을 특징으로 하는 성막 방법.
  10. 표면에 SiO2막, 혹은 SiON막으로 이루어지는 베이스막이 형성되어 있는 복수매의 피처리체에 성막을 실시하는 방법에 있어서,
    상기 복수매의 피처리체를 소정의 간격을 두고 다단으로 수용한 처리 용기 내에 디클로로실란, 헥사클로로디실란, 테트라클로로실란으로 이루어지는 군으로부터 선택되는 어느 하나의 원료 가스와 암모니아 가스를 교대로 복수회 반복해서 공급하여 낮은 프로세스 온도에서 상기 베이스막 상에 얇은 실리콘 질화막을 적층하도록 성막하는 적층 공정을 갖고,
    상기 원료 가스의 공급 기간과 상기 암모니아 가스의 공급 기간 사이에는 불활성 가스에 의한 퍼지 공정과 모든 가스의 공급을 정지하면서 진공화를 행하는 진공화 공정 중 적어도 어느 한 쪽의 공정이 행해지고,
    불순물이 도핑된 전극막을 형성하는 전극막 형성 공정이 행해지는 것을 특징으로 하는 성막 방법.
  11. 피처리체의 표면에 박막을 퇴적시키는 열처리 장치에 있어서,
    진공화 가능하게 이루어진 처리 용기와,
    상기 처리 용기 내에서 상기 피처리체를 보유 지지하는 피처리체 보유 지지 수단과,
    상기 피처리체를 가열하는 가열 수단과,
    상기 처리 용기 내로 각종 가스를 공급하는 가스 도입 수단과,
    상기 각종 가스의 공급을 제어하는 가스 공급 제어 수단을 구비하고,
    상기 가스 도입 수단은 베이스막을 형성하기 위해 필요한 가스와, 적층 실리콘 질화막을 형성하기 위해 필요한 가스와, CVD에 의해 실리콘 질화막을 형성하기 위해 필요한 가스와, 전극막을 형성하기 위해 필요한 가스를 각각 공급하기 위한 가스 노즐을 갖고 있는 것을 특징으로 하는 열처리 장치.
KR1020040074054A 2003-09-17 2004-09-16 성막 방법 및 열처리 장치 KR100860683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003324470A JP4259247B2 (ja) 2003-09-17 2003-09-17 成膜方法
JPJP-P-2003-00324470 2003-09-17

Publications (2)

Publication Number Publication Date
KR20050028321A KR20050028321A (ko) 2005-03-22
KR100860683B1 true KR100860683B1 (ko) 2008-09-26

Family

ID=34455221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074054A KR100860683B1 (ko) 2003-09-17 2004-09-16 성막 방법 및 열처리 장치

Country Status (4)

Country Link
US (1) US20050136693A1 (ko)
JP (1) JP4259247B2 (ko)
KR (1) KR100860683B1 (ko)
TW (1) TW200520096A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146507B1 (ko) * 2008-09-02 2012-05-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP4477981B2 (ja) * 2004-10-07 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5325759B2 (ja) * 2009-12-21 2013-10-23 ラムバス・インコーポレーテッド 半導体装置の製造方法
JP5646984B2 (ja) * 2010-12-24 2014-12-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2014073892A1 (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘-함유 박막의 제조 방법
KR20140059107A (ko) 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
US9382269B2 (en) 2013-09-27 2016-07-05 Voltaix, Llc Halogen free syntheses of aminosilanes by catalytic dehydrogenative coupling
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR840001773A (ko) * 1981-09-25 1984-05-16 미쓰다 가쓰시게 반도체장치와 그의 제조방법
KR20000035733A (ko) * 1998-11-27 2000-06-26 히가시 데쓰로 열처리장치 및 그 세정방법
KR20020044422A (ko) * 2000-12-06 2002-06-15 윤종용 원자층 증착 방법에 의한 박막 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367990A (ja) * 2001-06-04 2002-12-20 Tokyo Electron Ltd 半導体装置の製造方法
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR840001773A (ko) * 1981-09-25 1984-05-16 미쓰다 가쓰시게 반도체장치와 그의 제조방법
KR20000035733A (ko) * 1998-11-27 2000-06-26 히가시 데쓰로 열처리장치 및 그 세정방법
KR20020044422A (ko) * 2000-12-06 2002-06-15 윤종용 원자층 증착 방법에 의한 박막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146507B1 (ko) * 2008-09-02 2012-05-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US20050136693A1 (en) 2005-06-23
TW200520096A (en) 2005-06-16
JP2005093677A (ja) 2005-04-07
KR20050028321A (ko) 2005-03-22
JP4259247B2 (ja) 2009-04-30
TWI348737B (ko) 2011-09-11

Similar Documents

Publication Publication Date Title
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR100860683B1 (ko) 성막 방법 및 열처리 장치
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4281082B2 (ja) 堆積前の表面調整方法
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US7462376B2 (en) CVD method for forming silicon nitride film
US8367557B2 (en) Method of forming an insulation film having low impurity concentrations
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
JP3023982B2 (ja) 成膜方法
US10964530B2 (en) Method of forming blocking silicon oxide film, and storage medium
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP3578155B2 (ja) 被処理体の酸化方法
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
EP1394844B1 (en) Method of fabricating semiconductor device
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置
JP5051180B2 (ja) 成膜方法
KR100280690B1 (ko) 도우프트 박막의 막형성방법
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
JP2003077913A (ja) 被処理体の窒化方法及び半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee