KR100280690B1 - 도우프트 박막의 막형성방법 - Google Patents
도우프트 박막의 막형성방법 Download PDFInfo
- Publication number
- KR100280690B1 KR100280690B1 KR1019940008333A KR19940008333A KR100280690B1 KR 100280690 B1 KR100280690 B1 KR 100280690B1 KR 1019940008333 A KR1019940008333 A KR 1019940008333A KR 19940008333 A KR19940008333 A KR 19940008333A KR 100280690 B1 KR100280690 B1 KR 100280690B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- reaction vessel
- concentration
- reaction
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
반응용기내의 웨이퍼 보우트에 복수매의 실리콘웨이퍼를 대향하는 면의 간격이 실질적으로 일정하게 되도록 배치하고, 감압된 반응용기내에 막형성용 가스와 도펀트를 포함하는 도우프용 가스를 공급하여 실리콘웨이퍼의 표면에 도펀트를 포함하는 박막을 형성하는 도우프트 박막의 막형성방법에 있어서, 실리콘웨이퍼의 반응온도를 480 내지 550℃의 범위, 바람직하게는 500℃로 설정한다. 이것에 의하여, 면사이 막두께의 균일성이 도모됨과 함께, 막중의 인농도 및 어닐후의 시이트 저항이 균일하게 되고, 균일한 성능의 피처리체를 얻을 수 있다.
Description
제1도는, 본 발명의 막형성방법을 실시하는 종형 CVD 장치의 종단 정면도이다.
제2도는, 인첨가 폴리실리콘을 막형성함에 있어서, 반응용기내의 실리콘웨이퍼의 높이 위치에 의한 인(P)농도와 시이트 저항의 변화를 나타내는 그래프이다.
제3도는, 웨이퍼의 높이 위치와 인(P)농도와의 관계를 반응온도를 파라미터로 하여 나타낸 그래프이다.
제4도는, 웨이퍼의 높이 위치와 막형성속도의 관계를 반응온도를 파라미터로 하여 나타낸 그래프이다.
제5도는, 반응압력과, 인(P) 농도 및 막형성속도의 관계를 나타내는 그래프이다.
제6도는, 실란(SiH4) 가스유량과, 막형성속도 및 막두께 균일성의 관계를 나타내는 그래프이다.
제7도는, 실란(SiH4) 가스유량과, 인(P)농도 및 저항의 관계를 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반응용기 2 : 외통
3 : 내통 4 : 매니포울드
5 : 베이스 플레이트 6 : 가열용 히터
7 : 단열층 8 : 케이스
9 : 캡 9a : O 링
10 : 회전축 11 : 턴테이블
12 : 보온통 13 : 웨이퍼 보우트
14 : 제1의 가스도입관 14c : 기초끝단부
15 : 제2의 가스도입관 15b : 시일부재
15c : 기초끝단부 16,17,18 : 가스공급원
16a,17a,18a : 유량조정밸브 19 : 콘트롤러
20 : 배기구 21 : 배기관
22 : 배기계 23 : 분기관
24 : 압력검출기 25 : 개폐밸브
26 : 모우터 27 : 드라이 펌프
28 : 연소장치 29 : 공장배기장치
30 : 포트 31 : 질소가스 공급원
본 발명은, 인 (P), 보론 (B), 비소 (As), 안티몬 (Sb)등의 도펀트(dopant)를 포함하는 박막을 실리콘 웨이퍼등의 피처리체에 형성하는 도우프트 박막의 막형성방법에 관한 것이다.
일반적으로 IC 칩의 특성의 안정화를 얻기 위하여, 즉 소망하는 전기적 특성을 얻기 위하여는, 막형성공정에 있어서, 반도체웨이퍼상에 원하는 균일한 박막을 형성할 필요가 있다. 막형성공정에서는, 동일한 반도체웨이퍼의 면내에서 막두께의 편차를 적게할 것, 즉, 면내 막두께 균일성의 향상이 도모됨과 함께, 배치처리되는 다수매의 반도체 웨이퍼의 상호간에 있어서 막두께의 편차를 적게 할 것, 즉, 웨이퍼간 막두께 균일성의 향상을 도모하는 것이 요구된다.
또한, 특히, 종형배치처리방식에서 다수매의 반도체웨이퍼에 도우프트 박막을 형성하는 경우에는, 박막중에 지니고 들어가는 도펀트의 농도의 웨이퍼 상호간의 편차를 적게하는 것, 즉, 면사이 도펀트 농도 균일성의 향상을 도모하는 것이 요구되고 있다.
또한, 원가절감을 위하여, 각 제조공정의 수율을 향상시킬 필요가 있다. 예를 들면, 막형성 공정의 수율을 향상시키려면, 박막 성장속도(막형성 속도)를 증대시킨다.
예를 들면, 희석 포스핀 (PH3)과 100% 실란 (SiH4)의 혼합가스를 이용하여 인 (P) 도우프의 폴리실리콘 막을 형성하는 경우에는, 유량 100 내지 200 SCCM 의 혼합가스를 종형 배치식 반응용기내로 도입하고 600 내지 630℃ 의 온도하에서 실리콘웨이퍼에 그 가스를 반응시킨다. 이것에 의하여, 약 25 옹구스트롬/분 의 막형성속도가 얻어진다. 막형성반응은 아래식과 같이 된다.
SiH4←→SiH2+ H2
SiH2→Si + H2
그런데, 인 (P) 도우프용 가스의 포스핀은 반응성이 높기 때문에, 실란이 실리콘웨이퍼 표면에 흡착되기 전에 인 (P)이 우선적으로 흡착되는 경향이 있다. 이 때문에, 실란 및 시릴렌이 웨이퍼 표면에 흡착하는 확율이 낮은 레벨로 억제되고, 수율이 저하된다. 예를 들면, 막형성속도는 5 옹구스트롬/분으로 저하한다, 또한, 면내 막두께 균일성도 ±25% 로 증대하고, 수율이 저하한다.
면내 막두께 균일성을 향상시키기 위하여는, 반응용기내에서 웨이퍼 상호간의 거리를 충분히 크게 취하는 것이 고려되고 있으나, 이와 같이 하면, 한번에 배치 처리 가능한 웨이퍼의 매수가 적게 되고, 수율이 저하한다고 하는 문제점이 발생한다.
또한, 일본국 특개소 58-108735호 공보 및 특개소 61-201695호 공보에는, 웨이퍼 상호간 거리를 과대하게 하지 않고, 면내 막두께 균일성이 높은 막형성 처리를 행하는 것을 가능하게 하는 종형 웨이퍼 보우트가 기재되어 있다.
그러나 이와 같은 종형 웨이퍼 보우트에 있어서는, 웨이퍼를 지지하기 위한 링부재가 복잡한 형상으로 되어 있기 때문에, 단가가 높게 되고, 또한, 웨이퍼 보우트의 보수관리가 번잡해진다. 또한, 막형성속도는 예전과 마찬가지로 늦은 채로이다. 또한, 면사이 막두께 균일성 및 면사이 도펀트 농도 균일성의 향상을 도모하는 것이 불가능하다고 하는 문제점이 있다.
일반적으로, 막형성 속도를 상승시키기 위하여는 막형성 처리온도를 높게 하는 것이 좋다. 그런데, 고온의 처리조건하에서는, 박막중으로의 인 (P)의 도우핑양이 저하한다고 하는 문제점이 생긴다. 또한, 대량의 반도체웨이퍼에 대하여 균일하게 인 (P)을 도우핑시키는 것은 곤란하다. 그래서, 막형성 가스로서의 실란공급량을 증가하고, 면내 막압력을 균일하게 유지한다고 하는 제안이 이루어졌으며, 이 제안이 일본국 특원평 3-122707 호로서 출원되어 있다.
그러나, 종형 배치식 반응용기내에 설치된 종형 웨이퍼 보우트에는, 170 매 전후의 반도체웨이퍼가 소정간격을 두고 설치되어 있다. 그리고, 포스핀 가스는 반응용기내로 그의 아래쪽으로부터 공급되어 위쪽으로 향하여 차례로 반응을 일으킨다. 따라서, 반응용기내의 아래쪽은 인 (P)의 농도가 높고, 위쪽으로 향함에 따라서 인 (P)의 농도가 낮아지게 된다. 이 때문에, 반도체웨이퍼의 상호간에 있어서의 막두께가 편차가 생기고, 결국 웨이퍼간의 막두께가 불균일하게 된다. 또한, Si-P 결합의 포화영역 미만의 인 (P)의 농도에서는 어닐링후의 시트 저항치가 편차가 생기므로 사용할 수 없다.
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것으로서, 그의 목적은, 면내 막두께 균일성, 웨이퍼간 막두께 균일성, 웨이퍼간 도펀트 농도 균일성의 각각을 소망하는 레벨 이상으로 향상시키는 것이 가능한 도우프트 박막의 막형성 방법을 제공하는 것에 있다.
본 발명은, 상기 목적을 달성하기 위하여, 종형배치식 반응용기내에 복수매의 피처리체를 그들의 대향하는 면의 간격이 실질적으로 균일하도록 삽입하는 공정과, 반응용기내를 감압하고, 반응용기내에 막형성용 가스로서 도펀트를 포함하는 도우프용 가스를 공급하여 상기 피처리체의 표면에 도펀트가 포함된 박막을 형성하는 막형성공정을 포함하는 도우프트 박막의 막형성 방법에 있어서, 피처리체의 상기 막형성공정이 480 내지 550℃ 의 범위의 반응온도에서 행하여지는 것을 특징으로 하는 막형성방법을 제공한다.
본 발명에서는, 예를 들면, 피처리체로서 반도체웨이퍼에 희석 포스핀 (PH3)과 100% 실란 (SiH4)의 혼합가스를 이용하여 인(P) 도우프의 폴리실리콘막을 형성하는 경우, 반응농도를 480 내지 550℃ 의 낮은 온도로 함으로써, 희석 포스핀 (PH3)이 높은 온도에서의 분해를 억제하고, 모든 피처리체에 균일하게 도우프 가능한 온도대에서 막형성이 행해진다.
본 발명에서는, 먼저, 반도체웨이퍼를 미리 정해진 간격으로 다수매 탑재한 웨이퍼 보우트를 종형배치식 반응용기내로 로딩함과 함께, 이 반응용기내의 온도를 통상의 반응온도보다 낮은 온도, 480 내지 550℃ 의 범위로 설정한다. 그리고, 진공펌프에 의하여 반응용기내를 배기하고, 반응용기의 내부를 감압함과 함께, 막형성용 가스로서 예를들면 실란을 일정치로 공급하고, 한편, 도펀트용 가스로서 예를 들면 포스핀을 소정량, 예를 들면 헬륨 희석농도 10% 의 포스핀을 공급한다. 이와 같이 하여, 소정시간 실란을 반도체웨이퍼로 반응시킨다.
반응용기내에서 진행하는 막형성 반응에 관하여는 불명료한 점이 많으며, 온도적, 농도적, 양적인 요인등이 복잡하게 결합되어 있기 때문에, 최적의 조건을 발견하는 것은 매우 곤란하다. 본 발명자등은 시행착오를 반복하여, 막형성용 가스 및 도우프용 가스의 유량, 온도, 배치처리양, 반응시간등의 조합을 여러가지로 바꾸어서, 최적조건을 발견함에 성공하였다. 여기서, [막형성가스]라 함은, 기판상에 퇴적되어야 하는 성분을 포함하는 가스를 말한다. 또한, [도우프용 가스]라함은, 퇴적막중에 불순물로서 들어가는 도펀트를 포함하는 가스를 말한다.
[실시예]
이하, 본 발명을 도면에 나타낸 실시예에 기초하여 설명한다.
제1도에 나타낸, 감압 CVD 장치를 이용하여 170 매의 6 인치 실리콘웨이퍼상에 폴리실리 콘막을 형성하는 경우에 대하여 설명한다.
제1도에 나타낸 바와 같이, 감압 CVD 장치는, 원통형상의 수직 반응용기(1)를 구비하고 있다. 이 반응용기(1)는 내열성재료, 예를 들면 석영글래스로 이루어지는 외통(2) 및 내통(3)으로 이루어진 동심원통형상의 2중관이다. 외통 (2)은, 상단이 폐쇄되고, 하단이 개구하고 있다. 내통 (3)은, 상단 및 하단이 함께 개방하고 있다.
외통(2) 및 내통(3)의 하부에는 스테인레스강등으로 이루어진 매니포울드(4)가 부착되어 있다. 이 매니포울드(4)는 베이스플레이트(5)에 고정되어 있다. 그리고, 반응용기(1)를 둘러싸도록, 저항발열체로 이루어지는 가열용 히터(6)가 설치된다.
가열용 히터(6)는 실리카 블록으로 이루어지는 단열층(7)에 의하여 둘러싸이고, 반응용기 (1)가 보온되도록 되어 있다. 또한, 단열층(7)은 스테인레스강등의 케이스 (8)에 의하여 둘러싸여 있다.
매니포울드 (4)의 하단 개구는, 0 링 (9a)을 통하여 스테인레스강으로 이루어지는 캡(9)에 의하여 기체밀폐적으로 밀봉막음되고, 반응용기 (1)는 기체 밀폐적으로 유지되어 있다. 캡(9)의 거의 중앙부에는 회전축(10)이 수직방향으로 관통하고 있다. 회전축(10)과 캡(9)의 간극에는 자기 시일기구 (도시않됨)가 설치되어 있다. 회전축 (10)은, 그의 하단이 회전기구 (도시안됨)에 접속되어 있으며, 그의 상단이 스테인레스강으로 이루어진 턴테이블 (11)에 고정되어 있다
턴테이블 (11)상에는 석영제의 보온통 (12)이 얹어놓여 있다. 보온통 (12)과 반응용기 (1)의 내통 (3)의 둘레벽과는 소정간격을 두고 이격하고 있다. 또한, 이 보온통 (12)상에는 웨이퍼 보우트 (13)가 얹어놓여 있다. 이 웨이퍼 보우트 (13)에는 다수매의 피처리체, 예를들면 170 매의 실리콘 웨이퍼 W 가 소정간격, 예를 들면 4.76 mm 간격으로 적층수용되어 있다.
또한, 웨이퍼 보우트 (13), 보온통 (12), 턴테이블 (11) 및 캡 (9)은, 엘리베이터 기구 (도시않됨 )에 의하여 반응용기 (1)내로 아래쪽으로부터 한꺼번에 로우드되고, 막형성처리후 아래쪽으로 한꺼번에 언로우드되도록 되어 있다.
상기 매니포울드 (4)의 측벽에는 제1, 제2 의 가스도입관 (14),(15)이 관통하여 설치되며, 반응용기 (1)내로 도입되고 있다. 제1의 가스도입관(14)은, 그 기초끝단부 (14c)가 실란 (SiH4)가스 공급원 (16)에 연이어 통하고 있다.
제 2의 가스도입관 (15)의 반응용기 (1)내에 위치하는 부분은 석영으로 형성되어 있으며, 기초끝단부 (15c)는 스테인레스강으로 형성되어 있다. 또한, 제 2 의 가스도입관 (15)은, 시일부재 (15b)를 통하여 매니포울드 (4)의 측벽과 밀봉되어 있다.
또한, 본 실시 예에서는, 막형성가스가, 실란 (SiH4)를 사용하고 있으나, SiH2C12, Si2H6, Si3H8등을 이용하여도 좋다. 또한, 본 실시예에서는 도펀트를 포함하는 도우프용 가스로서 포스핀 (PH3)을 이용하였으나, 이것 이외의 도펀트인 비소, 안티몬, 보론을 포함하는 도우프용 가스로서, 각각 알신(A6H3), Sb205증기, 및 시보란 (B2H6)을 이용하여도 좋다.
또한, 각 가스공급원 (16), (17), (18)의 공급배관에는, 유량조정밸브 (16a), (17a), (18a)가 각각 설치되어 있다. 각 유량조정밸브(16a), (17a), (18a)의 구동부 전원에는 콘트롤러 (19)의 출력측이 접속되어 있다. 콘트롤러 (19)는, CPU 및 메모리로 이루어지는 컴퓨터 시스템을 내장하고, CVD 장치 각부에 설치된 센서(도시않됨 )로부터 콘트롤러 (19)에 각종 검출정보가 입력되도록 되어 있다. 이 콘트롤러(19)로 각 유량조절밸브 (16a), (17a), (18a)의 개방도를 제어함으로써, 막형성용 가스유량, 도우프용 가스유량, 및 헬륨가스에 의한 도우프용 가스의 희석농도의 각각을 콘트롤하도록 되어 있다.
반응용기 (1)의 하단부에는 배기구 (20)가 설치되고, 이는 내통 (3) 및 외통 (2)의 사이의 공간에 개구하고 있다. 이 배기구 (20)는, 스테인레스강으로 이루어지는 배기관 (21)을 통하여 배기계 (22)로 연이어 통하고 있다.
배기계 (22)로부터 상류측의 배기관 (21)에는 분기관 (23)이 설치되어 있다. 이 분기관 (23)은 압력검출기(24)에 연이어 통하고 있다. 압력검출기 (24)의 출력은 상기 콘트롤러 (19)로 입력하도록 되어 있다.
분기관(23)으로부터 하류측의 배기관 (21)의 도중에는 개폐밸브(25)가 설치되고, 이것은 모우터 (26)에 의하여 개폐구동되도록 되어있으며, 모우터 (26)는 콘트롤러 (19)에 의하여 제어되도록 콘트롤러에 접속되어 있다. 이 개폐밸브 (25)는, 배기계 (22)로의 배기유량을 조절하는 역할을 하고 있다.
배기계 (22)는, 상류측으로부터 순서대로 드라이 펌프 (27), 연소장치 (28), 공장배기 장치 (29)로 이루어지며, 드라이 펌프 (27)는, 회전 미끄럼부분에 윤활유를 사용하지 않는 형식의 것이다. 연소장치 (28)의 내부에는 포트 (30)가 설치되어 있다. 포트 (30)에는 공기도입구가 설치되며, 폐가스중에 포함되는 미반응의 SiH4가스가 도입공기와 포트 (30)내로 연소반응하도록 되어 있다.
질소가스공급원 (31)으로부터 포트(30)내로 질소가스가 공급되며, 폐가스가 질소가스에 의하여 희석되도록 되어 있다. 이 경우에, 연소장치 (28)의 대신에, 폐가스중의 유해, 위험한 성분을 흡수 또는 분해하는 약제를 충전한 통을 설치하여도 좋다. 또한, 공장배기장치 (29)는, 많은 수의 CVD장치의 배기계로부터의 폐가스를 일괄집중처리하기 위한 것으로서, 대용량의 배기블로워를 가지고 있다.
다음에, 상술한 바와 같이 구성된 CVD 장치를 이용하여 인이 첨가된 폴리실리콘막을 막형성하는 경우에 대하여 설명한다.
먼저, 히터 (6)에 의하여 반응용기 (1)내의 처리 영역을 가열한다. 본 발명에 의하면, 통상의 도우프 폴리실리콘막의 감압 CVD 의 조작온도보다 낮은 온도, 예를 들면 480 내지 550℃ 의 범위내의 소정온도, 바람직하게는 500℃ 의 온도로 처리영역을 유지한다. 결국, 반응온도로서 종래의 경우보다 낮은 480 내지 550℃ 의 범위를 이용함으로써, 희석포스핀 (PH3) 의 열에 의한 분해를 억제하고, 다수매의 반도체웨이퍼의 막두께를 균일하게 하여 도우프가능한 온도대로 막형성을 행한다.
웨이퍼 보우트 (13)가 균열영역으로 위치하도록, 웨이퍼 보우트(13)를 반응용기 (1)내로 아래쪽으로부터 로딩한다. 이 웨이퍼 보우트 (13)에는 170 매의 6인치 실리콘 웨이퍼 W 가 수용되어 있다. 웨이퍼 보우트 (13)를 로우드하면, 캡 (9)에 의하여 반응용기 (1)의 내부가 밀폐상태로 된다. 그리고, 회전축 (10)이 회전하고, 웨이퍼 보우트 (13)를 저속으로 회전시킨다.
다음에, 배기계 (22)의 드라이브 펌프 (27)를 구동하여 반응용기 (1)의 내압을, 예를 들면 0.001 Torr 로 될 때까지 배기한다. 압력검출기 (24)로부터 내압검출 신호가 콘트롤러 (19)로 들어오면, 이것에 기초하여 콘트롤러 (19)로부터 각 유량조정 밸브 (16a), (17a), (18a)로 신호가 보내지고, 각 밸브의 개방도가 조정된다. 이 결과, 가스공급원 (16)으로부터 100% 농도의 실란 (SiH4)가스가 유량 800 SCCM 으로 반응용기 (1)내로 공급됨과 함께, 가스공급원 (17),(18)으로부터의 포스핀및 헬륨의 희석혼합가스가 유량 300 SCCM 으로 반응용기 (1)내로 공급된다. 이 희석혼합가스의 포스핀 농도는 약 10 체적% 이다.
또한, 가스공급능력, 배기능력, 연소처리능력등의 제약으로부터, 막형성 가스용의 실란 (SiH4)가스유량이 약 300 내지 3000 SCCM 일 것이 바람직하다. 이것은, 종래의 도우프 폴리실리콘막의 CVD 조작시의 공급양보다 약간 많은 공급량이다. 이 때문에, 폐가스중에는 다량의 미반응 실란이 포함되므로, 이것을 연소장치 (28)에 의하여 연소처리하여 무해하게 한다. 따라서, 연소장치 (28)의 처리능력은 종래의 것보다 커진다.
프로세스 가스 공급중에는, 개폐 밸브 (25)를 개폐제어하고, 반응용기 (1)의 내압을 0.1 내지 4 Torr 로 되도록 제어한다. 또한, 막형성처리중에 있어서는 프로세스 가스의 공급을 일정양으로 유지한다. 이와 같이 반응용기 (1)의 내압을 제어하면서, 막형성처리를 행한다.
제1 의 가스도입관 (14)의 가스유출구 (14a)로부터 다량의 SiH4가스가 분출하고, 반응용기 (1)내로 충만한다. 이것에 의하여, 각 실리콘웨이퍼 W 의 표면에 면내 막두께 균일성 이 뛰어난 박막이 형성 된다. 또한, 제 2 의 가스도입관 (15)의 도출구멍 (15a)을 통하여 각 실리콘웨이퍼 W 로 균등하게 인(P) 도펀트가 공급되는, 면사이 막두께 균일성 및 면사이 도펀트 농도균일성이 뛰어난 박막이 형성된다.
소정시간 경과 후, 각 유량조정밸브 (16a), (17a), (18a)를 닫고, 반응용기 (1)내로의 가스공급을 정지한다.
웨이퍼 보우트 (13)의 회전을 정지하고, 반응용기 (1)내의 배기가스를 전부 배기한다. 배기후, 반응용기 (1)내로 질소가스를 공급하고, 질소가스 퍼지한다. 그리고, 웨이퍼 보우트 (13)를 반응용기 (1)로부터 언로우드한다.
제2도는, 횡축에 웨이퍼 보우트 (13)의 바닥측으로부터 계수된 실리콘 웨이퍼의 매수를 취하고, 종축에, 막형성중인 인(P)농도와 시이트 저항을 취하여, 웨이퍼간 막두께 균일성에 대한 정도를 나타낸 그래프이다.
곡선 Al (인농도), A2 (시이트저항)는, 본 발명의 막형성방법의 경우의 값을 나타내며, 그 막형성조건은 다음과 같다.
* 반응온도 500 ℃
* 내압 3.0 Torr
* 100% 농도의 SiH4유량 800 SCCM
* 0.1 희석 PH3가스유량 300 SCCM
곡선 Bl(인농도), B2 (시이트저항)는, 종래의 막형성방법의 경우의 값을 나타내며, 그의 막형성조건은, 다음과 같다.
* 반응온도 580℃
* 내압 0.6 Torr
* 100% 농도의 SiH4유량 800 SCCM
* 1 희석 PH3가스유량 22 SCCM
제2도의 곡선 Bl 으로부터 분명한 바와 같이, 종래의 막형성방법에 의하여 반응온도를 580℃ 로 한 경우에는 반응용기 (1)의 아래쪽에 배치된 실리콘 웨이퍼 W 의 인농도가 높고, 반응용기 (1)의 위쪽으로 향하여 감에 따라서 급격하게 인농도가 저하되고, 웨이퍼간 막형성중의 인농도에 큰 편차가 있었다. 또한, 곡선 B2로부터 분명한 바와 같이, 반응용기 (1)의 아래쪽에 배치된 실리콘 웨이퍼 W 의 시이트 저항이 낮고, 반응용기 (1)의 위쪽으로 향하여 서서히 높아지고, 시이트저항에 편차가 있었다.
그러나, 제2도의 곡선 Al 으로부터 분명한 바와 같이, 본 발명의 막형성방법에 의하여 반응온도를 500℃ 로 한 경우에는 반응용기 (1)의 아래쪽으로 배치된 실리콘 웨이퍼 W 의 인농도가 높고, 반응용기(1)의 위쪽으로 향하여도 인농도의 변화가 차이가 없고, 면사이 막중의 인농도가 균일하게 되었다. 또한, 곡선 A2 로부터 분명한 바와 같이, 반응용기 (1)의 아래쪽에 배치된 실리콘 웨이퍼 W의 시이트 저항은, 반응용기 (1)의 위쪽으로 향하여도 거의 일정하다.
이와 같이 반응온도를 종래, 통상적으로 행하고 있던 온도보다 낮게, 480 내지 550℃, 바람직하게는 500℃ 로 함으로써, 웨이퍼간 막두께의 균일화가 도모됨과 함께, 어니일 후의 시이트 저항치도 균일하게 된다고 하는 양호한 결과를 얻을 수 있었다.
인 (P) 농도가 증가하면, 막중의 인이 실리콘 (Si)과 결합하여 자유전자가 발생하고, 이 자유전자 때문에 막중의 전기저항치가 저하하고, 따라서 시이트 저항도 저하한다. 제2도는 이 상관관계를 나타내고 있다. 즉, 인 (P)농도가 높을수록 시이트 저항은 낮아지게 된다. 이것은, 인농도가 막면사이에서 균일하게 유지되면, 시이트 저항도 면사이에서 균일하게 유지된다고 함을 의미한다.
제3도는, 횡축에, 웨이퍼 보우트 (13)의 바닥측으로부터 정상측에 이르는 웨이퍼 위치를 취하고, 종축에 인 (P)농도를 취한 다른 시험결과의 그래프이다. 이 경우의 막형성조건은 다음과 같았다.
* 반응온도 500℃, 530℃, 550℃, 580℃
* 내압 0.5 Torr
* 100% 농도의 SiH4유량 800 SCCM
* 0.1 희석 PH3가스유량 300 SCCM
이 그래프에 의하면, 반응농도 500℃ 의 경우에 인 (P)농도가 웨이퍼 사이에서 가장 균일에 가깝고, 530℃, 550℃로 온도가 상승함에 따라, 도우프측 웨이퍼로 향하여 인 (P)농도가 보다 저하하고, 균일성이 열화하고 있다. 그리고, 반응온도가 580℃ 로 되면, 균일성은 실용에는 부적당한 정도로 열화하고 있다. 반응온도 550℃ 에서는 균일성은 간신히 실용가능하였다.
제4도는 횡축에, 웨이퍼 보우트의 (13)의 바닥측으로부터 정상측에 이르는 웨이퍼 위치를 취하고, 종축에는 막형성속도를 취한 다른 시험결과의 그래프이다. 이 경우의 막형성조건은 다음과 같았다.
* 반응 온도 500℃, 530℃, 550℃, 580℃
* 내압 0.5 Torr
* 100% 농도의 SiH4유량 800 SCCM
* 0.1 희석 PH3가스유량 300 SCCM
단, 반응온도가 낮아지도록 하였지만, 막형성속도는 저하하게 되는 경향이 있다. 막형성속도의 균일성에 대해서는 어느 온도대에서도 막형성하여도 균일하였다.
포스핀 (PH3)가스의 반응용기내에서의 반응에 의한 소비율은, 반응용기내의 온도 즉 반응온도에 따라 변화한다. 온도가 높으면 소비율도 높게 된다. 소비율이 높으면, 반응용기내로의 아래쪽으로부터 도입된 가스가 웨이퍼 보우트의 바닥측에서 많이 소비되어 버리고, 바닥측에서의 막형성중의 인의 농도가 높게 되며, 그리고 가스는 정상측으로 갈수 없게 된다. 따라서, 바닥측의 웨이퍼상의 인농도가 정상측의 웨이퍼상의 인농도보다 크게 되고, 웨이퍼간 인농도가 불균일하게 된다.
본 발명에서는, 반응온도를 통상보다 낮게 함으로써, SiH4가스의 소비율이 낮게 되고, 막형성속도도 많이 저하하지만, 동시에 PH3의 소비율도 저하하게 되는 일이 가능하므로, 바닥측에서의 PH3가스가 많이 소비되는 일이 없고, 바닥측으로부터 정상쪽에 걸쳐서 모든 웨이퍼의 막중의 인농도가 종래의 경우보다 균일하게 된다. 또한, 각 웨이퍼의 막두께의 균일성도 종래와 마찬가지로 뛰어난 것이었다.
이와 같이 반응온도를 내림으로써, 가스의 소비율이 저하하므로, 보다 균일한 막중 인농도를 얻을 수가 있으나, 반응온도가 서서히 낮아지면 막형성속도가 저하하고, 실용적인 속도로 막형성을 행하는 것이 불가능해진다. 480 내지 550℃ 의 상기 온도범위중 500℃ 보다 낮은 온도로 되면 막형성속도가 실용적으로 늦어지나, 이것은 반응압력을 올림으로써 보조가능하다. 반응압을 올림으로써, 480℃ 의 낮은 온도에서도 막두께를 균일성을 유지하면서, 실용적인 막형성속도를 얻을 수 있다.
제5도는, 반응압력 (Torr)와 막형성 속도 (Growth Rate)및 인 (P)농도의 관계를 나타내는 그래프이다. 이 도면으로부터, 반응압력이 증가함에 따라, 막형성 속도가 증가하는 것을 알 수 있다. 또한, 제5도의 그래프에 있어서의 다른 조건은 다음과 같다.
* 반응온도 500 ℃
* 100% 농도의 SiH4유량 800 SCCM
* 0.1 희석 PH3가스유량 300 SCCM
막형성용 가스의 유량은 상술한 바와 같이 300 내지 3000 SCCM 인것이 바람직하다. 막형성용 가스인 실란 (SiH4)가스의 유량을 증가시키면, 포스핀 (PH3)가스중의 인 (P)의 막중으로의 흡착확률이 낮아지므로, 인 (P)농도가 낮아지고, 막두께의 균일성이 향상한다. 따라서, 실란 (SiH4)가스의 유량증가는 반응온도를 저하시키는 것과 동일한 효과가 있다.
제6도는, 실란 (SiH4)가스유량과, 막형성속도및 막두께 균일성의 관계를 나타내는 그래프이다. 이 도면으로부터, 가스유량의 증가에 수반하여 막두께 균일성이 향상하고 있는 것을 알 수 있다. 막형성속도는, 가스유량의 증가에 따라서 약간 감소하고 있다. 또한, 다른 조건은 다음과 같다.
* 반응온도 530℃
* 100% 농도의 SiH4유량
* 0.1 희석 PH3가스유량 22 SCCM
* 반응압력 2.0 Torr
제7도는, 실란 (SiH4)가스유량과, 인 (P)농도 및 웨이퍼간 저항률의 변동관계를 나타내는 그래프이다.
이 도면으로부터, 가스유량의 증가에 따라서 인 (P)농도가 감소하고 있음을 알 수 있다. 또한, 저항은 가스유량의 증가에 수반하여 감소하고 있는 것을 알 수 있다. 또한, 다른 조건은 다음과 같았다.
* 반응온도 530 ℃
* 100% 농도의 SiH4유량
* 0.1 회석 PH3가스유량 22 SCCM
* 반응압력 2.0 Torr
또한, 상기 실시예에서는, 인 도우프의 경우지만, 본 발명은 이것에 한정되는 것은 아니고, 예를 들면 도펀트로서 보론, 비소, 안티몬등도 사용가능하다. 또한, 열처리장치이외에도, 본 발명은 예를 들면 산화확산장치, CVD 장치, 플라즈마 CVD 장치등에도 적용할 수 있다. 또한, 피처리체로서는, 실리콘웨이퍼에 한정되지 않으며, 예를 들면 글래스기판등에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 감압된 반응용기내에 막형성용 가스와 도펀트를 포함하는 도우프용 가스를 공급하여 피처리체의 표면에 도펀트가 포함된 박막을 형성할 때에, 피처리체의 반응온도를 480 내지 550℃ 의 범위로 설정함으로써, 막중의 인농도의 균일성이 도모됨과 함께, 어니일후의 시이트 저항치도 균일하게 되며, 균일한 성능의 피처리체를 얻는 것이 가능하다고 하는 효과가 있다.
Claims (3)
- 종형배치식 반응용기내에 복수매의 피처리체를 그들의 대향하는 면의 간격이 균일하도록 삽입하는 공정과, 반응용기내를 감압하고, 반응용기내에 막형성용 가스로서 도펀트를 포함하는 도우프용 가스를 공급하여 상기 피처리체의 표면에 도펀트가 포함된 박막을 형성하는 막형성공정을 포함하는 도우프트 박막의 막형성 방법에 있어서, 피처리체의 상기 막형성 공정이 480 내지 550℃의 범위의 반응온도에서 행하여지는 것을 특징으로 하는 막형성방법.
- 제1항에 있어서, 반응온도가 약 500℃인 것을 특징으로 하는 막형성방법.
- 제1항에 있어서, 상기 박막이 폴리실리콘막이고, 막형성용 가스는 실란가스이며, 도우프용 가스가 희석포스핀가스인 것을 특징으로 하는 막형성방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-93282 | 1993-04-20 | ||
JP09328293A JP3283095B2 (ja) | 1993-04-20 | 1993-04-20 | りんドープドポリシリコンの成膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100280690B1 true KR100280690B1 (ko) | 2001-04-02 |
Family
ID=14078076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940008333A KR100280690B1 (ko) | 1993-04-20 | 1994-04-20 | 도우프트 박막의 막형성방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3283095B2 (ko) |
KR (1) | KR100280690B1 (ko) |
-
1993
- 1993-04-20 JP JP09328293A patent/JP3283095B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-20 KR KR1019940008333A patent/KR100280690B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH06310437A (ja) | 1994-11-04 |
JP3283095B2 (ja) | 2002-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100720778B1 (ko) | 실리콘질화막을 형성하는 방법 및 장치 | |
JP3023982B2 (ja) | 成膜方法 | |
KR100890684B1 (ko) | 반도체 처리용 성막 방법 | |
US20070010072A1 (en) | Uniform batch film deposition process and films so produced | |
JP5311791B2 (ja) | ポリシリコン膜の形成方法 | |
WO2005093799A1 (ja) | 半導体装置の製造方法及び基板処理装置 | |
KR100860683B1 (ko) | 성막 방법 및 열처리 장치 | |
US5622566A (en) | Film-forming apparatus | |
US4632058A (en) | Apparatus for uniform chemical vapor deposition | |
US5677235A (en) | Method for forming silicon film | |
JP2819073B2 (ja) | ドープド薄膜の成膜方法 | |
JP3578155B2 (ja) | 被処理体の酸化方法 | |
KR100413914B1 (ko) | 성막방법 | |
JP4851647B2 (ja) | 酸化層及びシリコン層のインサイチュウ成長 | |
KR100280690B1 (ko) | 도우프트 박막의 막형성방법 | |
JPH056858A (ja) | 熱処理装置 | |
JP3899933B2 (ja) | 成膜方法及び成膜装置 | |
JP2004273605A (ja) | 基板処理装置 | |
JP3124302B2 (ja) | 成膜方法 | |
KR0134033B1 (ko) | 처리장치 | |
JPH05251347A (ja) | 成膜方法 | |
JPH06120150A (ja) | 薄膜の処理方法 | |
JPH0629413A (ja) | 半導体装置の製造方法および製造装置 | |
JPS62208637A (ja) | 気相成長方法 | |
JPH06120157A (ja) | 窒化シリコン系絶縁膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 14 |
|
EXPY | Expiration of term |