JP5155070B2 - 半導体装置の製造方法、基板処理方法及び基板処理装置 - Google Patents

半導体装置の製造方法、基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP5155070B2
JP5155070B2 JP2008224224A JP2008224224A JP5155070B2 JP 5155070 B2 JP5155070 B2 JP 5155070B2 JP 2008224224 A JP2008224224 A JP 2008224224A JP 2008224224 A JP2008224224 A JP 2008224224A JP 5155070 B2 JP5155070 B2 JP 5155070B2
Authority
JP
Japan
Prior art keywords
ammonia
silicon
film
substrate
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008224224A
Other languages
English (en)
Other versions
JP2010062230A (ja
Inventor
義朗 ▲ひろせ▼
裕真 高澤
智秀 加藤
尚徳 赤江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008224224A priority Critical patent/JP5155070B2/ja
Priority to US12/551,001 priority patent/US7884034B2/en
Priority to KR1020090082135A priority patent/KR101146507B1/ko
Priority to TW098129369A priority patent/TWI408747B/zh
Publication of JP2010062230A publication Critical patent/JP2010062230A/ja
Priority to KR1020110068802A priority patent/KR101202299B1/ko
Application granted granted Critical
Publication of JP5155070B2 publication Critical patent/JP5155070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、基板を処理する工程を有する半導体装置の製造方法、及び基板処理装置に関する。
ＤＲＡＭ等の半導体装置の製造工程の一工程として、基板に対してジクロロシラン（ＳｉＨ２Ｃｌ２、略称ＤＣＳ）とアンモニア（ＮＨ３）とを供給して基板上にシリコンリッチな、すなわち、化学量論的に窒素に対してシリコンが過剰な窒化シリコン膜を形成する基板処理工程が実施される場合がある（例えば特許文献１参照）。
特開２００４−９５９４０号公報
上述の窒化シリコン膜の形成においては、成膜温度を７５０〜９００℃と比較的高温としており、低温でシリコン（Ｓｉ）と窒素（Ｎ）との組成比（Ｓｉ／Ｎ比）を制御した膜を形成する方法は得られていなかった。
本発明は、基板上に窒化シリコン膜を形成する際に、低温でＳｉ／Ｎ比を制御した膜、すなわち化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成することが可能な半導体装置の製造方法及び基板処理装置を提供することを目的とする。
本発明の一態様によれば、ジクロロシランとアンモニアとを用いて処理室内で基板上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法であって、前記窒化シリコン膜を形成する工程では、ＣＶＤ反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成する工程と、ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する工程と、を交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する半導体装置の製造方法が提供される。
本発明の他の態様によれば、基板を処理する処理室と、前記処理室内にジクロロシランを供給する第１ガス供給系と、前記処理室内にアンモニアを供給する第２ガス供給系と、前記処理室内の基板を加熱するヒータと、ＣＶＤ反応が生じる条件下で前記処理室内にジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成し、ノンプラズマの雰囲気下で前記処理室内にアンモニアを供給して前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を窒化し、これを交互に繰り返すことで、基板上に化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成するように前記第１ガス供給系、前記第２ガス供給系、及び前記ヒータを制御するコントローラと、を有する基板処理装置が提供される。
本発明にかかる半導体装置の製造方法及び基板処理装置によれば、基板上に窒化シリコン膜を形成する際に、低温でＳｉ／Ｎ比を制御した膜、すなわち化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成することが可能となる。
発明者等は、成膜原料としてジクロロシランを用いる場合において、化学量論的に窒素に対しシリコンが過剰な窒化シリコン（ＳｉＮ）膜（以下、シリコンリッチな窒化シリコン膜ともいう）を形成する方法について鋭意研究を行った。その結果、ＣＶＤ反応が生じる条件下で処理室内にジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成し、ノンプラズマの雰囲気下で処理室内にアンモニアを供給してシリコン膜のアンモニアによる窒化反応が飽和しない条件下でシリコン膜を窒化し、これを交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン（ＳｉＮ）膜を形成することが可能であるとの知見を得た。
本発明は、発明者等が得たかかる知見に基づいてなされたものである。以下に、本発明の一実施形態について図面を参照しながら説明する。
（１）基板処理装置の構成
図１は、本発明の一実施形態にて好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉２０２部分を縦断面図で示している。また、図２は、図１に示す処理炉のＡ−Ａ’断面図である。なお、本発明は、本実施形態にかかる基板処理装置に限らず、枚葉式、Ｈｏｔ Ｗａｌｌ型、Ｃｏｌｄ Ｗａｌｌ型の処理炉を有する基板処理装置にも好適に適用できる。
図１に示されているように、処理炉２０２は加熱手段（加熱機構）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板としてのヒータベース（図示せず）に支持されることにより垂直に据え付けられている。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管としてのプロセスチューブ２０３が配設されている。プロセスチューブ２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。プロセスチューブ２０３の筒中空部には処理室２０１が形成されており、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。
プロセスチューブ２０３の下方には、プロセスチューブ２０３と同心円状にマニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス等からなり、上端及び下端が開口した円筒形状に形成されている。マニホールド２０９は、プロセスチューブ２０３に係合しており、プロセスチューブ２０３を支持するように設けられている。なお、マニホールド２０９とプロセスチューブ２０３との間にはシール部材としてのＯリング２２０ａが設けられている。マニホールド２０９がヒータベースに支持されることにより、プロセスチューブ２０３は垂直に据え付けられた状態となっている。プロセスチューブ２０３とマニホールド２０９とにより反応容器が形成される。
マニホールド２０９には、第１ガス導入部としての第１ノズル２３３ａと、第２ガス導入部としての第２ノズル２３３ｂとが、マニホールド２０９の側壁を貫通するように設けられており、第１ノズル２３３ａ、第２ノズル２３３ｂには、それぞれ第１ガス供給管２３２ａ、第２ガス供給管２３２ｂが接続されている。このように、処理室２０１内へは複数種類、ここでは２種類の処理ガスを供給するガス供給路として、２本のガス供給管が設けられている。
第１ガス供給管２３２ａには、上流方向から順に、流量制御器（流量制御手段）である第１マスフローコントローラ２４１ａ、及び開閉弁である第１バルブ２４３ａが設けられている。また、第１ガス供給管２３２ａの第１バルブ２４３ａよりも下流側には、不活性ガスを供給する第１不活性ガス供給管２３４ａが接続されている。この第１不活性ガス供
給管２３４ａには、上流方向から順に、流量制御器（流量制御手段）である第３マスフローコントローラ２４１ｃ、及び開閉弁である第３バルブ２４３ｃが設けられている。また、第１ガス供給管２３２ａの先端部には、上述の第１ノズル２３３ａが接続されている。第１ノズル２３３ａは、処理室２０１を構成しているプロセスチューブ２０３の内壁とウエハ２００との間における円弧状の空間に、プロセスチューブ２０３の内壁の下部より上部に沿って、また、ウエハ２００の積載方向に沿って設けられている。第１ノズル２３３ａの側面にはガスを供給する供給孔である第１ガス供給孔２４８ａが設けられている。この第１ガス供給孔２４８ａは、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。主に、第１ガス供給管２３２ａ、第１マスフローコントローラ２４１ａ、第１バルブ２４３ａ、第１ノズル２３３ａにより第１ガス供給系が構成され、主に、第１不活性ガス供給管２３４ａ、第３マスフローコントローラ２４１ｃ、第３バルブ２４３ｃにより、第１不活性ガス供給系が構成される。
第２ガス供給管２３２ｂには、上流方向から順に、流量制御器（流量制御手段）である第２マスフローコントローラ２４１ｂ、及び開閉弁である第２バルブ２４３ｂが設けられている。また、第２ガス供給管２３２ｂの第２バルブ２４３ｂよりも下流側には、不活性ガスを供給する第２不活性ガス供給管２３４ｂが接続されている。この第２不活性ガス供給管２３４ｂには、上流方向から順に、流量制御器（流量制御手段）である第４マスフローコントローラ２４１ｄ、及び開閉弁である第４バルブ２４３ｄが設けられている。また、第２ガス供給管２３２ｂの先端部には、上述の第２ノズル２３３ｂが接続されている。第２ノズル２３３ｂは、処理室２０１を構成しているプロセスチューブ２０３の内壁とウエハ２００との間における円弧状の空間に、プロセスチューブ２０３の内壁の下部より上部に沿って、また、ウエハ２００の積載方向に沿って設けられている。第２ノズル２３３ｂの側面にはガスを供給する供給孔である第２ガス供給孔２４８ｂが設けられている。この第２ガス供給孔２４８ｂは、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。主に、第２ガス供給管２３２ｂ、第２マスフローコントローラ２４１ｂ、第２バルブ２４３ｂ、第２ノズル２３３ｂにより第２ガス供給系が構成され、主に、第２不活性ガス供給管２３４ｂ、第４マスフローコントローラ２４１ｄ、第４バルブ２４３ｄにより第２不活性ガス供給系が構成される。
例えば、第１ガス供給管２３２ａからは、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称ＤＣＳ）ガスが、第１マスフローコントローラ２４１ａ、第１バルブ２４３ａ、第１ノズル２３３ａを介して処理室２０１内に供給される。このとき同時に、第１不活性ガス供給管２３４ａからは、不活性ガスが、第３マスフローコントローラ２４１ｃ、第３バルブ２４３ｃを介して第１ガス供給管２３２ａ内に供給されるようにしてもよい。また、第２ガス供給管２３２ｂからは、アンモニア（ＮＨ３）ガスが、第２マスフローコントローラ２４１ｂ、第２バルブ２４３ｂ、第２ノズル２３３ｂを介して処理室２０１内に供給される。このとき同時に、第２不活性ガス供給管２３４ｂからは、不活性ガスが、第４マスフローコントローラ２４１ｄ、第４バルブ２４３ｄを介して第２ガス供給管２３２ｂ内に供給されるようにしてもよい。
マニホールド２０９には、処理室２０１内の雰囲気を排気するガス排気管２３１が設けられている。ガス排気管２３１のマニホールド２０９との接続側と反対側である下流側には、圧力検出器としての圧力センサ２４５及び圧力調整器としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４２を介して、真空排気装置としての真空ポンプ２４６が接続されている。なお、ＡＰＣバルブ２４２は、弁を開閉して処理室２０１内の真空排気・真空排気停止ができ、更に弁開度を調節して圧力調整可能なように構成されている開閉弁である。真空ポンプ２４６を作動させつつ、圧力センサ２４５により検出された圧力に基づいてＡＰＣバルブ２４２の弁の開度を調節することにより、処理室２０１内の圧力が所定の圧力（真空度）となるよう真空排気し得るように構成されてい
る。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、マニホールド２０９の下端に垂直方向下側から当接されるように構成されている。シールキャップ２１９は、例えばステンレス等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてＯリング２２０ｂが設けられる。シールキャップ２１９の処理室２０１と反対側には、後述する基板保持具としてのボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、プロセスチューブ２０３の外部に垂直に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内に対して搬入・搬出することが可能なように構成されている。
基板保持具としてのボート２１７は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウエハ２００を水平姿勢で、かつ、互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なお、ボート２１７の下部には、例えば石英や炭化珪素等の耐熱性材料からなる断熱部材２１８が設けられており、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなるように構成されている。なお、断熱部材２１８は、石英や炭化珪素等の耐熱性材料からなる複数枚の断熱板と、これら断熱板を水平姿勢で多段に支持する断熱板ホルダとにより構成してもよい。プロセスチューブ２０３内には、温度検出器としての温度センサ２６３が設置されており、温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することにより、処理室２０１内の温度が所望の温度分布となるように構成されている。温度センサ２６３は、第１ノズル２３３ａ及び第２ノズル２３３ｂと同様に、プロセスチューブ２０３の内壁に沿って設けられている。
制御部（制御手段）であるコントローラ２８０は、第１〜第４のマスフローコントローラ２４１ａ、２４１ｂ、２４１ｃ、２４１ｄ、第１〜第４のバルブ２４３ａ、２４３ｂ、２４３ｃ、２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４２、ヒータ２０７、温度センサ２６３、真空ポンプ２４６、回転機構２６７、ボートエレベータ１１５等に接続されている。コントローラ２８０により、第１〜第４のマスフローコントローラ２４１ａ、２４１ｂ、２４１ｃ、２４１ｄの流量調整、第１〜第４のバルブ２４３ａ、２４３ｂ、２４３ｃ、２４３ｄの開閉動作、ＡＰＣバルブ２４２の開閉及び圧力センサ２４５に基づく圧力調整動作、温度センサ２６３に基づくヒータ２０７の温度調整、真空ポンプ２４６の起動・停止、回転機構２６７の回転速度調節、ボートエレベータ１１５の昇降動作等の制御が行われる。
（２）窒化シリコン膜の成膜方法
次に、上述の基板処理装置の処理炉を用いて、半導体装置（デバイス）の製造工程の一工程として、ジクロロシラン（ＤＣＳ）とアンモニア（ＮＨ３）とを用い、化学量論的に窒素（Ｎ）に対しシリコン（Ｓｉ）が過剰な窒化シリコン（ＳｉＮ）膜、すなわちシリコンリッチな窒化シリコン膜を成膜する方法の例について説明する。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２８０により制御される。
本実施形態では、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法による成膜に類似する方法であって、ＡＬＤ法とは異なる方法により成膜を行う。ＡＬＤ法と
は、ある成膜条件（温度、時間等）の下で、成膜に用いる少なくとも２種類の原料となる反応性ガスを１種類ずつ交互に基板上に供給し、１原子単位で基板上に吸着させ、表面反応を利用して成膜を行う方法である。このとき、膜厚の制御は、反応性ガスを供給するサイクル数で行う（例えば、成膜速度が１Å／サイクルとすると、２０Åの膜を形成する場合、２０サイクル行う）。
すなわち、本実施形態にかかる成膜方法では、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）反応が生じる条件下で、ウエハ２００に対してジクロロシランを供給する工程と、ノンプラズマの雰囲気下で、かつ所定の条件下でウエハ２００に対してアンモニアを供給する工程と、を交互に繰り返すことにより、シリコンリッチな窒化シリコン膜（ＳｉＮ）を形成する。本実施形態では、ウエハ２００に対してジクロロシランを供給する工程（ステップ１）と、ウエハ２００上からジクロロシランを除去する工程（ステップ２）と、ウエハ２００に対してアンモニアを供給する工程（ステップ３）と、ウエハ２００上からアンモニアを除去する工程（ステップ４）と、を１サイクルとして、このサイクルを複数回繰り返すことにより、シリコンリッチな窒化シリコン膜（ＳｉＮ）を形成する。そして、ウエハ２００に対してジクロロシランを供給する工程（ステップ１）では、ウエハ２００上に数原子層以下（数分の１原子層から数原子層）のシリコン膜を形成する。このとき、Ｓｉの供給量は過剰となる。また、ウエハ２００に対してアンモニアを供給する工程（ステップ３）では、ウエハ２００上に形成した数原子層以下のシリコン膜を熱で窒化する。このときシリコン膜の窒化はシリコン膜のアンモニアによる窒化反応が飽和しない条件下で行われる。すなわち、シリコン膜は、完全には窒化させず、Ｓｉの結合手の一部がＮの結合手と結合しない状態となるようにする。これにより、Ｓｉの窒化量は抑制され、Ｓｉが過剰な状態となる。そしてこのとき、好ましくはシリコン膜の窒化反応が飽和しない条件となるよう、アンモニアの供給流量、アンモニアの供給時間、および処理室２０１内の圧力のうち少なくともいずれかをシリコン膜の窒化反応が飽和する条件と異ならせるようにする。すなわち、シリコン膜の窒化反応が飽和する条件よりもアンモニアの供給流量を少なくするか、アンモニアの供給時間を短くするか、処理室２０１内の圧力を低くするようにする。例えば、化学量論的な組成を持つ窒化シリコン（Ｓｉ３Ｎ４）膜を形成するのに必要な量よりも少量のアンモニアを供給するようにする。このように、ウエハ２００上に数原子層以下のシリコン膜をＣＶＤ法により形成する工程でＳｉの供給量を制御し、そのシリコン膜をアンモニアで熱窒化する工程でＳｉの窒化量を制御し、これを交互に繰り返すことで、Ｓｉ／Ｎ比の制御されたシリコンリッチな窒化シリコン（ＳｉＮ）膜を形成する。
以下に、本実施形態にかかる成膜方法を、図３を参照しつつ具体的に説明する。
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、図１に示されているように、複数枚のウエハ２００を保持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内に搬入（ボートロード）される。この状態で、シールキャップ２１９はＯリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
処理室２０１内が所望の圧力（真空度）となるように真空ポンプ２４６によって真空排気される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力に基づきＡＰＣバルブ２４２がフィードバック制御される（圧力調整）。また、処理室２０１内が所望の温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される（温度調整）。続いて、回転機構２６７によりボート２１７が回転されることでウエハ２００が回転される。その後、後述する４つのステップを順次実行する。
（ステップ１）
第１ガス供給管２３２ａの第１バルブ２４３ａ、第１不活性ガス供給管２３４ａの第３バルブ２４３ｃを開き、第１ガス供給管２３２ａにジクロロシラン、第１不活性ガス供給管２３４ａに不活性ガス（Ｎ２）を流す。不活性ガスは、第１不活性ガス供給管２３４ａから流れ、第３マスフローコントローラ２４１ｃにより流量調整される。ジクロロシランは、第１ガス供給管２３２ａから流れ、第１マスフローコントローラ２４１ａにより流量調整され、流量調整された不活性ガスと混合されて、第１ノズル２３３ａの第１ガス供給孔２４８ａから処理室２０１内に供給されつつガス排気管２３１から排気される。この時、ＡＰＣバルブ２４２を適正に調整して、処理室２０１内の圧力を１３３〜１３３３Ｐａの範囲であって、例えば１３３Ｐａに維持する。第１マスフローコントローラ２４１ａで制御するジクロロシランの供給量は０．１〜１０ｓｌｍの範囲であって、例えば０．５ｓｌｍとする。ジクロロシランにウエハ２００を晒す時間は例えば１〜１８０秒間の範囲内の時間とする。このとき、ヒータ２０７の温度は、ジクロロシランが熱分解してＣＶＤ反応が生じる条件、すなわちウエハ２００の温度が５５０〜７００℃の範囲であって、例えば６３０℃になるように設定する。上述の条件にてジクロロシランを処理室２０１内に供給することで、ウエハ２００上に数原子層以下、すなわち数分の１原子層から数原子層のシリコン（Ｓｉ）膜が形成される（ＣＶＤ−Ｓｉ膜の堆積）。例えば、半原子層（ハーフレイヤー）のシリコン膜を形成してもよいし、単原子層（モノレイヤー）のシリコン膜を形成してもよい。これにより、Ｓｉは過剰に供給されることになる。
（ステップ２）
数原子層以下のシリコン膜を成膜した後、第１ガス供給管２３２ａの第１バルブ２４３ａを閉じ、ジクロロシランの供給を停止する。このとき、ガス排気管２３１のＡＰＣバルブ２４２は開いたままとし、真空ポンプ２４６により処理室２０１内を１０Ｐａ以下となるまで排気し、残留したジクロロシランを処理室２０１内から排除する。このとき、Ｎ２等の不活性ガスを処理室２０１内へ供給すると、残留したジクロロシランを排除する効果が更に高まる（残留ガス除去）。
（ステップ３）
第２ガス供給管２３２ｂの第２バルブ２４３ｂ、第２不活性ガス供給管２３４ｂの第４バルブ２４３ｄを開き、第２ガス供給管２３２ｂにアンモニア、第２不活性ガス供給管２３４ｂに不活性ガス（Ｎ２）を流す。不活性ガスは、第２不活性ガス供給管２３４ｂから流れ、第４マスフローコントローラ２４１ｄにより流量調整される。アンモニアは第２ガス供給管２３２ｂから流れ、第２マスフローコントローラ２４１ｂにより流量調整され、流量調整された不活性ガスと混合されて、第２ノズル２３３ｂの第２ガス供給孔２４８ｂから処理室２０１内に供給されつつガス排気管２３１から排気される。なお、上述のように、アンモニアはプラズマによって活性化することなく処理室２０１内に供給する。
ステップ３では、処理室２０１内の条件が、シリコン膜のアンモニアによる窒化反応が飽和しない条件となるようにする。すなわちアンモニアの供給量は、シリコン膜の窒化により化学量論的な組成を持つ窒化シリコン（Ｓｉ３Ｎ４）膜を形成するのに必要な量よりも少量とする。また、このとき、ＡＰＣバルブ２４２を適正に調整して、処理室２０１内の圧力を１３３〜１３３３Ｐａの範囲であって、例えば８６５Ｐａに維持する。第２マスフローコントローラ２４１ｂで制御するアンモニアの供給流量は、０．１〜１０ｓｌｍの範囲であって、例えば１ｓｌｍとする。なお、アンモニアにウエハ２００を晒す時間は、１〜１８０秒間の範囲内の時間とする。このとき、ウエハ２００の温度が、ステップ１のジクロロシランの供給時と同じく５５０〜７００℃の範囲であって、例えば６３０℃となるようにヒータ２０７の温度を設定する。このように、アンモニアをノンプラズマの雰囲気下で処理室２０１内に供給することで、ウエハ２００上に形成された数原子層以下のシ
リコン膜を熱で窒化する（ＣＶＤ−Ｓｉ膜の熱窒化）。このときＳｉの窒化量は抑制され、Ｓｉが過剰な状態となり、シリコンリッチな窒化シリコン膜が形成される。
処理室２０１内に供給されたジクロロシランやアンモニアが全て窒化シリコン膜の形成に寄与すると仮定した場合、シリコン含有物であるジクロロシランの供給量と窒素含有物であるアンモニアの供給量とが３：４の割合になるように処理室２０１内にジクロロシランとアンモニアとを供給すれば、ウエハ２００上には化学量論的な組成を持つ窒化シリコン（Ｓｉ３Ｎ４）膜が形成されることになる。これに対し、本実施形態においては、シリコン膜の熱窒化により化学量論的な組成を持つ窒化シリコン（Ｓｉ３Ｎ４）膜を形成するのに本来必要な量よりも少量のアンモニアを供給する。すなわち、シリコン膜の窒化反応が飽和しないように、アンモニアの供給量を制限する。これより、化学量論的な組成を持つ窒化シリコン膜（Ｓｉ３Ｎ４）を形成するのに必要な窒素の量が不足して、ウエハ２００上にシリコンリッチな窒化シリコン（ＳｉＮ）膜が形成される。
なお、窒化シリコン膜中におけるシリコンと窒素との組成比は、実際には、アンモニアの供給量だけではなく、例えば、ステップ３における処理室２０１内の圧力に起因する反応性の相違、ウエハ２００の温度等に起因する反応性の相違、アンモニア供給流量、アンモニア供給時間、すなわち反応時間の長さによっても変化する。また、ステップ１における処理室２０１内の圧力、ウエハ２００の温度、ジクロロシランの供給流量、ジクロロシランの供給時間にも依存する。すなわち、ステップ１におけるＳｉの供給とステップ３におけるＮの供給とのバランスを制御することが、窒化シリコン膜中におけるシリコンと窒素との組成比（Ｓｉ／Ｎ比）を制御する上で重要となる。本実施形態においては、処理室２０１内の圧力、ウエハ２００の温度、ガス供給流量、ガス供給時間を上述の範囲内における適正な値とすることで、窒化シリコン膜中におけるシリコンと窒素との組成比を制御するようにしている。なお、ステップ１におけるＳｉの供給量を基準に考えた（固定とした）場合、ステップ３における条件のうち、アンモニアの供給流量とアンモニアの供給時間と処理室２０１内の圧力が、Ｓｉ／Ｎ比の制御に最も寄与することとなる。よって、ステップ３では、アンモニアの供給流量、アンモニアの供給時間、処理室２０１内の圧力のうち少なくともいずれかをシリコン膜の窒化反応が飽和する条件と異ならせるようにするのが好ましい。具体的には、ステップ３では、シリコン膜の窒化反応が飽和する条件よりも、アンモニアの供給流量を少なくするか、アンモニアの供給時間を短くするか、処理室２０１内の圧力を低くするのが好ましい。
（ステップ４）
数原子層以下のシリコン膜を熱で窒化した後、第２ガス供給管２３２ｂの第２バルブ２４３ｂを閉じ、アンモニアの供給を停止する。このとき、ガス排気管２３１のＡＰＣバルブ２４２は開いたままとし、真空ポンプ２４６により処理室２０１内を１０Ｐａ以下となるまで排気し、残留したアンモニアを処理室２０１内から排除する。このとき、Ｎ２などの不活性ガスを処理室２０１内へ供給すると、残留したアンモニアを排除する効果が更に高まる（残留ガス除去）。
上述したステップ１〜４を１サイクルとし、このサイクルを複数回繰り返すことにより、ウエハ２００上に所定膜厚のシリコンリッチな窒化シリコン膜を成膜することが出来る。
所定膜厚のシリコンリッチな窒化シリコン膜を成膜すると、Ｎ２等の不活性ガスが処理室２０１内へ供給されつつ排気されることで処理室２０１内がガスパージされ（パージ）、処理室２０１内が不活性ガスに置換されるとともに、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
その後、ボートエレベータ１１５によりシールキャップ２１９が下降されて、マニホールド２０９の下端が開口されるとともに、処理済のウエハ２００がボート２１７に保持された状態でマニホールド２０９の下端からプロセスチューブ２０３の外部に搬出（ボートアンロード）される。その後、処理済みのウエハ２００はボート２１７より取り出される（ウエハディスチャージ）。
（３）本実施形態にかかる効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
本実施形態においては、ウエハ２００に対してジクロロシランを供給する工程（ステップ１）にて、ＣＶＤ反応が生じる条件、すなわちウエハ２００の温度が５５０〜７００℃の範囲であって、例えば６３０℃になるように設定している。これにより、ウエハ２００上にジクロロシランを吸着させるだけでなく、ウエハ２００上にてジクロロシランを熱分解させてＣＶＤ反応を生じさせ、ウエハ２００上に数分の１原子層から数原子層のシリコンを堆積させ、ウエハ２００上に堆積するシリコンの量を過剰にすることが可能になる。
また、本実施形態においては、ウエハ２００に対してジクロロシランを供給する工程（ステップ１）にて、ウエハ２００上にてジクロロシランを熱分解させてＣＶＤ反応を生じさせている。これにより、成膜レートを高めることが可能となり、基板処理の生産性を高めることが可能となる。また、成膜レートを高めること、更には比較的低温での成膜が可能となることにより、ウエハ２００に対する熱履歴（サーバルバジェット）を低減させることが可能となる。
また、本実施形態においては、ウエハ２００に対してアンモニアを供給する工程（ステップ３）にて、処理室２０１内の条件を、ウエハ２００上に形成されたシリコン膜のアンモニアによる窒化反応が飽和しないような条件としている。例えば、化学量論的な窒化シリコン（Ｓｉ３Ｎ４）膜を形成するのに必要な量よりも少量のアンモニアを供給するようにしている。これにより、化学量論的な組成を有するＳｉ３Ｎ４を形成するのに必要な窒素の量を不足させ、ウエハ２００上にシリコンリッチな窒化シリコン（ＳｉＮ）膜を形成させることが可能になる。
また、本実施形態においては、処理室２０１内の圧力、ウエハ２００の温度、アンモニア供給流量、アンモニア供給時間を上述の範囲内で制御することで、窒化シリコン膜中におけるシリコンと窒素との組成比を任意に制御することが出来る。例えば、ステップ１を実行した後、ステップ３にて処理室２０１内の温度をステップ１と同じ温度に維持した状態で処理室２０１内の圧力をステップ１よりも高圧の所定の圧力となるよう制御することにより、ステップ１にて堆積した数分の１原子層〜数原子層のシリコン膜を窒化させ、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）を１．０〜０．７５の間で任意に調整することが可能となる。また例えば、ステップ１を実行した後、ステップ３にて処理室２０１内の温度をステップ１と同じ状態に維持した状態で、アンモニアの供給流量やアンモニアの供給時間を制御することにより、窒化シリコン膜のＳｉ／Ｎ比を制御することが可能となる。また例えば、ステップ１を実行した後、ステップ３にて処理室２０１内の温度を制御することにより、窒化シリコン膜のＳｉ／Ｎ比を制御することが可能となる。すなわち、ステップ３における処理室２０１内の温度、圧力、アンモニア供給流量、アンモニア供給時間のうち少なくともいずれかを制御することにより、ステップ１で堆積したＳｉの窒化量を制御でき、窒化シリコン膜のＳｉ／Ｎ比を制御することができる。なお、ステップ１で数原子層のシリコン膜を形成し、ステップ３でそのうちの１原子層（上層）だけを窒化するようにして、Ｓｉ／Ｎ比を制御してもよいし、更には、ステップ１で２原子層のシリコン膜を形成し、ステップ３でそのうちの１原子層（上層）だけを窒化するようにして、Ｓｉ／Ｎ比を制御してもよい。
また、本実施形態においては、ステップ１におけるジクロロシランの供給条件、あるいはステップ３におけるアンモニアの供給条件のうち少なくともいずれか一方を調整し、Ｓｉの供給量とＳｉの窒化量（Ｎの供給量）とのバランスを制御することにより、窒化シリコン膜中におけるシリコンと窒素との組成比を任意に制御することが出来る。また、窒化シリコン膜中におけるシリコンと窒素との組成比を制御することで、電荷のトラップ量、エッチングレート、誘電率、膜応力等の窒化シリコン膜の膜質（物性）を制御することが可能となる。
また、本実施形態においては、ＡＬＤ法による成膜に類似する方法であってＡＬＤ法とは異なる方法により成膜を行う。すなわち、ウエハ２００に対してジクロロシランを供給してウエハ２００上にＣＶＤ−Ｓｉ膜を堆積させる工程（ステップ１）と、ウエハ２００上からジクロロシランを除去する工程（ステップ２）と、ウエハ２００に対してアンモニアを供給してウエハ２００上に形成されたＣＶＤ−Ｓｉ膜を熱窒化する工程（ステップ３）と、ウエハ２００上からアンモニアを除去する工程（ステップ４）と、を１サイクルとして、このサイクルを複数回繰り返す。このように、ウエハ２００上にジクロロシランとアンモニアとを交互に供給することにより、ウエハ２００上における成膜反応の進行速度を制御し、窒化シリコン膜（ＳｉＮ）の段差被覆性（ステップカバレッジ性）を向上させることが可能となる。また、ウエハ面内膜厚均一性を向上させることも可能となる。
以下に、本発明の実施例について比較例を交えて図４を参照しつつ説明する。
＜実施例１＞
本実施例においては、ステップ１における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６００℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を６０秒とすることにより、ウエハ２００上に数分の１原子層から数原子層のシリコン（Ｓｉ）膜が形成された。ステップ３においては、処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６００℃、アンモニアの供給流量を５ｓｌｍ、アンモニアの供給時間を３０秒とした。結果、１．０Å／サイクル以上の成膜レートを得ることができた。また、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が１．０なり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．１参照）。
＜実施例２＞
本実施例においても、ステップ１における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を１０秒とすることにより、ウエハ２００上に数分の１原子層から数原子層のシリコン（Ｓｉ）膜が形成された。ステップ３においては、処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハの温度を６３０℃、アンモニアの供給流量を５ｓｌｍ、アンモニアの供給時間を３０秒とした。結果、１．０Å／サイクル以上の成膜レートを得ることができた。また、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が１．０となり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．２参照）。
＜実施例３＞
本実施例においても、ステップ１における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における
処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を１０ｓｌｍ、ジクロロシランの供給時間を１０秒とすることにより、ウエハ２００上に数分の１原子層から数原子層のシリコン（Ｓｉ）膜が形成された。ステップ３においては、処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハの温度を６３０℃、アンモニアの供給流量を５ｓｌｍ、アンモニアの供給時間を３０秒とした。結果、１．０Å／サイクル以上の成膜レートを得ることができた。また、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が１．０となり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．３参照）。
＜実施例４＞
本実施例においても、ステップ１における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を３０秒とすることにより、ウエハ２００上に数分の１原子層から数原子層のシリコン（Ｓｉ）膜が形成された。ステップ３においては、処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハの温度を６３０℃、アンモニアの供給流量を５ｓｌｍ、アンモニアの供給時間を３０秒とした。結果、１．０Å／サイクル以上の成膜レートを得ることができた。また、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が１．０となり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．４参照）。
＜実施例５＞
本実施例においては、ステップ３における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を１５秒とし、ステップ３における処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６３０℃、アンモニアの供給流量を１ｓｌｍ、アンモニアの供給時間、すなわちアンモニアにウエハ２００を晒す時間を６秒とした。結果、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が１．０となり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．５参照）。
＜実施例６＞
本実施例においては、ステップ３における諸条件を調整することにより、窒化シリコン膜中におけるシリコンと窒素との組成比の制御を試みた。その結果、ステップ１における処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を１５秒とし、ステップ３における処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６３０℃、アンモニアの供給流量を１０ｓｌｍ、アンモニアの供給時間、すなわちアンモニアにウエハ２００を晒す時間を６秒とした。結果、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が０．９となり、シリコンリッチな窒化シリコン膜を得ることが出来た（図４のＮｏ．６参照）。
＜比較例１＞
ステップ１における処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給量を０．５ｓｌｍ、ジクロロシランの供給時間を１５秒とし、ステップ３における処理室２０１内の圧力を６．５Ｔｏｒｒ、ウエハ２００の温度を６３０℃、アンモニアの供給流量を１ｓｌｍ、アンモニアの供給時間、すなわちアンモニアにウエハ２００を晒す時間を２４秒とした。結果、シリコン膜の窒化反応が飽和して、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が０．７５となり、
化学量論的な組成の窒化シリコン膜が形成され、シリコンリッチな窒化シリコン膜を得ることが出来なかった（図４のＮｏ．７参照）。なお、本比較例におけるアンモニアの供給時間以外の条件は実施例５と同様としている。
＜比較例２＞
ステップ１における処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を１５秒とし、ステップ３における処理室２０１内の圧力を２０Ｔｏｒｒ、ウエハ２００の温度を６３０℃、アンモニアの供給流量を１ｓｌｍ、アンモニアの供給時間、すなわちアンモニアにウエハ２００を晒す時間を６秒とした。結果、シリコン膜の窒化反応が飽和して、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が０．７５となり、化学量論的な組成の窒化シリコン膜が形成され、シリコンリッチな窒化シリコン膜を得ることが出来なかった（図４のＮｏ．８参照）。なお、本比較例におけるステップ３での処理室２０１内の圧力以外の条件は実施例５と同様としている。
＜比較例３＞
ステップ１にて処理室２０１内の圧力を１Ｔｏｒｒ、ウエハ２００の温度を６３０℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を３０秒とし、ウエハ２００上に数分の１原子層から数原子層の薄いシリコン層を堆積後、ステップ３にて処理室２０１内の圧力を５Ｔｏｒｒ、ウエハ２００の温度を６３０℃、アンモニアの供給流量を５ｓｌｍ、アンモニアの供給時間を３０秒とし、プラズマにより活性化したアンモニアを処理室２０１内に供給した。結果、シリコン膜の窒化反応が飽和して、シリコン膜が全て窒化してしまい、窒化シリコン膜中におけるシリコンと窒素との組成比（シリコン／窒素）が０．７５となり、シリコンリッチな窒化シリコン膜を得ることが出来なかった。したがって、アンモニアをプラズマにより活性化して処理室２０１内に供給すると、シリコンリッチな窒化シリコン膜を得ることが困難となることが分かった（図４のＮｏ．９参照）。
＜比較例４＞
ステップ１における処理室２０１内の圧力を０．５Ｔｏｒｒ、ウエハ２００の温度を６００℃、ジクロロシランの供給流量を０．５ｓｌｍ、ジクロロシランの供給時間を１０秒としたところ、ウエハ２００上にシリコン膜が堆積しなかった。すなわち、ステップ１における温度を６００℃とした場合であっても、圧力を０．５Ｔｏｒｒ以下とすると、ウエハ２００上にシリコン膜が堆積し難いことが判明した（図４のＮｏ．１０参照）。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
本発明の一態様によれば、ジクロロシランとアンモニアとを用いて処理室内で基板上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法であって、前記窒化シリコン膜を形成する工程では、ＣＶＤ反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成する工程と、ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する工程と、を交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する半導体装置の製造方法が提供される。
好ましくは、前記シリコン膜を熱窒化する工程では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるようアンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを、前記シリコン膜の窒化反
応が飽和する条件と異ならせる。
また好ましくは、前記シリコン膜を熱窒化する工程では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるよう、前記シリコン膜の窒化反応が飽和する条件よりもアンモニアの供給流量を少なくするか、アンモニアの供給時間を短くするか、前記処理室内の圧力を低くする。
また好ましくは、前記シリコン膜を熱窒化する工程では、アンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを制御することで、前記窒化シリコン膜の組成比を制御する。
本発明の他の態様によれば、基板を処理する処理室と、前記処理室内にジクロロシランを供給する第１ガス供給系と、前記処理室内にアンモニアを供給する第２ガス供給系と、前記処理室内の基板を加熱するヒータと、ＣＶＤ反応が生じる条件下で前記処理室内にジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成し、ノンプラズマの雰囲気下で前記処理室内にアンモニアを供給して前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を窒化し、これを交互に繰り返すことで、基板上に化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成するように前記第１ガス供給系、前記第２ガス供給系、及び前記ヒータを制御するコントローラと、を有する基板処理装置が提供される。
本発明の一実施形態にて好適に用いられる基板処理装置の縦型処理炉の概略構成図である。 図１に示す処理炉のＡ−Ａ’断面図である。 本発明の一実施形態にかかる成膜方法を説明するフロー図である。 本発明の実施例を、比較例を交えて説明する表図である。
符号の説明
２００ ウエハ（基板）
２０１ 処理室
２０７ ヒータ
２３２ａ 第１ガス供給管（第１ガス供給系）
２３２ｂ 第２ガス供給管（第２ガス供給系）
２８０ コントローラ

Claims (8)

  1. ジクロロシランとアンモニアとを用いて処理室内で基板上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法であって、
    前記窒化シリコン膜を形成する工程では、
    ＣＶＤ反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層のシリコン膜を形成する工程と、
    ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する工程と、
    を交互に繰り返すことで、基板上に化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成するようにし、
    前記シリコン膜を熱窒化する工程では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるようアンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを、前記シリコン膜の窒化反応が飽和する条件と異ならせることを特徴とする半導体装置の製造方法。
  2. 前記シリコン膜を熱窒化する工程では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるよう、前記シリコン膜の窒化反応が飽和する条件よりもアンモニアの供給流量を少なくするか、アンモニアの供給時間を短くするか、前記処理室内の圧力を低くすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン膜を熱窒化する工程では、アンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを制御することで、前記窒化シリコン膜の組成比を制御することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記窒化シリコン膜を形成する工程では、基板の温度を５５０〜７００℃とすることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記シリコン膜を形成する工程と前記シリコン膜を熱窒化する工程では、基板の温度を同様な温度とすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記シリコン膜がＣＶＤ−Ｓｉ膜であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. ジクロロシランとアンモニアとを用いて処理室内で基板上に窒化シリコン膜を形成する工程を有する基板処理方法であって、
    前記窒化シリコン膜を形成する工程では、
    ＣＶＤ反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層のシリコン膜を形成する工程と、
    ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する工程と、
    を交互に繰り返すことで、基板上に化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成するようにし、
    前記シリコン膜を熱窒化する工程では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるようアンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを、前記シリコン膜の窒化反応が飽和する条件と異ならせることを特徴とする基板処理方法。
  8. 基板を処理する処理室と、
    前記処理室内にジクロロシランを供給する第１ガス供給系と、
    前記処理室内にアンモニアを供給する第２ガス供給系と、
    前記処理室内の基板を加熱するヒータと、
    前記処理室内の圧力を調整する圧力調整器と、
    ＣＶＤ反応が生じる条件下で前記処理室内の基板に対してジクロロシランを供給して、基板上に数原子層のシリコン膜を形成する処理と、ノンプラズマの雰囲気下で前記処理室内の基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する処理と、を交互に繰り返すことで、基板上に化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成するようにし、前記シリコン膜を熱窒化する処理では、前記処理室内の条件が、前記シリコン膜の窒化反応が飽和しない条件となるようアンモニアの供給流量、アンモニアの供給時間、および前記処理室内の圧力のうち少なくともいずれかを、前記シリコン膜の窒化反応が飽和する条件と異ならせるように前記第１ガス供給系、前記第２ガス供給系、前記ヒータ及び前記圧力調整器を制御するコントローラと、
    を有することを特徴とする基板処理装置。
JP2008224224A 2008-09-02 2008-09-02 半導体装置の製造方法、基板処理方法及び基板処理装置 Active JP5155070B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008224224A JP5155070B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法、基板処理方法及び基板処理装置
US12/551,001 US7884034B2 (en) 2008-09-02 2009-08-31 Method of manufacturing semiconductor device and substrate processing apparatus
KR1020090082135A KR101146507B1 (ko) 2008-09-02 2009-09-01 반도체 장치의 제조 방법 및 기판 처리 장치
TW098129369A TWI408747B (zh) 2008-09-02 2009-09-01 半導體裝置的製造方法及基板處理裝置
KR1020110068802A KR101202299B1 (ko) 2008-09-02 2011-07-12 반도체 장치의 제조 방법 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224224A JP5155070B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法、基板処理方法及び基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012086385A Division JP5356569B2 (ja) 2012-04-05 2012-04-05 半導体装置の製造方法及び基板処理方法並びに基板処理装置

Publications (2)

Publication Number Publication Date
JP2010062230A JP2010062230A (ja) 2010-03-18
JP5155070B2 true JP5155070B2 (ja) 2013-02-27

Family

ID=41726100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224224A Active JP5155070B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法、基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (1) US7884034B2 (ja)
JP (1) JP5155070B2 (ja)
KR (2) KR101146507B1 (ja)
TW (1) TWI408747B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5762704B2 (ja) * 2010-08-20 2015-08-12 東京エレクトロン株式会社 基板処理装置及び温度調節方法
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
KR101464209B1 (ko) 2010-11-04 2014-11-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
KR101375804B1 (ko) 2011-09-02 2014-03-21 주식회사 만도 주파수 및 압력 감응형 쇽업소버
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013089724A (ja) * 2011-10-17 2013-05-13 Elpida Memory Inc 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
TWI696724B (zh) 2014-09-10 2020-06-21 美商應用材料股份有限公司 空間原子層沈積中的氣體分離控制
JP2018093029A (ja) * 2016-12-01 2018-06-14 東京エレクトロン株式会社 成膜処理方法
JP6963264B2 (ja) * 2017-02-14 2021-11-05 東芝三菱電機産業システム株式会社 窒化膜成膜方法
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US10483407B2 (en) * 2018-04-19 2019-11-19 Micron Technology, Inc. Methods of forming si3nX, methods of forming insulator material between a control gate and charge-storage material of a programmable charge-storage transistor, and methods of forming an array of elevationally-extending strings of memory cells and a programmable charge-storage transistor manufactured in accordance with methods
JP6937806B2 (ja) 2019-09-25 2021-09-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、及び半導体の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834978A (ja) 1981-08-26 1983-03-01 Matsushita Electronics Corp 半導体記憶装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JP2004095940A (ja) 2002-09-02 2004-03-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
JP4179311B2 (ja) 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
JP4305427B2 (ja) * 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
KR100792398B1 (ko) * 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2008041825A (ja) * 2006-08-03 2008-02-21 Elpida Memory Inc 半導体装置の製造方法
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP4974815B2 (ja) * 2006-10-04 2012-07-11 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置

Also Published As

Publication number Publication date
KR20110089123A (ko) 2011-08-04
TW201017758A (en) 2010-05-01
KR101202299B1 (ko) 2012-11-16
US20100055927A1 (en) 2010-03-04
JP2010062230A (ja) 2010-03-18
TWI408747B (zh) 2013-09-11
US7884034B2 (en) 2011-02-08
KR20100027989A (ko) 2010-03-11
KR101146507B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
JP5155070B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US8168549B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP6789257B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102276870B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP2020155607A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6920262B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP5312996B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6785809B2 (ja) 処理容器内の部材をクリーニングする方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2020188801A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6760833B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2011044493A (ja) 半導体装置の製造方法
JP2012151386A (ja) ノズル取付方法
JP2011134781A (ja) 半導体装置の製造方法および基板処理装置
JP5356569B2 (ja) 半導体装置の製造方法及び基板処理方法並びに基板処理装置
WO2022064600A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6854260B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP5571157B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
KR20200035210A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857759B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR101066138B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2022037028A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2021061429A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5155070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250