JPS5834978A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体記憶装置に関し、とくにＭＩＯ８（Ｍｅ
ｔａｌ　−Ｉｎ５ｕｌａｔｏｒ　−０ｘｉｄｅ　−８層
ｍｉｃｏｎｄｕｃｔｏｒ）形の電界効果トランジスタか
らなる半導体記憶装置における不揮発性能９例えば繰返
し書き込み。

消去回数に伴う電気的特性劣化などの防止を図り、信頼
性の向上した半導体記憶装置を提供するものである。

ＭＩＯ８形の半導体記憶装置は、例えば半導体基板上の
薄い二酸化シリコン膜（０層）のトに、他の絶縁膜（１
層）例えば窒化シリコン膜、酸化アルミニウム膜あるい
は他の高誘電体膜を積層し、その上に金属電啄を形成し
た構造を有している。

このような構造からなる半導体記憶装置は、０層と１層
の境界面あるいはその近傍の工層中に生じたトラップ準
位に、半導体側からトンネリング体となる薄膜（０層）
を介して行なわれる電気的な電荷の注入あるいは放出と
その蓄積状態をかえることによりトランジスタのしきい
値電圧（ｖｔｈ）を変化させ、情報を記憶させるもので
ある。このような半導体記憶ｇ　Ｉｔの○層、Ｉ層すな
わちゲート絶縁膜には、 （ａ）　　ゲート印加電圧に対して、０層と１層の境界
面もしくはその近傍の１層中に蓄積される電荷喰が大き
く、電荷蓄積と非蓄積状態に対応するヒステリシス曲線
の上下の幅Δｖｔｈ（Ｌきい値電圧の窓の大きさ）が大
きい。

０））蓄積非蓄積状態の電荷がより長時間保持できる。

（Ｃ）　　比較的高ゲート電圧を印加する繰返し書き込
み消去を行っても、（−）　、　（ｂ）項の特性劣化が
少ない。などの性質が要求されている。

従来、ＭＩＯ８形半導体記憶装置の欠点として、電荷の
蓄積保持時間が短い、又前記の繰返し書き込み、消去に
伴う特性劣化の問題が指摘されていることは周知の事実
である。繰返し書き込み、消去により特性劣化が起こる
原因として、トラップ準位密度及びその分布の変化ある
いは半導本基板−絶縁膜界面の表面準位密度の増加が指
摘されている。例えば、ＰチャンネルＭＮＯ８（ｂａｌ
ｅ　ｔ　ａ　１−Ｎｉｔｒｉｄｅ　−０ｘｉｄｅ　−Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ）　　トランジスタにおいて
は、繰返し書き込み消去に伴いヒステリシス曲線が負方
向にシフトし、しきい値電圧の窓の大きさが小さくなり
、これに関連してシリ１７基板と０層との界面準位密度
が増加する事実を、本発明者らは実験的に認めていると
ころである。又、他の大きな原因として、トラップの分
散、消失などの現象も認めている。

従来から、ＭＮＯＳメモリ装置のゲート構造において、
窒化シリコン膜と酸化シリコン膜の境界面もしくは窒化
シリコン膜中に、特に金属および半導体の薄膜あるいは
クラスタと称する高密度トラップセンタ領域を含む多層
膜を形成させ、有効なトラップセンタとして利用するこ
とにより、しきい値電圧ｖｔｈを制御することがたとえ
ば特公昭５２−２９１５６号、特公昭５２−２３５３４
号等にて公知である。又、窒化シリコン膜の製造条件を
かえた２〜３層構造とし、電荷トラップ量が大とされた
電気伝導度の高い窒化シリコン膜と電気伝導度の低い窒
化シリコン膜とを積層した構造とし、電荷トラップを封
じこめ、トラップ部分を局在化させることにより、記憶
保持特性を改善することが提案されている。

しかし、本発明者らの研究によれば、金属、半導体クラ
スタ構造は、高密度トラップセンタの形成をはかるにし
てもその安定化については不十分である。又、電荷トラ
ップ量が大きい領域を局在化し封じ込みのできる窒化シ
リコン膜構成としたゲート構造においては、記憶保持特
性の改善がなされるが、不揮発生メモリ装置として重要
な書き込み、消去電圧および繰返し書き込み、消去回数
に伴う耐劣化特性などの改善は必ずしも十分でな・い。

本発明は、他のメモリ電気特性を損うことなく、かかる
耐劣化特性の改善できる新規な構造を提供するものであ
る。本発明者らは、ＭＩＯｙ形半導体記憶装置の耐劣化
特性には、ゲート構造において、１層が０層に接する側
の絶縁物膜の電気的性質に関係する化学的組成等が特に
大きな影響があり、非金属元素過剰組成膜が必要である
ことを見い出した。本発明はたとえばこのような非金属
元素過剰組成の薄膜上に、金属元素過剰組成膜を設け、
さらに通常のほぼ化学量論比組成膜を重ねることを原理
とするものである。

本発明者らの研究によれば、１層が０層に接する側に、
たとえば１層の化学量論比に対し、非金属元素過剰組成
である厚さ３０Å以下の層と、金属元素過剰組成である
厚さ３００Å以下の層を順次設ける構造により、他のメ
モリ電気特性を損うことなく、繰返し書き込み、消去に
伴うしきい値電圧の変動、電荷保持などの特性劣化がと
くに改善され、又繰返し書き込み、消去後の半導体基板
と０層の界面準位密度の増加がほとんど見られないこと
を見い出した。繰返し書き込み消去に伴う特性劣化の要
因の１つとして、ゲート絶縁膜への約１ｏｖ／ＩＩ以上
の強電界の繰返し印加による酸化膜又は界面付近での絶
縁破壊が考えられているが、本発明のゲート構造にする
と、前記の局所的な絶縁破壊が起こりにくくなり、その
効果に１層が０層に接する側に設けられた非金属元素過
剰組成膜が大きく影響していることも明らかになった。

以下、本発明を具体的な実施例を図面を用いて説明する
。第１図は本発明の一実施例にかかる半導体記憶装置の
構造の一部を示すもので、前述したＭＩＯ８絶縁ゲート
形電界効果トランジスタの１層と０層の接する側に、１
層の化学量論比に対し非金属元素過剰組成膜と金属元老
過剰組成膜とを有する半導体記憶装置の断面図である。

第１図において、１はたとえば一導電形のシリコン半導
体基板、２および３はそれぞれ反対導電形のソースおよ
びドレイン領域、４はトンネリング媒体となりうる薄い
酸化シリコン膜、６は高誘電体膜よりなるゲートの絶縁
膜、６はゲートの絶縁膜５の化学量論比に対し非金属元
素過剰組成である膜、７はゲートの絶縁膜５の化学量論
比に対し金属元素過剰組成である膜、８はゲート電極で
ある。

第１図におけるトンネ５リング媒体となる酸化シリコン
膜４は公知のシリコン基板の酸素による酸化により形成
される二酸化シリコン膜を用いた。

トンネリング効果を有効に利用するためには、この酸化
シリコン膜４の厚さは１０〜６０人にする必要がある。

ゲートの絶縁膜６は窒化シリコン膜。

酸化アルミニウム膜（Ａ１２ｏ３）、酸化タンタル膜（
Ｔ　ａ　２０　ｓ　）、窒化アルミニウム（ＡＩＮ）の
ような高誘電体膜であれば何をもちいてもよいが、ここ
では窒化シリコン膜を気相成長法により２００人〜５ｏ
○入形成した。そして酸化シリコン膜４に接する側に非
金属元素過剰組成である膜６と金属元素過剰組成である
膜７を作製する方法として、例えば、窒化シリコン膜を
ＣＶ　Ｄ（Ｃｈｅｍｉｃａｌ　ＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ　）法によって形成する際の堆積温度。

反応ガスの流量比等の生成条件を変化させて作製する。

すなわち、ＣＶＤ法で窒化シリコン膜を形成する際、堆
積温度およびシラン（Ｓ　Ｉ　Ｈ４）あるいはジクロシ
ラン（ＳｉＨ２Ｃ１２）とアンモニア（ＨＮ３）の流量
比等の生成条件の違いにより、通常の窒化シリコン（Ｓ
ｉ３Ｎ４）膜の化学量論比に対し、Ｓｉ　リッチ又はＮ
リッチになることが知られテオリ、ＮＨ３／５ｉＨ４又
は５ｉＨ２ｃ１２比が小さいほどＳ　ｉ　Ｉ）ッチの金
属元素過剰組成（Ｓｉ♂−１）となり、ＮＨ３／ＳｉＨ
４又はＳ　Ｉ　Ｈ２ＣＩ舛が大きいほどＮ　ＩＪノチの
非金属元素過剰組成（Ｓｉ３Ｎ４＋ア）となることが、
本発明者らの実験においても判明しだ。従って、ＣＶＤ
法の窒化シリコン膜の生成条件の違いを利用することに
より、酸化シリコン膜上に非金属元素過剰組成膜と金属
元素過剰組成膜を順次形成させることができ、本発明の
如き構造をうろことができる。本発明の実施例において
は、ジクロルシラン又はシランとアンモニアによるＣＶ
Ｄ法を用い、ゲートの絶縁膜５を形成する途中の過程に
、以下のような生成条件を組合せて作製した。

既ち、非金属元素過剰組成膜６を作製するため、堆積温
度７００〜９００　’Ｃｓ　ＮＨ３／Ｓ　ｉＨ４又は５
ｉＨ２Ｃ１２比１ｏ００以上の条件下（７）ＣＶ、Ｄ法
により、３０Å以下の窒化シリコン膜を形成させた。

金属元素過剰組成膜７を作製するため、堆積温度７ｏｏ
〜９００℃＊　ＮＨ３／５ｉＨ４又は５１Ｈ２Ｃ１２比
を、非金属元素過剰組成膜作製の際の流量比の１／１０
０＝１／１０００とする条件下のＣＶＤ法により、３０
０八以下の窒化シリコン膜を形成させた。

このようにしてゲート絶縁膜を形成した後、ゲート電極
８としてアルミニウム電極を通常の真空蒸着法により被
着した。

以上のようにして得られたＭＩＯ８形不揮発性メモリ装
置の記憶保持特性の一例を第一２図に示している。横軸
は保持時間、縦軸はしきい値電圧である。従来の半導体
記憶装置の記憶保持特性は、しきい値電圧が時間の対数
に対して直線的に減少することは、よく知られていると
ころであるが、第２図に示す如く本発明の一実施例の装
置では直線ではなく、折れ曲った特性を示している。こ
のことは、本発明にかかる構造では、ＭＩＯ８構造にお
ける１層が０層に接する側に、非金属元端過剰組成膜と
金属元素過剰組成膜を設けているたヅ、トラップ準位密
度の異なる二つの領域が生じた結果と考えられる。

第３図（８）および（′Ｂ）は本発明の効果を示す図で
ちり、本発明にかかる装置（第３図Ｂ）と従来の半導体
記憶装置（第３図Ａ）の１Ｑ６回繰返し書き込み、消去
に伴うヒステリシス曲線の変化の一例である。この図か
ら明らかなごとく、本発明の装置においては、１ｏ６回
の繰返し書き込み、消去後も、はとんどその特性劣化が
見られず、非常に著しい信頼性の向上が見られる。

なお、非金属元素過剰膜、金属元素過剰膜としては、水
素を含有する窒化シリコン膜であってもよいし、酸化ア
ルミニウム、窒化アルミニウム。

酸化ニオビウム、酸化タンタルあるいは窒化シリコンと
他の金属元素の酸化物、窒化物または酸素化窒化物など
の化合物を用いてもよい。

さらに、非金属元素過剰膜として窒素過剰の窒化シリコ
ン、金属元素過剰膜としてＡ１過剰組成の酸化アルミニ
ウム等の組合せでもよい。また、絶縁膜として酸化膜に
対してメモリ作用を有するＺｎＯ等を用い、ＺｎＯの組
成比等を異ならせてもよい。

以上のように、本発明はＭＩ○Ｓ構造のゲートを有する
絶縁ゲート形電界効果トランジスタからなる半導体記憶
装置において、１層が０層に接する側に１層の化学量論
比に対し、化学組成比ちるいは化学組成の異なる絶、、
縁物膜だとれば非金属元素過剰組成である膜と金属元素
過剰組成である膜とを、それぞれ少なくとも１つ設ける
ことにより、他のメモリ特性を損うことなく、繰返し書
き込み、消去に伴う劣化を著しく小さくさせることが可
能となり、ＭＩＯ８形ゲート構造を有する電界効果トラ
ンジスタからなる半導体記憶装置の高信頼化に大きく寄
与するものである。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる半導体記憶装置の概
略断面図、第２図は本発明にかかる同装置の記憶保持特
性を示す図、第３図（５）、（Ｂ）はそれぞれ従来の記
憶装置と本発明にかかる装置におけるヒステリシス曲線
の変化を示す図である。 １・・・・・・半導体基板、４・・・・・・酸化シリコ
ン膜、６・・・・・・ゲート絶縁膜、６・・・・・・非
金属元素過剰組成膜、７・・・・・・金属元素過剰組成
膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 保椅崎間　（ｈｒ） ３図

Claims (1)

1. 【特許請求の範囲】 （１）金属−絶縁物一酸化膜一半導体構造を有し、前記
   絶縁物が化学組成比あるいは化学組成の異なる２以上の
   絶縁物膜から構成されることを特徴とする半導体記憶装
   置。 （切　絶縁物が金属元素の窒化物あるいは酸化物であり
   、酸化膜に接する側に非金属元素過剰組成膜と金属元素
   過剰組成膜とを少なくとも有する構成であることを特徴
   とする特許請求の範囲第１項に記載の半導体記憶装置。 （３）絶縁物が窒化シリコン膜であり、酸化膜に接する
   側に窒素過剰な膜とシリコンの過剰な膜を有することを
   特徴とする特許請求の範囲第１項に記載の半導体記憶装
   置。