JPH069155U - 半導体不揮発性記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＯＮＩＳ構造の半導体不揮発性記憶装置
（Ｅ²ＰＲＯＭ ）に長期記憶能力をもたせると共に、低
電圧書込（消去）を可能にする。 【構成】 半導体基板上の電導チャネル領域上に、電荷
注入可能なトンネル絶縁膜と、シリコン窒化膜と、その
シリコン窒化膜を熱酸化して形成したシリコン酸化膜と
を有し、そのシリコン酸化膜上に導電性ゲート電極を形
成してなるＣＯＮＩＳ構造のＥ²ＰＲＯＭ において、上
記シリコン窒化膜を、その屈折率が ２.０を超え ２.１
以下になるように形成することにより、記憶の保持率を
ほとんど低下させずに書込み幅を増加させて、総合的に
良好な長期記憶特性を実現した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、電気的に書換可能な半導体不揮発性記憶装置に関し、特にその記 憶保持性の改善に関するものである。

【０００２】

【従来の技術】

絶縁ゲート形電界効果トランジスタ構造を有する電気的に書換可能な半導体不 揮発性記憶装置（以下「Ｅ²ＰＲＯＭ」と称す)は、キャリアの捕獲に異種絶縁膜 界面の自然発生的捕獲中心を用いる。 ＭＮＯＳ又はＭＡＯＳ構造のＥ²ＰＲＯＭ や人為的ポテンシャル井戸の形成を 用いるフローティング形Ｅ²ＰＲＯＭ が一般に知られている。

【０００３】 そして、これらは共に書込（消去）手段として、ゲート絶縁膜を通しての直接 トンネルやホウラ−ノルトハイム(Ｆowler−Ｎordheim)トンネル電流を用いる。 従って、トンネル距離やバリヤー高さなどが制約される。そこでトンネル効率を 高めるために、一般には２０Ｖ以上の書込（消去）電圧が余儀なくされている。

【０００４】

【考案が解決しようとする課題】

そのため、例えば時計用ＩＣ内部に上述の Ｅ²ＰＲＯＭをオンチップ化する場 合、周辺ＩＣが薄膜絶縁ゲートで構成されているため、従来の２０Ｖ以上の書込 （消去）電圧を用いるＥ²ＰＲＯＭ に対しては、周辺ＩＣが誤動作や破壊の原因 になり得るという欠点を有する。

【０００５】 そこで、高電圧印加による周辺ＩＣへの影響を避けるためには、高耐圧設計（ 例えば、ＰＮ接合分離や基板分離を行なう等）の特殊な工夫が余儀なくされ、面 積的に不都合を生じ、集積度の改善に対しては非常に不利になるという問題が生 じる。

【０００６】 また、ＩＣ内部の高電圧発生源を用いて Ｅ²ＰＲＯＭに書込む（あるいは消去 する）場合、例えば−１.５５Ｖ の時計用電源電圧から高電圧を発生する手段に おいても、昇圧効率等の問題から、昇圧回路が著しい大面積を占める等の欠点も 有する。

【０００７】 さらに、近年ＶＬＳＩの微細化に伴ない書込（消去）電圧を下げる要望が強く 、従来の２０Ｖ以上の高電圧に対して１０Ｖ以下で書込（消去）が可能な Ｅ²Ｐ ＲＯＭの提供が今後の課題になっている。

【０００８】 そこで、この考案の対象とする超薄膜ゲート構造を有する絶縁ゲート形電果効 果Ｅ²ＰＲＯＭは、導電性ゲート(Ｃonductivegate)−シリコン酸化膜(Ｏxide)− シリコン窒化膜(Ｎitride)−絶縁膜(Ｉnsulator)−半導体(Ｓemiconductor)構造 （以下「ＣＯＮＩＳ構造」と称す）をなし、１０Ｖ以下で書込（消去）が可能で あるため、今後のＶＬＳＩに用いる Ｅ²ＰＲＯＭとして期待されている。

【０００９】 図５は従来のＣＯＮＩＳ構造の Ｅ²ＰＲＯＭのゲート付近の拡大断面図であり 、図６はそのＶth（しきい値電圧)−ＶG（ゲート電圧）で表わされたヒステリシ ス曲線を示す。

【００１０】 このＣＯＮＩＳ構造は、半導体基板Ｓ上のソース，ドレイン領域（Ｎプラスで 示す）に挾まれた電導チャンネル領域（Ｐマイナスで示す）に、トンネル絶縁膜 １と、シリコン窒化膜２と、シリコン酸化膜３からなる三層絶縁膜を形成し、そ のシリコン酸化膜上に導電性ゲート電極（導電電極）４を形成してゲート部分を 構成している。

【００１１】 この三層絶縁膜の総厚を１０ｎｍ前後まで薄膜化しているために、実質的には 従来の２０Ｖ以上の書込み電圧のＭＮＯＳ構造のものと同等のトンネル確率を、 低電圧（例えば１０Ｖ以下）で得られ、さらには導電性ゲート電極４側にバリア 高さの大きいシリコン酸化膜３を形成することによって、導電性ゲート電極４へ の捕獲したキャリアの放出を抑制し、記憶保持能力の劣化を抑制している。

【００１２】 しかしながら、このように超薄膜化ゲートを有するＥ²ＰＲＯＭ は、一般に論 理“１”“０”の幅（書込幅）がゲート絶縁膜の厚さに関係し、薄膜化につれて その減少を招くため、従来の高電圧印加を用いる厚膜ゲートを有する Ｅ²ＰＲＯ Ｍに比較して、長期記憶保持性を考慮すると不利であるという欠点があり、ＣＯ ＮＩＳ構造のＥ²ＰＲＯＭ は超薄膜ゲート構成のため、長期記憶保持性を考慮す ると十分とはいえなかった。

【００１３】 さらに、たとえば特開昭６０−６０７７０号公報に記載されているように、上 記ＣＯＮＩＳ構造における導電性ゲート電極を金属で形成したＭＯＩＯＳ構造の Ｅ²ＰＲＯＭ においては、シリコン窒化膜を９００℃以上の温度で熱処理すると 、シリコン窒化膜の膜質の変化が起こり、記憶保持性が劣化するという問題点が ある。

【００１４】 しかしながら、シリコン窒化膜の熱酸化速度は遅いため、シリコン窒化膜上に シリコン酸化膜を形成する際、９００℃以下の温度で熱酸化処理を行なったので は、シリコン酸化膜の形成に時間がかかり過ぎるばかりか信頼性の点でも問題が 生ずる。

【００１５】 この考案は、このような従来の各種Ｅ²ＰＲＯＭ における問題点を解消し、長 期記憶能力を有する低電圧書込（消去）可能なＣＯＮＩＳ構造のＥ²ＰＲＯＭ を 提供することを目的とする。

【００１６】

【課題を解決するための手段】

一般に、化学量論的シリコン窒化膜は、屈折率が ２.００であり、Ｓｉ過剰にな るに従ってその屈折率がＳｉ側に近づくといわれている。 そこで、この考案は図５に示したようなＣＯＮＩＳ構造のＥ²ＰＲＯＭ におい て、シリコン三層絶縁膜の中間層をなすシリコン窒化膜を、その屈折率が ２.０ を超え ２.１以下の化学量論的組成よりＳｉ過剰にして形成することにより、記 憶の保持率をほとんど低下させずに書込み幅を増加させて、総合的に良好な長期 記憶特性を実現したものである。

【００１７】

【実施例】

この考案による半導体不揮発性記憶装置(Ｅ²ＰＲＯＭ）は、図５に示した従来 のＣＯＮＩＳＥ構造のものと同様の構造であるが、そのシリコン窒化膜２に特徴 がある。そして、そのシリコン窒化膜の形成方法としては、例えばＣＶＤ法によ るＳｉＨ₂Ｃｌ₂(ジクロールシラン)またはＳｉＨ₄(モノシラン)とＮＨ₃(アンモ ニア)の最適流量比の選択がある。

【００１８】 例えば、ＳｉＨ₂Ｃｌ₂とＮＨ₃ を原料として、７５０℃の熱ＣＶＤ法で窒化膜 を形成したときは、膜の屈折率とガスの組成比は図２に示すような関係にある。 ここで述べるシリコン窒化膜の屈折率は、低級酸化膜の形成による屈折率の影 響を極力抑えるために、同一形成条件で膜厚１００ｎｍ（１０００Å）の場合の 屈折率である。

【００１９】 そして、この考案によれば、図５に斜線を施して示したシリコン窒化膜２を、 その屈折率が２.０を超え２.１以下になるように、化学量論的組成（屈折率： ２.０）よりＳｉ過剰にして形成する。 ここで、ＣＯＮＩＳ構造における導電性ゲート電極を金属で形成したＭＯＩＯ Ｓ形の半導体不揮発性記憶装置(Ｅ²ＰＲＯＭ）にこの考案を適用した実施例につ いて、図３を参照してその記憶保持特性の向上に関して説明する。

【００２０】 図３は従来の２.０近傍の屈折率、この実施例の屈折率ｎ＝２.０６、この考案 よりＳｉ過剰な屈折率 ｎ＝２.１４の各シリコン窒化膜で形成したＭＯＮＩＳ形 Ｅ²ＰＲＯＭ のバイアス加速下の経時変化を比較して示す。

【００２１】 この図３から明らかなように、屈折率が２.０６ のシリコン窒化膜を用いた場 合には、従来のものと保持率は変わらず、書込み幅(正と負のしきい値電圧の幅 ）が大きくとれ、その効果が著しい。 屈折率ｎが２.１０を超えるｎ＝２.１４のシリコン窒化膜を用いた場合には、 時間経過と共に記憶保持性が劣化する。

【００２２】 これは、シリコン窒化膜形成後に熱酸化処理を行う必要がないＭＮＯＳ構造の 場合とは異なり、ＭＯＮＩＳ構造の場合にはシリコン窒化膜を熱酸化処理してシ リコン酸化膜を形成する必要があるため、その熱酸化処理時にシリコン窒化膜の 膜質変化が発生するためである。 また、屈折率 ｎ＝２.００の化学量論的組成のシリコン酸化膜を用いた場合に は、屈折率ｎが ２.０６の実施例の場合と比較すると、書込み幅は小さくなって いる。

【００２３】 図４は長期記憶保持性を示す。この考案の実施例である屈折率 ｎ＝２.０８の シリコン窒化膜で構成したＭＯＮＩＳ形のＥ²ＰＲＯＭは、従来のｎ＝２.０のシ リコン窒化膜で構成したものと比較して長期信頼性も優れていることが、この線 図から判る。

【００２４】 さらに流量比を変えて、シリコン窒化膜の屈折率を変化させ、屈折率に対して 書込み幅（メモリウィンドウ幅（Ｖ））と保持率（リテンション（Ｖ／logＴ） ）を測定した結果を図１に示す。 この線図に示されるように、シリコン窒化膜をその屈折率ｎが２.０を超え２. １以下になるように形成したＭＯＮＩＳ形のＥ²ＰＲＯＭ は、従来のＭＯＮＩＳ 形のＥ²ＰＲＯＭ に比較して、記憶保持性をほとんど変えず、書込み幅を大きく することができる。

【００２５】 この書込み幅を大きくすることができるのは、シリコンＳｉが過剰なシリコン 窒化膜を用いることによって、トラップ密度が増大するためである。 その結果、ＭＯＮＩＳ形のＥ²ＰＲＯＭ の長期記憶保持性を保つことが可能と なり、高い記憶保持特性を有し、低電圧で電気的に書き換えが可能な半導体不揮 発性記憶装置が得られる。

【００２６】 上記実施例では、図５に示したトンネル絶縁膜１として約２ｎｍ（２０Å）の シリコン酸化膜を用いたが、この他に熱窒化膜や酸化膜を熱窒化したオキシナイ トライド膜等をトンネル絶縁膜として用いた場合でも、同様な効果が得られる。

【００２７】 また、導電性ゲート電極として金属膜を用いたＭＯＩＮＳ形のＥ²ＰＲＯＭ の 例について説明したが、シリコン薄膜等の他の導電性膜を導電性ゲート電極とし て形成したＣＯＮＩＳ構造の半導体不揮発性記憶装置にこの考案を適用した場合 にも、同様な効果が得られることは勿論である。

【００２８】

【考案の効果】

以上説明してきたように、この考案によれば、低電圧での書込(消去)が可能な ＣＯＮＩＳ構造の絶縁ゲート形電界効果半導体不揮発性記憶装置（Ｅ²ＰＲＯＭ ）において、その記憶の保持率を低下せずに書き込み幅（メモリウィンドウ）を 増加させ、総合的に良好な長期記憶特性を得ることができる。

【図面の簡単な説明】

【図１】ＭＯＮＩＳ形Ｅ²ＰＲＯＭ の屈折率とメモリウ
ィンドウ及び保持率の関係を示す線図である。

【図２】７５０℃の熱ＣＶＤ法で形成したシリコン窒化
膜の屈折率とＳｉＨ₂Ｃｌ₂（ジクロールシラン）とＮＨ
₃(アンモニア）の組成比の関係を示す線図である。

【図３】シリコン窒化膜の屈折率が２.０，２.０６，
２.１４ の各場合のＭＯＮＩＳ形Ｅ²ＰＲＯＭのバイア
ス加速下の経時変化を示す線図である。

【図４】シリコン窒化膜の屈折率ｎが２.０，２.０８の
各場合のＭＯＮＩＳ形 Ｅ²ＰＲＯＭの長期記憶保持性を
示す線図である。

【図５】この考案の対象とする従来のＣＯＮＩＳ構造の
Ｅ²ＰＲＯＭ のゲート付近の拡大断面図である。

【図６】図５に示したＥ²ＰＲＯＭ のＶth（しきい値電
圧)−ＶG（ゲート電圧）のヒステリシス曲線を示す線図
である。

【符号の説明】

Ｓ 半導体基板 １ トンネル絶縁
膜 ２ シリコン窒化膜 ３ シリコン酸化
膜 ４ 導電性ゲート電極（導電電極） ｎ 屈折率

───────────────────────────────────────────────────── フロントページの続き (72)考案者 早渕 一成 埼玉県所沢市大字下富字武野840 シチズ ン時計株式会社技術研究所内 (72)考案者 土屋 達男 埼玉県所沢市大字下富字武野840 シチズ ン時計株式会社技術研究所内 (72)考案者 石原 整一 埼玉県所沢市大字下富字武野840 シチズ ン時計株式会社技術研究所内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体基板上のソース，ドレイン領域に
   挾まれた電導チャネル領域上に、電荷注入可能なトンネ
   ル絶縁膜と、該トンネル絶縁膜上のシリコン窒化膜と、
   該シリコン窒化膜上にこのシリコン窒化膜を熱酸化して
   形成したシリコン酸化膜とを有し、該シリコン酸化膜上
   に導電性ゲート電極を形成してなり、該導電性ゲート電
   極を用いて記憶動作を行なう構造の絶縁ゲート形電界効
   果半導体不揮発性記憶装置において、前記シリコン窒化
   膜は、その屈折率が２.０ を超え、２.１ 以下であるこ
   とを特徴とする半導体不揮発性記憶装置。