KR20080010514A - 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 - Google Patents
절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20080010514A KR20080010514A KR1020060070553A KR20060070553A KR20080010514A KR 20080010514 A KR20080010514 A KR 20080010514A KR 1020060070553 A KR1020060070553 A KR 1020060070553A KR 20060070553 A KR20060070553 A KR 20060070553A KR 20080010514 A KR20080010514 A KR 20080010514A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon nitride
- memory device
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 70
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims abstract description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000011065 in-situ storage Methods 0.000 claims abstract description 6
- 239000012495 reaction gas Substances 0.000 claims abstract description 6
- 230000000903 blocking effect Effects 0.000 claims description 13
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 146
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
전하의 트랩 사이트의 밀도가 증가된 절연막 구조물을 형성하는 방법에 있어서, 우선, 반도체 기판 상에 제1 산화막을 형성하고, 상기 제1 산화막 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 실리콘 질화막을 형성한다. 이어서, 상기 예비 실리콘 질화막에 인시튜 방식(in-situ)으로 실리콘 소스 가스만을 플로우시켜(flow), 상기 예비 실리콘 질화막을 실리콘이 과하게(Si-rich) 포함된 실리콘 질화막으로 변환시킨다. 그리고, 상기 실리콘막 상에 제2 산화막을 형성한다. 여기에서, 상기 절연막 구조물을 불 휘발성 메모리 소자의 절연막으로 사용할 경우, 상기 실리콘이 과하게 포함된 실리콘 질화막에 의해 전하 트랩 사이트의 밀도가 증가하게 되어 불 휘발성 메모리 소자의 프로그램(program) 및 소거(erase) 속도를 향상시킬 수 있다.
Description
도 1 내지 도 4는 본 발명의 일 실시예에 따른 박막 구조물 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 5 내지 도 6은 도 1 내지 도 4에서 설명된 절연막 구조물 형성 방법을 이용한 불 휘발성 메모리 소자의 제조 방법을 형성하기 위한 개략적인 공정 단면도들이다.
도 7은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 프로그래밍 속도를 비교한 그래프이다.
도 8은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 소거 속도를 비교한 그래프이다.
도 9는 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 프로그래밍 및 소거 전압 차이를 비교한 그래프이다.
도 10은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 HTS(hot temperature structure) 특성을 비교한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 제1 산화막
104 : 예비 실리콘 질화막 106 : 실리콘 질화막
108 : 제2 산화막
본 발명은 절연막 구조물 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법에 관한 것이다. 보다 상세하게는, SONOS (Silicon/Oxide/Nitride/Oxide/Semiconductor) 구조의 불 휘발성 메모리 소자를 형성하는 방법에 관한 것이다.
일반적으로, 불 휘발성 메모리 장치는 단위 셀의 구조에 따라 플로팅 게이트 타입의 불 휘발성 메모리 소자(floating gate type non-volatile memory device)와 플로팅 트랩 타입의 메모리 소자(floating trap type non-volatile memory device)로 나눌 수 있다. 특히, 상기 플로팅 트랩 타입의 불 휘발성 메모리 소자는 주로 SONOS(silicon oxide nitride oxide semiconductor) 타입의 불 휘발성 메모리 소자로 나타낸다.
상기 플로팅 게이트 타입의 불 휘발성 메모리 소자는 단위 셀로서 반도체 기판 상에 형성된 터널 산화막, 플로팅 게이트와 유전막 및 컨트롤 게이트를 포함한다. 그리고, 상기 플로팅 게이트 내에 자유 전하(free carriers)의 형태로 전하를 저장하거나 또는 저장된 전하를 빼내는 방법으로 프로그래밍 또는 소거를 수행할 수 있다. 특히, 상기 플로팅 게이트 타입의 불 휘발성 메모리 장치는 상기 플로팅 게이트와 반도체 기판 사이에 개재하는 터널 산화막에 결함이 발생하면, 상기 플로팅 게이트에 저장된 전하를 모두 잃어버릴 수 있기 때문에 상기 터널 산화막을 상대적으로 두껍게 형성해야 한다. 그러나, 상기 터널 산화막을 다소 두껍게 형성할 경우에는 높은 동작 전압을 필요로 하고, 그 결과 주변 회로의 구조가 복잡해진다. 그러므로, 상기 플로팅 게이트 타입의 불 휘발성 메모리 소자의 고집적화에 한계를 나타낸다.
한편, 상기 SONOS 타입의 불 휘발성 메모리 소자는 단위 셀로서 반도체 기판 상에 형성하는 실리콘 산화물의 터널 절연막, 실리콘 질화물의 전하 트랩막, 실리콘 산화물의 블로킹 절연막 및 도전물의 게이트 전극을 포함한다. 그리고, 상기 SONOS 타입의 불 휘발성 메모리 장치는 상기 게이트 전극과 반도체 기판 사이에 개재된 상기 전하 트랩막에 형성되는 트랩에 전자(e)를 저장하여 프로그래밍을 수행하고, 상기 전하 트랩막에 형성된 트랩 사이트에 정공(h)을 저장하여 소거를 수행할 수 있다. 특히, 상기 전자 또는 정공은 상기 전하 트랩막의 트랩 사이트에 저장되기 때문에 상기 터널 절연막을 상대적으로 얇게 형성할 수 있다. 이와 같이, 터널 산화막을 다소 얇게 형성하면 낮은 동작 전압에도 구동이 가능하여 주변 회로의 구조가 간단해진다. 따라서 SONOS 타입의 불 휘발성 메모리 소자는 고집적화의 구현이 용이하다.
한편, 근래에는 상기 SONOS 타입의 불 휘발성 메모리 소자에서 프로그래밍과 소거 속도를 향상시키는 것이 이슈화되고 있으며, 상기 프로그래밍 및 소거 속도를 향상시키기 위해서는 전자 및 정공의 저장이 원활히 이루어져야한다.
따라서, 상기 전자 또는 정공의 저장이 원활하게 이루어지기 위하여 전하 트랩막의 트랩 사이트 밀도의 증가는 필수적이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 전자 또는 정공을 저장할 수 있는 트랩 사이트 밀도가 높은 절연막 구조물의 형성 방법을 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 상기와 같은 절연막 구조물의 형성 방법을 이용하는 불 휘발성 메모리 소자의 형성 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 절연막 구조물의 형성 방법에 있어서, 기판 상에 제1 산화막을 형성한다. 상기 제1 산화막 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 실리콘 질화막을 형성한다. 상기 예비 실리콘 질화막에 인시튜 방식(in-situ)으로 실리콘 소스 가스만을 플로우시켜(flow), 상기 예비 실리콘 질화막을 실리콘이 과하게(Si-rich) 포함된 실리콘 질화막으로 변환시킨다. 상기 실리콘막 상에 제2 산화막을 형성한다.
본 발명의 일 실시예에 따르면, 상기 절연막 구조물 형성 방법은, 상기 실리콘 소스 가스 및 질소 소스 가스를 반응 가스를 주입하는 단계와, 상기 실리콘 소스 가스만을 플로우시키는 단계를 반복적으로 수행하여 상기 실리콘 질화막은 다층으로 형성하는 단계를 더 포함할 수 있다. 상기 예비 실리콘 질화막은 500 내지 700℃에서 형성되고, 상기 예비 실리콘 질화막은 430 내지 700℃에서 상기 실리콘 질화막으로 변환될 수 있다. 상기 실리콘 소스 가스로는 SiH4, Si2H6, Si3H8, SiH2Cl3, SiCl4 또는 Si3H6을 사용하고, 상기 질소 소스 가스로는 NH3을 사용할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 불 휘발성 메모리 소자의 형성 방법에 있어서, 기판 상에 산화물을 포함하는 터널 산화막을 형성한다. 상기 터널 산화막 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 전하 트랩막을 형성한다. 상기 예비 전하 트랩막에 인시튜 방식(in-situ)으로 실리콘 소스 가스만을 플로우시켜(flow), 상기 예비 전하 트랩막을 실리콘이 과하게(Si-rich) 포함된 전하 트랩막으로 변환시킨다. 상기 전하 트랩막 상에 산화물을 포함하는 블로킹 절연막을 형성한다. 상기 블로킹 절연막 상에 게이트 전극을 형성한다.
상기와 같은 본 발명에 따르면, 불 휘발성 메모리 소자에서 전하 트랩막이 실리콘이 과다한 실리콘 질화물로 이루어져 있어, 전하 트랩 사이트를 종래보다 증가시킬 수 있다. 따라서, 불 휘발성 메모리 소자가 상기와 같은 전하 트랜막을 포함함으로써, 상기 불 휘발성 메모리 소자의 프로그래밍 및 소거 속도를 향상시킬 수 있다.
이하, 본 발명에 따른 실시예에 따른 절연막 구조물 형성 방법에 대해 상세하게 설명하면 다음과 같다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 절연막 구조물 형성 방법을 설명하기 위한 공정 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 제1 산화막(102)을 형성한다.
상기 제1 산화막(102)은 실리콘 산화막(SiO2), 알루미늄 산화막(AlO) 또는 실리콘산질화막(SiON)일 수 있다. 상기와 같은 제1 산화막(102)은 열 산화, 화학 기상 증착 공정, 물리 기상 증착 공정 또는 이들의 혼합된 공정으로 형성될 수 있다.
본 실시예에서, 상기 제1 산화막(102)으로 실리콘 산화막을 사용하고, 그 두께는 약 35Å이다.
도 2를 참조하면, 상기 제1 산화막(102) 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 실리콘 질화막(104)을 형성한다.
상기 예비 실리콘 질화막(104)은 화학 기상 증착 공정 또는 원자층 적층 공정에 의해 상기 제1 산화막(102) 상에 형성될 있다. 이때, 상기 실리콘 소스 가스 로는 SiH4, Si2H6, Si3H8, SiH2Cl3, SiCl4 또는 Si3H6을 사용할 수 있으며, 상기 질소 소스 가스로는 NH3을 사용할 수 있다. 또한, 상기 증착 공정의 공정 온도는 약 500 내지 700℃이다.
도 3을 참조하면, 상기 예비 실리콘 질화막(104)에 인시튜 방식으로 실리콘 소스 가스만을 플로우시켜, 상기 예비 실리콘 질화막(104)을 실리콘이 과하게 포함된 실리콘 질화막(106)으로 변환시킨다.
보다 상세하게 설명하면, 상기 예비 실리콘 질화막(104)이 형성되는 공정 챔버와 동일한 챔버에 상기 실리콘 소스 가스만을 플로우시켜 상기 예비 실리콘 질화막(104)을 실리콘 질화막(106)으로 변환시킨다. 이때, 상기 공정 챔버 내의 온도는 약 430 내지 700℃이다.
상기와 같은 공정을 수행함으로써, 상기 실리콘 질화막(106)은 상기 예비 실리콘 질화막(104)보다 실리콘을 과하게 함유하고 있다. 상기 실리콘 질화막(106)에 함유된 실리콘은 단결정 구조를 갖지 않고, 실리콘 클러스터(Si-cluster) 구조를 가질 수 있다. 즉, 상기 실리콘 클러스터 구조는 실리콘 원자들이 뭉치로 형성되는 것을 의미한다.
이로써, 상기 제1 산화막(102) 상에는 실리콘이 과하게 함유된 실리콘 질화막(106)을 형성할 수 있다. 이때, 상기 실리콘 질화막(106)에 함유된 실리콘은 뭉치로 형성되기 때문에 상기 실리콘 내의 원자들 사이에는 결합 결함이 발생될 수 있으며, 상기 결합 결함은 전자 또는 정공의 트랩 사이트로 제공될 수 있다. 예컨 대, 실리콘 원자들의 최외각 전자가 완벽하게 결합을 마치지 못하여 발생되는 실리콘 댕글링 본드(Si dangling bond)가 형성될 수 있으며, 이러한 실리콘 댕글링 본드는 이후 전자 또는 정공의 트랩 사이트로 제공될 수 있다.
한편, 상기 실리콘 질화막(106)은 다층으로 형성될 수 있다. 보다 구체적으로, 상기 실리콘 소스 가스 및 질소 소스 가스를 반응 가스를 주입하는 단계와, 상기 실리콘 소스 가스만을 플로우시키는 단계를 반복적으로 수행함으로써 상기 실리콘 질화막(106) 다층 구조를 가질 수 있다.
본 실시예에서는 실리콘 질화막(106)이 다층 구조를 가지며, 상기 실리콘 질화막(106)의 총 두께가 약 70Å이다.
도 4를 참조하면, 상기 실리콘 질화막(106) 상에 제2 산화막(108)을 형성한다.
상기 제2 산화막은(108)은 실리콘 산화막, 알루미늄 산화막 또는 실리콘산질화막일 수 있다. 상기와 같은 제2 산화막(108)은 열 산화, 화학 기상 증착 공정, 물리 기상 증착 공정 또는 이들의 혼합된 공정으로 형성될 수 있다.
본 실시예에서 상기 제2 산화막(108)으로 알루미늄 산화막을 사용하여, 그 두께가 약 200Å이다.
이하, 도 1 내지 도 4에서 설명된 절연막 구조물 형성 방법을 이용한 불 휘발성 메모리 소자의 제조 방법을 형성하는 방법을 설명하기로 한다.
도 5 내지 도 6은 도 1 내지 도 4에서 설명된 절연막 구조물 형성 방법을 이용한 불 휘발성 메모리 소자의 제조 방법을 형성하기 위한 개략적인 공정 단면도들 이다.
도 5를 참조하면, 우선, 도 1 내지 도 4를 참조로 설명한 것과 동일한 공정을 수행하여, 반도체 기판(200) 상에 터널 산화막(202), 전하 트랩막(206) 및 블로킹 절연막(208)을 형성한다.
여기에서, 터널 산화막(202)은 도 1에서 설명한 제1 산화막(102)에, 전하 트랩막(206)은 도 2 및 도 3에서 설명한 실리콘 질화막(106)에, 블로킹 절연막(208)은 도 4에서 설명한 제2 산화막(108)에 대응된다.
이어서, 상기 블로킹 절연막(208) 상에 게이트 전극용 도전막(210)을 형성한다.
상기 도전막(210)은 폴리실리콘막, 금속막 또는 금속 질화막일 수 있으며, 상기 도전막(210)은 화학 기상 증착 공정, 물리 기상 증착 또는 이들의 혼합 공정으로 형성될 수 있다.
본 실시예에서는 상기 도전막(210)으로 티타늄 질화막(TiN)을 사용한다.
도 6을 참조하면, 상기 도전막(210) 상에 마스크 패턴(도시되지 않음)을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 터널 산화막(202), 전하 트랩막(206), 블로킹 절연막(208) 및 도전막(210)을 패터닝하여 터널 산화막 패턴(212), 전하 트랩막 패턴(214), 블로킹 절연막 패턴(216) 및 게이트 전극(218)을 형성한다.
이어서, 상기 게이트 전극(218)을 이온 주입 마스크로 사용하여 상기 게이트 전극(218)에 의해 노출된 반도체 기판(200) 양측 하부로 불순물을 주입하여 소스/ 드레인 영역(220)을 형성한다. 이로써, 터널 산화막 패턴(212), 전하 트랩막 패턴(214), 블로킹 절연막 패턴(216), 게이트 전극(218) 및 소스/드레인 영역(220)을 포함하는 불 휘발성 메모리 소자를 형성한다.
이때, 도 3에서 설명한 바와 같이 상기 전하 트랩막(206)이 실리콘이 과다하게 포함되어 있어, 전자 또는 정공을 저장할 수 있는 트랩 사이트가 증가하여 상기 불 휘발성 메모리 소자의 프로그래밍 및 소거 속도가 증가할 수 있다.
이하, 종래 기술에 따른 불 휘발성 메모리 소자와 본 실시예에 따른 불 휘발성 메모리 소자의 특성을 살펴보기로 한다.
도 7은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 프로그래밍 속도를 비교한 그래프이다.
도 7을 참조하면, 우선, 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자는 터널 산화막으로 사용되는 실리콘 산화막 35Å, 실리콘 질화물층만 포함하는 전하 트랩막 70Å, 블로킹 산화막으로 사용되는 알루미늄 산화막 200Å 및 게이트 전극으로 사용되는 티타늄 질화막이 적층된 구조를 갖는다. 이하에서는 상기 실리콘 질화막을 전하 트랩막을 갖는 불 휘발성 메모리 소자를 제1 불 휘발성 메모리 소자라 한다.
한편, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자는 전하 트랩막이 실리콘 질화물층 및 실리콘층 구조로 이루어진 것을 제외하고는 터널 산화막, 전하 트랩막, 블로킹 산화막 및 게이트 전극의 두께 및 물 질이 상기 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와 동일하다. 이하에서는, 상기 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자를 제2 불 휘발성 메모리 소자라 한다.
상기 제1 불 휘발성 메모리 소자 및 제2 불 휘발성 메모리 소자에 프로그래밍 전압으로 17V를 인가하고 비교한 결과, 그 차이는 작았지만 제2 불 휘발성 메모리 소자의 프로그래밍 속도가 빠르다는 것을 알 수 있었다.
도 8은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 소거 속도를 비교한 그래프이다.
도 8을 참조하면, 도 7에서 사용되었던 제1 불 휘발성 메모리 소자와 제2 불 휘발성 메모리 소자에 소거 전압으로 -19V를 인가하고 비교한 결과, 제2 불 휘발성 메모리 소자의 소거 속도가 월등히 빠른 것을 확인할 수 있다.
도 9는 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 프로그래밍 및 소거 전압 차이를 비교한 그래프이다.
도 9를 참조하면, 불 휘발성 메모리 소자의 프로그래밍 시 차지된(charged) 전압과 소거 시 언차지된(uncharged) 전압의 차이(Vth window)를 비교하는 그래프인데, 상기 전압 차이가 클수록 불 휘발성 메모리 소자의 트랩핑 능력이 높다.
도 7에서 사용되었던 제1 불 휘발성 메모리 소자와 제2 불 휘발성 메모리 소자에 대하여 전압 차이(Vth window)를 각각 비교한 결과, 제2 불 휘발성 메모리 소 자에 대한 전압 차이가 제1 불 휘발성 메모리 소자에 대한 전압 차이보다 두 배 이상 커 제2 불 휘발성 메모리 소자의 트랩핑 능력이 월등히 높은 것을 알 수 있다.
도 10은 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자와, 실리콘이 과다한 실리콘 질화막을 전하 트랩막으로 갖는 불 휘발성 메모리 소자의 HTS(hot temperature structure) 특성을 비교한 그래프이다.
도 10을 참조하면, HTS 특성은 불 휘발성 메모리 소자에 대하여 프로그래밍 및 소거 작업을 각각 1000번씩 수행한 후, 다시 프로그래밍하여 250℃에서 2시간 동안 베이크 시의 전압 쉬프트(voltage shift)양으로 상기 불 휘발성 메모리 소자의 신뢰성을 확인할 수 있다. 이때, 상기 전압 쉬프트양이 작을수록 HTS 특성이 우수하다.
도 7에서 설명된 제1 불 휘발성 메모리 소자와 제2 불 휘발성 메모리 소자에 대하여 프로그래밍 및 소거 작업을 각각 1000번씩 수행한 후, 다시 프로그래밍하여 250℃에서 2시간 동안 베이크 시의 전압 쉬프트양을 살펴본 결과, 본 발명의 불 휘발성 메모리 소자의 전압 쉬프트양이 종래의 불 휘발성 메모리 소자보다 작아 HTS 특성이 우수한 것을 알 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 불 휘발성 메모리 소자의 전하 트랩막을 실리콘 질화물층 및 실리콘층 구조로 형성함으로써, 전하 트랩 사이트가 증가하여 상기 불 휘발성 메모리 소자의 프로그래밍 및 소거 속도가 증가한다. 또한, 상기 불 휘발성 메모리 소자의 프로그래밍 및 소거 전압 차이가 크고, HTS 특성이 우수하여 불 휘발성 메모리 소자의 신뢰성이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 기판 상에 제1 산화막을 형성하는 단계;상기 제1 산화막 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 실리콘 질화막을 형성하는 단계;상기 예비 실리콘 질화막에 인시튜 방식(in-situ)으로 실리콘 소스 가스만을 플로우시켜(flow), 상기 예비 실리콘 질화막을 실리콘이 과하게(Si-rich) 포함된 실리콘 질화막으로 변환시키는 단계; 및상기 실리콘 질화막 상에 제2 산화막을 형성하는 단계를 포함하는 절연막 구조물 형성 방법.
- 제1항에 있어서, 상기 실리콘 소스 가스 및 질소 소스 가스를 반응 가스를 주입하는 단계와, 상기 실리콘 소스 가스만을 플로우시키는 단계를 반복적으로 수행하여 상기 실리콘 질화막은 다층으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 절연막 구조물 형성 방법.
- 제1항에 있어서, 상기 예비 실리콘 질화막은 500 내지 700℃에서 형성되고, 상기 예비 실리콘 질화막은 430 내지 700℃에서 상기 실리콘 질화막으로 변환되는 것을 특징으로 하는 절연막 구조물 형성 방법.
- 제1항에 있어서, 상기 실리콘 소스 가스로는 SiH4, Si2H6, Si3H8, SiH2Cl3, SiCl4 또는 Si3H6을 사용하고, 상기 질소 소스 가스로는 NH3을 사용하는 것을 특징으로 하는 절연막 구조물 형성 방법.
- 기판 상에 산화물을 포함하는 터널 산화막을 형성하는 단계;상기 터널 산화막 상에, 실리콘 소스 가스 및 질소 소스 가스를 반응 가스로 사용하여 예비 전하 트랩막을 형성하는 단계;상기 예비 전하 트랩막에 인시튜 방식(in-situ)으로 실리콘 소스 가스만을 플로우시켜(flow), 상기 예비 전하 트랩막을 실리콘이 과하게(Si-rich) 포함된 전하 트랩막으로 변환시키는 단계;상기 전하 트랩막 상에 산화물을 포함하는 블로킹 절연막을 형성하는 단계; 및상기 블로킹 절연막 상에 게이트 전극을 형성하는 불 휘발성 메모리 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060070553A KR20080010514A (ko) | 2006-07-27 | 2006-07-27 | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060070553A KR20080010514A (ko) | 2006-07-27 | 2006-07-27 | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080010514A true KR20080010514A (ko) | 2008-01-31 |
Family
ID=39222496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060070553A KR20080010514A (ko) | 2006-07-27 | 2006-07-27 | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080010514A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101008982B1 (ko) * | 2007-12-21 | 2011-01-17 | 주식회사 하이닉스반도체 | 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 |
| US9490371B2 (en) | 2014-01-09 | 2016-11-08 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
-
2006
- 2006-07-27 KR KR1020060070553A patent/KR20080010514A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101008982B1 (ko) * | 2007-12-21 | 2011-01-17 | 주식회사 하이닉스반도체 | 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 |
| US9490371B2 (en) | 2014-01-09 | 2016-11-08 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| US7115469B1 (en) | Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process | |
| US6818558B1 (en) | Method of manufacturing a dielectric layer for a silicon-oxide-nitride-oxide-silicon (SONOS) type devices | |
| JP3637332B2 (ja) | 半導体装置及びその製造方法 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| JP2003282746A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| JP2008532260A (ja) | 不揮発性ナノ結晶メモリ及びその方法 | |
| TW200843042A (en) | Non-volatile memory device and method for fabricating the same | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR101146589B1 (ko) | 전하 트랩형 반도체 메모리 소자 | |
| US20110163368A1 (en) | Semiconductor Memory Device and Manufacturing Method Thereof | |
| KR101217260B1 (ko) | 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법 | |
| WO2010087265A1 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20040051135A1 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| CN101494172B (zh) | 半导体装置及其制造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| JP2006196643A (ja) | 不揮発性半導体記憶装置 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| US8604536B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100685742B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |