JPH0665232B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JPH0665232B2
JPH0665232B2 JP59159662A JP15966284A JPH0665232B2 JP H0665232 B2 JPH0665232 B2 JP H0665232B2 JP 59159662 A JP59159662 A JP 59159662A JP 15966284 A JP15966284 A JP 15966284A JP H0665232 B2 JPH0665232 B2 JP H0665232B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
oxide film
silicon oxide
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59159662A
Other languages
English (en)
Other versions
JPS6136976A (ja
Inventor
勇雄 村上
和夫 佐藤
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP59159662A priority Critical patent/JPH0665232B2/ja
Publication of JPS6136976A publication Critical patent/JPS6136976A/ja
Publication of JPH0665232B2 publication Critical patent/JPH0665232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、MONOS(金属−酸化シリコン膜−窒化シリコ
ン膜−酸化シリコン膜−半導体)型の電界トランジスタ
から成る半導体記憶装置の製造方法に関するものであ
る。
従来例の構成とその問題点 従来より半導体記憶装置の1つとして、薄い酸化シリコ
ン膜上に窒化シリコン膜を成長させ、その上に金属電極
を形成したMNOS(金属−窒化シリコン膜−酸化シリコン
膜−半導体)構造の半導体装置がよく知られている。こ
のMNOS型半導体記憶装置のプログラム電圧の低電圧化を
実現するために、ゲート絶縁膜のうち窒化シリコン膜を
薄膜化すると同時に、この窒化シリコン膜を熱酸化し
て、窒化シリコン膜上に酸化シリコン膜を形成した、い
わゆる、MONOS(金属−酸化シリコン膜−窒化シリコン
膜−酸化シリコン膜−半導体)構造の半導体記憶装置が
知られている。
しかしながら、このMONOS構造の半導体記憶装置は、そ
の製造方法において、窒化シリコン膜を熱酸化する際
に、通常900℃以上の高温を必要とするので、窒化シリ
コン膜質が変化し、不揮発性能、特に記憶保持性の悪化
をまねくという問題点を有していた。
MONOS型の半導体記憶装置は、従来のMNOS型の半導体記
憶装置と同様、窒化シリコン膜と極薄の酸化シリコン膜
の界面、又は窒化シリコン膜バルク中に分布するトラッ
プに、半導体側から極薄の酸化シリコン膜を介して行な
われる電荷のトンネリング注入と、その畜積によりトラ
ンジスタのしきい値電圧(Vth)を変化させ、情報を記
憶させるものである。従って、その記憶保持特性の確保
が最大の課題であり、窒化シリコン膜上を熱酸化する場
合の記憶保持特性の悪化は最大の問題となっている。
発明の目的 本発明の目的は、MONOS型電界トランジスタからなる半
導体記憶装置における不揮発性能、特に記憶保持特性の
優れた高性能の半導体記憶装置の製造方法を提供するこ
とである。
発明の構成 上記目的を達成するために、本発明は、窒化シリコン膜
上に第2の酸化シリコン膜を形成した後に、水素イオン
を注入し、さらに窒化シリコン膜の形成温度と同じ温度
で熱処理することを特徴とするものである。
窒化シリコン膜の熱酸化による記憶保持特性の悪化は、
窒化シリコン膜中に含まれる水素、特にSi−H結合の含
有量に関係があり、Si−H結合の多い窒化シリコン膜は
900℃以上の温度で熱酸化を行なうことにより、Si−H
結合が少なくなり、不安定なトラップが増加し、記憶保
持特性が悪化する。即ち、窒化シリコン膜の熱酸化によ
る記憶保持特性の悪化は、窒化シリコン膜形成の際の水
素含有量に大きく依存している。
本発明は、トンネリング媒体となり得る極薄の第1の酸
化シリコン膜上に窒化シリコン膜、続いて第2の酸化シ
リコン膜を形成した後に、水素イオンを注入し、さらに
窒化シリコン膜形成温度と同じ温度で熱処理を行なうこ
とによって優れた記憶保持特性を得ることができるもの
である。
実施例の説明 次に本発明の具体的な実施例を図面を用いて説明する。
第1図は、本発明の製造方法の一実施例を示すものであ
る。第1図(a)に示すようにN型のシリコン基板1に、
ソース領域2,ドレイン領域3を周知の選択拡散技術で形
成し、選択拡散時に形成した酸化シリコン膜4の所定の
部分を既知のフォトエッチングで開孔した後、この開孔
部分に20Å程度の酸化シリコン膜5を800℃,酸素雰囲
気中で形成した。
次いで、第1図(b)に示すように、酸化シリコン膜5上
に、シラン(SiH4)とアンモニア(NH3)との化学反応
に基づく気相成長法によって、750℃,NH3/SiH4=100の
条件下で窒化シリコン膜6を約300Åの厚さに形成させ
る。
次いで、窒化シリコン膜6の表面を900℃、水蒸気雰囲
気中で約60分間の熱処理で酸化し、約25Åの酸化シリコ
ン膜7を成長させる。
次いで、第1図(c)に示すように、水素イオン8を全面
に注入する。本実施例では、水素イオンとしてH2 +イオ
ンを用い、加速エネルギー10KeV、注入量8×1015cm-2
とした。次いで、水素イオン注入後の熱処理として、窒
化シリコン膜の形成温度と同じ温度で熱処理を行なう。
本実施例では、N2雰囲気中、750℃で30分間熱処理を行
なった。
次に、第1図(d)に示すようにアルミニウム電極9を通
常の真空蒸着法により被着させる。
その後、第1図(e)に示すように、保護膜として既知の
気相成長法により酸化シリコン膜10を全面に被着する。
こうして、第1図(e)に示すPチャネルMONOS型不揮発性
記憶装置を作製することができる。
本発明によって得られたMONOS型半導体記憶装置の記憶
保持特性の一例を第2図に示す。横軸は書き込み消去直
後のしきい値電圧、縦軸はその時に蓄積された電荷の減
衰率(∂Vth/logt,Vth;しきい値電圧,t;時間)を示
している。
第2図の特性では、直線の傾きが小さいほど記憶保持特
性が優れていることを意味している。第2図中の直線11
は、水素イオン注入後に窒化シリコン膜の形成温度(75
0℃)と同じ温度で熱処理した場合、すなわち、本発明
の実施態様で得られたものの代表特性であり、この特性
は、比較のために、窒化シリコン膜の形成温度よりも高
い温度(850℃)で熱処理した場合のものの特性直線1
2、及び窒化シリコン膜形成温度よりも低い温度(650
℃)で熱処理した場合のものの特性直線13のいずれの直
線よりも傾きが小さい。即ち、水素イオン注入後におい
て、窒化シリコン膜の形成温度(750℃)で熱処理を行
なうことにより、最高の記憶保持特性を有するMONOS型
半導体記憶装置を作製することができた。
本実施例では、N型基板を用い、Pチャネル型半導体記
憶装置を形成する場合について説明したが、nチャネル
型MONOSでも使用できることはもちろんであり、またゲ
ート電極としたポリシリコン等の高融点金属を用いる場
合にも使用できることが言うまでもない。
また本実施例では、窒化シリコン膜の形成温度が750℃
の場合について説明を行なってきたが、750℃以外の温
度でも窒化シリコン膜形成温度で熱処理することにより
最も効果があることがわかった。
発明の効果 本発明のMONOS型半導体記憶装置の製造方法によれば、
窒化シリコン膜上に酸化シリコン膜を形成する際に実施
した熱処理に対し、水素イオンを注入し窒化シリコン膜
形成温度で熱処理することにより、記憶保持特性の悪化
のない、非常に優れた半導体記憶装置を作製することが
でき、MONOS型半導体記憶装置の高性能化に大きく寄与
するものである。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の実施例に係る製造工程断面
図、第2図は本発明の方法によって得られた記憶保持特
性を示す図である。 1……N型シリコン基板、2,3……ソース及びドレイン
領域、4,5……酸化シリコン膜、6……窒化シリコン
膜、7……酸化シリコン膜、8……水素イオン、9……
アルミニウム電極、10……酸化シリコン膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】一導電型半導体基板面に、極薄の第1の酸
    化シリコン膜と、前記第1の酸化シリコン膜上に窒化シ
    リコン膜と、前記窒化シリコン膜上に第2の酸化シリコ
    ン膜と、前記第2の酸化シリコン膜上にゲート電極を順
    次積層して有する不揮発性記憶装置の形成過程におい
    て、前記第2の酸化シリコン膜を形成した後に、水素イ
    オンを注入し、前記窒化シリコン膜の形成温度と同じ温
    度で熱処理する工程とを含むことを特徴とする半導体記
    憶装置の製造方法。
JP59159662A 1984-07-30 1984-07-30 半導体記憶装置の製造方法 Expired - Lifetime JPH0665232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59159662A JPH0665232B2 (ja) 1984-07-30 1984-07-30 半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59159662A JPH0665232B2 (ja) 1984-07-30 1984-07-30 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6136976A JPS6136976A (ja) 1986-02-21
JPH0665232B2 true JPH0665232B2 (ja) 1994-08-22

Family

ID=15698597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59159662A Expired - Lifetime JPH0665232B2 (ja) 1984-07-30 1984-07-30 半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0665232B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4545401B2 (ja) * 2003-07-22 2010-09-15 パナソニック株式会社 半導体装置の製造方法
JP2006319082A (ja) * 2005-05-12 2006-11-24 Sony Corp 不揮発性半導体メモリデバイス
JP4781806B2 (ja) * 2005-12-20 2011-09-28 シャープ株式会社 半導体記憶装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
JPS5969973A (ja) * 1982-10-15 1984-04-20 Nec Corp 半導体装置
JPH061839B2 (ja) * 1983-06-21 1994-01-05 松下電子工業株式会社 不揮発性記憶装置の製造方法
JPS6057674A (ja) * 1983-09-08 1985-04-03 Matsushita Electronics Corp 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
JPS6136976A (ja) 1986-02-21

Similar Documents

Publication Publication Date Title
JP4151229B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2551595B2 (ja) 半導体不揮発性メモリ素子
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP3288796B2 (ja) 半導体装置
JPH0964205A (ja) 窒化シリコン膜の形成方法
JP2004221448A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH0665232B2 (ja) 半導体記憶装置の製造方法
JPH05129630A (ja) 不揮発性半導体記憶装置の製造方法
JPH0422031B2 (ja)
JPH061839B2 (ja) 不揮発性記憶装置の製造方法
JPH06350093A (ja) 不揮発性半導体記憶装置の製造方法
JP3272007B2 (ja) 電荷トラップ膜の製造方法
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JPS6170763A (ja) 半導体記憶装置の製造方法
JPH07297182A (ja) SiN系絶縁膜の形成方法
JPH0888286A (ja) 半導体記憶装置の製造方法
JPH0992738A (ja) 半導体装置およびその製造方法
JPS59188977A (ja) 半導体不揮発性記憶装置の製造方法
JP2649511B2 (ja) 半導体記憶装置
JPH0259631B2 (ja)
JPH0259632B2 (ja)
JPH0334672B2 (ja)
JP2718931B2 (ja) 半導体記憶装置の製造方法
JP2604863B2 (ja) 半導体不揮発性メモリー素子の製造方法
JPH0590602A (ja) 半導体記憶素子およびその製法