JPS6170763A - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JPS6170763A
JPS6170763A JP19288284A JP19288284A JPS6170763A JP S6170763 A JPS6170763 A JP S6170763A JP 19288284 A JP19288284 A JP 19288284A JP 19288284 A JP19288284 A JP 19288284A JP S6170763 A JPS6170763 A JP S6170763A
Authority
JP
Japan
Prior art keywords
silicon nitride
oxide film
nitride film
silicon oxide
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19288284A
Other languages
English (en)
Inventor
Isao Murakami
村上 勇雄
Kazuo Sato
和夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP19288284A priority Critical patent/JPS6170763A/ja
Publication of JPS6170763A publication Critical patent/JPS6170763A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、MONO3(金属−酸化シリコン膜−窒化シ
リコン膜−酸化シリコン膜−半導体)型の半導体記憶装
置の製造方法に関するものである。
従来例の構成とその問題点 半導体記憶装置の1つとして、半導体基板上の所定域に
形成した薄い酸化シリコン膜上に窒化シリコン膜を成長
させ、その上に金属電極を形成したMNOS(金属−窒
化シリコン膜−酸化シリコン膜−半導体)構造の半導体
記憶装置がすでによく知られているが、4年、このMN
O8型半導体記憶装置のプログラム電圧の低電圧化を実
現するための取り組みが積極的になされ、ゲート絶縁膜
のうち、窒化シリコン膜を薄膜化するとともに、窒化シ
リ、コン膜の熱酸化を行ない、窒化シリコン膜上にさら
に酸化シリコン膜を形成したMONO3(金属−酸化シ
リコン膜−窒化シリコン膜−酸化シリコン膜−半導体ン
構造の半導体記憶装置か提案されるに至っている。
このMONO8構造の半導体記憶装置の製造方法には、
通常、窒化シリコン膜の熱酸化工程が含まれるが、窒化
シリコン膜の酸化速度はシリコン基板の酸化速度よりも
、1桁以上も小さい。このため、窒化シリコく膜上に酸
化シリコンiを成長させるKは、酸素雰囲気中において
、900℃〜1.000℃以上の高温処理を長時間にわ
たって施す必要がある。このような熱酸化工程が必要と
される製造方法の下では、窒化シリコン膜の膜質か変化
するところとなり、不揮発性能の悪化をまねく。
したがって、記憶保持特性の優れたMONOS型半導体
記憶装置を製造することが困難であった。
発明の目的 本発明の目的は、MONO8構造の半導体記憶装置を製
造するにあ友り、不揮発性能を悪化させることなく窒化
シリコン膜上に酸化シリコン膜を形成することができる
製造方法の提供することKある。
発明の構成 本発明の半導体記憶装置の製造方法は、−導電形の半導
体基板上に第1の酸化シリコン膜を選択的に形成し、さ
らに、同第1の酸化シリコン膜上に窒化シリコン膜を形
成したのち、同窒化シリコン膜に酸素イオンを注入し、
次いで、水素雰囲気中で熱処理を施し、窒化シリコン膜
の表面層を第2の酸化シリコン膜に変換する方法である
。この製造方法によれば、900℃に満たない低温の熱
処理で窒化シリコン膜の表面を酸化シリコン膜に変換す
ることが可能になる。
実施例の説明 本発明は、窒化シリコン膜の不揮発性能が、窒化シリコ
ン膜中の水素含有量、特にS i −H結合の含有量に
よって左右され、これが少くなると不安定な電荷トラッ
プが増し、不揮発性能が悪化すること、また、900℃
を超える高温処理を長時間にわたって施すと、S i−
H結合が少くなることなどの事実確認と、900℃に満
たない低温の熱処理で窒化シリコン膜の表面層を酸化さ
せるための研究過程でなされたものである。
以下に図面を参照して本発明の製造方法を詳しく説明す
る。
第1図は、本発明の製造方法の一実施例を示すものであ
る。本発明の製造方法では、先ず、第1図aで示す様に
N型のシリコン基板1の上に、酸素雰囲気中で8oO℃
の熱処理を施し、厚さが20八程度の酸化シリコン膜2
を形成する。この後、シラン(SiH4)とアンモニア
(NH3)のガス組成比NH3/5iH4−100S@
度750℃の条件下で化学反応に基づく気相成長処理を
施し、酸化シリコン膜2の上に、厚さが300人程鹿の
窒化シリコン膜3を形成する。
次いで第1図bK示す様に窒化シリコン膜3の表面に酸
素4オンを注入して酸素イオン注入層4をする。本実施
例では酸素イオンを窒化シリコン膜3の表面から50人
前後の深さまで注入した。
なお、イオン注入層の深さの制御は、酸素イオンの加速
エネルギー及びその分布を制御することに゛ より容易
に達成することができる。次いで、水素雰囲気中で85
0C熱処理を施し、第1図Cに示す様に窒化シリコン膜
3の表面に酸化シリコン膜5を形成する。
以上の製造過程を経ることにより、MONO3構造が得
られる。こののち、周知のMOSプロセスに従って、M
ONO8型半導体記憶装置を作製した。
第2図は、上述した本発明の製造方法により形成したM
ONO8構造の半導体記憶装置と、従来の製造方法で形
成したMO’NOS構造の半導体記憶装置の記憶保持特
性を比較して示した図であり、横軸は書き込み消去直後
のしきい値電圧、縦軸は、その時に蓄積された電荷の減
衰率(vth/logt。
vth ; Lきい値電圧、t;時間)を示している。
なお、この直線の傾きが小さいほど記憶保持特性が優れ
ている。
図中、直線6は、本発明の製造方法、すなわち酸素イオ
ン注入により窒化シリコン膜上に酸化シリコン膜を形成
して得られた、MONO8型半導体記憶装置の記憶保持
特性を、また、直線7は、従来のMNO3型半導体記憶
装置の特に良好な特性を有するものの記憶保持特性を示
している。図から明らかなように、直線6と7の傾きに
ほとんど差はない。本発明の製造方法によれば、従来も
のの中で最高に近いものと同程度の記憶保持能力をもつ
ものを作製することができた。すなわち、不揮発性能を
悪化させることなく、窒化シリコン膜を薄膜化し、プロ
グラム電圧の低電圧化が可能なMONO8型半導体記憶
装置を作製することができた0 さらに、本発明では、酸化イオンの加速エネルギー、注
入量および水素雰囲気中での熱処理時間と温度を操作す
ることによシ、窒化シリコン膜上の酸化シリコン膜の膜
厚を容易に制御できる。
発明の効果 以上の様に1本発明の製造方法によればMONO3型半
導体記憶装置を製造方法するにあたり、窒化シリコン膜
上に酸素イオンを注入し、水素雰囲気で熱処理すること
により、低い熱処理温度で、しかも短時間に酸化シリコ
ン膜を形成することが可能である。したがって、5i−
H結合の減少がなく、不揮発性能の悪化のない優れた半
導体記憶装置を作製することができ、MONO3型半導
体記憶装置の高性能化をはかる効果が奏される。
【図面の簡単な説明】
第1図a % Oは本発明の一実施例を説明するための
工程図、第2図は本発明の詳細な説明する次めの記憶保
持特性の比較図である。 1・・・・・・N形シリコン基板、2,6・・・・・・
酸化シリコン膜、窒化シリコン膜、4・・・・・・酸素
イオン注入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1

Claims (1)

    【特許請求の範囲】
  1. 一導電形の半導体基体上に第1の酸化シリコン膜を選択
    的に形成し、さらに、同第1の酸化シリコン膜上に窒化
    シリコン膜を形成したのち、同窒化シリコン膜に酸素イ
    オンを注入し、次いで、水素雰囲気中で熱処理を施し、
    窒化シリコン膜の表面層を第2の酸化シリコン膜に変換
    することを特徴とする半導体記憶装置の製造方法。
JP19288284A 1984-09-14 1984-09-14 半導体記憶装置の製造方法 Pending JPS6170763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19288284A JPS6170763A (ja) 1984-09-14 1984-09-14 半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19288284A JPS6170763A (ja) 1984-09-14 1984-09-14 半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6170763A true JPS6170763A (ja) 1986-04-11

Family

ID=16298544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19288284A Pending JPS6170763A (ja) 1984-09-14 1984-09-14 半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6170763A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6672136B2 (en) 2000-03-30 2004-01-06 Denso Corporation Gas sensor having improved structure of electric connector
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007047075A (ja) * 2005-08-11 2007-02-22 Ngk Spark Plug Co Ltd センサ
JP2007057370A (ja) * 2005-08-24 2007-03-08 Ngk Spark Plug Co Ltd センサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6672136B2 (en) 2000-03-30 2004-01-06 Denso Corporation Gas sensor having improved structure of electric connector
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4545401B2 (ja) * 2003-07-22 2010-09-15 パナソニック株式会社 半導体装置の製造方法
JP2007047075A (ja) * 2005-08-11 2007-02-22 Ngk Spark Plug Co Ltd センサ
JP2007057370A (ja) * 2005-08-24 2007-03-08 Ngk Spark Plug Co Ltd センサ

Similar Documents

Publication Publication Date Title
JP3976282B2 (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
EP0690487B1 (en) Methods for forming oxide films
US5571734A (en) Method for forming a fluorinated nitrogen containing dielectric
US5464792A (en) Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US4264376A (en) Method for producing a nonvolatile memory device
US7001810B2 (en) Floating gate nitridation
JPH07221093A (ja) 半導体素子のシリコン絶縁膜形成方法
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JPH0259633B2 (ja)
JPS61220474A (ja) ジユアル電子注入構造体
JPS6170763A (ja) 半導体記憶装置の製造方法
JPS603159A (ja) 不揮発性記憶装置の製造方法
JPH07193059A (ja) 半導体装置の製造方法
JPH0665232B2 (ja) 半導体記憶装置の製造方法
JPH0888286A (ja) 半導体記憶装置の製造方法
JP3818402B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JPH07297182A (ja) SiN系絶縁膜の形成方法
JPH11261065A (ja) シリコンゲートfetの製造方法
JPS6057674A (ja) 半導体記憶装置の製造方法
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JPH0590602A (ja) 半導体記憶素子およびその製法
JPS6197867A (ja) 半導体記憶装置の製造方法
JP3195422B2 (ja) 半導体装置及びその製造方法
JPH01264268A (ja) 不揮発性記憶装置の製造方法
JPH02103966A (ja) 半導体記憶装置の製造方法