JPS603159A - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法

Info

Publication number
JPS603159A
JPS603159A JP58110121A JP11012183A JPS603159A JP S603159 A JPS603159 A JP S603159A JP 58110121 A JP58110121 A JP 58110121A JP 11012183 A JP11012183 A JP 11012183A JP S603159 A JPS603159 A JP S603159A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
si3n4
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58110121A
Other languages
English (en)
Other versions
JPH061839B2 (ja
Inventor
Kazuo Sato
和夫 佐藤
Kanji Hirano
平野 幹二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58110121A priority Critical patent/JPH061839B2/ja
Publication of JPS603159A publication Critical patent/JPS603159A/ja
Publication of JPH061839B2 publication Critical patent/JPH061839B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、MNOS (金属−窒化膜一酸化膜一半導体
)型の電界トランジスタから々る不揮発性記憶装置の製
造方法に関するものである。
(従来例の構成とその問題点) 一般に、MNOS型の不揮発性記憶装置は、ゲート絶縁
膜として薄い二酸化シリコン膜と窒化/リコン膜との二
層を用いて、これらをノリコン基板上に順次積層し、さ
らに窒化シリコン膜上にアルミニウムからなるゲート電
極を形成したもので、これら二層の絶縁膜の界面または
窒化シリコン膜のバルク中に分布するトラツクに、ノリ
コン基板側から薄い二酸化シリコン膜を通してのトンネ
ル注入により電荷を捕獲し、その蓄積によりトランジス
タの閾値電圧を変化させて情報を記憶するものである。
ここで、近年では半導体装置の寸法微細化、高集積化お
よび高速化が推進されているが、ゲート電極をアルミニ
ウムで形成していると、現在要求されている高度な寸法
微細化および高集積化を達成することが困難になってい
る。そのだ、Z、MO8型半導体装置などでは、ゲート
電極をポリシリコンまだは高融点金属で形成するととも
にセルファライン技術を用いて高集積化を実現している
そこで従来、MNQS型の不揮発性記憶装置においても
、高集積化を実現するためにゲート電極をポリシリコン
または高融点金属で形成し、且つセルファライン技術を
用いて構成したものが提案されていて、この場合、シリ
コン基板上に薄い二酸化シリコン膜を形成し、その土に
窒化シリコン膜を成長させた後、ポリシリコン1だは高
融点金属からなるゲート電極を形成し、さらに、ソース
およびドレインの形成、保護膜の形成々どの工程を経て
構成されている。
しかしながら、このような従来のMNOS型の不揮発性
記憶装置では、上記の製造工程においてソースおよびド
レインの押し込み、保i膜の緻密化などのために100
0℃程度の高温処理を必要とするので、記憶保持特性が
悪化することが知られている。このだめ、元来他の不揮
発性記憶装置に比べて記憶保持特性がやや劣るMNQS
型の不揮発性記憶装置では、上記の高集積化に伴う記憶
保持特性の悪化が実用上の最大の問題となっていた。
(発明の目的) 本発明は、上記従来例の欠点に鑑みてなされたもので、
ゲート電極にポリシリコンまたは高融点金属を用いて高
集積化を可能にし、且つ記憶保持特性を向上させること
ができる不揮発性記憶装置の製造方法を提供するもので
ある。
(発明の構成) 上記目的を達成するだめに、本発明は、半導体基板上に
ゲート絶縁膜として薄いシリコン膜と窒化シリコン膜と
を積層して形成し、その上にゲート電極を形成し、呟ら
に半導体基板内にソースおよびドレインを形成した後に
、水素イオン注入を行うことによシ窒化シリコン膜の水
素の含有量を増加させるようにしたものである。
(実施例の説明) 実施例を説明する前に記憶保持特性の悪化について述べ
ると、この記憶保持特性の悪化は、ソースおよびドレイ
ンの押し込みなどのだめの熱処理に起因するものである
が、窒化シリコン膜の形成条件にも関係があシ、熱処理
の温度が窒化シリコン膜の成長温度よりも高い場合に記
憶保持特性の悪化が生じ、熱処理の温度が窒化シリコン
膜の成長温度よりも低い場合には記憶保持q+性の悪化
がほとんど生じない。これは、窒化シリコン膜の成長温
度よりも高い温度で熱処理したとき、窒化シリコン膜の
中に含1れる水素、すなわち5i−H結合の数が少なく
なり、不安定々トラップが附加増大されるためである。
従って、本発明は、窒化シリコン膜の成長温度よりも高
い温度を必要とする熱処理を行った後に、水素イオンを
注入して窒化シリコン膜の水素の含有量を増加させ、さ
らに注入した水素イオンの活性化のために、窒化シリコ
ン膜の成長温度よりも低い温度で熱処理を行うことによ
り、MNQS型の不揮発性記憶装置の高集積化に伴う記
憶保持特性の悪化を防止するようにしだものであり、以
下、図面により本発明の実施例を具体的に説明する。
第1図(A)ないし□□□)は、本発明の一実施例の工
程を示す図である。まず、第1図(A)に示すように、
P型のシリコン基板1の一生面に二酸化シリコン膜2を
soo X形成し、その」二に窒化シリコン膜3を1.
200λ程度形成した後に、7第1・エツチング技術を
用いて、ノリコン基板1土の素子分離領域となる部分の
二酸化シリコン膜2および窒化シリコン膜3を除去する
。次に、第1図(+3)に示すように、熱酸化法により
シリコン基板1の表面が露出しだ部分に素子分離用のフ
ィールド酸化膜4を1μm程度形成させる。その後、第
1図(C) K示すように、窒化シリコン膜3とその下
の二酸化シリコン膜2とを順次エツチングにより除去し
、新だに20X程度の薄い二酸化シリコン膜5を、80
0℃、酸素雰囲気中で酸化して形成する。次いで、第1
図(DJに示すまうに、二酸化シリコン膜5上に、ジク
ロルシラン(5iH2C12)とアンモニア(NH3)
の化学反応に基く減圧気相成長法により窒化シリコン膜
6を形成する。本実施例では、成長温度800℃、ガス
流量比NH3/5iH2C12= 100の条件下で、
窒化シリコン膜6を500大形成した。そして窒化シリ
コン膜6上にボリンリコン膜を形成した後、ゲート電極
7となる部分だけを残してフォトエツチングにより除去
して、窒化シリコン膜6上にポリシリコンから々るゲー
ト電極7を形成する。その後、このゲート電極7とフィ
ールド酸fヒ膜4をマスクとし、リンを加速エネルギー
100KeVで、注入量4 X 1015Ci−2だけ
注入して、ノース8およびドレイン9を打ち込むととも
に、ポリシリコンからなるゲート電極7にもリンを注入
する。次に、第1図(E)に示すように、表面保護膜と
して二酸化シリコン膜10を気相成長法により被着した
後、ソース8およびドレイン9の押し込みと、二酸化シ
リコン膜10の緻密化と、ゲート電極7のアニールのた
めに、1000℃で20分、N2雰囲気中で熱処理を行
う。その後、水素イオン1]を注入する。本実施例では
、水素イオン11としてI(2イオンを用いて、注入条
件は加速エネルギー10KeV、注入量5 X 101
5r、i−2とした。さらに、注入イオンの活性化のた
めに、窒化シリコン膜6の成長温度よりも低い温度で熱
処理を行う。本実施例では、700℃で20分、N2雰
囲気中で熱処理を行った。最後に、第1図(F)に示す
ように、ソース8およびドレイン9にそれぞれ電極を設
けるために、シリコン基板1上に積層された二酸化/リ
コン膜5、窒化/リコン膜6および二酸化シリコン膜】
0を貫通し、シリコン基板1内のソース8およびドレイ
ン9にそれぞれ到達するコンタクト孔をエンチングによ
り開孔し、アルミニウム膜を主面(/l:被着した後、
フォトエツチングによシソース8およびドレイン9表接
続したアルミ電極12をそれぞれ形成する。
こうして、MNOS型のNチャンネル型不揮発性記憶装
置が完成する。
上記のように作製されたMNOS型の不揮発性記憶装置
の記憶保持特性を第2図1で示す。第2図において、横
軸は書き込み消去直後の閾値電圧、縦軸はその時に蓄積
された電荷の減衰率(aVtky’a log t ;
vthは閾値電圧、tは時間)を示していて、直線の傾
きが小さいほど記憶保持特性が優れていることを示して
いる。壕だ、直線13は本実施例により作製された不揮
発性記憶装置の記憶保持特性を示していて、水素イオン
注入を行わない従来の不揮発性記憶装置の記憶保持特性
を示す直線14に比べて傾きが小さく、優れた記憶保持
特性を有していることがわかる。
なお、本実施例では、P型のシリコン基板1を用いてN
チャンネル型の不揮発性記憶装置を作製する場合につい
て説明したが、N型のシリコン基板を用いてPチャンネ
ル型のものを作製できることはもちろんであり、さらに
、ゲート電極7としては、ポリシリコンだけで々く高融
点金属でも同様に作製できることは自明である。寸だ、
本実施例では、水素イオン11として■(2+イオンを
用いだが、HイオンおよびH3イオンなどを用いても同
様な効果が得られる。
(発明の効果) 以上説明したように、本発明は、不揮発性記憶装置を作
製する際に、窒化/リコン膜を形成した後にそれの成長
温度よシも高い温度の熱処理を施す場合、その熱処理後
に水素イオン注入を行うことにより、記憶保持特性の悪
化のない非常に優れた不揮発性記憶装置を作製すること
ができるので、ゲート電極にポリシリコン寸たは高融点
金属を用いて高集積化を図る際の記憶保持特性の悪化を
解消し、不揮発性記憶装置の高集積化および高性能化を
可能にするものである。
【図面の簡単な説明】
第1図は、本発明の一実施例の工程図、第2図は、本発
明の一実施例により作製された不揮発性記憶装置の記憶
保持特性を示す図である。 1 ・・・・・・・・シリコン基板、2,5.10 ・
・・・・・・・・二酸化シリコン膜、3.6 ・ −・
・・窒化シリコン膜、4・・・・・−フィールド酸fヒ
膜、 7・・・・・・・・・ゲート電極、 8 ・・・
・・・・・ ソース、 9 ・・・・・・・・ ドレイ
ン、11・・・・・・水素イオン、12・・・・・・・
・ アルミニウム電極。 特許出願人 松下電子工業株式会社 第1図 1 10 6 第2図

Claims (4)

    【特許請求の範囲】
  1. (1) 半導体基板の一生面に薄い二酸化シリコン膜を
    選択的に形成する工程と、前記二酸化シリコン膜上に窒
    化シリコン膜を形成する工程と、前記窒化シリコン膜上
    に電極用の導電膜を形成する工程と、水素イオン注入に
    より前記窒化シリコン膜の水素の含有部を増加させる工
    程とからなることを特徴とする不揮発性記憶装置の製造
    方法。
  2. (2) 前記電極用の導電膜がポリシリコンまたは高融
    点金属からなることを特徴とする特許請求の範囲第(1
    )項記載の不揮発性記憶装置の製造方法。
  3. (3) 前記窒化シリコン膜の水素の含有量を増加させ
    る工程は、水素イオンを注入した後に前記窒化シリコン
    膜の成長温度よりも低い温度で熱処理を行うことを特徴
    とする特許請求の範囲第(1)項記載の不揮発性記憶装
    置の製造方法。
  4. (4) 半導体基板の一生面に薄い二酸化シリコ4膜を
    選択的に形成する工程と、前記二酸化ノリコン膜上に窒
    化ノリコン膜を形成する工程と、前記窒化シリコン膜上
    に電極用の導電膜を形成する工程と、前記半導体基板に
    不純物を選択的に注入した後に前記窒化シリコン膜の成
    長温度よりも高い温度で熱処理を行う行程と、該熱処理
    後に水素イオン注入により前記窒化シリコン膜の水素の
    含有量を増加させる工程とからなることを特徴とする不
    揮発性記憶装置の製造方法。
JP58110121A 1983-06-21 1983-06-21 不揮発性記憶装置の製造方法 Expired - Lifetime JPH061839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58110121A JPH061839B2 (ja) 1983-06-21 1983-06-21 不揮発性記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58110121A JPH061839B2 (ja) 1983-06-21 1983-06-21 不揮発性記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPS603159A true JPS603159A (ja) 1985-01-09
JPH061839B2 JPH061839B2 (ja) 1994-01-05

Family

ID=14527560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58110121A Expired - Lifetime JPH061839B2 (ja) 1983-06-21 1983-06-21 不揮発性記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH061839B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6136976A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp 半導体記憶装置の製造方法
JPS62174923A (ja) * 1986-01-29 1987-07-31 Hitachi Ltd 枚葉式薄膜形成法および薄膜形成装置
JPH0423363A (ja) * 1990-05-14 1992-01-27 Matsushita Electron Corp 半導体記憶装置の製造方法
US5131802A (en) * 1989-03-15 1992-07-21 Toyo Umpanki Co., Ltd. Vehicle equipped with balancing device
WO2003071606A1 (fr) * 2002-02-21 2003-08-28 Matsushita Electric Industrial Co., Ltd. Memoire a semi-conducteurs et son procede de fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893289A (ja) * 1981-11-30 1983-06-02 Seiko Epson Corp 半導体装置の製造方法
JPS5969973A (ja) * 1982-10-15 1984-04-20 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893289A (ja) * 1981-11-30 1983-06-02 Seiko Epson Corp 半導体装置の製造方法
JPS5969973A (ja) * 1982-10-15 1984-04-20 Nec Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6136976A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp 半導体記憶装置の製造方法
JPS62174923A (ja) * 1986-01-29 1987-07-31 Hitachi Ltd 枚葉式薄膜形成法および薄膜形成装置
JPH0693452B2 (ja) * 1986-01-29 1994-11-16 株式会社日立製作所 枚葉式薄膜形成法および薄膜形成装置
US5131802A (en) * 1989-03-15 1992-07-21 Toyo Umpanki Co., Ltd. Vehicle equipped with balancing device
JPH0423363A (ja) * 1990-05-14 1992-01-27 Matsushita Electron Corp 半導体記憶装置の製造方法
WO2003071606A1 (fr) * 2002-02-21 2003-08-28 Matsushita Electric Industrial Co., Ltd. Memoire a semi-conducteurs et son procede de fabrication
US6940152B2 (en) 2002-02-21 2005-09-06 Matsushita Electric Industrial Co., Ltd. Semiconductor storage device and its manufacturing method
CN100367517C (zh) * 2002-02-21 2008-02-06 松下电器产业株式会社 半导体存储装置及其制造方法

Also Published As

Publication number Publication date
JPH061839B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US20070215958A1 (en) Semiconductor device and method of manufacturing the same
JPS603159A (ja) 不揮発性記憶装置の製造方法
US4305086A (en) MNOS Memory device and method of manufacture
JPH05129630A (ja) 不揮発性半導体記憶装置の製造方法
JPH0422031B2 (ja)
JPH0888286A (ja) 半導体記憶装置の製造方法
JP3272007B2 (ja) 電荷トラップ膜の製造方法
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JPS6170763A (ja) 半導体記憶装置の製造方法
JPH01264268A (ja) 不揮発性記憶装置の製造方法
JPH0665232B2 (ja) 半導体記憶装置の製造方法
JPS58212180A (ja) 不揮発性記憶装置およびその製造方法
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
JP3310988B2 (ja) シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法
JPH06296029A (ja) 半導体不揮発性記憶素子とその製造方法
JPH0590602A (ja) 半導体記憶素子およびその製法
JPH11111871A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH02103965A (ja) 半導体記憶装置の製造方法
JPS60189972A (ja) 半導体装置およびその製造方法
JPH0341775A (ja) 半導体記憶装置の製造方法
JPH02114568A (ja) 不揮発性記憶装置の製造方法
JPS6059779A (ja) 半導体記憶装置の製造方法
JPS61288471A (ja) 半導体記憶装置の製造方法
JP3316210B2 (ja) 半導体装置の製造方法
JPS61290771A (ja) 半導体記憶装置の製造方法