JPH02103965A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH02103965A JPH02103965A JP63257582A JP25758288A JPH02103965A JP H02103965 A JPH02103965 A JP H02103965A JP 63257582 A JP63257582 A JP 63257582A JP 25758288 A JP25758288 A JP 25758288A JP H02103965 A JPH02103965 A JP H02103965A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 9
- 239000011737 fluorine Substances 0.000 claims abstract description 9
- -1 fluorine ions Chemical class 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000005284 excitation Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000354 decomposition reaction Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 11
- 230000014759 maintenance of location Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＮＯ８（金属−二酸化シリコン膜−窒化シ
リコン膜−二酸化シリコン膜−半導体基板）型の電界効
果型トランジスタからなる半導体記憶装置における記憶
保持特性を向上させるための半導体記憶装置の製造方法
に関するものである。
リコン膜−二酸化シリコン膜−半導体基板）型の電界効
果型トランジスタからなる半導体記憶装置における記憶
保持特性を向上させるための半導体記憶装置の製造方法
に関するものである。
従来の技術
近年、ＭＮＯＳ （金属−窒化シリコン膜−二酸化シリ
コン膜−半導体基板）型の半導体記憶装置のプログラム
電圧の低電圧化が要求されるようになってきた。プログ
ラム電圧の低電圧化を実現するために、ゲート絶縁膜の
うちの窒化シリコン膜を薄膜化すると同時に窒化シリコ
ン膜を熱酸化し、窒化シリコン膜上に二酸化シリコン膜
を形成させたＭＯＮＯ８型の半導体記憶装置が利用され
るようになってきた。
コン膜−半導体基板）型の半導体記憶装置のプログラム
電圧の低電圧化が要求されるようになってきた。プログ
ラム電圧の低電圧化を実現するために、ゲート絶縁膜の
うちの窒化シリコン膜を薄膜化すると同時に窒化シリコ
ン膜を熱酸化し、窒化シリコン膜上に二酸化シリコン膜
を形成させたＭＯＮＯ８型の半導体記憶装置が利用され
るようになってきた。
発明が解決しようとする課題
しかしながら、上記ＭＯＮＯ８型の半導体記憶装置の製
造方法においてプログラム電圧の低電圧化の実現のため
ゲート絶縁膜のうちの窒化シリコン膜上に二酸化シリコ
ン膜を形成させる場合、通常９００℃以上の高温を必要
とするため窒化シリコン膜の膜質変化が起こり記憶保持
特性の劣化につねがるといった問題があった。
造方法においてプログラム電圧の低電圧化の実現のため
ゲート絶縁膜のうちの窒化シリコン膜上に二酸化シリコ
ン膜を形成させる場合、通常９００℃以上の高温を必要
とするため窒化シリコン膜の膜質変化が起こり記憶保持
特性の劣化につねがるといった問題があった。
本発明は上記従来の問題点を解決するもので、ＭＯＮＯ
８型の半導体記憶装置の記憶保持特性を向上させること
のできる半導体記憶装置の製造方法を提供することを目
的とする。
８型の半導体記憶装置の記憶保持特性を向上させること
のできる半導体記憶装置の製造方法を提供することを目
的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体記憶装置の製
造方法は、半導体基板上に第１の窒化シリコン膜を形成
する工程と、前記第１の窒化シリコン膜上に第２の二酸
化シリコン膜を形成した工程の後に、プラズマ励起反応
に基づく気相成長法により第２の窒化シリコン膜を形成
する工程と、前記第２の窒化シリコン膜を形成した後に
、フッ素イオン注入工程と、フッ素イオンを活性化する
ための熱処理工程を有するものである。
造方法は、半導体基板上に第１の窒化シリコン膜を形成
する工程と、前記第１の窒化シリコン膜上に第２の二酸
化シリコン膜を形成した工程の後に、プラズマ励起反応
に基づく気相成長法により第２の窒化シリコン膜を形成
する工程と、前記第２の窒化シリコン膜を形成した後に
、フッ素イオン注入工程と、フッ素イオンを活性化する
ための熱処理工程を有するものである。
作用
本発明者の研究によれば、ＭＯＮＯ８型の半導体記憶装
置の製造方法でゲート絶縁膜である第１の窒化シリコン
膜形成後、第２の二酸化シリコン膜を形成するために高
温熱処理を施すことによって第１の窒化シリコン膜中の
５ｉ−Ｈ結合が減少し、８１Ｍ子の未結合手が増大する
ことから不安定なトラップが増大し記憶保持特性の悪化
が起こることが明らかとなった。
置の製造方法でゲート絶縁膜である第１の窒化シリコン
膜形成後、第２の二酸化シリコン膜を形成するために高
温熱処理を施すことによって第１の窒化シリコン膜中の
５ｉ−Ｈ結合が減少し、８１Ｍ子の未結合手が増大する
ことから不安定なトラップが増大し記憶保持特性の悪化
が起こることが明らかとなった。
上記問題点を解決するために、第１にゲート絶縁膜であ
る第１の窒化シリコン膜、第２の二酸化シリコン膜、ゲ
ート電極を順次形成した後、プラズマ励起反応に基づく
気相成長法により第２の窒化シリコン膜を形成する。前
記第２の窒化シリコン膜の形成は、シランガスなどのシ
リコン化合物とアンモニアガスとのプラズマ励起反応に
基づく気相成長法により行なわれる。これにより第２の
二酸化シリコン膜を形成させた時起こる第１の窒化シリ
コン膜中のＳｉ原子の未結合を減少（Ｓｉ−Ｈ結合が増
大）させる。第２にプラズマ励起反応に基づ（気相成長
法により第２の窒化シリコン膜を形成後に、フッ素イオ
ン注入とフッ素イオン活性化するための熱処理を施す。
る第１の窒化シリコン膜、第２の二酸化シリコン膜、ゲ
ート電極を順次形成した後、プラズマ励起反応に基づく
気相成長法により第２の窒化シリコン膜を形成する。前
記第２の窒化シリコン膜の形成は、シランガスなどのシ
リコン化合物とアンモニアガスとのプラズマ励起反応に
基づく気相成長法により行なわれる。これにより第２の
二酸化シリコン膜を形成させた時起こる第１の窒化シリ
コン膜中のＳｉ原子の未結合を減少（Ｓｉ−Ｈ結合が増
大）させる。第２にプラズマ励起反応に基づ（気相成長
法により第２の窒化シリコン膜を形成後に、フッ素イオ
ン注入とフッ素イオン活性化するための熱処理を施す。
これにより第１の窒化シリコン膜中のＳｉ原子の未結合
を更に減少させる。
を更に減少させる。
以上第１．第２の構成によって第１の窒化シリコン膜中
のＳｉ原子の未結合を減少させるため記憶保持特性を向
上させることができる。
のＳｉ原子の未結合を減少させるため記憶保持特性を向
上させることができる。
実施例
以下、本発明の１実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の製造方法の一実施例における半導体記
憶装置の断面図を示すものである。第１図（ａ）におい
て、Ｐ型シリコンからなる半導体基板１上に、二酸化シ
リコン膜２を５０ＯＡさらに窒化シリコン膜３を１２０
０Ａ形成し、次にトランジスタ活性領域形成のためリソ
グラフィ技術およびエツチング技術を用いて所定の部分
を除去する。次に窒化シリコン膜３をマスクに用いて選
択酸化法によりフィールド酸化膜４を７０００Ａ形成す
る。
憶装置の断面図を示すものである。第１図（ａ）におい
て、Ｐ型シリコンからなる半導体基板１上に、二酸化シ
リコン膜２を５０ＯＡさらに窒化シリコン膜３を１２０
０Ａ形成し、次にトランジスタ活性領域形成のためリソ
グラフィ技術およびエツチング技術を用いて所定の部分
を除去する。次に窒化シリコン膜３をマスクに用いて選
択酸化法によりフィールド酸化膜４を７０００Ａ形成す
る。
次に第１図（ｂ）において、窒化シリコン膜３、二酸化
シリコン膜２をエツチング技術を用いて除去した後ＭＯ
ＮＯ８構造の電界効果型トランジスタを形成するため半
導体基板１上に極薄の二酸化シリコン膜５を２０．Ａ
、窒化シリコン膜６を３０ＯＡ形成しさらに窒化シリコ
ン膜６の上に二酸化シリコン膜７を温度９００℃、Ｈ２
と０２の混合ガス中で約２０Ａ形成する。さらにゲート
電極層８を形成し、その後リソグラフィ技術およびエツ
チング技術を用いてＭＯＮＯＳ型のゲート部分を除いて
ゲート電極層、二酸化シリコン膜および窒化シリコン膜
を除去する。ここで窒化シリコン膜６の形成はジクロル
シラン（ＳｉＨｚＣ＋２ｚ）ガスとアンモニア（ＮＨ３
）ガスを化学反応を利用した減圧気相成長法により、温
度８００℃、Ｓ ｉ Ｈ２Ｃｇ２／ＮＨ３＝１／１０の
ガス組成比で行なう。次にゲート電極層８とフィールド
二酸化シリコン膜４をマスクとしセルファライン技術を
用いてＮ型不純物のイオン注入を施し、拡散層９（ソー
ス）と拡散層１０（ドレイン）を形成し拡散層９，１０
部の活性化のために９００℃で熱処理を施す。ここで１
１は、前記熱処理で形成された二酸化シリコン膜である
。次に窒化シリコン膜１２をシラン（ＳｉＨ４）ガスと
アンモニア（ＮＨｓ）ガスのプラズマ励起反応に基づく
気相成長法により、ＲＦ出力１００Ｗガス圧力０．５Ｔ
ｏ ｒ ｒ、温度３００℃、流量比ＮＨ３／Ｓ ｉ Ｈ
４＝２のガス組成比で約１０００Ａ形成する。
シリコン膜２をエツチング技術を用いて除去した後ＭＯ
ＮＯ８構造の電界効果型トランジスタを形成するため半
導体基板１上に極薄の二酸化シリコン膜５を２０．Ａ
、窒化シリコン膜６を３０ＯＡ形成しさらに窒化シリコ
ン膜６の上に二酸化シリコン膜７を温度９００℃、Ｈ２
と０２の混合ガス中で約２０Ａ形成する。さらにゲート
電極層８を形成し、その後リソグラフィ技術およびエツ
チング技術を用いてＭＯＮＯＳ型のゲート部分を除いて
ゲート電極層、二酸化シリコン膜および窒化シリコン膜
を除去する。ここで窒化シリコン膜６の形成はジクロル
シラン（ＳｉＨｚＣ＋２ｚ）ガスとアンモニア（ＮＨ３
）ガスを化学反応を利用した減圧気相成長法により、温
度８００℃、Ｓ ｉ Ｈ２Ｃｇ２／ＮＨ３＝１／１０の
ガス組成比で行なう。次にゲート電極層８とフィールド
二酸化シリコン膜４をマスクとしセルファライン技術を
用いてＮ型不純物のイオン注入を施し、拡散層９（ソー
ス）と拡散層１０（ドレイン）を形成し拡散層９，１０
部の活性化のために９００℃で熱処理を施す。ここで１
１は、前記熱処理で形成された二酸化シリコン膜である
。次に窒化シリコン膜１２をシラン（ＳｉＨ４）ガスと
アンモニア（ＮＨｓ）ガスのプラズマ励起反応に基づく
気相成長法により、ＲＦ出力１００Ｗガス圧力０．５Ｔ
ｏ ｒ ｒ、温度３００℃、流量比ＮＨ３／Ｓ ｉ Ｈ
４＝２のガス組成比で約１０００Ａ形成する。
次に第１図（Ｃ）において、層間絶縁膜１３としてリン
ガラス膜（ＰＳＧ）を１μｍ程度形成しその後、イオン
注入技術を用いてフッ素イオンを加速電圧１５０ＫｅＶ
、注入量８．ＯＸ Ｉ ＱＩ５ｃｍ−２で注入する。さ
らに窒素ガス雰囲気中において熱処理を施す。
ガラス膜（ＰＳＧ）を１μｍ程度形成しその後、イオン
注入技術を用いてフッ素イオンを加速電圧１５０ＫｅＶ
、注入量８．ＯＸ Ｉ ＱＩ５ｃｍ−２で注入する。さ
らに窒素ガス雰囲気中において熱処理を施す。
次に第１図（ｄ）において、リソグラフィ技術とエツチ
ング技術と気相成長技術を用いて、コンタクト孔、金属
配置１ＩＩ（アルミニウム）１４および保護膜１５の形
成を行なうことでＮヂャネルＭＯＮＯ３型の半導体記憶
装置を製造することができる。
ング技術と気相成長技術を用いて、コンタクト孔、金属
配置１ＩＩ（アルミニウム）１４および保護膜１５の形
成を行なうことでＮヂャネルＭＯＮＯ３型の半導体記憶
装置を製造することができる。
本実施例以外にＰチャネル型でも使用できることはもち
ろんであり、ゲート電極として多結晶シリコン膜および
高融点金属を用いても良いことはいうまでもない。
ろんであり、ゲート電極として多結晶シリコン膜および
高融点金属を用いても良いことはいうまでもない。
以上の様な方法で得られた半導体装置の記憶保持特性の
一例を第２図に示す。横軸は書き込み、消去直後のしき
い値電圧、縦軸はその時蓄積された電荷の減衰率を示し
ている。この図のｉ線の傾きが小さいほど、記憶保持特
性が優れていることを示している。直線１６は、本実施
例により製造された半導体記憶装置の記憶保持特性であ
り、直線１７は、従来の技術で製造された場合の記憶保
持特性である。直線１６は直線１７に比べて傾きが小さ
く記憶保持特性が優れていることが判る。
一例を第２図に示す。横軸は書き込み、消去直後のしき
い値電圧、縦軸はその時蓄積された電荷の減衰率を示し
ている。この図のｉ線の傾きが小さいほど、記憶保持特
性が優れていることを示している。直線１６は、本実施
例により製造された半導体記憶装置の記憶保持特性であ
り、直線１７は、従来の技術で製造された場合の記憶保
持特性である。直線１６は直線１７に比べて傾きが小さ
く記憶保持特性が優れていることが判る。
発明の効果
本発明によれば、ＭＯＮＯ３型半導体記憶装置のゲート
電極を形成後プラズマ励起反応に基づく気相成長法によ
り第２の窒化シリコン膜を形成する工程と、その後にフ
ッ素イオン注入を施す工程とフッ素イオンを活性化する
ための熱処理工程を施すことにより、記憶保持特性を向
上させることができる優れた半導体記憶装置の製造方法
が実現できる。
電極を形成後プラズマ励起反応に基づく気相成長法によ
り第２の窒化シリコン膜を形成する工程と、その後にフ
ッ素イオン注入を施す工程とフッ素イオンを活性化する
ための熱処理工程を施すことにより、記憶保持特性を向
上させることができる優れた半導体記憶装置の製造方法
が実現できる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程断面図、第２図は同実施例の効果を説明するた
めの特性図である。 １・・・・・・半導体基板（Ｐ型シリコン）、２．５゜
７．１１・・・・・・二酸化シリコン膜、３．６．１２
・・・・・・窒化シリコン膜、４・・・・・・フィール
ド酸化膜、８・・・・・・ゲート電極層、９，１０・・
・・・・Ｎ型不純物拡散層（ソース、ドレイン）、１３
・・・・・・層間絶縁膜（ＰＳＧ）、１４・・・・・・
金属配線（アルミニウム）、１５・・・・・・保護膜。 代理人の氏名 弁理士 粟野重孝 ほか１名１Ｏ
めの工程断面図、第２図は同実施例の効果を説明するた
めの特性図である。 １・・・・・・半導体基板（Ｐ型シリコン）、２．５゜
７．１１・・・・・・二酸化シリコン膜、３．６．１２
・・・・・・窒化シリコン膜、４・・・・・・フィール
ド酸化膜、８・・・・・・ゲート電極層、９，１０・・
・・・・Ｎ型不純物拡散層（ソース、ドレイン）、１３
・・・・・・層間絶縁膜（ＰＳＧ）、１４・・・・・・
金属配線（アルミニウム）、１５・・・・・・保護膜。 代理人の氏名 弁理士 粟野重孝 ほか１名１Ｏ
Claims (2)
- （１）一導電型半導体基板面に、極薄の第１の二酸化シ
リコン膜を形成する工程と、前記二酸化シリコン膜上に
第１の窒化シリコン膜を形成する工程と、前記窒化シリ
コン膜上に第２の二酸化シリコン膜を形成する工程と、
前記第２の二酸化シリコン膜上にゲート電極を形成する
工程と、前記第２の二酸化シリコン膜上にゲート電極を
形成した後にプラズマ励起反応に基づく気相成長法によ
り第２の窒化シリコン膜を形成する工程と、前記第２の
窒化シリコン膜を形成した後に、フッ素イオン注入を施
す工程と、フッ素イオンを活性化するための熱処理工程
を含むことを特徴とする半導体記憶装置の製造方法。 - （２）フッ素イオン注入を施す工程が、第１および第２
の窒化シリコン膜の成長温度以上の熱処理工程が終了し
た後に行われることを特徴とする請求項１記載の半導体
記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257582A JPH02103965A (ja) | 1988-10-13 | 1988-10-13 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257582A JPH02103965A (ja) | 1988-10-13 | 1988-10-13 | 半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103965A true JPH02103965A (ja) | 1990-04-17 |
Family
ID=17308270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257582A Pending JPH02103965A (ja) | 1988-10-13 | 1988-10-13 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580103B2 (en) | 2000-05-08 | 2003-06-17 | Hynix Electronics Industries Co., Ltd. | Array of flash memory cells and data program and erase methods of the same |
| US6806532B2 (en) * | 2000-12-21 | 2004-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device |
-
1988
- 1988-10-13 JP JP63257582A patent/JPH02103965A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580103B2 (en) | 2000-05-08 | 2003-06-17 | Hynix Electronics Industries Co., Ltd. | Array of flash memory cells and data program and erase methods of the same |
| US6831863B2 (en) | 2000-05-08 | 2004-12-14 | Hyundai Electronics Industries Co., Ltd. | Array of flash memory cells and data program and erase methods of the same |
| US6806532B2 (en) * | 2000-12-21 | 2004-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220005929A1 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| KR101947363B1 (ko) | Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법 | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US5591681A (en) | Method for achieving a highly reliable oxide film | |
| US7372113B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6023093A (en) | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof | |
| KR20050031455A (ko) | 나노결정 형성 방법 | |
| CN104769724B (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| US6277718B1 (en) | Semiconductor device and method for fabricating the same | |
| US6727142B1 (en) | Orientation independent oxidation of nitrided silicon | |
| JPS61177770A (ja) | 相補領域を有する半導体装置の製造方法 | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| KR100336230B1 (ko) | 프로그램화가능한반도체디바이스와그제조방법 | |
| JPH02103965A (ja) | 半導体記憶装置の製造方法 | |
| KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH02103966A (ja) | 半導体記憶装置の製造方法 | |
| JPH06267973A (ja) | 半導体装置の製造方法 | |
| JPH0422031B2 (ja) | ||
| KR100345662B1 (ko) | 반도체소자의게이트절연막형성방법 |