JP2002510438A - 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 - Google Patents
複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法Info
- Publication number
- JP2002510438A JP2002510438A JP54218599A JP54218599A JP2002510438A JP 2002510438 A JP2002510438 A JP 2002510438A JP 54218599 A JP54218599 A JP 54218599A JP 54218599 A JP54218599 A JP 54218599A JP 2002510438 A JP2002510438 A JP 2002510438A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- amorphous
- polycrystalline
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000002131 composite material Substances 0.000 title description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 84
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 18
- 239000010409 thin film Substances 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100509468 Arabidopsis thaliana JASON gene Proteins 0.000 description 1
- 229910005921 H—Si—H Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
本発明は、シリコン封緘層を堆積する前に、A)Sil-xGex層の上に、アモルファスまたは多結晶シリコンの薄膜を堆積した後、前記シリコン膜を酸化窒素ガスで、温度450〜600℃の間で、104〜105Paの圧力レベルで処理して、薄い窒化されたシリコン膜を得る、または、B)Sil-xGex層の上に、アモルファスまたは多結晶シリコンの薄膜を堆積し、シリコン膜を酸化処理して膜厚1nm未満のシリコン酸化膜の表面膜を形成し、必要に応じて、酸化されたアモルファスまたは多結晶シリコンの膜をA)のように酸化窒素で処理する方法に関するものである。本発明は、CMOS半導体に適用可能である。
Description
【発明の詳細な説明】
複合SI/SIGEゲートを持つ半導体装置における相互拡散の制限方法
本発明は、CMOS装置のように、複合Si/Sil-xGex(0<x≦1)ゲ
ートを持つ半導体において、シリコンとゲルマニウムの相互拡散を制限する方法
に関するものである。
Sil-xGex層を含むゲート構造がPMOS技術にとって有利な選択肢である
ことは証明されている。
この理由は、Sil-xGex材料が、同じドーピングで多結晶シリコンよりも低
い抵抗を持つことについて、多結晶Sil-xGex層におけるゲルマニウムの含有
量の関数として、得られるPMOS装置のしきい値電圧をシフトする可能性を提
供するからである。従って、従来のP+/N+構造、すなわち、例えばP+の導電
性を持つ多結晶Sil-xGex層を含む単純なゲートを持つNおよびPのガントラ
ンジスタ用の構造に代わるP+ゲート構造における“ミッドギャップ”材料とし
て使用することができる。
さらに、非常に高いゲルマニウム濃度(75%以上)を持つ、または、純粋な
ゲルマニウムで作られたゲートもまた、両方の型(NおよびP)のトランジスタ
に対して同時に両立できる利点を持つため、技術工程を省くように導く(少なく
とも2つのフォトリソグラフィー工程、および、その層が本来の場所にドープさ
れるのであれば2つの注入工程の排除)。
例えば、複合SiGeゲートを持つCMOS装置は、“絶縁体上の十分に
減少されたシリコン内の、P+多結晶SiGeゲート電極を使用する対称なCM
OS”,Niel KIESTLERおよびJASON,IEDM 93,727-730ページ、“多結晶Si/
Sil-xGexゲートCMOS技術”,T.KING et al.;IEDM 90,253-256ページ
の論文に記載されている。
複合Si/SiGeゲートを持つ半導体装置は、通例シリコン半導体基板上の
シリコン酸化膜層と、このシリコン酸化膜層の上に通常膜厚1nm以下、好まし
くは約0.5nmのシリコン接着層と、この接着層の上に100nmもの膜厚、
しかし、通常2〜20nmのオーダーの膜厚の多結晶Sil-xGex(0<x≦1
)層から構成される。
Sil-xGex層の上には、アモルファスまたは多結晶のいずれかのシリコン層
がある。後者の層は、ゲルマニウム、従って、SiGe合金の非常に高い反応性
ために、また、ゲルマニウムおよびこれらの化合物と、例えばチタンのように、
金属シリサイドを得るために使用される金属との低い反応性のために、Sil-x
Gex層の表面をシリサイド化する時に存在する引き続いて起こる困難さのため
に必要である。
シリコンとSil-xGex層との間の界面は最初の内は全く平面で、境界がはっ
きりしていて、粗さはないとしても、同じことは、この構造がアニールされた後
では正しくないということが近年の研究によって示されている。なぜなら、この
時、主に、アモルファスまたは多結晶シリコンの結晶の接合部を通して、ゲルマ
ニウムのシリコン封緘層への相互拡散が、そしてその逆、すなわち、この層の結
晶の接合部を通して、シリコンのSiGe合金層への拡散が観測されるからであ
る。後者の点は、Sil-xGex層のゲルマニウムの含有量が減少さ
れ、その結果、しきい値電圧が変更されることを意味するので基本的なことであ
る。
アモルファスシリコンを使うことによってこの効果は制限されるが、このゲル
マニウムの拡散の制限は、依然として決して満足なものではない。
従って、本発明の目的は、複合Si/Sil-xGexゲートを持つ半導体におい
て相互拡散を制限するための、迅速で、産業的に適用可能で、信頼性のある、再
現可能な方法を提供することにある。
本発明の相互拡散の制限方法の第1の実施例によれば、通例25nm未満、好
ましくは2nm〜20nmの間の膜厚を持つアモルファスまたは多結晶シリコン
の薄層をSil-xGex層の上に堆積した後、アモルファスまたは多結晶シリコン
の薄層を、圧力103〜105Paで、温度450℃〜600℃で、酸化窒素(N
O)ガスと接触させることによって、このシリコン層を窒化する。その後、シリ
コン封緘層を従来の方法で堆積する。
本発明の相互拡散の制限方法の第2の実施例によれば、上記に示すように、ア
モルファスまたは多結晶シリコンの薄膜をSil-xGex層の上に堆積し、膜厚1
nm以下のシリコン酸化膜層を、このシリコンの薄い表面層の表面に形成し、そ
の後、シリコンの相補的な堆積を行ってシリコン封緘層を完成する。この薄いシ
リコン酸化膜層は上述するように必要に応じて窒化してもよい。
明細書の以下の記載においては添付の図面を参照する。
図1a〜1gは、本発明の拡散の制限方法の第1の実施例を具体化する複合S
i/Sil-xGexゲートを形成する主要工程を概念的に説明する。
図2a〜2cは、複合Si/Sil-xGexゲートにおける相互拡散の制限方
法の第2の実施例の主要工程を概念的に説明する。
図面、より詳しくは図1a〜1gを参照して、本発明のゲルマニウムおよびシ
リコンの相互拡散の制限方法の第1の実施例を具体化する複合Si/Sil-xG
exゲートの形成方法の各種の工程を概念的に説明する。
一般的に、複合ゲートを形成する第1の工程は、アモルファス、多結晶または
単結晶シリコンの基板1の上にゲート酸化膜(SiO2)層2を形成することか
らなる。ゲート酸化膜層2を形成した後、この層の上に、通常3nm未満、好ま
しくは1nm以下、最適には約0.5nmの膜厚の薄いシリコン接着層3を形成
する。
このシリコン層は、通常500〜580℃の間、好ましくは550℃の温度、
かつ、通常大気の堆積圧力で、シランと水素との混合物から化学気相成長法によ
る従来の方法で堆積してもよい。
このシリコン接着層を堆積する工程の所要時間は、接着層の膜厚が3nm未満
であることを確実にするために、他の堆積条件の関数として決定される。
その後、Sil-xGex層4は、このシリコン接着層3の上に堆積される。ここ
で、0<x≦1、好ましくは0.05≦x≦1、最適には0.25≦x≦1、ま
たは、より好ましくは0.50≦x≦1である。
この堆積は、シラン、ゲルマンおよび水素のガス混合物から化学気相成長法に
よって行ってもよい。
混合物内の種々のガスの比率は、Sil-xGex層に要望されるゲルマニウムお
よびシリコンの含有量の関数として変化し、当業者によって、この層に要望され
る組成の関数として簡単に決定することができる。
この堆積は、通常400〜550℃の間、好ましくは450〜550℃の間の
温度で行われる。ガス混合物中のゲルマニウムの含有量を高くすればするほど、
堆積温度をそれだけ低くしてもよい。従って、純粋なゲルマニウムを堆積するた
めに、堆積温度は好ましくは400〜450℃の間としえよう。
全堆積圧力は通常大気圧である。
堆積の所要時間は、温度および圧力の条件、ガス混合物内の種々のガスの比率
、ならびに、多結晶Sil-xGex層に要望される膜厚の関数である。
多結晶Sil-xGex層の膜厚は、通常20nm〜200nmの間、好ましくは
100未満、通常40nmである。
次の工程は、本発明によれば、相互拡散を制限するための層を形成した後に、
シリコン封緘層を堆積することである。
図1a〜1gに表される実施例では、この相互拡散を制限するための層の形成
は、最初に、通例2nm〜20nm、好ましくは2〜10nmの膜厚のアモルフ
ァスまたは多結晶シリコン5の薄層をSl-xGex(SiC)層4の表面上に形成
することにある。
この薄層は、どのような従来の技術によって、特に化学気相成長法によって堆
積されてもよい。
続いて、シリコンの薄層を窒化し、そしてその結果、窒化シリコン6の薄層を
得るために、シリコンの薄層の表面を450〜600℃の温度、103〜105P
aまで変化する圧力で、例えば550℃の温度、104Paの圧力で約30秒の
時間の間NOガスで直接処理する。
その後、シリコン封緘層7を従来の方法で、例えばシランと水素の混合物から
化学気相成長法によって堆積する。
そして、その後、半導体装置を従来の方法で完成してもよい。
適当なところで、Sil-xGex層および/またはシリコン封緘層7を、例えば
ボロンまたはリン原子でドープしてもよい。
このドーピングは、これらの層を堆積するのと同時に、例えばB2H6,PH3
またはAsH3のようなドーパント成分の前駆体ガスを化学気相成長法のガス混
合物に加えることによって、本来の場所において従来の方法で行ってもよい。
図2a〜2cは、本発明の相互拡散を制限するための層の形成の第2の実施例
に関するものである。
前述のように、シリコン基板1の上にゲートシリコン酸化膜層2、シリコン接
着層3およびSil-xGex層4を連続的に堆積し、また、図1a〜1dを参照し
て上記で説明したように、アモルファスまたは多結晶シリコン5の薄層を形成し
た後、膜厚1nm以下の表面シリコン酸化膜層6を形成するために、このシリコ
ン層5の表面を酸化する。
一般的に、このシリコン酸化膜の薄層は以下の方法で形成することができる。
シリコン表面を清浄化した後、この表面をHFの希釈水溶液(通例、濃度1%
未満のオーダー)に漬浸することによってSi−H(およびH−Si−H)結合
で飽和する。
脱イオン化した水で洗浄して乾燥した後(助剤としてイソプロピルアルコール
を使用する、またはしない)、こうして処理された表面を反応装置内でオ
ゾン(O3)ガス流(通例、温度200℃未満で、時間3分未満の間)またはオ
ゾン化した水溶液(通例、室温でオゾン飽和し、脱イオン化した水)の中に晒す
。
どちらの場合も、膜厚1nm以下の同価な酸化膜が得られる。
必要に応じて、この膜厚1nm以下のシリコン酸化膜層6を、図1a〜1gを
参照して上記で説明した方法を使用して窒化してもよい。
全ての場合において、シリコン封緘層7は、前述のように、窒化された、また
は窒化されていないSiO2層6の上に堆積される。
図1a〜1gを参照して上記に示したように、ドープされたゲート材料は、標
準のプロセスを使用して、ボロンまたはリン原子のようなドーパント原子を構造
内に注入することによって得られうる。
好ましくは、相互拡散を制限するための層との界面にドーパント原子が可能な
限り固定されるのを防ぐために、Sil-xGex層および/または上方のシリコン
層を本来の場所にドープすることが推奨される。
本発明に係る窒化プロセスは自己制御式、すなわち、与えられた1組のパラメ
ータである酸化窒素の温度と圧力に対して、界面に導入された窒素に濃度の急速
な飽和があるということに注目すべきである。
本発明の方法は、主に多結晶複合Sil-xGex/Siゲートを参照して記述さ
れているが、本発明の方法は、ボロンの拡散またはゲルマニウムの拡散を防止す
るのに有利な埋込み型CMOS装置のチャネルのエピタキシャルおよびヘテロエ
ピタキシャル層、すなわち、多結晶よりも単結晶に使用してもよい。しかしなが
ら、この場合には僅かに多くの手順が含まれる。なぜなら、1つの層の成長を
停止し、窒化された層(この場合、続いてエピタキシーが再開され得るのでシリ
コン酸化膜層は推奨されない)の形成を行い、続いて最初の反応装置の成長を再
開するために、他の反応装置に変える必要があるからである。
好ましくは、クラスターまたはマルチチャンバーのシングルウェハー型の反応
装置を使用する。なぜなら、その場合、制御された雰囲気のもとで1つの反応装
置から他の反応装置へ行くことができるからである。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 エルナンデス カロリーヌ
フランス国 F―38000 グルノーブル
リュ バヤール 1
【要約の続き】
Claims (1)
- 【特許請求の範囲】 1.Si/Sil-xGexゲートを持つ半導体装置のSil-xGex(0<x≦1) の層(4)とシリコン封緘層(7)との間でシリコンとゲルマニウムの相互拡散 を制限するための層の形成方法であって、前記シリコン封緘層を堆積する前に、 A.前記Sil-xGex層(4)の上にアモルファスまたは多結晶シリコン(5 )の薄層を堆積し、その後、窒化シリコン(6)の薄層を得るために、このシリ コン層を酸化窒素ガスで、温度450〜600℃で、圧力103〜105Paで処 理し、または、 B.前記Sil-xGex層(4)の上にアモルファスまたは多結晶シリコン(5 )の薄層を堆積し、このシリコン層を酸化処理して、膜厚1nm未満のシリコン 酸化膜(6)の表面層を形成し、必要に応じて、酸化されたアモルファスまたは 多結晶シリコン層をAのように酸化窒素で処理することを特徴とする方法。 2.前記アモルファスまたは多結晶シリコン層(5)は、膜厚25nm未満であ ることを特徴とする請求項1に記載の方法。 3.前記アモルファスまたは多結晶シリコン層は、膜厚2〜20nmの間である ことを特徴とする請求項2に記載の方法。 4.手順Bにおいて、膜厚1nm未満のシリコン酸化膜(6)の前記表面層は、 前記アモルファスまたは多結晶シリコン層を、オゾンまたはオゾン化された水を 含む雰囲気の存在の中に接触させることにより形成されることを特徴とする請求 項1〜3のいずれかに記載の方法。 5.手順Bにおいて、前記アモルファスまたは多結晶シリコン層は、前記シリコ ン酸化膜層(6)の形成よりも前に、フッ化水素酸希釈水溶液で清浄化の工程に さらされることを特徴とする請求項1〜4のいずれかに記載の方法。 6.NOガスでの前記処理は、550℃で、圧力104Paで、30秒間行われ ることを特徴とする請求項1〜5のいずれかに記載の方法。 7.前記相互拡散を制限するための層の形成の前に、前記Sil-xGex層(4) を本来の場所でドーピングする工程を含むことを特徴とする請求項1〜6のいず れかに記載の方法。 8.前記シリコン封緘層をドーピングする工程を含むことを特徴とする請求項1 〜7のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR98/02026 | 1998-02-19 | ||
FR9802026A FR2775119B1 (fr) | 1998-02-19 | 1998-02-19 | Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1. |
PCT/FR1999/000330 WO1999043024A1 (fr) | 1998-02-19 | 1999-02-15 | Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grill composite si/sige |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002510438A true JP2002510438A (ja) | 2002-04-02 |
Family
ID=9523152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54218599A Pending JP2002510438A (ja) | 1998-02-19 | 1999-02-15 | 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6255149B1 (ja) |
EP (1) | EP0976149B8 (ja) |
JP (1) | JP2002510438A (ja) |
DE (1) | DE69939798D1 (ja) |
FR (1) | FR2775119B1 (ja) |
WO (1) | WO1999043024A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
WO2001041544A2 (en) * | 1999-12-11 | 2001-06-14 | Asm America, Inc. | Deposition of gate stacks including silicon germanium layers |
US6423632B1 (en) | 2000-07-21 | 2002-07-23 | Motorola, Inc. | Semiconductor device and a process for forming the same |
KR100402381B1 (ko) * | 2001-02-09 | 2003-10-17 | 삼성전자주식회사 | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 |
KR20030003380A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 폴리 SiGe 게이트 전극 및 그 제조 방법 |
JP2003086798A (ja) * | 2001-09-13 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
JP2003174101A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
KR100487525B1 (ko) * | 2002-04-25 | 2005-05-03 | 삼성전자주식회사 | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 |
JP3914114B2 (ja) * | 2002-08-12 | 2007-05-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
WO2004036636A1 (en) * | 2002-10-18 | 2004-04-29 | Applied Materials, Inc. | A film stack having a silicon germanium layer and a thin amorphous seed layer |
FR2853452B1 (fr) * | 2003-04-01 | 2005-08-19 | St Microelectronics Sa | Procede de fabrication d'un dispositif semiconducteur comprenant un dielectrique de grille en materiau a haute permittivite dielectrique |
JP3742906B2 (ja) | 2003-05-08 | 2006-02-08 | シャープ株式会社 | 半導体装置の製造方法 |
US6927454B2 (en) * | 2003-10-07 | 2005-08-09 | International Business Machines Corporation | Split poly-SiGe/poly-Si alloy gate stack |
US7892915B1 (en) * | 2006-03-02 | 2011-02-22 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
JP5433927B2 (ja) * | 2007-03-14 | 2014-03-05 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
JP2009182264A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置およびその製造方法 |
KR102629466B1 (ko) * | 2016-09-21 | 2024-01-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
US5250452A (en) * | 1990-04-27 | 1993-10-05 | North Carolina State University | Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer |
JP2966157B2 (ja) * | 1991-09-17 | 1999-10-25 | 沖電気工業株式会社 | ゲート電極構造の形成方法 |
US5521108A (en) * | 1993-09-15 | 1996-05-28 | Lsi Logic Corporation | Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure |
JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
US5712208A (en) * | 1994-06-09 | 1998-01-27 | Motorola, Inc. | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants |
US5510278A (en) * | 1994-09-06 | 1996-04-23 | Motorola Inc. | Method for forming a thin film transistor |
US5571734A (en) * | 1994-10-03 | 1996-11-05 | Motorola, Inc. | Method for forming a fluorinated nitrogen containing dielectric |
US5545574A (en) * | 1995-05-19 | 1996-08-13 | Motorola, Inc. | Process for forming a semiconductor device having a metal-semiconductor compound |
US5567638A (en) * | 1995-06-14 | 1996-10-22 | National Science Council | Method for suppressing boron penetration in PMOS with nitridized polysilicon gate |
US5861340A (en) * | 1996-02-15 | 1999-01-19 | Intel Corporation | Method of forming a polycide film |
US6063677A (en) * | 1996-10-28 | 2000-05-16 | Texas Instruments Incorporated | Method of forming a MOSFET using a disposable gate and raised source and drain |
US6171959B1 (en) * | 1998-01-20 | 2001-01-09 | Motorola, Inc. | Method for making a semiconductor device |
US6087248A (en) * | 1999-01-05 | 2000-07-11 | Texas Instruments Incorporated | Method of forming a transistor having thin doped semiconductor gate |
KR100316707B1 (ko) * | 1999-02-05 | 2001-12-28 | 윤종용 | 모스 트랜지스터 및 그 제조방법 |
US6063704A (en) * | 1999-08-02 | 2000-05-16 | National Semiconductor Corporation | Process for incorporating silicon oxynitride DARC layer into formation of silicide polysilicon contact |
-
1998
- 1998-02-19 FR FR9802026A patent/FR2775119B1/fr not_active Expired - Fee Related
-
1999
- 1999-02-15 JP JP54218599A patent/JP2002510438A/ja active Pending
- 1999-02-15 WO PCT/FR1999/000330 patent/WO1999043024A1/fr active Application Filing
- 1999-02-15 DE DE69939798T patent/DE69939798D1/de not_active Expired - Lifetime
- 1999-02-15 EP EP99903756A patent/EP0976149B8/fr not_active Expired - Lifetime
- 1999-02-15 US US09/403,442 patent/US6255149B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2775119B1 (fr) | 2000-04-07 |
DE69939798D1 (de) | 2008-12-11 |
EP0976149A1 (fr) | 2000-02-02 |
EP0976149B1 (fr) | 2008-10-29 |
WO1999043024A1 (fr) | 1999-08-26 |
FR2775119A1 (fr) | 1999-08-20 |
US6255149B1 (en) | 2001-07-03 |
EP0976149B8 (fr) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
JP2002510438A (ja) | 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 | |
TWI331781B (en) | Semiconductor fabrication method, method of forming a strained semiconductor structure | |
US4966861A (en) | Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate | |
JP2877104B2 (ja) | 半導体装置の製造方法 | |
US20080233692A1 (en) | Method and System for Forming a Controllable Gate Oxide | |
US6475883B2 (en) | Method for forming a barrier layer | |
JP2882410B2 (ja) | 高ゲルマニウム含量を有するmosトランジスタゲートの製造方法 | |
CN100452298C (zh) | 半导体结构及其制造方法 | |
TWI279891B (en) | Method of manufacturing a flash memory cell | |
JP2002510437A (ja) | 半導体装置のゲート酸化膜層の窒化方法および得られる装置 | |
WO2001047006B1 (en) | Tunnel nitride for improved polysilicon emitter | |
JP2001284468A (ja) | 半導体装置およびその製造方法 | |
JPH0677478A (ja) | 半導体装置及びその製造方法 | |
JPH0258786B2 (ja) | ||
JP2701793B2 (ja) | 半導体装置の製造方法 | |
JPS60213032A (ja) | 半導体装置およびその製造方法 | |
JP2004006455A (ja) | 半導体装置およびその製造方法 | |
JP3970539B2 (ja) | 電界効果トランジスタ | |
JPH1197439A (ja) | 半導体装置及びその製造方法 | |
TW561579B (en) | Method for forming thickness of composite gate dielectric layer | |
JP2001332722A (ja) | 半導体装置およびその製造方法 | |
JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
JPH02103965A (ja) | 半導体記憶装置の製造方法 | |
JP4027913B2 (ja) | 半導体装置の製造方法 |