JP3970539B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP3970539B2 JP3970539B2 JP2001091169A JP2001091169A JP3970539B2 JP 3970539 B2 JP3970539 B2 JP 3970539B2 JP 2001091169 A JP2001091169 A JP 2001091169A JP 2001091169 A JP2001091169 A JP 2001091169A JP 3970539 B2 JP3970539 B2 JP 3970539B2
- Authority
- JP
- Japan
- Prior art keywords
- rare earth
- oxide
- insulating film
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子に係わり、特にMOS、MIS構造の電界効果トランジスタに関する。
【0002】
【従来の技術】
LSIの高速化・高集積化はスケーリング則によるMOS型電界効果トランジスタ(FET:Field-Effective-Transistor)の微細化によって進められてきた。これは絶縁膜、ゲート長等のMOS型電界効果トランジスタの各部分を高さ方向と横方向の寸法を同時に縮小することで微細化時に素子の特性を正常に保ち、また性能を上げることを可能にしてきた。
【0003】
スケーリング則によると、MOS型電界効果トランジスタは微細化の一途をたどっており、西暦2000年以降の次世代MOS型電界効果トランジスタにはSiO2ゲート絶縁膜は2nm以下の膜厚が要求されている。しかし、この膜厚領域は直接トンネル電流が流れ始める厚さであり、リーク電流の抑制ができず、消費電力の増加等の問題を回避できない。よって、SiO2よりも誘電率が高い材料を用いて、シリコン酸化膜換算実効膜厚を2nm以下に抑えつつ、物理膜厚を稼いでリーク電流を抑えることが必要である。また、MOS型電界効果トランジスタではリーク電流の抑制とともに、電界効果トランジスタであるために、Si界面特性が特に重要である。よって、高誘電率であり、かつ界面特性を良好に保持できるゲート絶縁膜が必要となる。
【0004】
ゲート絶縁膜として使用されるTiO2やZrO2などの高誘電材料は、スパッタ法やCVD法を用いてSi基板上に成膜する。しかし、成膜時あるいはその後の熱処理によりSi基板との界面に形成される低誘電率のシリコン酸化膜(SiOx)やシリケートなどのアモルファス層が基板/ゲート間の容量を低下させ、換算膜厚が十分に小さいゲートを形成することが困難であるという大きな問題点がある。
【0005】
近年、希土類酸化物をゲート絶縁膜として用い、高誘電率と低リーク電流が報告されている。例えば、Pr2O3を用いて、換算膜厚1.4nm、リーク電流5×10−9A/cm2が実現されている。(H.J.Osten et al., Technical Digest International Electron Devices Meeting 2000)しかしながら、SiとPr2O3との界面にはアモルファス層が〜0.5nm形成されており、換算膜厚は十分に小さくは出来ていない。また、このアモルファス層は界面特性を劣化させている可能性もある。PrO3は結晶化しているが、(110)に配向した結晶の[001]方向は、Siに対して[011]又は[01−1]の直交した2つの方向に分布している。つまり、2つの結晶ドメインが酸化膜中に存在し、ドメイン境界が、通電に伴うリーク電流の増加などの悪影響を及ぼす可能性が懸念される。Si基板との界面にシリコン酸化膜などのアモルファス層を形成することなく高誘電率を保ち、かつ、低リーク電流を長期間にわたり保持できるような信頼性の高いゲート絶縁膜は未だ実現されていない。
【0006】
また、超高真空チャンバを用いたレーザアブレーション法により、Si(111)基板上にアモルファスの界面層無しにCeO2(111)がエピタキシャル成長することが報告されている(Jpn.J.Appl.Phys. 34(1995)pp.L688-L690)。しかしながら、エピタキシャル成長できるのはSi(111)基板上に室温で成膜した場合のみであり、成長条件が狭い範囲に限定されるという問題点がある。また、室温成長では酸素空孔が多く取り込まれている可能性が高く、結晶性が低いという問題点もある。結晶性の低い膜では、信頼性の高いゲート絶縁膜として用いることは出来ない。
【0007】
【発明が解決しようとする課題】
上記のように、LSIの高集積化を目指し、性能を維持、向上させながら微細化を進めるには、高誘電率であり、かつ界面特性を良好に保持できる絶縁膜ゲート絶縁膜が必要となる。しかし、Si基板との界面にシリコン酸化膜などのアモルファス層を形成することなく高誘電率を保ち、かつ、高い信頼性を持つゲート絶縁膜は実現されていない。
【0008】
本発明は上述の課題を解決するためになされたものであり、高誘電率でかつリーク特性を良好に保持できるゲート絶縁膜を備えた電界効果トランジスタを提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明では、希土類元素から選ばれた2種類以上の金属を含む酸化物からなるゲート絶縁膜を形成したことを基本とする電界効果トランジスタを提供する。
【0010】
また、少なくとも1種類以上の3価として安定な希土類元素の酸化物と、少なくとも1種類以上の4価として安定な希土類元素の酸化物からなる固溶体を用いてゲート絶縁膜を形成したことを特徴する電界効果トランジスタを提供する。
さらに、3価として安定な希土類元素の酸化物と4価として安定な希土類元素の酸化物の固溶体において、3価として安定な希土類金属の比率が0.2から0.4の範囲にすることにより性能を向上させる。
【0011】
また、3価として安定な希土類元素の酸化物をDy2O3、Eu2O3、La2O3、Pr2O3、Nd2O3、Sm2O3、Gd2O3、Tb2O3、Tm2O3、Yb2O3、Lu2O3、Y2O3の何れかより1種類以上選択し、4価として安定な希土類元素の酸化物をCeO2、TbO2、PrO2の何れかから1種類以上選択して固溶体を形成し、ゲート絶縁膜として用いた電界効果トランジスタを提供する。
【0012】
また、2種類以上の希土類金属を含む酸化物において、結晶面方位が(111)方向に優先配向したゲート絶縁膜を用いることを特徴とした電界効果トランジスタを提供する。さらに、結晶面方位の(111)優先配向度を90%以上することにより、ゲート絶縁膜の誘電率を高めることができる。
【0013】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【0014】
本発明者らは、希土類元素から選ばれた2種類以上の金属を含む酸化物を形成すると、1種類の希土類金属のみで形成した酸化物に比べて結晶性が向上することを見出した。混合することにより相対的に融点が低くなる効果により、同じ成膜温度でも酸化物の構成原子のマイグレーションを向上させることが出来るからである。特に、3価として安定な希土類の酸化物と4価として安定な希土類の酸化物からなる固溶体では結晶性の向上が顕著であり、その場合について説明する。
【0015】
3価として安定な希土類の酸化物としてDy2O3、4価として安定な希土類の酸化物としてCeO2を用いて、これらの固溶体を成膜して評価した。4価として安定な希土類の酸化物であるCeO2の結晶構造は、図1(a)に示すようにホタル石構造(CaF2構造)を取る。Ceイオンが立方体の単位格子の隅および面心を占め、酸素イオンはCe四面体の中に入っている。Ceイオンは何れも8個の酸素イオンに囲まれ酸素イオンには4個のCeイオンが配位しており、酸素欠損のない構造となっている。TbO2、PrO2もホタル石構造を取る。3価として安定な希土類の酸化物であるDy2O3の結晶構造は、図1(b)に示すようにC−希土構造である。この構造の単位格子は酸素イオンが欠けた8個のホタル石構造を組み合わせることによって得られる。Dy2O3、Eu2O3、La2O3、Pr2O3、Nd2O3、Sm2O3、Gd2O3、Tb2O3、Tm2O3、Yb2O3、Lu2O3、Y2O3では、これらを構成するすべてのホタル石構造の単位格子から対角線上にある2個の酸素イオンが抜けている。C−希土構造を構成する8個のオクタントの単位格子は、ホタル石構造における単位格子の稜の中央を原点に選んでいる。これらのオクタントではDy原子がそれぞれの稜の中央と単位格子の中心にあり、6個の酸素原子と2個の酸素空孔を持つ。オクタントには3つのタイプがあり、これらが図1(b)のように組み合わされている。つまり、ホタル石構造の単位格子には8個の酸素があるのに対して、C−希土構造のオクタントでは6個の酸素しか含まれておらず、2個の酸素が欠損した構造となっている。
【0016】
Dy2O3とCeO2の固溶体(Ce1−xDyxOα)は分子線エピタキシー(MBE)法を用いてSi基板上に成膜し、X線回折法により結晶特性を評価した。まず、表面を水素でターミネイトしたSi(100)基板をMBE装置に導入する。基板温度を600℃とし、金属蒸発源としてDyとCeを、酸素源としてオゾン(O3)を用いてSi基板上にDy2O3とCeO2の固溶体を成膜した。図2に、CeとDy組成(x)に対する(111)方向のX線回折の強度を示す。固溶体では、Dy2O3(x=1)、CeO2(x=0)に比べて、(111)回折強度が2倍以上強まることがわかった。この結果から、希土類から選ばれた2種類以上の金属を含む酸化物を形成することにより、1種類の希土類金属のみしか含まない酸化物に比べて結晶性を向上させることが出来ることが実験的に確かめられた。先に述べたように、2種類の希土類金属を混合することにより相対的に融点が低くなる効果が表れ、同じ成膜温度では構成原子のマイグレーションが良くなったためであると考えられる。さらに、図2からわかるように、x=0.2から0.4の範囲では顕著に(111)回折強度が強められる。4価として安定な希土類の酸化物であるCeO2に3価として安定な希土類の酸化物であるDy2O3を加えることにより、酸素欠損が導入される。この組成範囲では酸素欠損量が適度であるため、導入され構成元素のなかでも特に酸素の成長表面でのマイグレーションが顕著に促進された結果、(111)単結晶性が大幅に向上し(111)配向が強くなると考えられる。
【0017】
上記の方法で成膜した固溶体(Ce1−xDyxOα)とSiとの界面を透過電子顕微鏡で観察した。界面にはアモルファス層は形成されておらず、固溶体はSi基板にエピタキシャル成長していることが確認された。高誘電体ゲート絶縁膜とSi基板との界面では、高誘電体膜中に余剰酸素があると膜中を酸素が拡散し界面でSiと反応して低誘電率のシリコン酸化膜(SiOx:アモルファス層)が形成されてしまう。上記のように(111)配向を強め結晶性を高めることにより膜中の余剰酸素が低減され、界面にシリコン酸化膜を形成することなくエピタキシャル成長が可能となった。先に述べたように、Si(111)基板上にアモルファスの界面層無しにCeO2(111)がエピタキシャル成長することが報告されている(Jpn.J.Appl.Phys. 34(1995) pp.L688-L690)が、エピタキシャル成長できるのはSi(111)基板上に室温で成膜した場合のみであり、成長条件が狭い範囲に限定されるという問題点があることを指摘した。本発明による2種類以上の希土類金属からなる酸化膜を用いるとSi基板の面方位や室温成長に制限されることなく、エピタキシャル成長が可能である。
【0018】
また、本発明者らは希土類から選ばれた2種類以上の金属を含む酸化物の比誘電率が、酸化物の結晶の配向に強く依存することを見出した。図3に上記の方法で成膜した固溶体Ce0.7Eu0.3Oαの(111)優先配向度と比誘電率の関係を示す。(111)優先配向度はX線回折測定から求めたものであり、各々の面方位からの回折強度おける積分値の和のうち、(111)回折強度の積分値が占める割合を計算したものである。比誘電率はC−V測定から求めた。(111)優先配向度が50%より小さい場合は比誘電率も10以下の低い値であるが、(111)優先配向度が50%を越えると緩やかに増加する。そして、(111)優先配向度が90%以上となると、比誘電率は急激に増大し、30という大きな値が得られることがわかった。他の面方位、例えば(100)や(110)方向に配向している場合の比誘電率は10以下の低い値であった。(111)方向に優先配向させた場合、即ち、(111)優先配向度が50%を超えるとき場合には、他の方向に配向した場合に比べ比誘電率を高めることができることが明らかとなった。(100)や(110)方向に配向している場合には多結晶となるが、(111)配向させることにより単結晶性が高められて、誘電率が増大すると考えられる。(111)優先配向度が90%を超えるとさらに、その効果は顕著になる。
【0019】
図3に示した固溶体(Ce1−xDyxOα)の(111)優先配向度とDy組成(x)にも相関が見られた。Dy2O3(x=1)、CeO2(x=0)の場合は、(111)優先配向度は20%程度であり、比誘電率は10以下であった。固溶体を作ることにより(111)優先配向度は50%以上になり比誘電率は20以上になる。特に、x=0.2から0.4の範囲では(111)優先配向度は100%となり、30という高い比誘電率を得られた。つまり、この組成範囲では界面層を形成することなくエピタキシャル成長が可能になるとともに高誘電率を実現でき、ゲート絶縁膜として望ましい特性を備えていることが明らかとなった。
【0020】
図4は、本発明の基本的な実施形態に係わるnチャネルMOS型電界効果トランジスタの断面構成を示した図である。31はp型シリコン基板、32は素子分離領域、33はゲート絶縁膜である。ゲート絶縁膜の構造及び製造方法は後述する。34はポリシリコンからなるゲート電極、35はn型不純物が導入された拡散層(ソース・ドレイン領域)である。36は、ゲート電極34の側壁に形成された絶縁膜(例えばCVDシリコン窒化膜など)、37は層間絶縁膜(例えばCVDシリコン酸化膜など)であり、この層間絶縁膜37に設けられたコンタクト孔を介して、ゲート電極34およびソース・ドレイン領域35にAl配線38が接続されている。
【0021】
図4に示したような構造を有するMOS型電界効果トランジスタは次のようにして製造する。まず、面方位(100)、比抵抗4〜6 (cmのp型シリコン基板31上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばLP-TEOS膜を埋め込むことにより素子分離領域32を形成する。一例として、MBE法を用いてゲート絶縁膜を形成する場合について説明する。Si表面はまず、希フッ酸でウエット処理を行い、表面を水素でターミネイト(終端化)する。次に、この基板をMBE装置に導入する。基板温度を600℃とし、金属CeとDyを蒸発源として用いてSi基板上にCeを1モノレイヤ蒸着した後、Drとオゾン(O3)を供給して固溶体(Ce1−xDyxOα)を成膜した。Dy組成はx=0.3とした。Ceを先に1モノレイヤ付けるのは、DyがCeに比べてシリサイドを形成しやすいためある。この手法により界面にシリサイド形成することなく、固溶体をエピタキシャル成長できる。固溶体からなる高誘電体ゲート絶縁膜33は5nm積層した。
【0022】
上述のような製造方法を用いることにより、Si基板との界面にシリコン酸化膜などのアモルファス層が形成されること無く、(111)方向に100%優先配向したゲート絶縁膜をエピタキシャル成長することが可能となった。本実施形態で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は0.67nmを達成することができた。一方、Dy2O3、CeO2という1種類の希土類しか含まない酸化物をゲート絶縁膜に用いた場合は、界面にシリコン酸化膜が1nm形成されるとともに、シリコン酸化膜換算実効膜厚は2.5nm以上となり、次世代LSIに要求される2nm以下の換算膜厚を実現することは不可能であった。
【0023】
図4に示したようなMOS型電界効果トランジスタを作製するためには、ゲート絶縁膜作製工程後に、化学気相成長法によってポリシリコン膜を全面に堆積し、このポリシリコン膜をパターニングしてゲート電極34を形成する。続いて、例えば450℃、圧力0.1Pa〜1気圧において、窒素ガスで希釈したSiH4ガスとNH3ガスの混合ガスを用いて、例えば5〜200nmのCVDシリコン窒化膜36を堆積する。以後の工程は、通常のMOS型電界効果トランジスタの製造工程と同様である。すなわち、例えば加速電圧20keV、ドーズ量1×1015 cm-2で砒素のイオン注入を行い、ソース領域及びドレイン領域35を形成する。続いて、化学気相成長法によって全面に層間絶縁膜37となるCVDシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にAl膜を堆積し、このAl膜を反応性イオンエッチングによってパターニングすることにより、図4に示したようなゲート絶縁膜を有するMOS型電界効果トランジスタが完成する。このようにして作製したMOS型電界効果トランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから良好な特性が得られていることがわかった。ゲート電圧1Vにおけるリーク電流は2×10−3Acm―2と低い値であった。また、寿命試験から、ゲート絶縁膜は高誘電率でかつリーク特性を良好に保持できる高い信頼性を有することが確かめられた。
【0024】
図4に示したような構造を有するMOS型電界効果トランジスタのゲート絶縁膜の製造方法を変更した例について第2の実施形態として説明する。まず、第1の実施形態と同様に、シリコン基板上に素子分離のための溝を形成し、素子分離領域を形成する。表面を水素でターミネイトしたSi(111)基板をMBE装置に導入する。基板温度を600℃とし、金属CeとPrを蒸発源として用いてSi基板上にCeとPrを1モノレイヤ蒸着してSi表面をターミネイトした後、酸素ガスを供給して、CeO2とPr2O3の固溶体(Ce1−xPrxOα:x=0.5)を8nm積層する。上述のような方法を用いることにより、Si基板との界面にシリコン酸化膜が形成されること無く、高誘電率を有するゲート絶縁膜をエピタキシャル成長することできた。このとき、固有体の(111)優先配向度は95%であった。本実施形態で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は0.8nmを達成することができた。固溶体の比誘電率は40であり、(110)に配向したPr2O3の誘電率30(H.J.Osten et al., Technical Digest International Electron Devices Meeting 2000)よりも高い値が得られることが確認された。このゲート絶縁膜を用いたMOS型電界効果トランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。ゲート電圧1Vにおけるリーク電流は5×10−6Acm―2と低い値であった。また、寿命試験から、ゲート絶縁膜は高誘電率でかつリーク特性を良好に保持できる高い信頼性を有することが確かめられた。
【0025】
なお、上述した実施形態では、CeとDy、CeとPrの2種類の希土類からなる酸化物について説明したが、希土類であるLa、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y、Scの17種類のうち2種類以上の金属を含む酸化物をゲート絶縁膜として用いることができる。
【0026】
また、少なくとも1種類以上の3価として安定な希土類の酸化物と、少なくとも1種類以上の4価として安定な希土類の酸化物からなる固溶体の例として、Ce1−xDyxOαとCe1−xPrxOαを説明したが、3価として安定な希土類の酸化物をDy2O3、Eu2O3、La2O3、Pr2O3、Nd2O3、Sm2O3、Gd2O3、Tb2O3、Tm2O3、Yb2O3、Lu2O3の何れかより1種類以上選択し、4価として安定な希土類の酸化物をCeO2、TbO2、PrO2の何れかから1種類以上選択して固溶体を形成することができる。
【0027】
また、2種類以上の希土類金属を含む酸化物としてCe1−xEuxOα、Ce1−xDyxOα、Ce1−xPrxOαを例として、結晶面方位が(111)方向に優先配向したゲート絶縁膜において誘電率が高くなることを示したが、他にも希土類であるLa、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y、Scの17種類のうち2種類以上の金属を含む酸化物を用いることができる。この場合にも、結晶面方位の(111)優先配向度を90%以上することにより、ゲート絶縁膜の誘電率をさらに高めることができる。
【0028】
【発明の効果】
以上説明した本発明によれば、高誘電率でかつリーク特性を良好に保持できるゲート絶縁膜を備えた電界効果トランジスタを提供することができる。
【図面の簡単な説明】
【図1】CeO2及びDy2O3の結晶構造を説明するための図。
【図2】固溶体(Ce1−xDyxOα)におけるDy組成(x)と(111)回折強度の関係を示す相関図。
【図3】固溶体(Ce0.7Eu0.3Oα)における(111)優先配向度と比誘電率の関係を示す相関図。
【図4】本発明の実施例のMOS型電界効果トランジスタを説明するための図。
【符号の説明】
31 … シリコン基板
32 … 素子分離領域
33 … ゲート絶縁膜
34 … ゲート電極
35 … 拡散層(ソース・ドレイン領域)
36 … CVDシリコン窒化膜
37 … 層間絶縁膜
38 … Al配線
Claims (3)
- Si半導体基板にソース及びドレイン領域を設け、そのソース及びドレイン領域間上にゲート絶縁膜を介してゲート電極を備えてなる電界効果トランジスタにおいて、前記Si基板上に希土類元素から選ばれた2種類以上の金属を含む酸化物からなるゲート絶縁膜を設け、前記酸化物が、少なくとも1種類以上の3価として安定な希土類元素の酸化物と、少なくとも1種類以上の4価として安定な希土類元素の酸化物からなる固溶体であり、前記3価として安定な希土類元素の酸化物がDy2O3、Eu2O3、La2O3、Pr2O3、Nd2O3、Sm2O3、Gd2O3、Tb2O3、Tm2O3、Yb2O3、Lu2O3、Y2O3の何れかより1種類以上選択され、前記4価として安定な希土類元素の酸化物がCeO2、TbO2、PrO2の何れかから1種類以上選択され、前記酸化物の結晶面方位が(111)方向に優先配向していることを特徴とする電界効果トランジスタ。
- 前記3価として安定な希土類元素の酸化物と4価として安定な希土類元素の酸化物からなる固溶体( 4価として安定な希土類元素 ) 1−x ( 3価として安定な希土類元素 ) xOαにおいて、xが0.2から0.4であることを特徴とした請求項1記載の電界効果トランジスタ。
- 前記酸化物の結晶面方位の(111)優先配向度が90%以上であることを特徴とする請求項1または2記載の電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001091169A JP3970539B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001091169A JP3970539B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002289843A JP2002289843A (ja) | 2002-10-04 |
JP3970539B2 true JP3970539B2 (ja) | 2007-09-05 |
Family
ID=18945841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001091169A Expired - Fee Related JP3970539B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3970539B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3831764B2 (ja) | 2003-06-17 | 2006-10-11 | 国立大学法人名古屋大学 | 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、多層膜構造体、ゲート絶縁膜、及び半導体素子 |
-
2001
- 2001-03-27 JP JP2001091169A patent/JP3970539B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002289843A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3588607B2 (ja) | 電界効果トランジスタ | |
TWI334157B (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7015121B2 (en) | Semiconductor device and method of manufacturing the same | |
US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
US7495264B2 (en) | Semiconductor device with high dielectric constant insulating film and manufacturing method for the same | |
US20060038229A1 (en) | Semiconductor device | |
JP2004247736A (ja) | 高温度における高kゲート誘電体用の界面層成長 | |
US9362280B2 (en) | Semiconductor devices with different dielectric thicknesses | |
KR20050098860A (ko) | 실리콘 반도체 기판 및 그 제조방법 | |
US20220020855A1 (en) | Gate-last ferroelectric field effect transistor and manufacturing method thereof | |
KR100687153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6326670B1 (en) | Semiconductor device and method for manufacturing the same | |
JP2002510438A (ja) | 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 | |
JP3875477B2 (ja) | 半導体素子 | |
US20040164364A1 (en) | Semiconductor device and its manufacturing method | |
US6528377B1 (en) | Semiconductor substrate and method for preparing the same | |
JP3970539B2 (ja) | 電界効果トランジスタ | |
JP2003179051A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
US20070117407A1 (en) | Method for forming substrates for MOS transistor components and its products | |
JP2002270828A (ja) | 半導体装置及びその製造方法 | |
TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
KR100400253B1 (ko) | 반도체소자의 박막 트랜지스터 제조방법 | |
CN101577229B (zh) | 半导体元件及其制作方法 | |
JP2003168647A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3940552B2 (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |