JP2002270828A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002270828A JP2002270828A JP2001067087A JP2001067087A JP2002270828A JP 2002270828 A JP2002270828 A JP 2002270828A JP 2001067087 A JP2001067087 A JP 2001067087A JP 2001067087 A JP2001067087 A JP 2001067087A JP 2002270828 A JP2002270828 A JP 2002270828A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- high dielectric
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高誘電率で高い結晶化温度を持ち且つ、熱力
学的安定性を備えたゲート絶縁膜を有する半導体装置を
提供する。 【解決手段】 シリコン基板１と、このシリコン基板１
上に形成された高誘電体ゲート絶縁膜３と、この高誘電
体ゲート絶縁膜３上に形成されたゲート電極４と、シリ
コン基板１に形成されたソース及びドレイン拡散層６と
を有する半導体装置において、高誘電体ゲート絶縁膜３
は、本来層状ペロブスカイト構造を得ることができる組
成のＡ2Ｂ2Ｏ7（Ａはアルカリ土類から選ばれた少なく
とも一種であり、ＢはＮｂ，Ｔａのなかから選ばれた少
なくとも一種である）を主成分とするアモルファス絶縁
膜により形成されている。
学的安定性を備えたゲート絶縁膜を有する半導体装置を
提供する。 【解決手段】 シリコン基板１と、このシリコン基板１
上に形成された高誘電体ゲート絶縁膜３と、この高誘電
体ゲート絶縁膜３上に形成されたゲート電極４と、シリ
コン基板１に形成されたソース及びドレイン拡散層６と
を有する半導体装置において、高誘電体ゲート絶縁膜３
は、本来層状ペロブスカイト構造を得ることができる組
成のＡ2Ｂ2Ｏ7（Ａはアルカリ土類から選ばれた少なく
とも一種であり、ＢはＮｂ，Ｔａのなかから選ばれた少
なくとも一種である）を主成分とするアモルファス絶縁
膜により形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に係
り、特に高速、高集積化及び低消費電力化が可能なＭＩ
ＳＦＥＴとその製造方法に関する。
り、特に高速、高集積化及び低消費電力化が可能なＭＩ
ＳＦＥＴとその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高速化、高集積化は、スケーリ
ング則によるＭＯＳデバイスの微細化により進められて
きた。即ち、ゲート絶縁膜厚、ゲート長等、ＭＯＳデバ
イスの横方向及び縦方向寸法を同時に縮小することによ
り、素子特性を正常に保ちながら、高速化や高集積化が
実現されてきた。スケーリング則によると、次世代ＭＯ
ＳＦＥＴでは、ゲート絶縁膜厚として２ｎｍ以下が要求
される。
ング則によるＭＯＳデバイスの微細化により進められて
きた。即ち、ゲート絶縁膜厚、ゲート長等、ＭＯＳデバ
イスの横方向及び縦方向寸法を同時に縮小することによ
り、素子特性を正常に保ちながら、高速化や高集積化が
実現されてきた。スケーリング則によると、次世代ＭＯ
ＳＦＥＴでは、ゲート絶縁膜厚として２ｎｍ以下が要求
される。
【０００３】しかしこのようなゲート絶縁膜厚は、高電
界を要せずトンネル電流が流れ始める領域であり、ゲー
トリーク電流が抑制できず、消費電力の増加が避けられ
ない。この様なゲートリーク電流を抑えるためには、シ
リコン酸化膜（ＳｉＯ２膜）よりも誘電率が高い材料に
よりゲート絶縁膜を形成し、その物理膜厚を大きくし
て、シリコン酸化膜換算膜厚２ｎｍ以下を実現すること
が不可欠になる。
界を要せずトンネル電流が流れ始める領域であり、ゲー
トリーク電流が抑制できず、消費電力の増加が避けられ
ない。この様なゲートリーク電流を抑えるためには、シ
リコン酸化膜（ＳｉＯ２膜）よりも誘電率が高い材料に
よりゲート絶縁膜を形成し、その物理膜厚を大きくし
て、シリコン酸化膜換算膜厚２ｎｍ以下を実現すること
が不可欠になる。
【０００４】この様な観点から、ＭＯＳデバイスのゲー
ト絶縁膜として、シリコン酸化膜やシリコン窒化膜に代
わり、誘電率がより高い金属酸化物を用いる、いわゆる
高誘電体ゲート（Ｈｉｇｈ−ｋ）絶縁膜の研究が盛んに
行われている。例えば、ＴｉＯ2膜は、誘電率が８０と
高いことから、高誘電体ゲート絶縁膜の候補として多く
の検討がなされてきた。しかしこの材料は、高い誘電率
を持つルチル相が薄膜化に伴って形成されにくくなるこ
と、誘電率が異方性を持つためトランジスタ特性がばら
つくこと、多結晶膜であることから結晶粒界がリークパ
スとなって大きなリーク電流が流れること、等の問題が
ある。
ト絶縁膜として、シリコン酸化膜やシリコン窒化膜に代
わり、誘電率がより高い金属酸化物を用いる、いわゆる
高誘電体ゲート（Ｈｉｇｈ−ｋ）絶縁膜の研究が盛んに
行われている。例えば、ＴｉＯ2膜は、誘電率が８０と
高いことから、高誘電体ゲート絶縁膜の候補として多く
の検討がなされてきた。しかしこの材料は、高い誘電率
を持つルチル相が薄膜化に伴って形成されにくくなるこ
と、誘電率が異方性を持つためトランジスタ特性がばら
つくこと、多結晶膜であることから結晶粒界がリークパ
スとなって大きなリーク電流が流れること、等の問題が
ある。
【０００５】これらの問題を解消する方法としては、均
一なエピタキシャル膜を形成するか、或いは逆にアモル
ファス膜を形成することが考えられる。しかし、基板の
大口径化が進む現状では、シリコン基板全面に均一な結
晶性のエピタキシャル絶縁膜を形成することは困難であ
る。従って、特性のばらつきが少なく、リーク電流の小
さいゲート絶縁膜を得るためには、アモルファス絶縁膜
とすることが好ましい。
一なエピタキシャル膜を形成するか、或いは逆にアモル
ファス膜を形成することが考えられる。しかし、基板の
大口径化が進む現状では、シリコン基板全面に均一な結
晶性のエピタキシャル絶縁膜を形成することは困難であ
る。従って、特性のばらつきが少なく、リーク電流の小
さいゲート絶縁膜を得るためには、アモルファス絶縁膜
とすることが好ましい。
【０００６】しかし、多くの単純酸化物は、結晶化温度
が５００〜６００℃と低い。Ｔａ2Ｏ5やＡｌ2Ｏ3といっ
た、比較的結晶化温度の高い材料でも、７００〜８００
℃程度の熱工程で結晶化するおそれがある。複合酸化物
である単純ペロブスカイト構造の材料（ＳｒＴｉＯ3，
ＳｒＺｒＯ3等）でも結晶化温度は５００〜６００℃で
ある。従って、単純酸化物やペロブスカイト構造を持つ
複合酸化物では、ゲート絶縁膜形成後の熱工程で結晶化
が進行し、多結晶膜特有のリーク電流が大きい特性とな
ることが避けられない。
が５００〜６００℃と低い。Ｔａ2Ｏ5やＡｌ2Ｏ3といっ
た、比較的結晶化温度の高い材料でも、７００〜８００
℃程度の熱工程で結晶化するおそれがある。複合酸化物
である単純ペロブスカイト構造の材料（ＳｒＴｉＯ3，
ＳｒＺｒＯ3等）でも結晶化温度は５００〜６００℃で
ある。従って、単純酸化物やペロブスカイト構造を持つ
複合酸化物では、ゲート絶縁膜形成後の熱工程で結晶化
が進行し、多結晶膜特有のリーク電流が大きい特性とな
ることが避けられない。
【０００７】
【発明が解決しようとする課題】以上から、ＬＳＩの微
細化と高集積化を更に進めるために、高誘電体ゲート絶
縁膜材料に要求されることは、第１に、熱工程後もアモ
ルファス構造を保持するように、結晶化温度が高いこと
である。第２には、熱力学的安定性が高いことである。
熱力学的に不安定な酸化物材料、言い換えれば１酸素分
子当たりの生成自由エネルギーの絶対値がＳｉＯ2より
も小さい酸化物材料を用いた場合には、堆積後の熱工程
で下地Ｓｉ基板が酸化されてＳｉＯ2膜が生成され、誘
電率が低下するおそれがあるからである。現在までのと
ころ、この様な高誘電率、高い結晶化温度、そして熱力
学的安定性を備えたゲート絶縁膜は実現されていない。
細化と高集積化を更に進めるために、高誘電体ゲート絶
縁膜材料に要求されることは、第１に、熱工程後もアモ
ルファス構造を保持するように、結晶化温度が高いこと
である。第２には、熱力学的安定性が高いことである。
熱力学的に不安定な酸化物材料、言い換えれば１酸素分
子当たりの生成自由エネルギーの絶対値がＳｉＯ2より
も小さい酸化物材料を用いた場合には、堆積後の熱工程
で下地Ｓｉ基板が酸化されてＳｉＯ2膜が生成され、誘
電率が低下するおそれがあるからである。現在までのと
ころ、この様な高誘電率、高い結晶化温度、そして熱力
学的安定性を備えたゲート絶縁膜は実現されていない。
【０００８】この発明は、高誘電率で高い結晶化温度を
持ち且つ、熱力学的安定性を備えたゲート絶縁膜を有す
る半導体装置とその製造方法を提供することを目的とし
ている。
持ち且つ、熱力学的安定性を備えたゲート絶縁膜を有す
る半導体装置とその製造方法を提供することを目的とし
ている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
にこの発明は、次のような構成を採用している。 （１）シリコン基板と、このシリコン基板上に形成され
た高誘電体ゲート絶縁膜と、この高誘電体ゲート絶縁膜
上に形成されたゲート電極と、前記シリコン基板に形成
されたソース及びドレイン拡散層とを有する半導体装置
において、前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ
7（Ａはアルカリ土類から選ばれた少なくとも一種であ
り、ＢはＮｂ，Ｔａのなかから選ばれた少なくとも一種
である）を主成分とするアモルファス絶縁膜である。 （２）シリコン基板と、このシリコン基板上に形成され
た高誘電体ゲート絶縁膜と、この高誘電体ゲート絶縁膜
上に形成されたゲート電極と、前記シリコン基板に形成
されたソース及びドレイン拡散層とを有する半導体装置
において、前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ
7（Ａは希土類から選ばれた少なくとも一種であり、Ｂ
はＴｉ，Ｚｒ，Ｈｆのなかから選ばれた少なくとも一種
である）を主成分とするアモルファス絶縁膜である。 （３）上記（１）又は（２）の構成において、高誘電体
ゲート絶縁膜とシリコン基板との間に、高誘電体ゲート
絶縁膜の構成元素の一部とＳｉとからなるシリケート膜
を有する。
にこの発明は、次のような構成を採用している。 （１）シリコン基板と、このシリコン基板上に形成され
た高誘電体ゲート絶縁膜と、この高誘電体ゲート絶縁膜
上に形成されたゲート電極と、前記シリコン基板に形成
されたソース及びドレイン拡散層とを有する半導体装置
において、前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ
7（Ａはアルカリ土類から選ばれた少なくとも一種であ
り、ＢはＮｂ，Ｔａのなかから選ばれた少なくとも一種
である）を主成分とするアモルファス絶縁膜である。 （２）シリコン基板と、このシリコン基板上に形成され
た高誘電体ゲート絶縁膜と、この高誘電体ゲート絶縁膜
上に形成されたゲート電極と、前記シリコン基板に形成
されたソース及びドレイン拡散層とを有する半導体装置
において、前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ
7（Ａは希土類から選ばれた少なくとも一種であり、Ｂ
はＴｉ，Ｚｒ，Ｈｆのなかから選ばれた少なくとも一種
である）を主成分とするアモルファス絶縁膜である。 （３）上記（１）又は（２）の構成において、高誘電体
ゲート絶縁膜とシリコン基板との間に、高誘電体ゲート
絶縁膜の構成元素の一部とＳｉとからなるシリケート膜
を有する。
【００１０】この発明によると、本来層状ペロブスカイ
ト構造を得ることができる特定組成の複合酸化物のアモ
ルファス絶縁膜を用いることにより、絶縁膜堆積後の熱
工程でも結晶化せず、熱力学的にも安定な高誘電体ゲー
ト絶縁膜を得ることができる。また、高誘電体ゲート絶
縁膜とシリコン基板との間に、高誘電体ゲート絶縁膜の
構成元素の一部とＳｉとからなるシリケート膜を介在さ
せることにより、ゲート絶縁膜の界面特性を良好なもの
とすることができる。なおこの発明において、ゲート絶
縁膜であるＡ2Ｂ2Ｏ7からなるアモルファス絶縁膜は、
通常のプロセス上避けられない不純物を含んでもよい。
ト構造を得ることができる特定組成の複合酸化物のアモ
ルファス絶縁膜を用いることにより、絶縁膜堆積後の熱
工程でも結晶化せず、熱力学的にも安定な高誘電体ゲー
ト絶縁膜を得ることができる。また、高誘電体ゲート絶
縁膜とシリコン基板との間に、高誘電体ゲート絶縁膜の
構成元素の一部とＳｉとからなるシリケート膜を介在さ
せることにより、ゲート絶縁膜の界面特性を良好なもの
とすることができる。なおこの発明において、ゲート絶
縁膜であるＡ2Ｂ2Ｏ7からなるアモルファス絶縁膜は、
通常のプロセス上避けられない不純物を含んでもよい。
【００１１】この発明による半導体装置の製造方法は、
シリコン基板に、Ａ2Ｂ2Ｏ7（Ａはアルカリ土類から選
ばれた少なくとも一種であり、ＢはＮｂ，Ｔａのなかか
ら選ばれた少なくとも一種であるか、或いは、Ａは希土
類から選ばれた少なくとも一種であり、ＢはＴｉ，Ｚ
ｒ，Ｈｆのなかから選ばれた少なくとも一種である）を
主成分とする高誘電体からなるゲート絶縁膜を形成する
工程と、酸化性雰囲気中で熱処理して前記ゲート絶縁膜
の結晶相をアモルファス化する工程と、前記ゲート絶縁
膜上にゲート電極を形成する工程と、前記ゲート電極に
自己整合的にソース及びドレイン拡散層を形成する工程
と、を有することを特徴とする。
シリコン基板に、Ａ2Ｂ2Ｏ7（Ａはアルカリ土類から選
ばれた少なくとも一種であり、ＢはＮｂ，Ｔａのなかか
ら選ばれた少なくとも一種であるか、或いは、Ａは希土
類から選ばれた少なくとも一種であり、ＢはＴｉ，Ｚ
ｒ，Ｈｆのなかから選ばれた少なくとも一種である）を
主成分とする高誘電体からなるゲート絶縁膜を形成する
工程と、酸化性雰囲気中で熱処理して前記ゲート絶縁膜
の結晶相をアモルファス化する工程と、前記ゲート絶縁
膜上にゲート電極を形成する工程と、前記ゲート電極に
自己整合的にソース及びドレイン拡散層を形成する工程
と、を有することを特徴とする。
【００１２】この発明の製造方法によると、Ａ2Ｂ2Ｏ7
による高誘電体ゲート絶縁膜が結晶相を含んで形成され
た場合にも、これを酸化性雰囲気での熱処理によって確
実にアモルファス化することができる。これにより、リ
ークパスのないゲート絶縁膜が得られる。
による高誘電体ゲート絶縁膜が結晶相を含んで形成され
た場合にも、これを酸化性雰囲気での熱処理によって確
実にアモルファス化することができる。これにより、リ
ークパスのないゲート絶縁膜が得られる。
【００１３】
【発明の実施の形態】具体的な実施の形態の説明に先だ
って、この発明において用いられる、一般式Ａ2Ｂ2Ｏ7
で表される複合酸化物からなる、上記（１），（２）に
示すアモルファス絶縁膜のゲート絶縁膜としての有効性
を示す検討結果を説明する。本発明者等は、様々な絶縁
材料の比較検討の結果として、本来層状ペロブスカイト
構造を得ることができる特定組成の複合酸化物のアモル
ファス絶縁膜を用いることにより、絶縁膜堆積後の熱工
程でも結晶化せず、熱力学的にも安定な高誘電体ゲート
絶縁膜が得られることを見出したものである。その検討
結果を以下に説明する。
って、この発明において用いられる、一般式Ａ2Ｂ2Ｏ7
で表される複合酸化物からなる、上記（１），（２）に
示すアモルファス絶縁膜のゲート絶縁膜としての有効性
を示す検討結果を説明する。本発明者等は、様々な絶縁
材料の比較検討の結果として、本来層状ペロブスカイト
構造を得ることができる特定組成の複合酸化物のアモル
ファス絶縁膜を用いることにより、絶縁膜堆積後の熱工
程でも結晶化せず、熱力学的にも安定な高誘電体ゲート
絶縁膜が得られることを見出したものである。その検討
結果を以下に説明する。
【００１４】［熱力学的安定性について］ゲート絶縁膜
として酸化物を用いる場合、それがＳｉＯ2よりも不安
定であると、シリコン基板が酸化される可能性がある。
安定性の指標としては、１酸素分子当たりの生成自由エ
ネルギーΔＧがあり、この値の絶対値が大きい材料ほ
ど、熱力学的安定性が高いと言える。主な単純酸化物の
生成自由エネルギーΔＧをまとめると、下表のようにな
る。
として酸化物を用いる場合、それがＳｉＯ2よりも不安
定であると、シリコン基板が酸化される可能性がある。
安定性の指標としては、１酸素分子当たりの生成自由エ
ネルギーΔＧがあり、この値の絶対値が大きい材料ほ
ど、熱力学的安定性が高いと言える。主な単純酸化物の
生成自由エネルギーΔＧをまとめると、下表のようにな
る。
【００１５】
【表１】 Ｎｂ2Ｏ5 −１８３ｋｃａｌ Ｔａ2Ｏ5 −１９５．６ｋｃａｌ ＳｉＯ2 −２１７．６ｋｃａｌ ＴｉＯ2 −２２５．８ｋｃａｌ ＺｒＯ2 −２６３．１ｋｃａｌ ＨｆＯ2 −２６６ｋｃａｌ Ｌａ2Ｏ3 −２８５．７ｋｃａｌ Ｐｒ2Ｏ3 −２９０．９ｋｃａｌ
【００１６】生成自由エネルギーΔＧの絶対値がＳｉＯ
2よりも大きな酸化物は、Ｓｉと界面を形成しても反応
は起こらないが、小さいものは、酸化物の還元とこれに
伴うＳｉＯ2生成が生じる可能性がある。上の表１に上
げた酸化物のなかでは、Ｎｂ及びＴａの酸化物を除い
て、Ｓｉとの間で安定な界面を形成することが予想され
る。
2よりも大きな酸化物は、Ｓｉと界面を形成しても反応
は起こらないが、小さいものは、酸化物の還元とこれに
伴うＳｉＯ2生成が生じる可能性がある。上の表１に上
げた酸化物のなかでは、Ｎｂ及びＴａの酸化物を除い
て、Ｓｉとの間で安定な界面を形成することが予想され
る。
【００１７】しかし、複合酸化物に関しては、生成自由
エネルギーのデータが殆どなく、従来は同様の議論を元
にＳｉとの界面の熱力学的安定性を判断することが困難
であった。本発明者等は第一原理計算を利用して、上記
（１），（２）に示すＡ2Ｂ2Ｏ7の一般式で表される層
状ペロブスカイト系複合酸化物の生成自由エネルギーを
算出し、これらの複合酸化物がそれらの構成元素の単純
酸化物に比べて熱力学的に安定であることを見出した。
エネルギーのデータが殆どなく、従来は同様の議論を元
にＳｉとの界面の熱力学的安定性を判断することが困難
であった。本発明者等は第一原理計算を利用して、上記
（１），（２）に示すＡ2Ｂ2Ｏ7の一般式で表される層
状ペロブスカイト系複合酸化物の生成自由エネルギーを
算出し、これらの複合酸化物がそれらの構成元素の単純
酸化物に比べて熱力学的に安定であることを見出した。
【００１８】一例を挙げれば、Ｎｂは、Ｓｒと共に複合
酸化物を形成することにより、下記化１に示すように、
単純酸化物よりも生成自由エネルギーの絶対値が約４０
ｋｃａｌ大きくなる。
酸化物を形成することにより、下記化１に示すように、
単純酸化物よりも生成自由エネルギーの絶対値が約４０
ｋｃａｌ大きくなる。
【００１９】
【化１】４／５Ｎｂ＋Ｏ2→２／５Ｎｂ2Ｏ5−１８３ｋ
ｃａｌ ５／７Ｓｒ＋４／７Ｎｂ＋Ｏ2→２／７Ｓｒ2Ｎｂ2Ｏ7−
２２１ｋｃａｌ
ｃａｌ ５／７Ｓｒ＋４／７Ｎｂ＋Ｏ2→２／７Ｓｒ2Ｎｂ2Ｏ7−
２２１ｋｃａｌ
【００２０】この検討結果から、Ｎｂの単純酸化物はＳ
ｉＯ2よりも不安定であり、Ｓｉ界面でＳｉＯ2を生成す
る可能性があるのに対し、Ｓｒとの複合酸化物を形成す
ることにより、ＳｉＯ2より安定化することが明らかで
ある。上記（１），（２）に示す他の材料の場合も同様
であり、Ａサイトに熱力学的に安定なアルカリ土類又は
希土類を用いるため、Ｂサイトの単純酸化物と比較する
と、平均で３０〜４０ｋｃａｌ程度、生成自由エネルギ
ーが低下し、その絶対値が大きくなる。
ｉＯ2よりも不安定であり、Ｓｉ界面でＳｉＯ2を生成す
る可能性があるのに対し、Ｓｒとの複合酸化物を形成す
ることにより、ＳｉＯ2より安定化することが明らかで
ある。上記（１），（２）に示す他の材料の場合も同様
であり、Ａサイトに熱力学的に安定なアルカリ土類又は
希土類を用いるため、Ｂサイトの単純酸化物と比較する
と、平均で３０〜４０ｋｃａｌ程度、生成自由エネルギ
ーが低下し、その絶対値が大きくなる。
【００２１】［結晶化温度について］多くの報告例か
ら、Ｌａ2Ｏ3，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2等の多くの
単純酸化物の結晶化温度は、５００〜６００℃程度であ
ることがわかっている。従って、これらの単純酸化物を
アモルファス絶縁膜として堆積しても、ＭＯＳデバイス
の場合ゲート絶縁膜形成後に９００℃前後の熱工程が入
るため、結晶化が進行し、多結晶膜特有のリークパスが
発生する。単純酸化物のなかでも、Ｔａ2Ｏ5は７５０℃
前後、Ａｌ2Ｏ3は７００℃前後と結晶化温度が高いが、
これでもＭＯＳデバイスの通常のプロセスでは結晶化が
進む。
ら、Ｌａ2Ｏ3，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2等の多くの
単純酸化物の結晶化温度は、５００〜６００℃程度であ
ることがわかっている。従って、これらの単純酸化物を
アモルファス絶縁膜として堆積しても、ＭＯＳデバイス
の場合ゲート絶縁膜形成後に９００℃前後の熱工程が入
るため、結晶化が進行し、多結晶膜特有のリークパスが
発生する。単純酸化物のなかでも、Ｔａ2Ｏ5は７５０℃
前後、Ａｌ2Ｏ3は７００℃前後と結晶化温度が高いが、
これでもＭＯＳデバイスの通常のプロセスでは結晶化が
進む。
【００２２】これに対して、Ａ2Ｂ2Ｏ7系層状ペロブス
カイト構造の複合酸化物は、結晶化温度が８５０〜９０
０℃と高いことが知られている。従ってこれらは、ＭＯ
Ｓデバイスの通常のプロセス温度では結晶化しない。ま
た、Ｓｒ2Ｎｂ2Ｏ7については、室温でアモルファス膜
を堆積後、高温熱処理すると、ＳｒＮｂＯ3という結晶
相が中間相として形成されることが報告されている。し
かし本発明者等の検討によると、膜堆積後、酸化性雰囲
気で短時間の熱処理を行うことにより、中間結晶相であ
るＳｒＮｂＯ3をアモルファス化できることが明らかに
なった。また、スパッタ法等の、堆積粒子のエネルギー
が基板温度より高く、低温で結晶化し易い成膜法を用い
ても、成膜条件によって、７５０℃で結晶相のないアモ
ルファス膜の形成が可能であることが明らかになった。
カイト構造の複合酸化物は、結晶化温度が８５０〜９０
０℃と高いことが知られている。従ってこれらは、ＭＯ
Ｓデバイスの通常のプロセス温度では結晶化しない。ま
た、Ｓｒ2Ｎｂ2Ｏ7については、室温でアモルファス膜
を堆積後、高温熱処理すると、ＳｒＮｂＯ3という結晶
相が中間相として形成されることが報告されている。し
かし本発明者等の検討によると、膜堆積後、酸化性雰囲
気で短時間の熱処理を行うことにより、中間結晶相であ
るＳｒＮｂＯ3をアモルファス化できることが明らかに
なった。また、スパッタ法等の、堆積粒子のエネルギー
が基板温度より高く、低温で結晶化し易い成膜法を用い
ても、成膜条件によって、７５０℃で結晶相のないアモ
ルファス膜の形成が可能であることが明らかになった。
【００２３】［誘電率について］上記（１），（２）に
示すような、一般式Ａ2Ｂ2Ｏ7で表される層状ペロブス
カイト構造の酸化物は、室温で強誘電体特性を示すこと
が知られている。しかし、自発分極はｃ軸方向に対して
発現するため、アモルファス膜やｂ軸配向膜では強誘電
体特性を示さない。強誘電体特性を示さないこれらの複
合酸化物薄膜の誘電率に関しては、４０〜５０程度の値
が報告されており、アモルファス化により更に誘電率は
低下するが、ＳｉＯ2膜に比べると数倍乃至十数倍程度
の誘電率が見込まれる。しかも、アモルファス化によ
り、リークを抑えつつ、薄膜化が可能である。従って、
シリコン酸化膜換算１ｎｍ以下の優れた高誘電体ゲート
絶縁膜を得ることが可能になる。
示すような、一般式Ａ2Ｂ2Ｏ7で表される層状ペロブス
カイト構造の酸化物は、室温で強誘電体特性を示すこと
が知られている。しかし、自発分極はｃ軸方向に対して
発現するため、アモルファス膜やｂ軸配向膜では強誘電
体特性を示さない。強誘電体特性を示さないこれらの複
合酸化物薄膜の誘電率に関しては、４０〜５０程度の値
が報告されており、アモルファス化により更に誘電率は
低下するが、ＳｉＯ2膜に比べると数倍乃至十数倍程度
の誘電率が見込まれる。しかも、アモルファス化によ
り、リークを抑えつつ、薄膜化が可能である。従って、
シリコン酸化膜換算１ｎｍ以下の優れた高誘電体ゲート
絶縁膜を得ることが可能になる。
【００２４】［中間膜について］上記（１），（２）に
示す高誘電体ゲート絶縁膜を形成した場合、成膜プロセ
スによっては界面欠陥が多く、良好なトランジスタ特性
が得られない場合もある。これに対しては、高誘電体ゲ
ート絶縁膜の構成元素の一部（例えば、Ｎｂ，Ｓｒ等）
とＳｉとのシリケート膜をゲート絶縁膜とシリコン基板
の間に中間膜として介在させることにより、界面特性の
良好なゲート絶縁膜が実現できる。このシリケート膜
は、ゲート絶縁膜堆積工程に先立って形成してもよい
し、ゲート絶縁膜材料とＳｉとの反応を制御することに
より、ゲート絶縁膜堆積のプロセス内で初期形成するこ
ともできる。
示す高誘電体ゲート絶縁膜を形成した場合、成膜プロセ
スによっては界面欠陥が多く、良好なトランジスタ特性
が得られない場合もある。これに対しては、高誘電体ゲ
ート絶縁膜の構成元素の一部（例えば、Ｎｂ，Ｓｒ等）
とＳｉとのシリケート膜をゲート絶縁膜とシリコン基板
の間に中間膜として介在させることにより、界面特性の
良好なゲート絶縁膜が実現できる。このシリケート膜
は、ゲート絶縁膜堆積工程に先立って形成してもよい
し、ゲート絶縁膜材料とＳｉとの反応を制御することに
より、ゲート絶縁膜堆積のプロセス内で初期形成するこ
ともできる。
【００２５】以下に、この発明の実施の形態を説明す
る。 ［実施の形態１］図１は、実施の形態１によるｎチャネ
ルＭＩＳＦＥＴの断面図である。ｐ型シリコン基板１に
は、予め素子分離絶縁膜２が形成されている。この素子
分離絶縁膜２で区画された素子形成領域に、高誘電体ゲ
ート絶縁膜３が形成され、この上にゲート電極４が形成
されている。高誘電体ゲート絶縁膜３はこの実施の形態
の場合、Ｓｒ2Ｎｂ2Ｏ7のアモルファス絶縁膜である。
ゲート電極４の側壁には、ＣＶＤシリコン窒化膜等の側
壁絶縁膜５が形成され、ゲート電極４と側壁絶縁膜５を
マスクとするイオン注入により、ソース、ドレイン拡散
層６が形成されている。素子形成された面は、層間絶縁
膜７により覆われ、この上にＡｌ等のメタル配線８が形
成される。メタル配線８は、層間絶縁膜７に開けられた
コンタクト孔を介してソース、ドレイン拡散層６やゲー
ト電極４に接続される。
る。 ［実施の形態１］図１は、実施の形態１によるｎチャネ
ルＭＩＳＦＥＴの断面図である。ｐ型シリコン基板１に
は、予め素子分離絶縁膜２が形成されている。この素子
分離絶縁膜２で区画された素子形成領域に、高誘電体ゲ
ート絶縁膜３が形成され、この上にゲート電極４が形成
されている。高誘電体ゲート絶縁膜３はこの実施の形態
の場合、Ｓｒ2Ｎｂ2Ｏ7のアモルファス絶縁膜である。
ゲート電極４の側壁には、ＣＶＤシリコン窒化膜等の側
壁絶縁膜５が形成され、ゲート電極４と側壁絶縁膜５を
マスクとするイオン注入により、ソース、ドレイン拡散
層６が形成されている。素子形成された面は、層間絶縁
膜７により覆われ、この上にＡｌ等のメタル配線８が形
成される。メタル配線８は、層間絶縁膜７に開けられた
コンタクト孔を介してソース、ドレイン拡散層６やゲー
ト電極４に接続される。
【００２６】具体的な製造工程を、図２（ａ）〜（ｄ）
を用いて説明する。面方位（１００）、比抵抗４〜６Ω
ｃｍのｐ型シリコン基板１を用い、反応性イオンエッチ
ング（ＲＩＥ）により素子分離溝を形成する。そして、
ＬＰ−ＴＥＯＳ膜を堆積し、これをエッチングして、図
２（ａ）に示すように素子分離絶縁膜２を埋め込む。
を用いて説明する。面方位（１００）、比抵抗４〜６Ω
ｃｍのｐ型シリコン基板１を用い、反応性イオンエッチ
ング（ＲＩＥ）により素子分離溝を形成する。そして、
ＬＰ−ＴＥＯＳ膜を堆積し、これをエッチングして、図
２（ａ）に示すように素子分離絶縁膜２を埋め込む。
【００２７】この様に素子分離された基板１に、図２
（ｂ）に示すように高誘電体ゲート絶縁膜３を堆積す
る。この高誘電体ゲート絶縁膜３の形成工程を説明する
と、まずシリコン基板１は、希フッ酸処理により自然酸
化膜を除去し、更にその表面を水素でターミネイトした
後に、スパッタ装置に導入する。ターゲットとして、Ｓ
ｒ 2Ｎｂ2Ｏ7の焼結セラミックスを用い、室温でＳｒ2Ｎ
ｂ2Ｏ7のアモルファス膜を５ｎｍ堆積する。
（ｂ）に示すように高誘電体ゲート絶縁膜３を堆積す
る。この高誘電体ゲート絶縁膜３の形成工程を説明する
と、まずシリコン基板１は、希フッ酸処理により自然酸
化膜を除去し、更にその表面を水素でターミネイトした
後に、スパッタ装置に導入する。ターゲットとして、Ｓ
ｒ 2Ｎｂ2Ｏ7の焼結セラミックスを用い、室温でＳｒ2Ｎ
ｂ2Ｏ7のアモルファス膜を５ｎｍ堆積する。
【００２８】このとき、スパッタによる基板へのダメー
ジ導入を抑えるためには、高ガス圧での成膜、或いはオ
フアクシスのターゲット配置を用いる。また成膜初期に
水素ガスを導入してスパッタを行って、シリコン基板表
面の酸化を抑制する処理を行うことも好ましい。更に、
シリコン基板表面に、予め酸化抑制のためにシリコン窒
化膜を形成することも有効である。
ジ導入を抑えるためには、高ガス圧での成膜、或いはオ
フアクシスのターゲット配置を用いる。また成膜初期に
水素ガスを導入してスパッタを行って、シリコン基板表
面の酸化を抑制する処理を行うことも好ましい。更に、
シリコン基板表面に、予め酸化抑制のためにシリコン窒
化膜を形成することも有効である。
【００２９】Ｓｒ2Ｎｂ2Ｏ7アモルファス膜堆積後、好
ましくは、酸化性雰囲気中で短時間の熱処理を行う。こ
れにより、たとえＳｒＮｂＯ3結晶相が形成されていて
も、これを酸化してアモルファス化することができる。
更に、７００〜８００℃のＮ 2雰囲気中で膜の緻密化の
ための熱処理を行う。以上により、結晶相のないアモル
ファス絶縁膜による、シリコン酸化膜換算膜厚１ｎｍの
ゲート絶縁膜３が得られた。また断面をＴＥＭ観察し
て、結晶相は認められなかった。
ましくは、酸化性雰囲気中で短時間の熱処理を行う。こ
れにより、たとえＳｒＮｂＯ3結晶相が形成されていて
も、これを酸化してアモルファス化することができる。
更に、７００〜８００℃のＮ 2雰囲気中で膜の緻密化の
ための熱処理を行う。以上により、結晶相のないアモル
ファス絶縁膜による、シリコン酸化膜換算膜厚１ｎｍの
ゲート絶縁膜３が得られた。また断面をＴＥＭ観察し
て、結晶相は認められなかった。
【００３０】次に、ＣＶＤにより多結晶シリコン膜を堆
積し、これをパターニングして、図２（ｃ）に示すよう
にゲート電極４を形成する。続いて、例えば４５０℃、
圧力１０ｍＴｏｒｒ〜１気圧の条件下で、窒素ガスで希
釈したＳｉＨ4とＮＨ3の混合ガスを用いて、５〜２００
ｎｍのシリコン窒化膜を堆積し、これをエッチバックし
て、図２（ｄ）に示すように、側壁絶縁膜５を形成す
る。そして、ゲート電極４と側壁絶縁膜５をマスクとし
て、例えばＡｓを２０ｋｅＶ、ドーズ量１×１０ 15／ｃ
ｍ2でイオン注入して、ｎ型ソース、ドレイン拡散層６
を形成する。
積し、これをパターニングして、図２（ｃ）に示すよう
にゲート電極４を形成する。続いて、例えば４５０℃、
圧力１０ｍＴｏｒｒ〜１気圧の条件下で、窒素ガスで希
釈したＳｉＨ4とＮＨ3の混合ガスを用いて、５〜２００
ｎｍのシリコン窒化膜を堆積し、これをエッチバックし
て、図２（ｄ）に示すように、側壁絶縁膜５を形成す
る。そして、ゲート電極４と側壁絶縁膜５をマスクとし
て、例えばＡｓを２０ｋｅＶ、ドーズ量１×１０ 15／ｃ
ｍ2でイオン注入して、ｎ型ソース、ドレイン拡散層６
を形成する。
【００３１】この後、図１に示すようにＣＶＤによる層
間絶縁膜７を堆積し、これにコンタクト孔を開口する。
そして、スパッタによりＡｌ膜を堆積し、これをＲＩＥ
によりパターニングして配線８を形成する。
間絶縁膜７を堆積し、これにコンタクト孔を開口する。
そして、スパッタによりＡｌ膜を堆積し、これをＲＩＥ
によりパターニングして配線８を形成する。
【００３２】この実施の形態により、高誘電体ゲート絶
縁膜３は、シリコン酸化膜換算膜厚１．０ｎｍを達成す
ることができた。また、ゲート絶縁膜形成後のプロセス
でもアモルファス構造を維持し、リークの少ない特性、
具体的に、１Ｖ印加時のリーク電流が１×１０-4Ａ／ｃ
ｍ2という特性が得られた。
縁膜３は、シリコン酸化膜換算膜厚１．０ｎｍを達成す
ることができた。また、ゲート絶縁膜形成後のプロセス
でもアモルファス構造を維持し、リークの少ない特性、
具体的に、１Ｖ印加時のリーク電流が１×１０-4Ａ／ｃ
ｍ2という特性が得られた。
【００３３】［実施の形態２］図３は、実施の形態２に
よるｎチャネルＭＩＳＦＥＴの断面図である。先の実施
の形態１と対応する部分には同じ符号を付して詳細な説
明は省く。この実施の形態において、高誘電体ゲート絶
縁膜３は、Ｌａ2Ｚｒ2Ｏ7のアモルファス絶縁膜であ
る。またゲート絶縁膜３とシリコン基板１の間には、中
間層として、Ｚｒシリケート膜９が形成されている。
よるｎチャネルＭＩＳＦＥＴの断面図である。先の実施
の形態１と対応する部分には同じ符号を付して詳細な説
明は省く。この実施の形態において、高誘電体ゲート絶
縁膜３は、Ｌａ2Ｚｒ2Ｏ7のアモルファス絶縁膜であ
る。またゲート絶縁膜３とシリコン基板１の間には、中
間層として、Ｚｒシリケート膜９が形成されている。
【００３４】この実施の形態でのゲート絶縁膜３の形成
までの工程を、図４（ａ）（ｂ）を用いて説明する。図
４（ａ）に示すように、素子分離絶縁膜２を形成するま
では、先の実施の形態と同様である。この後、やはり先
の実施の形態と同様の表面処理を行った後、基板をレー
ザアブレーション装置に導入する。ターゲットとして、
Ｌａ2Ｚｒ2Ｏ7焼結セラミックスを用い、基板温度５０
０℃でＬａ2Ｚｒ2Ｏ7のアモルファス膜を堆積する。こ
の成膜工程で、成膜パラメータを最適設定することによ
って、図４（ｂ）に示すように、シリコン界面に介在す
るＺｒシリケート膜９の膜厚を制御して、Ｌａ2Ｚｒ2Ｏ
7アモルファス膜によるゲート絶縁膜３を得ることがで
きる。以下、先の実施の形態と同様の工程でＭＩＳＦＥ
Ｔを形成することができる。
までの工程を、図４（ａ）（ｂ）を用いて説明する。図
４（ａ）に示すように、素子分離絶縁膜２を形成するま
では、先の実施の形態と同様である。この後、やはり先
の実施の形態と同様の表面処理を行った後、基板をレー
ザアブレーション装置に導入する。ターゲットとして、
Ｌａ2Ｚｒ2Ｏ7焼結セラミックスを用い、基板温度５０
０℃でＬａ2Ｚｒ2Ｏ7のアモルファス膜を堆積する。こ
の成膜工程で、成膜パラメータを最適設定することによ
って、図４（ｂ）に示すように、シリコン界面に介在す
るＺｒシリケート膜９の膜厚を制御して、Ｌａ2Ｚｒ2Ｏ
7アモルファス膜によるゲート絶縁膜３を得ることがで
きる。以下、先の実施の形態と同様の工程でＭＩＳＦＥ
Ｔを形成することができる。
【００３５】この実施の形態により、高誘電体ゲート絶
縁膜３は、シリコン酸化膜換算膜厚０．８ｎｍを達成す
ることができた。また、ゲート絶縁膜形成後のプロセス
でもアモルファス構造を維持し、リークの少ない特性、
具体的に、１Ｖ印加時のリーク電流が１×１０-5Ａ／ｃ
ｍ2という特性が得られた。得られたＭＩＳＦＥＴは、
界面準位が少なく、良好なトランジスタ特性を示した。
縁膜３は、シリコン酸化膜換算膜厚０．８ｎｍを達成す
ることができた。また、ゲート絶縁膜形成後のプロセス
でもアモルファス構造を維持し、リークの少ない特性、
具体的に、１Ｖ印加時のリーク電流が１×１０-5Ａ／ｃ
ｍ2という特性が得られた。得られたＭＩＳＦＥＴは、
界面準位が少なく、良好なトランジスタ特性を示した。
【００３６】なお実施の形態２では、シリケート膜とし
て、Ｚｒシリケートを形成したが、他のゲート絶縁膜構
成材料のシリケートでもよく、例えばＳｒシリケート、
Ｈｆシリケート等が用い得る。
て、Ｚｒシリケートを形成したが、他のゲート絶縁膜構
成材料のシリケートでもよく、例えばＳｒシリケート、
Ｈｆシリケート等が用い得る。
【００３７】
【発明の効果】以上述べたようにこの発明によれば、本
来層状ペロブスカイト構造を得る組成の複合酸化物のア
モルファス膜を用いることにより、リークが少なく、熱
力学的に安定な高誘電体ゲート絶縁膜を持つＭＩＳデバ
イスを得ることができる。
来層状ペロブスカイト構造を得る組成の複合酸化物のア
モルファス膜を用いることにより、リークが少なく、熱
力学的に安定な高誘電体ゲート絶縁膜を持つＭＩＳデバ
イスを得ることができる。
【図１】この発明の実施の形態によるＭＩＳＦＥＴの断
面図である。
面図である。
【図２】同実施の形態の製造工程を示す断面図である。
【図３】他の実施の形態によるＭＩＳＦＥＴの断面図で
ある。
ある。
【図４】同実施の形態の製造工程を示す断面図である。
１…シリコン基板、２…素子分離絶縁膜、３…高誘電体
ゲート絶縁膜、４…ゲート電極、５…側壁絶縁膜、６…
ソース、ドレイン拡散層、７…層間絶縁膜、８…配線、
９…シリケート膜。
ゲート絶縁膜、４…ゲート電極、５…側壁絶縁膜、６…
ソース、ドレイン拡散層、７…層間絶縁膜、８…配線、
９…シリケート膜。
フロントページの続き (72)発明者 福島 伸 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 川久保 隆 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5F058 BC03 BD05 BF12 BJ01 5F140 AA19 AA39 BA01 BD01 BD07 BD13 BE01 BE02 BE09 BE17 BF01 BF04 BG08 BG14 BG28 BJ01 BJ05 BK13 BK29 CA03 CB04 CC12
Claims (4)
- 【請求項１】 シリコン基板と、 このシリコン基板上に形成された高誘電体ゲート絶縁膜
と、 この高誘電体ゲート絶縁膜上に形成されたゲート電極
と、 前記シリコン基板に形成されたソース及びドレイン拡散
層とを有する半導体装置において、 前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ7（Ａはアルカ
リ土類から選ばれた少なくとも一種であり、ＢはＮｂ，
Ｔａのなかから選ばれた少なくとも一種である）を主成
分とするアモルファス絶縁膜であることを特徴とする半
導体装置。 - 【請求項２】 シリコン基板と、 このシリコン基板上に形成された高誘電体ゲート絶縁膜
と、 この高誘電体ゲート絶縁膜上に形成されたゲート電極
と、 前記シリコン基板に形成されたソース及びドレイン拡散
層とを有する半導体装置において、 前記高誘電体ゲート絶縁膜は、Ａ2Ｂ2Ｏ7（Ａは希土類
から選ばれた少なくとも一種であり、ＢはＴｉ，Ｚｒ，
Ｈｆのなかから選ばれた少なくとも一種である）を主成
分とするアモルファス絶縁膜であることを特徴とする半
導体装置。 - 【請求項３】 前記高誘電体ゲート絶縁膜と前記シリコ
ン基板との間に、前記高誘電体ゲート絶縁膜の構成元素
の一部とＳｉとからなるシリケート膜を有することを特
徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 シリコン基板に、Ａ2Ｂ2Ｏ7（Ａはアル
カリ土類から選ばれた少なくとも一種であり、ＢはＮ
ｂ，Ｔａのなかから選ばれた少なくとも一種であるか、
或いは、Ａは希土類から選ばれた少なくとも一種であ
り、ＢはＴｉ，Ｚｒ，Ｈｆのなかから選ばれた少なくと
も一種である）を主成分とする高誘電体からなるゲート
絶縁膜を形成する工程と、 酸化性雰囲気中で熱処理して前記ゲート絶縁膜の結晶相
をアモルファス化する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極に自己整合的にソース及びドレイン拡散
層を形成する工程と、を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067087A JP2002270828A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067087A JP2002270828A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270828A true JP2002270828A (ja) | 2002-09-20 |
Family
ID=18925488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067087A Pending JP2002270828A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270828A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668753B1 (ko) | 2005-09-30 | 2007-01-29 | 주식회사 하이닉스반도체 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
| JP2007288156A (ja) * | 2006-03-20 | 2007-11-01 | Canon Inc | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
| CN100409453C (zh) * | 2003-04-15 | 2008-08-06 | 朗迅科技公司 | 具有高灵敏度栅极的场效应晶体管 |
| JP2010199294A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 半導体装置 |
| JP2013135056A (ja) * | 2011-12-26 | 2013-07-08 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JP2013135055A (ja) * | 2011-12-26 | 2013-07-08 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
-
2001
- 2001-03-09 JP JP2001067087A patent/JP2002270828A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409453C (zh) * | 2003-04-15 | 2008-08-06 | 朗迅科技公司 | 具有高灵敏度栅极的场效应晶体管 |
| KR100668753B1 (ko) | 2005-09-30 | 2007-01-29 | 주식회사 하이닉스반도체 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
| JP2007288156A (ja) * | 2006-03-20 | 2007-11-01 | Canon Inc | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
| JP2010199294A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 半導体装置 |
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
| US11271085B2 (en) | 2009-12-25 | 2022-03-08 | Ricoh Company, Ltd. | Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system |
| JP2013135056A (ja) * | 2011-12-26 | 2013-07-08 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JP2013135055A (ja) * | 2011-12-26 | 2013-07-08 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4047075B2 (ja) | 半導体装置 | |
| TWI248208B (en) | High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics | |
| TWI334157B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| JP2004247736A (ja) | 高温度における高ｋゲート誘電体用の界面層成長 | |
| US20080102616A1 (en) | Semiconductor device having a gate insulating film structure including an insulating film containing metal, silicon and oxygen and manufacturing method thereof | |
| JPH11251593A (ja) | ゲルマニウム層を使用した大誘電率ゲートの構造と方法 | |
| JP2007184584A (ja) | 金属ゲート電極及びポリゲート電極を有する高性能回路 | |
| JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| WO2011153843A1 (zh) | 一种先栅工艺中叠层金属栅结构的制备方法 | |
| US6326670B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007115733A (ja) | 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法 | |
| JP2002270828A (ja) | 半導体装置及びその製造方法 | |
| JP2002100767A (ja) | 半導体素子 | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| JP2003179051A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| TWI228789B (en) | Method for producing dielectric layer of high-k gate in MOST | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP2008130797A (ja) | 半導体装置及びその製造方法 | |
| JP2003257968A (ja) | 半導体装置およびその製造方法 | |
| JP2003168647A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4950710B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3779556B2 (ja) | 電界効果トランジスタ | |
| CN104425231B (zh) | 一种半导体器件的制备方法 | |
| JP3970539B2 (ja) | 電界効果トランジスタ |