JP3779556B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP3779556B2 JP3779556B2 JP2001091170A JP2001091170A JP3779556B2 JP 3779556 B2 JP3779556 B2 JP 3779556B2 JP 2001091170 A JP2001091170 A JP 2001091170A JP 2001091170 A JP2001091170 A JP 2001091170A JP 3779556 B2 JP3779556 B2 JP 3779556B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子特に絶縁ゲート型の電界効果トランジスタの改良に関する。
【０００２】
【従来の技術】
ＬＳＩの高速化・高集積化はスケーリング則によるＭＯＳデバイスの微細化によって進められてきた。これは絶縁膜、ゲート長等のＭＯＳデバイスの各部分を高さ方向と横方向の寸法を同時に縮小することで微細化時に素子の特性を正常に保ち、また性能を上げることを可能にしてきた。スケーリング則によると、ＭＯＳトランジスタは微細化の一途をたどっており、西暦２０００年以降の次世代ＭＯＳトランジスタには、ＳｉＯ２ゲート絶縁膜として２ｎｍ以下の膜厚が要求されている。しかし、この膜厚領域は直接トンネル電流が流れ始める厚さであり、リーク電流の抑制ができず、消費電力の増加等の問題を回避できない。よって、ＳｉＯ２よりも誘電率が高い材料を用いて、シリコン酸化膜換算実効膜厚を２ｎｍ以下に抑えつつ、物理膜厚を稼いでリーク電流を抑えることが必要である。また、ＭＯＳトランジスタではリーク電流の抑制とともに、電界効果トランジスタ（ＦＥＴ：Field-Effective-Transistor）であるために、Ｓｉ界面特性が特に重要である。よって、高誘電率であり、かつ界面特性を良好に保持できる絶縁膜ゲートが必要となる。
【０００３】
近年ゲート絶縁膜としてＳｉＯ２やシリコン窒化膜に代わり、誘電率がより大きい金属酸化物をゲート絶縁膜として用いる、所謂高誘電体（Ｈｉｇｈ−Ｋ）ゲート絶縁膜の研究が盛んに行なわれている。発明者らは既にＳｉ上にＺｒＯ２などの酸化物を堆積し、Ｓｉとこの酸化物の間に生成する界面反応層をゲート絶縁膜として用いる新しいゲート絶縁膜を提案しているが、この場合上記界面反応層をゲート絶縁膜として用いる際には、上部に堆積したＺｒＯ２などの酸化物層を除去した後、ゲート電極を堆積する必要が有り、ＬＳＩプロセス構成の上で複雑なものになるという問題点があった。さらにこの界面反応層上に金属あるいは半導体からなるゲート電極を堆積する際も、場合によっては界面に低誘電率層が形成され、ゲートスタックの特性が低下するという問題が生じることもある。この問題は、界面反応層を用いた高誘電体ゲート絶縁膜だけではなく、他の所謂Ｈｉｇｈ−ｋゲート絶縁膜一般に懸念される問題である。
【０００４】
【発明が解決しようとする課題】
上記のように、ＬＳＩの高集積化を目指し、性能を維持、向上させながら微細化を進めるには、高誘電率であり、かつ界面特性を良好に保持できる絶縁膜ならびに絶縁膜との間に低誘電率層を形成しないゲート電極が必要となる。さらにこの絶縁膜およびゲート電極からなるゲートスタックを容易に作成できるゲートスタック構成ならびにプロセスが必要となる．
本発明はかかる要請に鑑みなされたものであって、優れた特性のゲートスタックを容易に達成できる電界効果トランジスを提供するものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明では、ゲート電極として、ＳｒＲｕＯ３や（Ｌａ，Ｓｒ）ＣｏＯ３等のようにアルカリ土類金属あるいは希土類金属を含む導電性酸化物を用いる。また、ゲート絶縁膜としてはＳｉあるいはＳｉ上に設けた薄いＳｉＯ２と上記導電性酸化物との反応性層を用いる事が望ましい。
さらに、発明者らはこれらの酸化物をＳｉあるいは薄いＳｉＯ２膜を設けたＳｉ上に堆積することにより、アルカリ土類ないしは希土類イオンを含む絶縁性の高い反応層が形成され、この反応層の誘電率がＳｉＯ２に比べて非常に多いことから良好なゲートスタックが容易に形成されることを見出している。
【０００６】
このように上部に堆積した導電性酸化物の構成元素が界面反応層に取り込まれ、シリケートとなるために高い誘電率と良好な絶縁特性が得られていることがわかる。したがってゲート電極としてＲｕＯ２等、シリケートを形成しにくい元素のみから構成された導電性酸化物を用いた場合には、ゲート絶縁膜とゲート電極間の良好な界面により、通常の金属ゲートより高いドライブ力を得ることが出来るものの、シリケート形成による絶縁膜の高誘電率化の効果は期待できない。
【０００７】
ところで、一般に誘電体／電極界面では電極側への電界の侵入が生じると考えられ、ＬＳＩメモリキャパシタやゲート絶縁膜のような極薄誘電体体膜では、その実効的な誘電特性を低下させることが知られている（C.T.Ｊ.Welser Transaction on Electron Devices, 44, (4) 1999）。そこで、導電性酸化物を薄膜誘電体の電極として用いることで、上記論文のような電極への電界進入を低減し、実効的な誘電体膜厚を低減することが出来る（M. Izuha et al, Jpn. J. Appl. Phys., 36 5866, 1997． M. Izuha et al, Jpn. J.Appl. Phys. Lett., 70， 1405，1997）。
【０００８】
本発明によるゲートスタックでは、上記電極材料とＳｉあるいはＳｉＯ２や他の誘電体膜との反応による高誘電率の界面反応層の生成と、この電極への電界侵入の低減の効果、また誘電体と電極界面の低誘電率層発生がない良好な界面という諸効果のうち少なくともひとつを得ることにより良好な特性を有するゲートスタックを作成することが出来る。
【０００９】
さらにある種の導電性酸化物においては、その組成を変化させることにより電子状態が変化してフェルミ準位のシフトが起こり、ここから真空準位までのエネルギ、すなわち仕事関数を制御することが可能である。この性質を利用することによりゲートスタックの閾値電圧を制御し、デバイス動作に適した値とすることも可能となる。このような閾値電圧制御を行なう場合はＳｒＲｕ（１−ｘ）ＴｉｘＯ３，Ｌａ（１−ｘ）ＳｒｘＣｏＯ３などの材料をゲート電極として用い、ｘの値を適宜選定することによって所望の閾値電圧を得ることが出来る。
【００１０】
本発明になるゲートスタックを有する電界効果トランジスタでは、ゲート電極として上記希土類或いはアルカリ土類を含む導電性酸化物だけを用いることも可能であるが、導電性酸化物ゲート上にさらにＴｉＮなどのキャップ層を積層する事も可能である。このようなキャップ層を用いることにより、水素を含有するフォーミングガス等で熱処理を行なう際、ＳｒＲｕＯ３などの分解、蒸発を抑制することが可能となる。さらにここで用いる導電性酸化物の膜厚は１ｎｍから１００ｎｍ程度の範囲から適宜選択することが可能であり、キャップ層に用いる材料も、上記ＴｉＮのほかＴｉＡｌＮ，ＴａＮなどの窒化物やＷ，Ｍｏなどの高融点金属、あるいはＴｉなどの遷移金属を用いることも可能である。
【００１１】
本発明によればＳｉと絶縁体、及び絶縁体とゲート電極の界面特性がすぐれたゲートスタックを容易に得ることができる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１３】
図１は本発明の基本的な実施形態に係わるｎチャネルＭＯＳトランジスタの断面構成を示した図である。１はｐ型シリコン基板、２は素子分離領域、３はゲート絶縁膜、４は導電性酸化物のゲート電極である。ゲート電極ならびにゲート絶縁膜の構造及び製造方法は後述する。５はｎ型不純物が導入された拡散層（ソース及びドレイン領域）である。６は、ゲート電極４の側壁に形成された絶縁膜（例えばＣＶＤシリコン窒化膜など）、７は層間絶縁膜（例えばＣＶＤシリコン酸化膜など）であり、この層間絶縁膜７に設けられたコンタクト孔を介して、ゲート電極４およびソース及びドレイン領域５にＡｌ配線８が接続されている。
【００１４】
以下、上記実施形態を実施例に基ついて、詳細に説明する。
（実施例１）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明の導電性酸化物ゲート電極ならびにゲート絶縁膜及びその製造方法の第１の実施例について図２を参照にして説明する。
【００１５】
まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板１１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域１２を形成する（図２（ａ））。一例として、ゲート絶縁膜にＺｒＯ２、ゲート電極として導電性酸化物であるＳｒＲｕＯ３を用いてゲートスタックを形成する場合について説明する。Ｓｉ基板表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトする。次に、この基板をＣＶＤ装置に導入する。基板温度を４００℃とし、ＣＶＤ法を用いてＺｒＯ２膜１３を８ｎｍ堆積する。引き続いて基板をスパッタ装置に導入し、ＳｒＲｕＯ３をターゲットとして用いてＳｒＲｕＯ３膜１４を２０ｎｍ堆積する（図２（ｂ））。このようにして作成したゲート電極はゲート絶縁体ときわめて正常な界面を有し、界面に低誘電率層が存在しないことから実効的に低い換算膜厚を有し、ドライブ力が大きなトランジスタを得ることができる。
【００１６】
比較例としてＳｒＲｕＯ３ゲート電極にかわりＴｉＮをゲート電極に用いたトランジスタを作成した。この場合の換算膜厚は３ｎｍとなりＴｉＮとＺｒＯ２の界面に低誘電率層が形成されていた。
【００１７】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。
【００１８】
図１に示したようなＭＯＳデバイスを作製するためには、図２で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３／ＺｒＯ２層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００１９】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例２）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第２の実施例について、図３を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板２１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域２２を形成する。（図３（ａ））。
【００２０】
一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板２１表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトする。次に、この基板をスパッタ装置に導入する。基板温度を５００℃とし、ＳｒＲｕＯ３をターゲットとして用いてＳｉ基板２１上にＳｒＲｕＯ３膜２４を２０ｎｍ堆積する。このときＳｒＲｕＯ３とＳｉとの間に厚さ３ｎｍの界面反応層２３が形成される（図３（ｂ））。
【００２１】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位が少なく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００２２】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。
【００２３】
図１に示したようなＭＯＳデバイスを作製するためには、図３で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００２４】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例３）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第３の実施例について、図４を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板３１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域３２を形成する（図４（ａ））。
【００２５】
一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびに界面反応層を含むゲート絶縁膜を形成する場合について説明する。Ｓｉ基板３１表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち、３．５ｎｍのＳｉＯ２熱酸化膜３３を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＳｒＲｕＯ３をターゲットとして用いて、Ｓｉ基板３１上にＳｒＲｕＯ３膜３５を２０ｎｍ堆積する。このときＳｒＲｕＯ３とＳｉＯ２との間に界面反応層３４が形成され、ＳｉＯ２の上部はＳｒが拡散した層を形成する（図４（ｂ））。
【００２６】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位がすくなく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００２７】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１．５ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性ならびにリーク電流特性を図５、図６に示す。
【００２８】
図１に示したようなＭＯＳデバイスを作製するためには、図４で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３膜を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００２９】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例４）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第４の実施例について、図７を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板４１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域４２を形成する（図７（ａ））。
【００３０】
一例として、スパッタ法を用いてゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板４１表面を、まず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち、３．５ｎｍのＳｉＯ２熱酸化膜４３を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＬａ０．８Ｓｒ０．２ＣｏＯ３をターゲットとして用いてＳｉ基板４１上にＬａ０．８−Ｓｒ０．２−ＣｏＯ３膜４５を２０ｎｍ堆積する。このときＬａ０．８−Ｓｒ０．２−ＣｏＯ３とＳｉＯ２との間に界面反応層４４が形成され、ＳｉＯ２膜４３の上部はＳｒが拡散した層を形成する（図７（ｂ））。
【００３１】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位が少なく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。また同様にしてゲート電極としてＬａ０．５Ｓｒ０．５ＣｏＯ３を用いた素子を作成しその特性を比較した。
【００３２】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性を図８に示す。両者のＣ−Ｖ特性はフラットバンドが異なりこの特性を用いてＭＩＳＦＥＴの閾値電圧を制御することが可能となる。
【００３３】
この違いは、ここで用いた２種の導電性酸化物における電子状態の相違に起因しているが、この違いを示したのが図９である。一般に導電性ペロブスカイトでは、其の導電性は母材料と呼ばれる絶縁性の物質に組成制御を行い、キャリアを注入することで母材料のバンドギャップ中に状態が形成され、これがバンドを形成してフェルミ面をもつことから金属導電性が得られる。母材料の価電子帯から計った新しく生じる導電バンドおよびフェルミ面のエネルギーは組成の変化すなわちキャリア注入の度合いによって変化する。一方通常の金属に比べてこれらの物質では其のキャリア濃度が低いため、伝導電子のスクリーニング効果が弱いため、これらの物質の真空準位はもともとの母材料の価電子帯から同一のエネルギー差を保っており、言い換えれば真空準位とフェルミ面のエネルギー差、すなわち仕事関数を組成の変更によって制御することが可能になる。このＬａ−Ｓｒ−Ｃｏ−Ｏ系ではＳｒ量が少ない場合には仕事関数が大きく、Ｓｒ量を増すにつれて仕事が低下し、これにともなって図９に示すフラットバンド電位が変化している。
【００３４】
図１に示したようなＭＯＳデバイスを作製するためには、図７で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＬａ０．８−Ｓｒ０．２−ＣｏＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００３５】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
【００３６】
このようにゲート電極として導電性ペロブスカイトを用いることによりゲートにポリシリコンを用いた場合と同様フラットバンドシフトやトランジスタの閾値電圧を制御することが可能となる。ここではゲート絶縁膜にＳｉＯ２ならびにＳｉＯ２と導電性酸化物の反応層を用いた例を示したが、この作用はゲート絶縁膜に高誘電体薄膜を用いた場合にも同様に用いることが可能である。
（実施例５）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第５の実施例について説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板１１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域を形成する。一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板表面はまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち３．５ｎｍのＳｉＯ２熱酸化膜を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＳｒＲｕＯ３をターゲットとして用いて、Ｓｉ基板上にＳｒＲｕＯ３を３０ｎｍ堆積する。
【００３７】
このときＳｒＲｕＯ３とＳｉＯ２との間に界面反応層が形成され、ＳｉＯ２の上部はＳｒが拡散した層を形成する。この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位がすくなく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００３８】
このように絶縁膜上に堆積したＳｒＲｕＯ３などの導電性酸化物が極めて薄い場合には絶縁膜との反応により高誘電層の形成が行なわれるが、さらにこの上部にゲート電極を設ける必要がある。ここで用いる電極はＴｉＮやＴａＮなどの窒化物あるいはＷ，Ｍｏなどの金属、また通常のポリシリコン電極を用いても良い。
【００３９】
このような絶縁膜上部の改質を行なうには必ずしもＳＲＯのような導電性を有する酸化物を用いる必要はなく、ＳｒＴｉＯ３などを極薄く積層し、必要に応じてエッチングなどで反応層以外の部分を除去してゲート電極を堆積することも可能である。またさらにＳｒやＬａなどの元素をイオン注入などの方法でＳｉＯ２に添加してこれをゲート絶縁膜として用いても良い。
【００４０】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性ならびにリーク電流特性を図５、図６に示す。
図１に示したようなＭＯＳデバイスを作製するためには、上記のようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００４１】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
【００４２】
本発明に用いるアルカリ土類あるいは希土類を含む導電性酸化物としては以下のような物資を用いることができる。
【００４３】
ＡＲｕＯ３，ＡＩｒＯ３，ＡＲｈＯ３，ＡＣｏＯ３，ＡＭｎＯ３，ＡＶＯ３，ＡＮｉＯ３，ＡＲｕ１−ｘＴｉｘＯ３ （Ａは希土類あるいはアルカリ土類から選ばれた少なくとも一種）。
【００４４】
具体的には、ＳｒＲｕＯ３， ＢａＲｕＯ３， ＳｒＩｒＯ３， ＳｒＲｈＯ３， Ｌａ０．５Ｓｒ０．５ＣｏＯ３などを用いることが望ましい。
【００４５】
またゲート電極材料の電子状態を変化させて仕事関数、ひいてはバリアハイトやトランジスタの閾値を変化させる場合には、ＳｒＲｕ１−ｘＴｉｘＯ３やＬａ１−ｘＳｒｘＣｏＯ３におけるｘの値を制御してこれを行うことができる。
【００４６】
ここで酸素量はこれらの物質が持つ代表的な値を示しているが酸素欠損を有していてもよい。
【００４７】
【発明の効果】
以上詳述したように本発明によれば誘電率が高くかつリーク電流が低く、また良好な界面特性を備えさらに閾値電圧を容易に制御可能なゲートスタックを有するＭＯＳトランジスタが提供される。本発明を用いることによりＬＳＩのさらなる微細化高速化が可能となり其の工業的価値は絶大である。
【図面の簡単な説明】
【図１】 本発明のＭＯＳトランジスタの一例を説明するための模式図。
【図２】 本発明のＭＯＳトランジスタの製造方法（第１の実施例）を説明するための工程断面図。
【図３】 本発明のＭＯＳトランジスタの製造方法（第２の実施例）を説明するための工程断面図。
【図４】 本発明のＭＯＳトランジスタの製造方法（第３の実施例）を説明するための工程断面図。
【図５】 本発明の第３の実施例におけるＭＩＳキャパシタの誘電特性を示す図。
【図６】 本発明の第３の実施例におけるＭＩＳキャパシタのリーク特性を示す図。
【図７】 本発明のＭＯＳトランジスタの製造方法（第４の実施例）を説明するための工程断面図。
【図８】 本発明の第４の実施例におけるＭＩＳキャパシタの誘電特性を示す図。
【図９】 本発明の第４の実施例におけるフラットバンド電位が変化を示した図。
【符号の説明】
１ … シリコン半導体基板
２ … 素子分離領域
３ … ゲート絶縁膜
４ … 導電性酸化物ゲート電極
５ … 拡散層（ソース・ドレイン領域）
６ … ＣＶＤシリコン窒化膜
７ … 層間絶縁膜
８ … Ａｌ配線
１１ … シリコン基板
１２ … 素子分離領域
１３ …ゲート絶縁膜
１４ …導電性酸化物ゲート電極
【発明の属する技術分野】
本発明は半導体素子特に絶縁ゲート型の電界効果トランジスタの改良に関する。
【０００２】
【従来の技術】
ＬＳＩの高速化・高集積化はスケーリング則によるＭＯＳデバイスの微細化によって進められてきた。これは絶縁膜、ゲート長等のＭＯＳデバイスの各部分を高さ方向と横方向の寸法を同時に縮小することで微細化時に素子の特性を正常に保ち、また性能を上げることを可能にしてきた。スケーリング則によると、ＭＯＳトランジスタは微細化の一途をたどっており、西暦２０００年以降の次世代ＭＯＳトランジスタには、ＳｉＯ２ゲート絶縁膜として２ｎｍ以下の膜厚が要求されている。しかし、この膜厚領域は直接トンネル電流が流れ始める厚さであり、リーク電流の抑制ができず、消費電力の増加等の問題を回避できない。よって、ＳｉＯ２よりも誘電率が高い材料を用いて、シリコン酸化膜換算実効膜厚を２ｎｍ以下に抑えつつ、物理膜厚を稼いでリーク電流を抑えることが必要である。また、ＭＯＳトランジスタではリーク電流の抑制とともに、電界効果トランジスタ（ＦＥＴ：Field-Effective-Transistor）であるために、Ｓｉ界面特性が特に重要である。よって、高誘電率であり、かつ界面特性を良好に保持できる絶縁膜ゲートが必要となる。
【０００３】
近年ゲート絶縁膜としてＳｉＯ２やシリコン窒化膜に代わり、誘電率がより大きい金属酸化物をゲート絶縁膜として用いる、所謂高誘電体（Ｈｉｇｈ−Ｋ）ゲート絶縁膜の研究が盛んに行なわれている。発明者らは既にＳｉ上にＺｒＯ２などの酸化物を堆積し、Ｓｉとこの酸化物の間に生成する界面反応層をゲート絶縁膜として用いる新しいゲート絶縁膜を提案しているが、この場合上記界面反応層をゲート絶縁膜として用いる際には、上部に堆積したＺｒＯ２などの酸化物層を除去した後、ゲート電極を堆積する必要が有り、ＬＳＩプロセス構成の上で複雑なものになるという問題点があった。さらにこの界面反応層上に金属あるいは半導体からなるゲート電極を堆積する際も、場合によっては界面に低誘電率層が形成され、ゲートスタックの特性が低下するという問題が生じることもある。この問題は、界面反応層を用いた高誘電体ゲート絶縁膜だけではなく、他の所謂Ｈｉｇｈ−ｋゲート絶縁膜一般に懸念される問題である。
【０００４】
【発明が解決しようとする課題】
上記のように、ＬＳＩの高集積化を目指し、性能を維持、向上させながら微細化を進めるには、高誘電率であり、かつ界面特性を良好に保持できる絶縁膜ならびに絶縁膜との間に低誘電率層を形成しないゲート電極が必要となる。さらにこの絶縁膜およびゲート電極からなるゲートスタックを容易に作成できるゲートスタック構成ならびにプロセスが必要となる．
本発明はかかる要請に鑑みなされたものであって、優れた特性のゲートスタックを容易に達成できる電界効果トランジスを提供するものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明では、ゲート電極として、ＳｒＲｕＯ３や（Ｌａ，Ｓｒ）ＣｏＯ３等のようにアルカリ土類金属あるいは希土類金属を含む導電性酸化物を用いる。また、ゲート絶縁膜としてはＳｉあるいはＳｉ上に設けた薄いＳｉＯ２と上記導電性酸化物との反応性層を用いる事が望ましい。
さらに、発明者らはこれらの酸化物をＳｉあるいは薄いＳｉＯ２膜を設けたＳｉ上に堆積することにより、アルカリ土類ないしは希土類イオンを含む絶縁性の高い反応層が形成され、この反応層の誘電率がＳｉＯ２に比べて非常に多いことから良好なゲートスタックが容易に形成されることを見出している。
【０００６】
このように上部に堆積した導電性酸化物の構成元素が界面反応層に取り込まれ、シリケートとなるために高い誘電率と良好な絶縁特性が得られていることがわかる。したがってゲート電極としてＲｕＯ２等、シリケートを形成しにくい元素のみから構成された導電性酸化物を用いた場合には、ゲート絶縁膜とゲート電極間の良好な界面により、通常の金属ゲートより高いドライブ力を得ることが出来るものの、シリケート形成による絶縁膜の高誘電率化の効果は期待できない。
【０００７】
ところで、一般に誘電体／電極界面では電極側への電界の侵入が生じると考えられ、ＬＳＩメモリキャパシタやゲート絶縁膜のような極薄誘電体体膜では、その実効的な誘電特性を低下させることが知られている（C.T.Ｊ.Welser Transaction on Electron Devices, 44, (4) 1999）。そこで、導電性酸化物を薄膜誘電体の電極として用いることで、上記論文のような電極への電界進入を低減し、実効的な誘電体膜厚を低減することが出来る（M. Izuha et al, Jpn. J. Appl. Phys., 36 5866, 1997． M. Izuha et al, Jpn. J.Appl. Phys. Lett., 70， 1405，1997）。
【０００８】
本発明によるゲートスタックでは、上記電極材料とＳｉあるいはＳｉＯ２や他の誘電体膜との反応による高誘電率の界面反応層の生成と、この電極への電界侵入の低減の効果、また誘電体と電極界面の低誘電率層発生がない良好な界面という諸効果のうち少なくともひとつを得ることにより良好な特性を有するゲートスタックを作成することが出来る。
【０００９】
さらにある種の導電性酸化物においては、その組成を変化させることにより電子状態が変化してフェルミ準位のシフトが起こり、ここから真空準位までのエネルギ、すなわち仕事関数を制御することが可能である。この性質を利用することによりゲートスタックの閾値電圧を制御し、デバイス動作に適した値とすることも可能となる。このような閾値電圧制御を行なう場合はＳｒＲｕ（１−ｘ）ＴｉｘＯ３，Ｌａ（１−ｘ）ＳｒｘＣｏＯ３などの材料をゲート電極として用い、ｘの値を適宜選定することによって所望の閾値電圧を得ることが出来る。
【００１０】
本発明になるゲートスタックを有する電界効果トランジスタでは、ゲート電極として上記希土類或いはアルカリ土類を含む導電性酸化物だけを用いることも可能であるが、導電性酸化物ゲート上にさらにＴｉＮなどのキャップ層を積層する事も可能である。このようなキャップ層を用いることにより、水素を含有するフォーミングガス等で熱処理を行なう際、ＳｒＲｕＯ３などの分解、蒸発を抑制することが可能となる。さらにここで用いる導電性酸化物の膜厚は１ｎｍから１００ｎｍ程度の範囲から適宜選択することが可能であり、キャップ層に用いる材料も、上記ＴｉＮのほかＴｉＡｌＮ，ＴａＮなどの窒化物やＷ，Ｍｏなどの高融点金属、あるいはＴｉなどの遷移金属を用いることも可能である。
【００１１】
本発明によればＳｉと絶縁体、及び絶縁体とゲート電極の界面特性がすぐれたゲートスタックを容易に得ることができる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１３】
図１は本発明の基本的な実施形態に係わるｎチャネルＭＯＳトランジスタの断面構成を示した図である。１はｐ型シリコン基板、２は素子分離領域、３はゲート絶縁膜、４は導電性酸化物のゲート電極である。ゲート電極ならびにゲート絶縁膜の構造及び製造方法は後述する。５はｎ型不純物が導入された拡散層（ソース及びドレイン領域）である。６は、ゲート電極４の側壁に形成された絶縁膜（例えばＣＶＤシリコン窒化膜など）、７は層間絶縁膜（例えばＣＶＤシリコン酸化膜など）であり、この層間絶縁膜７に設けられたコンタクト孔を介して、ゲート電極４およびソース及びドレイン領域５にＡｌ配線８が接続されている。
【００１４】
以下、上記実施形態を実施例に基ついて、詳細に説明する。
（実施例１）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明の導電性酸化物ゲート電極ならびにゲート絶縁膜及びその製造方法の第１の実施例について図２を参照にして説明する。
【００１５】
まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板１１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域１２を形成する（図２（ａ））。一例として、ゲート絶縁膜にＺｒＯ２、ゲート電極として導電性酸化物であるＳｒＲｕＯ３を用いてゲートスタックを形成する場合について説明する。Ｓｉ基板表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトする。次に、この基板をＣＶＤ装置に導入する。基板温度を４００℃とし、ＣＶＤ法を用いてＺｒＯ２膜１３を８ｎｍ堆積する。引き続いて基板をスパッタ装置に導入し、ＳｒＲｕＯ３をターゲットとして用いてＳｒＲｕＯ３膜１４を２０ｎｍ堆積する（図２（ｂ））。このようにして作成したゲート電極はゲート絶縁体ときわめて正常な界面を有し、界面に低誘電率層が存在しないことから実効的に低い換算膜厚を有し、ドライブ力が大きなトランジスタを得ることができる。
【００１６】
比較例としてＳｒＲｕＯ３ゲート電極にかわりＴｉＮをゲート電極に用いたトランジスタを作成した。この場合の換算膜厚は３ｎｍとなりＴｉＮとＺｒＯ２の界面に低誘電率層が形成されていた。
【００１７】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。
【００１８】
図１に示したようなＭＯＳデバイスを作製するためには、図２で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３／ＺｒＯ２層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００１９】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例２）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第２の実施例について、図３を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板２１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域２２を形成する。（図３（ａ））。
【００２０】
一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板２１表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトする。次に、この基板をスパッタ装置に導入する。基板温度を５００℃とし、ＳｒＲｕＯ３をターゲットとして用いてＳｉ基板２１上にＳｒＲｕＯ３膜２４を２０ｎｍ堆積する。このときＳｒＲｕＯ３とＳｉとの間に厚さ３ｎｍの界面反応層２３が形成される（図３（ｂ））。
【００２１】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位が少なく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００２２】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。
【００２３】
図１に示したようなＭＯＳデバイスを作製するためには、図３で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００２４】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例３）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第３の実施例について、図４を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板３１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域３２を形成する（図４（ａ））。
【００２５】
一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびに界面反応層を含むゲート絶縁膜を形成する場合について説明する。Ｓｉ基板３１表面をまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち、３．５ｎｍのＳｉＯ２熱酸化膜３３を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＳｒＲｕＯ３をターゲットとして用いて、Ｓｉ基板３１上にＳｒＲｕＯ３膜３５を２０ｎｍ堆積する。このときＳｒＲｕＯ３とＳｉＯ２との間に界面反応層３４が形成され、ＳｉＯ２の上部はＳｒが拡散した層を形成する（図４（ｂ））。
【００２６】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位がすくなく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００２７】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１．５ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性ならびにリーク電流特性を図５、図６に示す。
【００２８】
図１に示したようなＭＯＳデバイスを作製するためには、図４で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３膜を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００２９】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
（実施例４）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第４の実施例について、図７を参照にして説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板４１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域４２を形成する（図７（ａ））。
【００３０】
一例として、スパッタ法を用いてゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板４１表面を、まず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち、３．５ｎｍのＳｉＯ２熱酸化膜４３を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＬａ０．８Ｓｒ０．２ＣｏＯ３をターゲットとして用いてＳｉ基板４１上にＬａ０．８−Ｓｒ０．２−ＣｏＯ３膜４５を２０ｎｍ堆積する。このときＬａ０．８−Ｓｒ０．２−ＣｏＯ３とＳｉＯ２との間に界面反応層４４が形成され、ＳｉＯ２膜４３の上部はＳｒが拡散した層を形成する（図７（ｂ））。
【００３１】
この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位が少なく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。また同様にしてゲート電極としてＬａ０．５Ｓｒ０．５ＣｏＯ３を用いた素子を作成しその特性を比較した。
【００３２】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性を図８に示す。両者のＣ−Ｖ特性はフラットバンドが異なりこの特性を用いてＭＩＳＦＥＴの閾値電圧を制御することが可能となる。
【００３３】
この違いは、ここで用いた２種の導電性酸化物における電子状態の相違に起因しているが、この違いを示したのが図９である。一般に導電性ペロブスカイトでは、其の導電性は母材料と呼ばれる絶縁性の物質に組成制御を行い、キャリアを注入することで母材料のバンドギャップ中に状態が形成され、これがバンドを形成してフェルミ面をもつことから金属導電性が得られる。母材料の価電子帯から計った新しく生じる導電バンドおよびフェルミ面のエネルギーは組成の変化すなわちキャリア注入の度合いによって変化する。一方通常の金属に比べてこれらの物質では其のキャリア濃度が低いため、伝導電子のスクリーニング効果が弱いため、これらの物質の真空準位はもともとの母材料の価電子帯から同一のエネルギー差を保っており、言い換えれば真空準位とフェルミ面のエネルギー差、すなわち仕事関数を組成の変更によって制御することが可能になる。このＬａ−Ｓｒ−Ｃｏ−Ｏ系ではＳｒ量が少ない場合には仕事関数が大きく、Ｓｒ量を増すにつれて仕事が低下し、これにともなって図９に示すフラットバンド電位が変化している。
【００３４】
図１に示したようなＭＯＳデバイスを作製するためには、図７で示したようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＬａ０．８−Ｓｒ０．２−ＣｏＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００３５】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
【００３６】
このようにゲート電極として導電性ペロブスカイトを用いることによりゲートにポリシリコンを用いた場合と同様フラットバンドシフトやトランジスタの閾値電圧を制御することが可能となる。ここではゲート絶縁膜にＳｉＯ２ならびにＳｉＯ２と導電性酸化物の反応層を用いた例を示したが、この作用はゲート絶縁膜に高誘電体薄膜を用いた場合にも同様に用いることが可能である。
（実施例５）
図１に示したような構造を有するＭＯＳトランジスタに適用可能な本発明のゲート電極ならびにゲート絶縁膜及びその製造方法の第５の実施例について説明する。まず、面方位（１００）、比抵抗４〜６(ｃｍのｐ型シリコン基板１１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を埋め込むことにより素子分離領域を形成する。一例として、スパッタ法を用いて導電性酸化物ゲート電極ならびにゲート絶縁膜を形成する場合について説明する。Ｓｉ基板表面はまず、希フッ酸でウエット処理を行い、表面を水素でターミネイトしたのち３．５ｎｍのＳｉＯ２熱酸化膜を設けた。次に、この基板をスパッタ装置に導入し、基板温度を５００℃でＳｒＲｕＯ３をターゲットとして用いて、Ｓｉ基板上にＳｒＲｕＯ３を３０ｎｍ堆積する。
【００３７】
このときＳｒＲｕＯ３とＳｉＯ２との間に界面反応層が形成され、ＳｉＯ２の上部はＳｒが拡散した層を形成する。この界面反応層は良好な絶縁特性を示し、Ｓｉとの界面、また上部のＳｒＲｕＯ３との界面も良好であることから、これをゲート絶縁膜に用いて界面準位がすくなく移動度が大きく、ゲートリークが少ないといった特性の優れた微細トランジスタを作成することができる。
【００３８】
このように絶縁膜上に堆積したＳｒＲｕＯ３などの導電性酸化物が極めて薄い場合には絶縁膜との反応により高誘電層の形成が行なわれるが、さらにこの上部にゲート電極を設ける必要がある。ここで用いる電極はＴｉＮやＴａＮなどの窒化物あるいはＷ，Ｍｏなどの金属、また通常のポリシリコン電極を用いても良い。
【００３９】
このような絶縁膜上部の改質を行なうには必ずしもＳＲＯのような導電性を有する酸化物を用いる必要はなく、ＳｒＴｉＯ３などを極薄く積層し、必要に応じてエッチングなどで反応層以外の部分を除去してゲート電極を堆積することも可能である。またさらにＳｒやＬａなどの元素をイオン注入などの方法でＳｉＯ２に添加してこれをゲート絶縁膜として用いても良い。
【００４０】
上述のような製造方法を用いることにより、ゲート電極およびゲート絶縁膜を作製することが可能となった。本実施例で作製したゲート絶縁膜のシリコン酸化膜換算実効膜厚は１ｎｍを達成することができた。同様にしてＳｉ上に作成したキャパシタの誘電特性ならびにリーク電流特性を図５、図６に示す。
図１に示したようなＭＯＳデバイスを作製するためには、上記のようなゲート絶縁膜作製工程に次いで、ＣＭＰによってゲートスタック部以外のＳｒＲｕＯ３層を除去し、続いて、例えば４５０℃、圧力１０ｍＴｏｒｒ〜１気圧において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤシリコン窒化膜６を堆積する。以後の工程は、通常のＭＯＳトランジスタの製造工程と同様である。すなわち、例えば加速電圧２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素のイオン注入を行い、ソース領域・ドレイン領域５を形成する。続いて、化学気相成長法によって全面に層間絶縁膜３７となるＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜にコンタクト孔を開口する。続いて、スパッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエッチングによってパターニングすることにより、図１に示したようなゲート絶縁膜を有するＭＯＳトランジスタが完成する。
【００４１】
このようにして作製したＭＯＳトランジスタは界面準位が少なく、かつ、反転層のモビリティが高いことから、良好な特性が得られていることが確かめられた。
【００４２】
本発明に用いるアルカリ土類あるいは希土類を含む導電性酸化物としては以下のような物資を用いることができる。
【００４３】
ＡＲｕＯ３，ＡＩｒＯ３，ＡＲｈＯ３，ＡＣｏＯ３，ＡＭｎＯ３，ＡＶＯ３，ＡＮｉＯ３，ＡＲｕ１−ｘＴｉｘＯ３ （Ａは希土類あるいはアルカリ土類から選ばれた少なくとも一種）。
【００４４】
具体的には、ＳｒＲｕＯ３， ＢａＲｕＯ３， ＳｒＩｒＯ３， ＳｒＲｈＯ３， Ｌａ０．５Ｓｒ０．５ＣｏＯ３などを用いることが望ましい。
【００４５】
またゲート電極材料の電子状態を変化させて仕事関数、ひいてはバリアハイトやトランジスタの閾値を変化させる場合には、ＳｒＲｕ１−ｘＴｉｘＯ３やＬａ１−ｘＳｒｘＣｏＯ３におけるｘの値を制御してこれを行うことができる。
【００４６】
ここで酸素量はこれらの物質が持つ代表的な値を示しているが酸素欠損を有していてもよい。
【００４７】
【発明の効果】
以上詳述したように本発明によれば誘電率が高くかつリーク電流が低く、また良好な界面特性を備えさらに閾値電圧を容易に制御可能なゲートスタックを有するＭＯＳトランジスタが提供される。本発明を用いることによりＬＳＩのさらなる微細化高速化が可能となり其の工業的価値は絶大である。
【図面の簡単な説明】
【図１】 本発明のＭＯＳトランジスタの一例を説明するための模式図。
【図２】 本発明のＭＯＳトランジスタの製造方法（第１の実施例）を説明するための工程断面図。
【図３】 本発明のＭＯＳトランジスタの製造方法（第２の実施例）を説明するための工程断面図。
【図４】 本発明のＭＯＳトランジスタの製造方法（第３の実施例）を説明するための工程断面図。
【図５】 本発明の第３の実施例におけるＭＩＳキャパシタの誘電特性を示す図。
【図６】 本発明の第３の実施例におけるＭＩＳキャパシタのリーク特性を示す図。
【図７】 本発明のＭＯＳトランジスタの製造方法（第４の実施例）を説明するための工程断面図。
【図８】 本発明の第４の実施例におけるＭＩＳキャパシタの誘電特性を示す図。
【図９】 本発明の第４の実施例におけるフラットバンド電位が変化を示した図。
【符号の説明】
１ … シリコン半導体基板
２ … 素子分離領域
３ … ゲート絶縁膜
４ … 導電性酸化物ゲート電極
５ … 拡散層（ソース・ドレイン領域）
６ … ＣＶＤシリコン窒化膜
７ … 層間絶縁膜
８ … Ａｌ配線
１１ … シリコン基板
１２ … 素子分離領域
１３ …ゲート絶縁膜
１４ …導電性酸化物ゲート電極
Claims (4)
- Ｓｉ基板にソース及びドレイン領域を設け、そのソース、ドレイン領域間上にゲート絶縁膜を介してゲート電極を設けてなる電界効果トランジスタにおいて、前記ゲート電極に導電性酸化物を用い、その導電性酸化物にアルカリ土類あるいは希土類から選ばれた少なくとも一種を含有し、前記ゲート絶縁膜として、前記基板のＳｉと前記導電性酸化物との界面反応で生ずる絶縁膜、或いは前記Ｓｉ基板上に設けたＳｉＯ２膜と前記導電性酸化物との界面反応で生ずる絶縁膜、を用いたことを特徴とする電界効果トランジスタ。
- 前記導電性酸化物がペロブスカイト構造を有することを特徴とする請求項１記載の電界効果トランジスタ。
- 前記導電性酸化物がＡＲｕＯ３，ＡＩｒＯ３，ＡＲｈＯ３，ＡＣｏＯ３，ＡＭｎＯ３，ＡＶＯ３，ＡＮｉＯ３，ＡＲｕ１−ｘＴｉｘＯ３（Ａは希土類あるいはアルカリ土類から選ばれた少なくとも一種）から選ばれた少なくとも一種を含有することを特徴とする請求項１または２に記載の電界効果トランジスタ。
- 前記導電性酸化物がＳｒＲｕＯ３，ＢａＲｕＯ３，ＳｒＩｒＯ３，ＳｒＲｈＯ３，Ｌａ０．５Ｓｒ０．５ＣｏＯ３から選ばれた少なくとも一種を含有することを特徴とする請求項３記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091170A JP3779556B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091170A JP3779556B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289844A JP2002289844A (ja) | 2002-10-04 |
| JP3779556B2 true JP3779556B2 (ja) | 2006-05-31 |
Family
ID=18945842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001091170A Expired - Fee Related JP3779556B2 (ja) | 2001-03-27 | 2001-03-27 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779556B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085051B2 (ja) | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7109079B2 (en) * | 2005-01-26 | 2006-09-19 | Freescale Semiconductor, Inc. | Metal gate transistor CMOS process and method for making |
| US7241691B2 (en) * | 2005-03-28 | 2007-07-10 | Freescale Semiconductor, Inc. | Conducting metal oxide with additive as p-MOS device electrode |
-
2001
- 2001-03-27 JP JP2001091170A patent/JP3779556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289844A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453820B (zh) | 半導體裝置及其方法 | |
| KR100636856B1 (ko) | 고 유전상수 게이트 절연막을 갖는 ｕｌｓｉ ｍｏｓ | |
| US6894369B2 (en) | Semiconductor device having a high-dielectric gate insulation film and fabrication process thereof | |
| US6784101B1 (en) | Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation | |
| CN101427386B (zh) | 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制 | |
| KR101282343B1 (ko) | 금속게이트를 갖는 반도체장치 및 그 제조 방법 | |
| US20110193181A1 (en) | Semiconductor device having different metal gate structures | |
| JP3600476B2 (ja) | 半導体装置の製造方法 | |
| JP2006344836A (ja) | 半導体装置及びその製造方法 | |
| US9166004B2 (en) | Semiconductor device contacts | |
| KR20060098361A (ko) | 고성능 장치의 금속 대체 게이트의 구조체 및 방법 | |
| JP2006108602A (ja) | 半導体装置及びその製造方法 | |
| KR101027350B1 (ko) | 다층의 블록킹막을 구비하는 비휘발성메모리장치 및 그제조 방법 | |
| KR20030076266A (ko) | Ｍｉｓ형 반도체 장치 및 그 제조방법 | |
| KR100729354B1 (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
| US6440868B1 (en) | Metal gate with CVD amorphous silicon layer and silicide for CMOS devices and method of making with a replacement gate process | |
| US7074657B2 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| US8928051B2 (en) | Metal oxide semiconductor (MOS) device with locally thickened gate oxide | |
| KR100843223B1 (ko) | 채널 타입에 따라 이종의 메탈 게이트 구조를 채용하는반도체 소자 및 그 제조 방법 | |
| JP3779556B2 (ja) | 電界効果トランジスタ | |
| KR100843230B1 (ko) | 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법 | |
| US20050142715A1 (en) | Semiconductor device with high dielectric constant insulator and its manufacture | |
| KR100712523B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US20080023765A1 (en) | Semiconductor Devices and Methods of Fabricating the Same | |
| KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |