JP2007288156A - アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ - Google Patents
アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2007288156A JP2007288156A JP2007057256A JP2007057256A JP2007288156A JP 2007288156 A JP2007288156 A JP 2007288156A JP 2007057256 A JP2007057256 A JP 2007057256A JP 2007057256 A JP2007057256 A JP 2007057256A JP 2007288156 A JP2007288156 A JP 2007288156A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- amorphous oxide
- effect transistor
- film
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000002425 crystallisation Methods 0.000 claims abstract description 5
- 230000008025 crystallization Effects 0.000 claims abstract description 5
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 229910052748 manganese Inorganic materials 0.000 claims abstract description 3
- 238000005401 electroluminescence Methods 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 210000002858 crystal cell Anatomy 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 239000002985 plastic film Substances 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims 2
- 229920002457 flexible plastic Polymers 0.000 claims 1
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 77
- 239000010408 film Substances 0.000 description 61
- 238000000034 method Methods 0.000 description 47
- 239000010409 thin film Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 16
- 229910009580 YMnO Inorganic materials 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 229920003023 plastic Polymers 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 229910007541 Zn O Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000004033 plastic Substances 0.000 description 9
- 238000004549 pulsed laser deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 108091006149 Electron carriers Proteins 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000002775 capsule Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 229910018663 Mn O Inorganic materials 0.000 description 2
- 229910003176 Mn-O Inorganic materials 0.000 description 2
- 229910003077 Ti−O Inorganic materials 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 206010007269 Carcinogenicity Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000007670 carcinogenicity Effects 0.000 description 1
- 231100000260 carcinogenicity Toxicity 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000001988 toxicity Effects 0.000 description 1
- 231100000419 toxicity Toxicity 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】チャネル層に酸化物を用いた電界効果型トランジスタではゲート絶縁層とチャネル層の間に良好な界面を作製することが難しい。
【解決手段】基板１０上に、チャネル層１１と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁層１２と、ゲート電極１５とが形成され、チャネル層がアモルファス酸化物からなり、ゲート絶縁層が、Ｙを含有するアモルファス酸化物からなる。Ｙを含有するアモルファス酸化物としては例えば、結晶化する条件で形成するとペロフスカイト構造となる組成を有する、Ｙと、ＭｎまたはＴｉとを含む酸化物を用いることができる。
【選択図】図１
【解決手段】基板１０上に、チャネル層１１と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁層１２と、ゲート電極１５とが形成され、チャネル層がアモルファス酸化物からなり、ゲート絶縁層が、Ｙを含有するアモルファス酸化物からなる。Ｙを含有するアモルファス酸化物としては例えば、結晶化する条件で形成するとペロフスカイト構造となる組成を有する、Ｙと、ＭｎまたはＴｉとを含む酸化物を用いることができる。
【選択図】図１
Description
本発明は、アモルファス酸化物膜をゲート絶縁層とした電界効果型トランジスタ及び表示装置に関する。
電界効果型トランジスタ（Field Effect Transistor, FET）は、ゲート電極、ソース電極、及び、ドレイン電極を備えた３端子素子である。またゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有する電子アクティブ素子である。特に、チャネル層として、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるFETは、TFT（Thin Film Transistor）と呼ばれている。
上記ＴＦＴは、薄膜技術を用いているために、大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。すなわち、アクティブ液晶表示素子（ALCD）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフのスイッチング素子として用いられている。また、将来の高性能有機ＬＥＤディスプレイ（OLED）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
ＴＦＴとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたMetal-Insulator-Semiconductor Field Effect Transistor (MIS−FET)素子である。ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
しかしながら、アモルファスシリコンＴＦＴ、ポリシリコンＴＦＴは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
一方、近年、ポリマー板やフィルムなどの基板上に、ＴＦＴを形成し、LCDやOLEDの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約0.5 cm2(Vs)-1程度であり、アモルファスSi-MOSFETと同等であることが報告されている。
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く（＜150℃）、かつ毒性（発癌性）もあるとされており、実用的なデバイスは実現していない。
また、最近では、TFTのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまう。
最近では、In-Ga-Zn-O系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。
K.Nomura et. al, Nature 432, 488 (2004)
K.Nomura et. al, Nature 432, 488 (2004)
従来、電界効果型トランジスタのゲート絶縁層としては、ＳｉＯ２やＳｉＮxなどを用いることが一般的である。チャネル層に酸化物を適用したトランジスタにおいても、これらのゲート絶縁層を用いた検討が成されている。一方で、Ｙ２Ｏ３やＨｆＯ２などの高誘電率のゲート絶縁層を用いることで、大きなオン電流を有した薄膜トランジスタを実現しようとする試みが行われている。
しかし、Ｙ２Ｏ３やＨｆＯ２は低温で成長させても結晶化するため粒塊ができてしまい、ゲート絶縁層とチャネル層との間に良好な界面を作製することが難しい。そのため、これらのゲート絶縁層では、良好なトランジスタ特性と動作安定性を併せ両立することが難しかった。ここで良好なトランジスタ特性とは、大きなオン電流と小さなオフ電流が得られることが挙げられる。電界効果移動度が大きいことやノーマリーオフであることも挙げられる。動作安定性とは、ヒステリシスが小さいことや、経過時間に対する安定性、駆動履歴に対する安定性、環境変化に対する安定性などが挙げられる。
本発明者らが、チャネル層にアモルファスＩｎ-Ｇａ-Ｚｎ-Ｏ系の酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）にヒステリシスを生じる場合があった。
ヒステリシスの発生は、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作にばらつきを生み、最終的にディスプレイに画像品位を落とすことにつながる。
そこで、本発明の目的は、良好なトランジスタ特性と動作安定性を併せ持つ電界効果型トランジスタを実現することにある。
本発明の電界効果型トランジスタは、基板上に、チャネル層と、ソース電極と、ドレイン電極と、ゲート絶縁層と、ゲート電極とが形成され、前記チャネル層がアモルファス酸化物からなり、前記ゲート絶縁層が、Ｙを含有するアモルファス酸化物からなることを特徴とするものである。
本発明によれば、アモルファス酸化物のチャネル層とアモルファス酸化物のゲート絶縁層からなる電界効果型トランジスタであるため、チャネル層と絶縁層の界面が良好である。さらにアモルファス酸化物では、平坦な薄膜が作製でき、結晶粒界でのチャージトラップがないために、ヒステリシスが小さく安定した特性を得ることができる。
本実施形態において、アモルファス酸化物からなるチャネル層を有した電界効果型トランジスタにおいて、ゲート絶縁層としてＹを含有するアモルファス酸化物を用いる。Ｙを含有するアモルファス酸化物は結晶化する条件で形成するとペロフスカイト構造となる組成を含有するアモルファス酸化物を用いることが望ましく、具体的にはＹ−Ｍｎ−ＯやＹ−Ｔｉ−Ｏを用いることが望ましい。これらは低温で成膜するとアモルファスであるが、高温で成膜すると結晶化しペロフスカイト構造になる。
また、チャネル層はＩｎとＧａとＺｎのうち少なくともいずれか１つを含有するアモルファス酸化物からなることが望ましい。
図１（ａ）、（ｂ）は本発明の一実施形態に係わる電界効果型トランジスタの構成例を示す断面図である。図１（ａ）はトップゲート構造の例、図１（ｂ）はボトムゲート構造の例を示す。
図１（ａ）、（ｂ）において、１０は基板、１１はチャネル層、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。
電界効果型トランジスタは、ゲート電極１５、ソース電極１３、及び、ドレイン電極１４を備えた３端子素子である。そして、ゲート電極に電圧Ｖｇを印加して、チャネル層に流れる電流Ｉｄを制御し、ソース電極とドレイン電極間の電流Ｉｄをスイッチングする機能を有する電子アクティブ素子である。
図１（ａ）に示す構成は、半導体チャネル層１１の上にゲート絶縁層１２とゲート電極１５とを順に形成するトップゲート構造である。また、図１（ｂ）に示す構成は、ゲート電極１５の上にゲート絶縁層１２と半導体チャネル層１１を順に形成するボトムゲート構造である。電極とチャネル層−絶縁層界面の配置関係から、図１（ａ）はスタガ構造、図１（ｂ）は逆スタガ構造と呼ばれる。
本実施形態において、ＴＦＴの構成はこれに限定されるものでなく、任意のトップ／ボトムゲート構造、スタガ／逆スタガ構造を用いることができる。
（ゲート絶縁層）
本実施形態のＹを含有するアモルファス酸化物からなるゲート絶縁層１２の構成成分はＹ−Ｍｎ−ＯやＹ−Ｔｉ−Ｏなどがあげられる。これらは、低温成膜するとアモルファスであるが、結晶化することによりペロフスカイト構造になる。
本実施形態のＹを含有するアモルファス酸化物からなるゲート絶縁層１２の構成成分はＹ−Ｍｎ−ＯやＹ−Ｔｉ−Ｏなどがあげられる。これらは、低温成膜するとアモルファスであるが、結晶化することによりペロフスカイト構造になる。
アモルファス酸化物からなるゲート絶縁膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）、及び電子ビーム蒸着法、原子層蒸着法（Atomic layer deposition法）などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるのものではない。
ゲート絶縁層として、結晶化する条件で形成するとペロフスカイト構造となる組成を有するＹと、ＭｎまたはＴｉを含有するアモルファス酸化物を適用することで、比較的高い誘電率を実現できる。たとえば、アモルファスＹＭｎＯ３の薄膜においては、誘電率が１０前後である。そのため、オン電流の大きなトランジスタを実現することができる。
また、アモルファス酸化物のチャネル層とアモルファス酸化物のゲート絶縁層からなる電界効果型トランジスタでは、良好なトランジスタ特性と動作安定性を併せ持つ電界効果型トランジスタを得ることができる。
（チャネル層）
本実施形態のアモルファス酸化物からなるチャネル層１１の構成成分はＩｎとＧａとＺｎのうち少なくともいずれか１つを含有する酸化物である。
本実施形態のアモルファス酸化物からなるチャネル層１１の構成成分はＩｎとＧａとＺｎのうち少なくともいずれか１つを含有する酸化物である。
アモルファス酸化物の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）、及び電子ビーム蒸着法などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるのものではない。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。本実施形態によるアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
図２は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際の、キャリア濃度の酸素分圧依存性の一例を示す図である。実際に、酸素分圧を高度に制御することで、電子キャリア濃度が１０１４〜１０１８／ｃｍ３で半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができ、このような薄膜をチャネル層に適用することで良好なＴＦＴを作成することができる。図２に示すように典型的には０．００５Ｐａ程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。０．００１Ｐａ以下では電気伝導度が高すぎ、一方で０．０１Ｐａ以上では絶縁となり、トランジスタのチャネル層としては好ましくない。
なお本実施形態において、アモルファス酸化物のチャネル層とアモルファス酸化物のゲート絶縁層からなる電界効果型トランジスタとすることで、チャネル層と絶縁層の界面が良好となる。さらにアモルファス酸化物では、平坦な薄膜が作製できること、結晶粒界でのチャージトラップがないために、ヒステリシスが小さく安定した特性を得ることができる。
（電極）
ソース電極１３、ドレイン電極１４、ゲート電極１５の材料は、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属膜やIn−Sn−O（一般的にＩＴＯと呼ばれる）やＲｕＯ２などの酸化物を用いることができる。
ソース電極１３、ドレイン電極１４、ゲート電極１５の材料は、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属膜やIn−Sn−O（一般的にＩＴＯと呼ばれる）やＲｕＯ２などの酸化物を用いることができる。
（基板）
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上述のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上述の電極及び基板の材料として透明な材料を用いれば、透明な電界効果型トランジスタとすることができる。
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上述のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上述の電極及び基板の材料として透明な材料を用いれば、透明な電界効果型トランジスタとすることができる。
上記電界効果型トランジスタの出力端子であるドレインに、有機又は無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
たとえば図８に示すように、基体１１１上に、非晶質酸化物半導体膜１１２と、ソース電極１１３と、ドレイン電極１１４と、ゲート絶縁膜１１５と、ゲート電極１１６とから構成されるＴＦＴを形成する。そして、ドレイン電極１１４に、層間絶縁膜１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
あるいは、図９に示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１及び１２２、電極１１８、電極１２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。
上述の２例においてＴＦＴとしては、トップゲートのコプレナー型の構成で代表させたが、本実施形態は必ずしも本構成に限定されるものではない。例えば、スタガ型等他の構成も可能である。
また、上述の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。
さらに、上述の２例においては、表示素子に接続されるＴＦＴをひとつだけ図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、図中に示したＴＦＴがさらに本実施形態による別のＴＦＴに接続されていてもよく、図中のＴＦＴはそれらＴＦＴによる回路の最終段であればよい。
さらに、上述の２例においては、表示素子に接続されるＴＦＴをひとつだけ図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、図中に示したＴＦＴがさらに本実施形態による別のＴＦＴに接続されていてもよく、図中のＴＦＴはそれらＴＦＴによる回路の最終段であればよい。
ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明である必要がある。
さらに本実施形態のＴＦＴでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量で可撓性を有する透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。
次に、ＥＬ素子（ここでは有機ＥＬ素子）と薄膜トランジスタを含む画素を二次元状に複数配置した表示装置について図１０を用いて説明する。
図１０において、１８１は有機EL層１８４を駆動するトランジスタであり、１８２は画素を選択するトランジスタである。また、コンデンサ１８３は選択された状態を保持するためのものであり、共通電極線１８７とトランジスタ１８２のソース部分との間に電荷を蓄え、トランジスタ１８１のゲートの信号を保持している。画素選択は走査電極線１８５と信号電極線１８６により決定される。
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極１８５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極１８６を通してやはりパルス信号でトランジスタ１８２へと印加されて画素が選択される。そのときトランジスタ１８２がONとなり信号電極線１８６とトランジスタ１８２のソースの間にあるコンデンサ１８３に電荷が蓄積される。これによりトランジスタ１８１のゲート電圧が所望の電圧に保持されトランジスタ１８１はONになる。この状態は次の信号を受け取るまで保持される。トランジスタ１８１がONである状態の間、有機EL層１８４には電圧、電流が供給され続け発光が維持されることになる。
この図１０の例では１画素にトランジスタ２個、コンデンサー１個の構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本実施形態の低温で形成でき透明のTFTであるIn-Ga-Zn-O系のTFTを用いることにより、有効なＥＬ素子が得られる。
以下、本発明の実施例について図面を用いて説明する。
本実施例は、図１（ａ）に示すトップゲート型ＴＦＴ素子を作製した例であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物からなるチャネル層と、アモルファスＹＭｎＯ３からなるゲート絶縁層とを有してなる。
まず、ガラス基板１０（コーニング社製１７３７）上にチャネル層１１としてアモルファス酸化物膜を形成する。
本実施例では、アルゴンガスと酸素ガスの混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜を形成する。Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．６とする。
成膜は図３に示すようなスパッタ成膜装置を用いている。図３において、３１は試料（基板）、３２はターゲット、３３は真空ポンプ、３４は真空計、３５は基板保持手段、３６はそれぞれのガス導入系に対して設けられたガス流量制御手段、３７は圧力制御手段、３８は成膜室である。ガス導入系としては、アルゴン、酸素、アルゴンと酸素の混合ガス（Ａｒ：Ｏ２＝９５：５）の３系統を有している。そして、それぞれのガス流量を独立に制御可能とするガス流量制御手段３６と、排気速度を制御するための圧力制御手段３７により、成膜室内に所定のガス雰囲気を得ることができる。
本実施例では、ターゲット（材料源）としては、３インチサイズの多結晶焼結体を用い、投入ＲＦパワーは２００Wとしている。成膜時の雰囲気は、全圧0.5Paであり、その際ガス流量比としてＡｒ：Ｏ２＝９７：３である。成膜レートは14nm/minで、膜厚は50nmとした。また、基板温度は25℃である。
得られた膜に関し、Ｘ線回折測定（薄膜法、入射角 ０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜であることがわかる。
次に、フォトリソグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質はＡｕであり、厚さは４０ｎｍである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁層１２は、ＹＭｎＯ３膜をＰＬＤ法により成膜した。
成膜には、図４に示すようなＰＬＤ成膜装置を用いている。図４において、４１は試料、４２はターゲット、４３は真空ポンプ、４４は真空計、４５は基板保持手段、４６はガス導入系に対して設けられたガス流量制御手段、４７は圧力制御手段、４８は成膜室、４９はレーザーである。ガスは酸素を導入できる。ガス流量制御手段４６と排気速度を制御するための圧力制御手段４７により、成膜室内に所定のガス雰囲気を得ることができる。レーザー４９はＫｒＦエキシマレーザーであり、パルス幅は20nsecである。
本実施例では、ターゲット（材料源）としては、10mmφのペロフスカイト構造の多結晶ＹＭｎＯ３焼結体を用い、投入レーザーパワーは50ｍＪ、周波数は10Hzとしている。成膜時は酸素雰囲気中で、全圧は0.1Paである。成膜レートは2nm/minで、膜厚は150nmとした。また、基板温度は25℃である。厚みは150nmである成膜されたＹＭｎＯ３膜の比誘電率を測定すると約9であった。図５は上記の条件でＰｔの上に成膜したＹＭｎＯ３のＸ線回折の結果である。これより作成した膜はアモルファスであることがわかる。図５において、 2theta=40°と46°に見えるピークは下地のＰｔのピークである。
また、ＹＭｎＯ３は基板の温度が５００℃まではアモルファスであることが確認されている。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極１５を形成した。チャネル長は、５０μｍで、チャネル幅は、２００μｍである。電極材質はＡｕであり、厚さは30nmである。
図６に、室温下で測定したＴＦＴ素子の電流（Ｉｄ）−電圧（Ｖｇ）特性の一例を示す。図６において、１Ｅ−４、１Ｅ−１２（Ａ；アンペア）は１０−４、１０−１２（Ａ；アンペア）を示す。
トランジスタのオン・オフ比は、約１０8であった。また、電界効果移動度は約7cm2(Vs)-1であった。
さらに、本実施例で作製した素子を用いてヒステリシスの測定を行った。
図７はその結果である。初めにゲート電圧を−５Vから１０Vまで上げてその時のドレイン電流を測定し（swp up;実線）、続けてゲート電圧を１０Vから−５Vまで下げてその時のドレイン電流を測定した（swp down点線）。測定の結果、ヒステリシスは０．１Ｖ以下であった。図７において、１Ｅ−４、１Ｅ−１２（Ａ；アンペア）は１０−４、１０−１２（Ａ；アンペア）を示す。
本実施例は、図１（ｂ）に示すボトムゲート型ＴＦＴ素子を作製した例であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物からなるチャネル層と基板温度３００℃で成膜したアモルファスＹＭｎＯ３からなるゲート絶縁層を有してなる。
まず、ガラス基板上１０（コーニング社製1737）に、厚さ50nmのＡｕからなるゲート電極１５を形成する。パターニングには、フォトリソグラフィー法とリフトオフ法を用いている。
次に、ゲート絶縁層１２としてＹＭｎＯ３膜をＰＬＤ法により、基板温度を３００℃に設定し、厚さ150nm形成する。本実施例では、ゲート絶縁層成膜方法は基板温度が異なる点を除き実施例１に準じている。パターニングには、フォトリソグラフィー法とドライエッチング法を用いている。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏの酸化物からなるチャネル層をアルゴンガスと酸素ガスの混合雰囲気中、基板温度は室温で高周波スパッタ法により50nm成膜する。Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．６である。本実施例では、チャネル層の成膜方法は実施例１に準じている。
最後にフォトリソグラフィー法とリフトオフ法により、Ａｕからなる厚さ200nmのソース電極１３とドレイン電極１４を形成する。
本実施例のＴＦＴは、トランジスタのオン・オフ比は、約１０８であり、電界効果移動度は約6cm2(Vs)-1である。
本実施例は、プラスチック基板上に、図１（ａ）に示すトップゲート型ＴＦＴ素子を作製した例である。
基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いている。
まず、Ｉｎ−Ｇａ−Ｚｎ−Ｏの酸化物からなるチャネル層１１をアルゴンガスと酸素ガスの混合雰囲気中、基板温度は室温で高周波スパッタ法により50nm成膜する。Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．６である。本実施例では、チャネル層成膜方法は実施例１に準じている。パターニングには、フォトリソグラフィー法とリフトオフ法を用いる。
次にソース電極１３、ドレイン電極１４はＩＴＯを40nm形成する。
パターニングには、フォトリソグラフィー法とリフトオフ法を用いる。
ゲート絶縁層１２としてＹＭｎＯ３膜をＰＬＤ法により、基板温度は室温で、厚さ150nm形成する。本実施例では、ゲート絶縁層成膜方法は実施例１に準じている。
パターニングには、フォトリソグラフィー法とリフトオフ法を用いる。
ゲート電極１５はＩＴＯを200nm形成する。
パターニングには、フォトリソグラフィー法とリフトオフ法を用いる。
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した。トランジスタのオン・オフ比は、１０４超である。また、電界効果移動度を算出したところ、約２cm2(Vs)-1の電界効果移動度である。
本実施例では図９のＴＦＴを用いた表示装置について説明する。ＴＦＴの製造工程は実施例１と同様である。上記ＴＦＴにおいて、ドレイン電極１１４をなすITO膜の島の短辺を100μmまで延長し、延長された90μmの部分１１８を残し、ソース電極１１３およびゲート電極１１６への配線を確保した上で、ＴＦＴを絶縁層１１７で被覆する。この上にポリイミド膜１２１を塗布し、ラビング工程を施す。一方で、同じくプラスチック基板上にITO膜１２０とポリイミド膜１２２を形成し、ラビング工程を施したものを用意し、上記ＴＦＴを形成した基板と5μmの空隙を空けて対向させ、ここにネマチック液晶１２３を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、ＴＦＴのソース電極１１３に電圧を印加し、ゲート電極１１６の印加電圧を変化させると、ドレイン電極１１４から延長されたITO膜の島の一部である30μm×90μmの領域１１８のみ、光透過率が変化する。またその透過率は、ＴＦＴがオン状態となるゲート電圧の下ではソース−ドレイン間電圧を変化させることによっても連続的に変化させることができる。かようにして、図９に対応した、液晶セルを表示素子とする表示装置を作成する。
本実施例において、ＴＦＴを形成する基板１１１として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本ＴＦＴによって延長されたドレイン電極と上部のITO膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
また、本実施例において、ＴＦＴを複数隣接して形成して、たとえば、通常の４トランジスタ、１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図８のＴＦＴとして、ＥＬ素子を駆動することもできる。たとえば、上述のITO膜をドレイン電極とするＴＦＴを用いる。そして、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
実施例４の表示素子とＴＦＴとを二次元に配列させる。たとえば、実施例４の液晶セルやＥＬ素子等の表示素子と、ＴＦＴとを含めて約30μm×115μmの面積を占める画素を、短辺方向に40μmピッチ、長辺方向に120μmピッチでそれぞれ7425×1790個方形配列する。そして、長辺方向に配列された7425個のＴＦＴの各ゲート電極と接続されるゲート配線を短辺方向に1790本設ける。また、短辺方向に配列された1790個のＴＦＴの各ソース電極と接続される信号配線を長辺方向に7425本設ける。各信号配線は、1790個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から5μmはみ出した部分と接続される。
そして、1790本のゲート配線と7425本の信号配線を、それぞれゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせRGBが長辺方向に反復するカラーフィルタを表面に設ければ、約211 ppiでA4サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２個のＴＦＴのうち第一ＴＦＴのゲート電極をゲート配線に配線し、第二ＴＦＴのソース電極を信号配線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にRGBで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
ここで、アクティブマトリクスを駆動するドライバ回路は、画素のＴＦＴと同じ本発明のＴＦＴを用いて構成しても良いし、既存のICチップを用いても良い。
本発明の電界効果トランジスタは、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。すなわち、本発明の電界効果トランジスタは、湾曲させた状態でのスイッチングが可能なうえ、波長400nm以上の可視光・赤外光に対して透明である。そのため、本発明のアモルファス薄膜トランジスタはＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができ、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
１０ 基板
１１ チャネル層
１２ ゲート絶縁層
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極
１１ チャネル層
１２ ゲート絶縁層
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極
Claims (9)
- 基板上に、チャネル層と、ソース電極と、ドレイン電極と、ゲート絶縁層と、ゲート電極とが形成され、
前記チャネル層がアモルファス酸化物からなり、
前記ゲート絶縁層が、Ｙを含有するアモルファス酸化物からなることを特徴とする電界効果型トランジスタ。 - 前記Ｙを含有するアモルファス酸化物は、結晶化する条件で形成するとペロフスカイト構造となる組成を有する、Ｙと、ＭｎまたはＴｉとを含む酸化物であることを特徴とする請求項１に記載の電界効果型トランジスタ。
- 前記チャネル層が、ＩｎとＧａとＺｎとのうち少なくともいずれか１つを含有するアモルファス酸化物からなることを特徴とする請求項１または請求項２に記載の電界効果型トランジスタ。
- 前記基板、前記ソース電極、前記ドレイン電極、前記ゲート電極が透明な材料からなることを特徴とする請求項１から３のいずれか１項に記載の電界効果型トランジスタ。
- 前記基板が可撓性を有するプラスチックフィルムであり、前記ソース電極、前記ドレイン電極、及び前記ゲート電極が透明な材料からなることを特徴とする請求項１から３のいずれか１項に記載の電界効果型トランジスタ。
- 表示素子の電極に、請求項１から５のいずれか１項に記載の電界効果型トランジスタの前記ソース又はドレイン電極が接続されている表示装置。
- 前記表示素子がエレクトロルミネッセンス素子である、請求項６に記載の表示装置。
- 前記表示素子が液晶セルである、請求項６に記載の表示装置。
- 基板上に前記表示素子及び前記電界効果型トランジスタが二次元状に複数配されている請求項６から８のいずれか１項に記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007057256A JP5196813B2 (ja) | 2006-03-20 | 2007-03-07 | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
| PCT/JP2007/055939 WO2007108527A1 (en) | 2006-03-20 | 2007-03-15 | Field effect transistor with gate insulation layer formed by using amorphous oxide film |
| CN2007800098027A CN101405870B (zh) | 2006-03-20 | 2007-03-15 | 具有通过使用非晶氧化物膜而形成的栅绝缘层的场效应晶体管 |
| US12/282,841 US20090045399A1 (en) | 2006-03-20 | 2007-03-17 | Field effect transistor with gate insulation layer formed by using amorphous oxide film |
| EP07016918A EP1977827A1 (en) | 2007-03-07 | 2007-08-29 | Catalyst carrier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006076843 | 2006-03-20 | ||
| JP2006076843 | 2006-03-20 | ||
| JP2007057256A JP5196813B2 (ja) | 2006-03-20 | 2007-03-07 | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007288156A true JP2007288156A (ja) | 2007-11-01 |
| JP5196813B2 JP5196813B2 (ja) | 2013-05-15 |
Family
ID=38122348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007057256A Active JP5196813B2 (ja) | 2006-03-20 | 2007-03-07 | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090045399A1 (ja) |
| JP (1) | JP5196813B2 (ja) |
| CN (1) | CN101405870B (ja) |
| WO (1) | WO2007108527A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015167247A (ja) * | 2009-12-04 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体素子 |
| JP2017123486A (ja) * | 2009-09-24 | 2017-07-13 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP2017126782A (ja) * | 2017-04-05 | 2017-07-20 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101427296B (zh) * | 2006-09-05 | 2011-05-18 | 佳能株式会社 | 有机发光显示设备 |
| JP2008277326A (ja) * | 2007-04-25 | 2008-11-13 | Canon Inc | アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ |
| JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
| CN101651150B (zh) * | 2008-08-12 | 2012-04-18 | 中国科学院物理研究所 | 一种全氧化物异质结场效应管 |
| TWI501401B (zh) | 2008-10-31 | 2015-09-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| TWI502739B (zh) | 2008-11-13 | 2015-10-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US8344387B2 (en) | 2008-11-28 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5466859B2 (ja) * | 2009-02-19 | 2014-04-09 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US8704216B2 (en) | 2009-02-27 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5504008B2 (ja) | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101932576B1 (ko) * | 2010-09-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
| US20130168668A1 (en) * | 2011-12-29 | 2013-07-04 | E Ink Holdings Inc. | Thin film transistor array substrate, method for manufacturing the same, and annealing oven for performing the same method |
| KR20150033155A (ko) * | 2013-09-23 | 2015-04-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| US9882014B2 (en) * | 2013-11-29 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9991392B2 (en) | 2013-12-03 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN104218096B (zh) * | 2014-09-23 | 2019-08-30 | 华南理工大学 | 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管 |
| CN108039373A (zh) * | 2017-11-24 | 2018-05-15 | 上海集成电路研发中心有限公司 | 半导体器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354471A (ja) * | 1998-06-04 | 1999-12-24 | Fujitsu Ltd | 成膜方法、半導体装置及びその製造方法 |
| JP2002110999A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トランジスタおよびその製造方法 |
| JP2002270828A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002502129A (ja) * | 1998-02-02 | 2002-01-22 | ユニアックス コーポレイション | 切替え可能な光電感度を有する有機ダイオード |
| GB0014962D0 (en) * | 2000-06-20 | 2000-08-09 | Koninkl Philips Electronics Nv | Matrix array display devices with light sensing elements and associated storage capacitors |
| JP2002141503A (ja) * | 2000-08-24 | 2002-05-17 | National Institute Of Advanced Industrial & Technology | 自己整合型トランジスタの製造方法 |
| WO2003098699A1 (en) * | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7115959B2 (en) * | 2004-06-22 | 2006-10-03 | International Business Machines Corporation | Method of forming metal/high-k gate stacks with high mobility |
| JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
-
2007
- 2007-03-07 JP JP2007057256A patent/JP5196813B2/ja active Active
- 2007-03-15 CN CN2007800098027A patent/CN101405870B/zh not_active Expired - Fee Related
- 2007-03-15 WO PCT/JP2007/055939 patent/WO2007108527A1/en active Application Filing
- 2007-03-17 US US12/282,841 patent/US20090045399A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354471A (ja) * | 1998-06-04 | 1999-12-24 | Fujitsu Ltd | 成膜方法、半導体装置及びその製造方法 |
| JP2002110999A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トランジスタおよびその製造方法 |
| JP2002270828A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017123486A (ja) * | 2009-09-24 | 2017-07-13 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP2015167247A (ja) * | 2009-12-04 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体素子 |
| JP2017126782A (ja) * | 2017-04-05 | 2017-07-20 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007108527A1 (en) | 2007-09-27 |
| US20090045399A1 (en) | 2009-02-19 |
| CN101405870B (zh) | 2010-08-25 |
| CN101405870A (zh) | 2009-04-08 |
| JP5196813B2 (ja) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5196813B2 (ja) | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ | |
| JP5354999B2 (ja) | 電界効果型トランジスタの製造方法 | |
| KR101142327B1 (ko) | 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법 | |
| JP5305630B2 (ja) | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| KR101028722B1 (ko) | 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체 | |
| JP5084160B2 (ja) | 薄膜トランジスタ及び表示装置 | |
| JP5361249B2 (ja) | 酸化物半導体を用いた薄膜トランジスタの製造方法 | |
| JP5196870B2 (ja) | 酸化物半導体を用いた電子素子及びその製造方法 | |
| KR101352159B1 (ko) | 전계 효과형 트랜지스터 | |
| JP5177954B2 (ja) | 電界効果型トランジスタ | |
| JP5406449B2 (ja) | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 | |
| JP2009176864A (ja) | 電界効果型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090323 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100617 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120727 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120730 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120731 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5196813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |