KR101028722B1 - 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체 - Google Patents

박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체 Download PDF

Info

Publication number
KR101028722B1
KR101028722B1 KR1020087022667A KR20087022667A KR101028722B1 KR 101028722 B1 KR101028722 B1 KR 101028722B1 KR 1020087022667 A KR1020087022667 A KR 1020087022667A KR 20087022667 A KR20087022667 A KR 20087022667A KR 101028722 B1 KR101028722 B1 KR 101028722B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
oxygen concentration
semiconductor layer
tft
gate
Prior art date
Application number
KR1020087022667A
Other languages
English (en)
Other versions
KR20080103572A (ko
Inventor
료 하야시
카츠미 아베
마사후미 사노
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20080103572A publication Critical patent/KR20080103572A/ko
Application granted granted Critical
Publication of KR101028722B1 publication Critical patent/KR101028722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

본 발명의 박막 트랜지스터는 기판 위에, 소스 전극, 드레인 전극, 및 채널 영역을 포함하는 반도체층과, 게이트 절연막과, 게이트 전극을 갖고, 상기 반도체층은, 산화물 반도체층이며, 상기 게이트 절연막은, 적어도 0과 N를 함유하는 비정질 실리콘이며, 또 상기 산화물 반도체층과의 계면측에서 산소농도가 높고, 게이트 전극측을 향해서 산소농도가 감소하도록, 상기 게이트 절연막이 두께 방향으로 산소농도의 분포를 갖는다.
박막 트랜지스터, 반도체층, 게이트 절연막, 비정질 실리콘

Description

박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체{THIN-FILM TRANSISTOR AND DISPLAY DEIVCE OXIDE SEMICONDUCTOR AND GATE DIELECTRIC HAVING AN OXYGEN CONCENTRATION GRADIENT}
본 발명은, 게이트 절연막으로서 적어도 0과 N을 함유하는 비정질(amorphous) 실리콘을 포함한 박막 트랜지스터 및 이 트랜지스터를 이용한 표시장치에 관한 것이다.
최근, 일본국 공개특허공보 특개2002-076356에 개시된 바와 같이, ZnO를 주성분으로서 포함한 투명 전도성 산화물의 다결정 박막을 채널층에 사용한 박막 트랜지스터(TFT)의 개발이 활발히 행해지고 있다.
상술한 박막은, 저온에서 하나의 막으로서 형성될 수 있고, 또 가시광선에 투명하기 때문에, 플라스틱판이나 필름 등의 기판 위에 플렉시블 투명 TFT를 형성하는 것이 가능하게 된다.
또한, ZnO 등을 사용한 투명 반도체를 갖는 박막 트랜지스터에 있어서 절연층을 2층으로 형성하는 것이 일본국 공개특허공보 2003-086808호에 개시되어 있다. 여기에서는, 반도체 계면측에는 산화물(예를 들면, SiO2)을 사용하고, 게이트 전극측에는 절연성의 높은 SiNx 등을 사용함으로써, 반도체층의 결정성을 향상시키고, 반도체와 절연막과의 계면의 결함준위를 감소시킬 수 있다고 말하고 있다.
또한, Nature, 488, 432,(2004)에는, 인듐, 갈륨, 아연, 및 산소로 이루어지는 투명 비정질 산화물 반도체막(a-IGZO)을 TFT의 채널층에 사용하는 기술이 개시되어 있다. 한층 더, 실온에서 폴리에틸렌 테레프탈레이트(PET; polyethylene therephthalate) 필름 등의 기판 위에, 양호한 전계 효과 이동도 6-9cm2V-1s-1을 나타내는 플렉시블하고 투명한 TFT를 형성하는 것이 가능하다고 표시되어 있다.
한층 더, Nikkei Micro Device, 2006년 2월호 제74쪽의 표 2에서는, a-IGZO를 TFT의 채널층에 사용한 박막 트랜지스터의 절연층에 SiON을 사용하는 것의 기재가 있다.
ZnO를 주성분으로서 함유한 전도성 투명 산화물에서는, 산소결함이 쉽게 발생할 수 있고 캐리어 전자가 다수 발생하기 때문에, 전기 전도도를 작게 하는 것이 어렵다.
한편, 비정질 실리콘 TFT의 게이트 절연막으로서 일반적으로 PFCVD법에 의해 형성된 비정질 실리콘 질화물(SiNx)이 이용되고 있다. 그러나, ZnO를 주성분으로서 함유한 전도성 투명 산화물을 활성층으로서 사용하는 TFT에 있어서 게이트 절연막으로서 SiNx를 사용하면, 게이트 전압 무인가 시에도, 소스 단자와 드레인 단자 간에 큰 전류가 흘러 버린다. 이 결과, 트랜지스터의 온/오프비를 크게 하는 것이 곤 란해진다. 그 주된 원인으로서, 일본국 공개특허공보 특개2002-076356에도 서술되어 있는 것처럼, 전도성 투명 산화물 채널층과 게이트 절연막과의 사이의 계면에 있어서 산화물 반도체로부터 산소가 빼앗기기 때문에, 계면 부근의 ZnO 결정성이 저하하는 것이 언급되어 있다.
또한, 결정성 저하 이외의 문제로서, Nature, 488, 432,(2004)에 기재되어 있는 것처럼, 인듐, 갈륨, 아연, 및 산소로 이루어지는 투명 비정질 산화물 반도체막(a-IGZO)을 TFT의 채널층에 사용했을 경우에, 이하의 문제가 존재한다. 즉, 전도성 투명 산화물 채널층과 게이트 절연막과의 계면에 있어서의 결함의 생성에 의거한다고 생각되는 전기 전도도의 증대가 발생하는 경우가 있다. 이 경우에도, 게이트 전압 무인가 시에도, 소스 단자와 드레인 단자 간에 큰 전류가 흘러 버려, TFT의 노멀리 오프(mormally-off) 동작을 실현하는 것이 곤란하다. 또한, 트랜지스터의 온/오프 비를 크게 하는 것도 반드시 용이하지 않다.
또한, 일본국 공개특허공보 2002-076356호에 개시된 것처럼 반도체 계면측에는 산화물(예를 들면 SiO2)을 사용하고, 게이트 전극측에는 절연성이 높은 SiNx 등을 사용하는 절연층을 2층으로 구성으로 하면, 다음과 같은 문제가 있었다. 즉, 절연층 내부에 계면을 구성하여 결함을 생성하기 때문에, TFT 특성의 히스테리시스가 확대되고, TFT 특성의 재현성이 부족하다고 하는 문제가 있었다. 또, 저온에서 필름 위에 TFT를 형성하고 벤딩(bending) 테스트를 행했을 때, 2층 구조의 절연층에 계면 결함이 발생했다고 생각되는 TFT 특성의 열화가 보여졌다.
한층 더, Al2O3, Y2O3, 및 Hf02등의 산화물로 이루어진 고유전율 절연막을 300℃ 이하의 저온, 혹은 실온에서 형성할 때, 이들의 고유전율 절연막은 다결정체가 된다. 그리고, 결정방위 및 다결정 입경을 균일하게 하고, 안정성 및 신뢰성을 향상시키는 것이 통상적으로 곤란하다. 또한, 초기에 두께 방향으로 입경이 변화하는 부분이 존재하기 때문에, 그 다결정 구조는 불균일해지기 쉽다. 절연막 표면은 입경에 따른 표면 모폴로지(morphology)를 갖기 때문에, 채널층과 게이트 절연막과의 계면, 혹은 게이트 절연막과 게이트 전극 금속과의 계면이 평탄해지지 않는다고 하는 문제가 있었다.
따라서, 본 발명의 목적은, 양호한 산화물 반도체와 절연층과의 계면을 갖는 박막 트랜지스터를 제공하는 것에 있다.
본 발명자 등은, 투명 산화물 반도체를 사용한 TFT에 관한 연구 및 개발을 정력적으로 진행시킨 결과, 다음의 구성에 의해, 상기 문제를 해결할 수 있는 다음과 같은 지견을 얻었다. 즉, 적어도 0과 N을 포함한 비정질 실리콘으로 이루어지고, 또 산화물 반도체층의 계면측에서 산소농도가 높고 게이트 전극을 향해서 산소농도가 감소하도록 두께 방향으로 산소농도의 분포를 갖는 절연막을, 상술한 게이트 절연막으로서 사용하는 구성이다. 이러한 절연막을 사용함으로써, 계면특성이 양호한 박막 TFT를 안정적으로 제작할 수 있다.
이하, 구체적으로 본 발명에 관하여 설명한다.
본 발명의 박막 트랜지스터는, 기판 위에, 소스 전극, 드레인 전극, 및 채널 영역을 포함하는 반도체층과, 게이트 절연막과, 게이트 전극을 구비한 박막 트랜지스터로서,
상기 반도체층이, 비정질 산화물 반도체층이고,
상기 게이트 절연막이, 적어도 0과 N를 함유하는 비정질 실리콘내에 게면이 없는 단층이며, 상기 산화물 반도체층과의 계면측에서 산소농도가 높고, 게이트 전극측을 향해서 산소농도가 감소하도록, 상기 게이트 절연막이 두께 방향으로 산소농도의 분포를 갖는다.
도 1은 비정질 실리콘 옥시나이트라드를 게이트 절연막에 사용한 역스태거형 TFT의 구조도다.
도 2는 비정질 실리콘 옥시나이트라이드를 게이트 절연막에 사용한 스태거형 TFT의 구조도다.
도 3은 비정질 실리콘 옥시나이트라이드 절연막 중의 산소농도분포를 도시한 그래프다.
도 4는 실시 예 1에서 제작한 역스태거형(바텀 게이트) MISFET 소자의 전류-전압 특성을 도시한 그래프이다.
도 5는 비정질 실리콘 옥시나이트라이드 절연막 중의 다른 산소농도분포를 도시한 그래프이다.
도 6은 본 발명에 따른 표시장치의 일례의 단면도다.
도 7은 본 발명에 따른 표시장치의 다른 예의 단면도다.
도 8은 유기 EL 소자와 박막 트랜지스터를 포함한 화소를 이차원적으로 배치한 표시장치의 구성을 도시한 도면이다.
본 실시 예의 박막 트랜지스터(TFT)에 있어서는, 게이트 절연막 재료로서 적어도 0과 N을 포함한 비정질 실리콘(a-SiOxNy:이후, "비정질 실리콘 옥시나이트라이드(amorphous silicon oxynitride)"라고 칭함)을 사용하고 있다.
박막 트랜지스터의 채널층으로서는, ZnO나 In, Zn, 0을 포함한 산화물 반도체를 사용하는 것이 바람직하다. 그리고, 채널층으로서, In, Zn, 0, 그 이외에 더욱 Ga, Al, Fe, Sn, Mg, Ca, Si, 및 Ge으로 이루어진 그룹으로부터 선택된 적어도 일종을 포함하고, 그 저항치가 1010Ω·cm미만인 비정질 산화물을 사용하는 것이 바람직하다. 채널층의 저항치가 1010Ω·cm 이상으로 커지면, TFT로서 기능시키는 것이 어렵다. 더 바람직하게는, 103Ω·cm이상 109Ω·cm 미만이다. 비정질 산화물 반도체층으로서 이 범위의 저항치를 사용함으로써 전계 효과 이동도 1cm2/ (V·sec) 초과의 높은 값을 얻을 수 있고, 온/오프 비를 103보다 크게 설정할 수 있다.
본 실시 예에 따른 박막 트랜지스터의 일례로서, 바텀(bottom) 게이트 구조의 박막 트랜지스터의 구성을 도 1에 나타낸다. 이것은 기판(1) 위에 게이트 전극(6)을 설치하고, 한층 더 그 위에 게이트 절연막(5)을 설치하며, 또 그 위에 산 화물 반도체로 이루어진 채널층(2), 소스 전극(3), 및 드레인 전극(4)을 설치함으로써 구성된다.
게이트 절연막(5)의 a-SiOxNy을, PECVD(플라즈마 CVD)법에 의해 350℃ 이하의 비교적 저온에서 제작가능하고, 유리 기판을 기판(1)으로서 사용할 수 있다.
또한, 채널층(2)으로서 In, Zn, 및 0을 포함한 비정질 산화물을 사용할 경우, 실온에서 채널층(2)을 제작할 수 있기 때문에, 절연막도 스퍼터링법을 사용하면 모든 막 형성 스테이지를 실온에서 형성할 수 있다. 또한, 기판으로서 플라스틱 플레이트(plate), 플라스틱 필름 등을 사용할 수도 있다.
(게이트 절연막에 관해서)
a-IGZO 박막을 대면적 막 형성이 가능한 스퍼터링법을 사용해서 형성하여, 그것을 채널층에 사용하고, PECVD 법에 의한 비정질 실리콘 나이트라이드(SiNx)를 게이트 절연막으로서 사용하는, 도 1의 구성을 채용하면, 이하의 문제가 발생하는 경우가 있다. 즉, 게이트 전극에 부전압을 인가해도, 소스 단자와 드레인 단자 간에 큰 전류가 흘러, TFT가 동작하지 않는(Id가 오프하지 않는다) 상태가 되는 경우가 있다.
본 실시 예에 따른 게이트 절연막의 a-SiOxNy는, 산화물 반도체와의 계면측에서 산화물 반도체로부터 산소를 빼앗지 않도록 산소 농도를 높게 설정하고 있다.
한층 더, 게이트 절연막의 종합적일 가치기준으로서는, 높은 내압과 높은 유전율을 갖는 것도 요청된다. 그리고, 게이트 절연막 중의 산소농도를 일정하게 하 는 것보다도, 산화물 반도체와의 계면측의 산소농도가 게이트 전극측보다 높게 분포되게 하는 것이 바람직하다. 그리고, 게이트 전극측을 향해서 산소농도가 감소하도록 한다. 이렇게 함으로써, 산화물 반도체와의 계면으로부터 산소가 빼앗기는 것이 거의 없고, 또 유전율 및 내압이 a-SiO2보다 큰 값을 갖는 비정질 실리콘 나이트라이드(a-SiNx)의 장점을 얻을 수 있다. 산소농도의 분포로서, 예를 들면, 도 3 및 도 5에 나타낸 분포의 것을 사용할 수 있다. 도 3 및 도 5는 비정질 실리콘 옥시나이트라이드 절연막 중의 산소농도분포를 도시한 그래프이다. 횡축은 산화물 반도체와의 계면측에서의 깊이(높이)를 나타내고, 종축은 산소농도(임의의 단위;대수값)을 나타낸다.
또한, 본 실시 예에 의하면, 절연층은 일층으로 구성되기 때문에, 절연층 내부의 결함 생성도 최저한으로 억제할 수 있다. 또한, 절연층 내부의 계면이 없기 때문에, 저온에서 필름 위에 형성된 TFT의 벤딩 테스트를 행했을 때의 TFT의 특성 열화를 억제할 수 있다. 이 결과, 300℃ 이하, 특히 200℃ 이하의 저온, 또는 실온에서 절연층을 형성할 경우, 예를 들면, 산화물 절연층인 a-SiO2과 a-SiNx의 적층구조에 의한 절연층과 비교하여, 절연층 내부의 결함밀도에 기인한 히스테리시스를 작게 하는 것이 가능해진다. 따라서, TFT 특성의 재현성 및 안정성을 향상시킬 수 있다.
a-SiOxNy의 산소농도분포에 대해서는, PECVD의 제작 조건인 원료 가스의 유량비를 변화시킴으로써 산화물 반도체와의 계면측의 산소농도를 높게 할 수 있다. 또한, 스퍼터링법에 의해 스퍼터링 가스의 산소농도를 변화시킴으로써 절연막 중의 산소농도에 분포를 갖게 할 수 있다. 한층 더, 산소 농도가 일정한 a-SiOxNy 혹은 a-SiNx를 하나의 막으로서 형성한 후에 산화 처리를 행함으로써 절연막 중의 산소농도에 분포를 갖게 할 수 있다. 이렇게 해서 얻은 절연막은, 비정질 구조이기 때문에, 그 표면성은 대단히 평탄한 것이 된다. 게이트 절연막은 하지(下地)의 표면 평탄성을 이어받고, 도 1에 나타낸 역스태거 구조에 있어서의 절연층은 기판의 평탄성을 유지한다.
게이트 절연막 재료로서 비정질 실리콘 옥시나이트라이드를 사용하는 효과는, 바텀 게이트 및 탑 게이트의 양 구성에 있어서도 유효하다. 탑 게이트 구조의 예로서 스태거 구조를 도 2에 나타낸다. 스태거 구조에 있어서 평탄하게 형성된 채널층(2) 위에서도 절연층은 그 평탄성을 유지한다. 즉, 게이트 절연막(5)과 채널층(반도체층)(2)과의 계면은, 그 상대 면적을 최소로 유지하고, 그 계면의 결함 수를 억제할 수 있다. 또한, 비정질 구조 때문에, 다결정 구조로서의 입계(粒界)가 존재하지 않는다. 일반적으로, 입계에는 결함이 발생하기 쉽고, 캐리어 트랩(trap)이 되기 쉽다. 또한, 게이트 절연막에 있어서의 입계는 게이트 리키지 전류의 기원이 되기 쉽지만, 비정질 구조의 절연층을 사용함으로써 그 억제도 가능하다. 이것들의 효과에 의해, 전자 이동도의 저하 및 트랜지스터 특성에 히스테리시스를 갖는 문제를 억제할 수 있다.
또한, 게이트 절연막인 비정질 실리콘 옥시나이트라이드에, 탄소 혹은 할로 겐 원소가 불순물로서 소량 포함되는 것은, TFT 특성 및 안정성에는 큰 영향을 주지 않았다.
(산화물 반도체에 대해서)
300℃ 이하에서 형성된 ZnO를 주성분으로 함유한 투명 전도성 산화물 반도체 다결정 박막, 또는 미결정을 포함한 ZnO를 주성분으로서 함유한 투명 전도성 산화물 반도체 박막을, PFCVD법에 의한 SiNx 절연막 위에 적층했을 경우, 다음의 문제가 발생하는 경우가 있다. 즉, 열 산화된 Si02 위에 퇴적했을 경우와 비교해서 1∼3 자리수 큰 전기 도전율을 나타내는 경우가 있고, 이 경우, TFT의 오프 상태 전류를 작게 하는 것이 어렵다. 상기 투명 전도성 산화물 반도체 다결정 박막, 혹은 투명 전도성 산화물 반도체 박막을, 본 실시 예에 있어서의 비정질 실리콘 옥시나이트라이드(a-SiOxNy) 절연막 위에 적층했다. 그 결과, 열 산화된 Si02 위에 퇴적을 행했을 경우와 같은 전기 전도도를 얻을 수 있었다.
이상과 같이, 본 실시 예의 a-SiOxNy 절연막을 사용한 산화물 반도체 TFT는, 반도체층과 절연층과의 계면에 있어서의 산소결함의 발생을 억제하고, TFT의 오프 상태 전류를 줄이는 효과를 갖는다
또한, Nature, 488, 432, (2004)에는, 인듐, 갈륨, 아연, 및 산소로 이루어진 투명 비정질 산화물 반도체막(a-IGZO)을 TFT의 채널층에 사용하는 구성이 개시되어 있다. 그리고, 실온에서 폴리에틸렌 테레프탈레이트(PET) 필름 등의 기판 위 에 양호한 전계 효과 이동도 6-9cm2V-1s-1을 나타내는 플렉시블하고 투명한 TFT를 형성하는 것이 가능하다고 개시되어 있다. 예를 들면, 박막 트랜지스터로서, 인듐, 갈륨, 및 아연의 조성비가 1:1:1인 비정질 산화물 반도체층(a-IGZO 박막)을 대면적 막을 형성할 수 있는 스퍼터링법을 사용해서 형성한다. 그리고, 이 비정질 산화물 반도체층을, 본 실시 예의 비정질 실리콘 나이트라이드(a-SiNx) 절연층을 사용한 박막 트랜지스터에 적용함으로써, 도 1의 구성을 형성한다. 이렇게 함에 따라, 트랜지스터의 온/오프비를 105 이상으로 증가시키는 것도 가능해진다. 그때, 전계 효과 이동도는 7cm2V-1S-1 이상을 나타내고, 트랜지스터 특성에 있어서의 히스테리시스의 발생에도 억제 효과를 갖는다.
이러한 효과에 의해 본 실시 예에 의하면, 산화물 반도체를 사용한 박막 트랜지스터에 비정질 실리콘 옥시나이트라이드를 절연층으로서 사용함으로써, 양호한 산화물 반도체와 절연층과의 계면을 갖는 박막 트랜지스터를 제공할 수 있다. 또한, 비정질 실리콘 옥시나이트라이드 절연층이 산화물 반도체와의 계면측에서 산소농도가 높은 두께 방향의 분포를 가짐으로써, 보다 안정적이고 균일한 박막 트랜지스터를 제공하는 것이 가능해진다.
상기의 설명에서는, 반도체층(채널층)으로서 ZnO를 주성분으로서 함유한 투명 전도성 산화물 반도체 다결정 박막, 혹은 미결정을 포함한 ZnO를 주성분으로서 함유한 투명 전도성 산화물 반도체 박막을 사용한 예를 설명하고 있다. 또한, In, Ga, Zn, 및 0으로 구성된 비정질 산화물을 사용한 예를 설명하고 있지만, 산화물 반도체층은 이것들에 한정되는 것은 아니다.
In, Ga, Zn, 0으로 구성된 비정질 산화물 반도체층으로서는, Sn, In, Zn 중의 적어도 한 종류의 원소를 포함한 비정질 산화물을 사용하는 것이 가능하다.
또한, 비정질 산화물의 구성 원소의 적어도 일부에서 Sn을 선택할 경우, Sn을, Sn1 -xM4x(0 < x < 1, M4은, Sn보다 원자 번호가 작은 4족 원소의 Si, Ge 혹은 Zr로부터 선택된다.)로 치환할 수도 있다.
또한, 비정질 산화물의 구성 원소의 적어도 일부에서 In을 선택할 경우, In을, In1 -yM3y(0 < y < 1, M3은, Lu, 또는 In보다 원자 번호가 작은 3족 원소의 B, Al, Ga, 혹은 Y로부터 선택된다.)로 치환할 수도 있다.
또한, 비정질 산화물의 구성 원소의 적어도 일부로서 Zn을 선택할 경우, Zn을, Zn1 -zM2z(0 < z < 1, M2은, Zn보다 원자 번호가 작은 2족 원소인 Mg 혹은 Ca로부터 선택된다.)로 치환할 수도 있다.
구체적으로, 본 실시 예에 적용할 수 있는 비정질 재료는, Sn-In-Zn 산화물, In-Zn-Ga-Mg 산화물, In 산화물, In-Sn 산화물, In-Ga 산화물, In-Zn 산화물, Zn-Ga 산화물, Sn-In-Zn 산화물 등이다. 물론, 구성 재료의 조성비는 반드시 1:1일 필요는 없다. 또한, Zn이나 Sn은, 단독으로는 비정질을 형성하기 어려운 경우가 있지만, In을 부가함으로써 비정질 상(phase)을 형성하기 쉬워진다. 예를 들면, In-Zn계의 경우에는, 산소를 제외한 원자수 비율에 관하여, In이 약 20 원자% 이상 포함 되는 조성으로 하는 것이 좋다. Sn-In계의 경우에는, 산소를 제외한 원자수 비율에 관해서, In이 약 80 원자% 이상 포함되는 조성으로 하는 것이 좋다. Sn-In-Zn계의 경우에는, 산소를 제외한 원자수 비율에 관해서, In이 약 15 원자% 이상 포함되는 조성으로 하는 것이 좋다
또한, 측정 대상 박막에, 입사각도 0.5도 정도의 저입사각에서의 X선 회절을 행했을 경우에, 명료한 회절 피크가 검출되지 않음으로써(즉, 할로(halo) 패턴이 관측된다) 비정질 상을 확인할 수 있다. 또한, 본 실시 예에 있어서, 상기한 재료를 전계 효과형 트랜지스터의 채널층에 사용하는 경우에, 해당 채널층이 미결정 상태의 구성 재료를 포함하는 것을 제외하는 것은 아니다.
다음에, 상기 박막 트랜지스터의 출력 단자인 드레인에, 유기 또는 무기의 EL(electroluminescence) 소자, 액정소자 등의 표시 소자의 전극을 접속함으로써 표시장치를 구성할 수 있다. 이하에, 표시장치의 단면도를 사용해서 구체적인 표시장치 구성의 예를 설명한다.
예를 들면, 도 6에 나타나 있는 바와 같이, 기판(11) 위에, 상기 비정질 산화물 반도체막(12)과, 소스 전극(13)과, 드레인 전극(14)과, 게이트 절연층(15)과, 게이트 전극(16)으로 구성된 TFT를 형성한다. 그리고, 드레인 전극(14)에, 층간 절연막(17)을 통해서 전극 18이 접속되어 있고, 전극 18은 발광층(19)과 접하고, 발광층(19)은 전극 20과 접해 있다. 상기 구성은, 소스 전극(13)으로부터 드레인 전극(14)으로 비정질 산화물 반도체막(12)에 의해 형성된 채널을 통해서 흐르는 전류값에 의해 발광층(19)에 주입된 전류를 제어하는 것이 가능해진다. 따라서, 이것을 TFT의 게이트(6)의 전압에 의해 제어할 수 있다. 여기에서, 전극 18, 발광층(19), 전극 20은 무기 혹은 유기의 일렉트로루미네센스(electroluminescence) 소자를 구성한다.
혹은, 도 7에 나타나 있는 바와 같이, 드레인 전극(14)이 연장되어서 전극 18의 기능을 있고, 이것을 고저항막 21, 22에 삽입된 액정 셀이나 전기 영동형 입자 셀(23)에 전압을 인가하는 전극 18로서 사용하는 구성을 가질 수 있다. 액정 셀이나 전기 영동형 입자 셀(23), 고저항층 21 및 22, 전극 18, 전극 20은 표시 소자를 구성한다. 이들 표시 소자에 인가하는 전압을, 소스 전극(13)으로부터 드레인 전극(14)에 비정질 산화물 반도체막(12)에 의해 형성된 채널을 거쳐서 흐르는 전류값에 의해 제어하는 것이 가능해진다. 따라서, 이것을 TFT의 게이트(6)의 전압에 의해 제어할 수 있다. 여기에서, 표시 소자의 표시 매체가 유체와 입자를 절연막 중에 봉지한 캡슐이면, 고저항막 21, 22는 불필요하다.
상기의 2개의 예에 있어서의 TFT로서는, 탑 게이트형의 코플레너(coplanar) 구성이 대표되지만, 본 발명은 반드시 이 구성에 한정되는 것은 아니다. 예를 들면TFT의 출력 단자인 드레인 전극의 접속과 표시 소자의 접속이 위상기하학적으로 동일하면, 스태거형 등의 다른 구성도 가능하다.
또한, 상기의 2개의 예에 있어서는, 표시 소자를 구동하는 한 쌍의 전극이, 기판과 평행하게 설치된 구성을 도시했지만, 본 실시 예는 반드시 본 구성에 한정되는 것은 아니다. 예를 들면, TFT의 출력 단자인 드레인 전극의 접속과 표시 소자의 접속이 위상기하학적으로 동일하면, 전극 중 하나 혹은 양쪽 전극이 기판과 수 직하게 설정되어서 있어도 된다.
한층 더, 상기의 2개의 예에 있어서는, 표시 소자에 TFT를 하나만 접속한 구성을 도시했지만, 본 발명은 반드시 본 구성에 한정되는 것은 아니다. 예를 들면, 도면 중의 TFT가 TFT로 구성된 회로의 최종단이면, 도면 중에 나타낸 TFT가 본 발명의 또 다른 TFT에 더 접속되어 있어도 된다.
여기에서, 표시 소자를 구동하는 한 쌍의 전극이, 기판과 평행하게 설치되었을 경우, 표시 소자가 EL 소자 혹은 반사형 액정소자 등의 반사형 표시 소자이면, 어느 하나의 전극이 발광 파장 혹은 반사광의 파장에 대하여 투명할 필요가 있다. 혹은, 투과형 액정소자 등의 투과형 표시 소자이면, 양쪽 전극도 투과 광에 대하여 투명할 필요가 있다.
한층 더, 본 실시 예의 TFT에서는, 모든 구성체를 투명하게 하는 것도 가능해서, 투명한 표시 소자를 형성할 수도 있다. 또한, 경량이며, 플렉시블하고, 투명한, 수지로 만든 플라스틱 기판 등의 저내열성 기판 위에도, 이러한 표시 소자를 설치할 수 있다.
다음에, EL 소자(여기에서는, 유기 EL 소자)와 박막 트랜지스터를 포함한 화소를 이차원적으로 배치한 표시장치에 대해서 도 8을 사용하여 설명한다.
도 8에 있어서, 참조번호 81은 유기 EL층(84)을 구동하는 트랜지스터이며, 참조번호 82는 화소를 선택하는 트랜지스터다. 또한, 콘덴서(83)는 선택된 상태를 유지하기 위한 것이고, 공통 전극선(87)과 트랜지스터(82)의 소스 부분과의 사이에 전하를 축적하여, 트랜지스터(81)의 게이트의 신호를 유지하고 있다. 화소 선택은 주사 전극선(85)과 신호 전극선(86)에 의해 결정된다.
더 구체적으로 설명하면, 화상 신호가 드라이버 회로(도면에 나타내지 않음)로부터 주사 전극선(85)을 통해서 게이트 전극에 펄스 신호로서 인가된다. 그것과 동시에, 별도의 드라이버 회로(도면에 나타내지 않음)로부터 신호 전극선(86)을 통해서 펄스 신호가 트랜지스터(82)에 인가되어서 화소가 선택된다. 그때, 트랜지스터(82)가 ON되고, 신호 전극선(86)과 트랜지스터(82)의 소스의 사이에 있는 콘덴서(83)에 전하가 축적된다. 이에 따라, 트랜지스터(81)의 게이트 전압이 원하는 전압으로 유지되고, 트랜지스터(81)가 ON된다. 이 상태는 다음 신호를 받을 때까지 유지된다. 트랜지스터(81)가 ON인 상태 동안, 유기 EL층(84)에는 전압 및 전류가 계속 공급되어 발광이 유지된다.
이 도 8에 나타낸 예는, 2개의 트랜지스터와 한 개의 커패시터를 각각 갖는 유닛들로 구성된 구성을 갖지만, 성능을 향상시키기 위해서 더욱 많은 트랜지스터 등을 결합한다. 실제로, 트랜지스터 부분으로서 저온에서 형성할 수 있고 투명한 TFT인 In-Ga-Zn-0계의 TFT를 사용함으로써, 유효한 EL 소자를 얻을 수 있다.
다음에, 본 발명의 실시 예에 대해서 도면을 사용하여 설명한다.
(실시 예 1)
본 실시 예에서는, 게이트 절연막을 형성하기 위한 비정질 실리콘 옥시나이트라이드가, 산화물 반도체와의 계면측에서 산소농도가 높게 되는 두께 방향의 산소 농도의 분포를 갖도록 도 1에 나타낸 역스태거(바텀 게이트)형 MISFET 소자를 제작했다. 우선, 유리 기판에 포토리소그래피법과 리프트 오프(lift-off)법을 사용 해 Ti:10nm/Au:100nm의 두께를 갖는 게이트 단자를 형성했다. 한층 더, 스퍼터링법에 의해 a-SiOxNy의 절연층을 100nm의 두께로 형성했다. 그때, 스퍼터링 타겟으로서 Si2N3 타겟을 사용하고, 스퍼터링 가스로서 Ar/02의 혼합 가스를 사용했다. Ar/02의 혼합 가스의 산소 농도를 변화시킴으로써, 절연막에 상기 산소농도의 분포를 준다. 그리고, 실온에서 스퍼터링법에 의해 채널층으로서 사용하는 비정질 산화물 반도체막을 50nm의 두께로 형성한다. 포토리소그래피법과 드라이 에칭을 이용해서 도 1에 나타낸 구성을 형성했다. 최종적으로, Au:100nm/Ti:5nm의 두께를 갖는 막을 전자빔 증착법을 이용해서 형성했고, 포토리소그래피법과 리프트 오프법을 이용해서 소스 및 드레인 단자를 형성했다. 이렇게 해서, 도 1에 나타낸 역스태거(바텀 게이트)형 MISFET 소자를 완성했다. 그 경우의 비정질 산화물 반도체막의 금속 조성비는 In:Ga:Zn = 1.00:0.94:0.65였다. 이 MISFET 소자의 I-V 특성의 평가 결과로서, 전계 효과 이동도가 7 cm2/Vs였고, 온/오프비가 106 이상이었다. 도 4에 그 전달 특성을 도시했다. 도 4는 드레인 전류(ID;암페어)-게이트 전압(Vg: 볼트)의 특성을 도시한 그래프이다. 이 실시 예에서 사용한 비정질 실리콘 옥시나이트라이드의 두께 방향의 산소 농도 측정을 행했다. 그 결과를 도 3에 나타낸다.
지금까지, 산화물 반도체와의 계면측에서 절연층의 산소 농도가 높아지도록 절연층의 두께방향의 산소 농도의 분포를 갖는 비정질 실리콘 옥시나이트라이드(a-SiOxNy)를 이용한 TFT를 제작했다. 그리고, 이 TFT에 의해 오프 상태의 전류를 낮게 억제해서, 트랜지스터의 온/오프비를 확대하는 것이 가능하다는 것을 밝혔다.
(비교 예)
비교 예에서는, 절연층의 산소농도가 일정한 비정질 실리콘 옥시나이트라이드(a-SiOxNy)를 포함한, 도 1에 나타낸 바와 같은, 역스태거(바텀 게이트)형 MISFET 소자를 아래와 같은 방식으로 제작했다. 우선, 유리 기판 위에 포토리소그래피법과 리프트 오프법을 이용해서 100nm의 두꺼운 Ni 게이트 단자를 형성했다. 한층 더, 그 위에, 산질화 실리콘 타겟을 이용하는 스퍼터링법에 의해 a-SiOxNy의 100nm의 두꺼운 절연층을 형성했다. 그때, 일정 유량비의 Ar/O2의 혼합 가스를 사용했다. 또한, a-SiOxNy의 막 형성 방법으로서 PECVD법 등을 사용했다. 그리고, 실온에서 스퍼터링법으로 채널층으로서 사용하는 50nm의 두꺼운 비정질 산화물 반도체막을 그 위에 더 형성했다. 포토리소그래피법과 드라이 에칭을 이용해서 반도체층과 절연층의 분리(isolation)를 행했다. 최종적으로, Au:100nm/Ti:5nm의 두께를 갖는 막을, 전자빔 증착법에 의해 형성했고, 포토리소그래피법과 리프트 오프법에 의해 소스 및 드레인 단자를 형성했다. 이렇게 해서, 도 1에 나타낸 바와 같이, 역스태거(바텀 게이트)형 MISFET 소자를 완성했다. 그 경우의 비정질 산화물 반도체막의 금속조성비는 In:Ga:Zn = 1.00:0.94:0.65였다. 이 MISFET 소자의 I-V 특성 평가의 결과로서, 전계 효과 이동도가 7 cm2/Vs였고, 온/오프비는 105보다 더 컸다.
본 실시 예 1에 있어서, 온/오프비가 비교 예 1보다도 약 1자리수 커졌던 이 유는, 주로 오프 상태 전류가 억제되었기 때문이다.
(실시 예 2)
본 실시 예에서는, 도 2에 나타낸 바와 같이 스태거(탑 게이트)형 MISFET 소자를 제작했다. 우선, 유리 기판(1) 위에 Ti:5-nm/Au:40-nm의 두께를 갖는 막을 적층했고, 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(4) 및 소스 단자(3)를 형성했다. 스퍼터링법으로, 채널층(2)으로서 사용하는 In:Ga:Zn = 1.00:0.94:0.65의 금속 조성비를 갖는 30nm의 두꺼운 비정질 In-Ga-Zn-O 막을 형성했다. 또한, 스퍼터링법에 의해 a-SiOxNy의 100nm의 두꺼운 절연층(5)을 형성했다. 그때, 스퍼터링 타겟으로서 Si2N3 타겟을 사용했고, 스퍼터링 가스로서 Ar/O2의 혼합 가스를 사용했다. 산화물 반도체와의 계면측에서 절연층의 산소농도가 높아지도록 Ar/O2의 혼합 가스의 산소농도를 변화시킴으로써 절연층에 산소농도의 분포를 주었다. 또한, 그 위에 Ti:5nm/Au:40nm의 두께를 갖는 막을 적층했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(6)를 형성했다.
MISFET 소자의 Ⅰ-V 특성 평가의 결과로서, 전계 효과 이동도가 7 cm2/Vs였고, 온/오프비가 106 이상이었다.
지금까지, 산화물 반도체와의 계면측에서 절연층의 산소농도가 높아지도록 절연층의 두께 방향의 산소 농도의 분포를 갖는, 비정질 실리콘 옥시나이트라이드(a-SiOxNy)를 이용하는 스태거(탑 게이트)형 MISFET 소자를 제작했다. 이 TFT는 오프 상태 전류를 낮게 억제하여, 트랜지스터의 온/오프비를 확대하는 것이 가능하다는 것을 알았다.
(실시 예 3)
본 실시 예에서는, 도 7의 TFT를 사용한 표시장치에 관하여 설명한다. TFT의 제조 공정은 실시 예 2와 같다. 상기 TFT에 있어서, 드레인 전극을 형성하는 ITO 막의 섬의 짧은 변을 100㎛까지 연장하고, 연장된 90㎛의 부분을 남기고, 소스 전극 및 게이트 전극에의 배선을 확보한 후에, TFT를 절연층으로 피복한다. 그 위에 폴리이미드막을 도포하고, 러빙(rubbing) 공정을 실행한다. 한편, 마찬가지로, ITO막과 폴리이미드막을 그 위에 형성하고, 러빙 공정을 실행한 플라스틱 기판을 준비한다. 이 기판은 상기 TFT를 형성한 준비된 기판과 5㎛의 공극을 대향시켜, 이 공극에 네마틱(nematic) 액정을 주입하도록 만들어진다. 이 구조체의 양측에 한 쌍의 편광판을 더 설치한다. 여기에서, TFT의 소스 전극에 전압을 인가하고, 게이트 전극의 인가전압을 변화시키면, 드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역에서만, 광 투과율이 변화한다. 또한, 그 투과율을, TFT가 온 상태가 되는 게이트 전압에서 소스-드레인 전압에 의해도 연속적으로 변화시킬 수 있다. 이렇게 해서, 도 7에 나타낸 바와 같이, 액정 셀을 표시 소자로서 이용하는 표시장치를 제작한다.
본 실시 예에 있어서, TFT를 형성하는 기판으로서 백색의 플라스틱 기판을 사용하고, TFT의 각 전극을 금으로 변경하며, 폴리이미드막과 편광판을 설치하고, 백색 기판과 투명한 플라스틱 기판과의 공극에 입자와 유체를 절연성 피막으로 피 복함으로써 형성된 캡슐을 충전시키는 구성의 표시장치도 제작한다. 이 구성의 표시장치의 경우에, 본 TFT로부터 연장된 드레인 전극과 그 상부 위치에 설치된 ITO막 간의 전압이 제어되고, 따라서 캡슐 내의 입자가 상하로 이동한다. 그것에 의하여, 투명 기판측에서 본 연장된 드레인 전극 영역의 반사율을 제어함으로써 표시를 행할 수 있다.
또한, 본 실시 예에 있어서, 복수의 TFT를 인접해서 형성하고, 예를 들면, 일반적인 4개의 트랜지스터와 1개의 커패시터 구성을 갖는 전류제어회로를 구성하며, 또 그 최종단에 있는 한 개의 트랜지스터로서 도 6에 나타낸 TFT를 이용하는 경우처럼, EL 소자를 구동할 수도 있다. 예를 들면, 상기의 ITO막을 드레인 전극으로서 이용하는 TFT를 사용한다. 그리고, 드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역에 전하 주입층과 발광층으로 구성된 유기 일렉트로루미네센스 소자를 형성한다. 이렇게 해서, EL소자를 사용하는 표시장치를 형성할 수 있다.
(실시 예 4)
실시 예 3의 표시 소자와 TFT를 이차원으로 배열시킨다. 예를 들면, 실시 예3의 액정 셀이나 EL 소자 등의 표시 소자와, TFT를 포함하고, 약 30㎛×115㎛의 면적을 차지하는 7425×1790개의 화소를, 짧은 변 방향으로 40㎛의 피치로, 긴 변 방향으로는 120㎛의 피치로 각각 직사각형으로 배열한다. 그리고, 긴 변 방향으로 7425개의 TFT의 게이트 전극과 각각 접속하는 게이트 배선의 1790개의 라인을 설치하고, 1790개의 TFT의 소스 전극이 비정질 산화물 반도체막의 섬으로부터 5㎛만큼 돌출되는 부분과 각각 짧은 변 방향으로 접속하는 신호 배선의 7425개의 라인을 설치한다. 그리고, 게이트 배선 및 신호 배선을 각각 게이트 드라이버 회로 또는 소스 드라이버 회로에 접속한다. 한층 더, 액정표시 소자의 경우에, 액정 표시소자와 동일한 사이즈를 각각 갖는 컬러 필터들을, 액정 표시소자의 표면 위에 설치하고, 이 액정 표시소자와 위치 맞춤함으로써, 적색(R), 녹색(G), 청색(B) 픽셀 영역(이하, "RGB"라고 칭함)에 대응해서 상기 언급된 순서로 긴 변 방향으로 반복해서 액정 표시장치가 배열된다. 이와 같이, 약 211 ppi에서 A4 사이즈의 액티브 매트릭스형 컬러 화상표시장치를 구성할 수 있다.
또한, 2개의 TFT를 포함하는 EL 소자에 있어서도, 제１TFT의 게이트 전극을 게이트 라인에 배선하고, 제 2 TFT의 소스 전극을 신호 라인에 배선하며, 한층 더, EL 소자의 발광 파장을, 긴 변 방향으로 RGB에 대응하여 반복해서 배열한다. 이렇게 함으로써, 같은 해상도의 발광형 컬러 화상 표시장치를 구성할 수 있다.
여기에서, 액티브 매트릭스를 구동하는 드라이버 회로를, 화소의 TFT와 같은 본 발명의 TFT를 사용해서 구성해도 되고, 기존의 IC 칩을 사용해도 된다.
본 발명에 따른 박막 트랜지스터(TFT)는, LCD나 유기 EL 디스플레이의 스위칭소자로서 응용될 수 있다. 또한, 플라스틱 필름을 포함한 플렉시블 소재에 저온에서 모든 프로세스에 있어서 TFT를 형성하는 것이 가능하고, 이것은 플렉시블 디스플레이, IC 카드, ID 태그 등에 폭넓게 응용될 수 있다.
본 발명에 의하면, 산화물 반도체층과 절연층과의 사이에 양호한 계면을 갖는 박막 트랜지스터를 제공하는 것이 가능해진다.
본 출원은 전체 내용이 본 명세서에 참고로 통합되어 있는 2006년 3월 17일자로 출원된 일본 특허출원번호 제2006-074627호로부터 우선권을 주장한다.

Claims (7)

  1. 기판 위에, 소스 전극, 드레인 전극, 및 채널 영역을 포함하는 반도체층과, 게이트 절연막과, 게이트 전극을 구비한 박막 트랜지스터로서,
    상기 반도체층이, 비정질 산화물 반도체층이고,
    상기 게이트 절연막이, 적어도 0과 N를 함유하는 비정질 실리콘내에 계면이 없는 단층이며, 상기 산화물 반도체층과의 계면측에서 산소농도가 높고, 게이트 전극측을 향해서 산소농도가 감소하도록, 상기 게이트 절연막이 두께 방향으로 산소농도의 분포를 갖는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 반도체층이, In, Zn, 및 0을 함유하는 비정질 산화물 반도체층인 것을 특징으로 하는 박막 트랜지스터.
  3. 제 2 항에 있어서,
    상기 반도체층이, Ga, Al, Fe, Sn, Mg, Ca, Si, 및 Ge으로 구성된 그룹으로부터 선택된 적어도 1종을 더 함유하고, 상기 반도체층은 저항값이 1010Ω·cm 미만 인 비정질 산화물인 것을 특징으로 하는 박막 트랜지스터.
  4. 기판 위에, 표시 소자와, 청구항 1에 기재된 박막 트랜지스터를 구비한 표시장치로서, 상기 박막 트랜지스터의 소스 또는 드레인 전극이 상기 표시소자의 전극에 접속되어 있는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 표시 소자가 일렉트로루미네센스 소자인 것을 특징으로 하는 표시장치.
  6. 제 4 항에 있어서,
    상기 표시 소자가 액정 셀인 것을 특징으로 하는 표시장치.
  7. 제 4 항에 있어서,
    상기 기판 위에 상기 표시 소자 및 상기 박막 트랜지스터가 이차원적으로 복수 배치되어 있는 것을 특징으로 하는 표시장치.
KR1020087022667A 2006-03-17 2007-02-23 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체 KR101028722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006074627A JP2007250982A (ja) 2006-03-17 2006-03-17 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JPJP-P-2006-00074627 2006-03-17

Publications (2)

Publication Number Publication Date
KR20080103572A KR20080103572A (ko) 2008-11-27
KR101028722B1 true KR101028722B1 (ko) 2011-04-14

Family

ID=37973852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022667A KR101028722B1 (ko) 2006-03-17 2007-02-23 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체

Country Status (6)

Country Link
US (1) US7923723B2 (ko)
EP (1) EP1984953B1 (ko)
JP (1) JP2007250982A (ko)
KR (1) KR101028722B1 (ko)
CN (1) CN101405869B (ko)
WO (1) WO2007108293A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR100963003B1 (ko) 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101811782B1 (ko) * 2008-07-10 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
KR100975204B1 (ko) 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101760341B1 (ko) * 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101803720B1 (ko) 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
KR101064470B1 (ko) 2009-01-12 2011-09-15 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010245366A (ja) 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5478963B2 (ja) * 2009-07-09 2014-04-23 富士フイルム株式会社 電子素子及び電子素子の製造方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102474256B (zh) * 2009-09-24 2016-03-02 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396096B1 (ko) * 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN116722019A (zh) * 2009-10-16 2023-09-08 株式会社半导体能源研究所 显示设备
WO2011046010A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120096463A (ko) * 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
JP4913267B2 (ja) 2009-10-27 2012-04-11 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101652790B1 (ko) * 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20170076818A (ko) * 2009-11-13 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
KR101797253B1 (ko) 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR101722420B1 (ko) 2010-01-20 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
KR20200124772A (ko) * 2010-02-05 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011096276A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5391425B2 (ja) * 2010-02-09 2014-01-15 スタンレー電気株式会社 半導体発光装置
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
KR101772246B1 (ko) 2010-02-23 2017-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 반도체 장치, 및 그 구동 방법
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101322366B1 (ko) * 2010-08-04 2013-10-28 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9167234B2 (en) 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR102370239B1 (ko) * 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102127235B1 (ko) * 2013-04-02 2020-06-29 엘지디스플레이 주식회사 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6444723B2 (ja) * 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
CN103824887B (zh) * 2014-02-24 2016-11-09 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR101677176B1 (ko) * 2015-03-31 2016-11-17 한국알박(주) 박막 트랜지스터 및 그 제조 방법
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
EP3425678A4 (en) * 2016-03-02 2019-10-09 Tokyo Institute of Technology OXIDE SEMICONDUCTOR CONNECTION, SEMICONDUCTOR ELEMENT WITH OXIDE SEMICONDUCTOR CONNECTION AND LAMINATE LAYER
CN205452280U (zh) * 2016-03-30 2016-08-10 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
CN106601689B (zh) * 2016-12-08 2019-04-09 惠科股份有限公司 主动开关阵列基板及其制备方法
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102494122B1 (ko) * 2018-03-21 2023-02-02 삼성전자주식회사 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) * 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
US20050199959A1 (en) * 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923193B2 (ja) 1993-12-30 1999-07-26 キヤノン株式会社 光電変換素子の製造方法
US5508532A (en) 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4059731B2 (ja) * 2002-08-19 2008-03-12 シャープ株式会社 アクティブマトリクス基板および表示装置
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) * 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
US20050199959A1 (en) * 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터

Also Published As

Publication number Publication date
KR20080103572A (ko) 2008-11-27
JP2007250982A (ja) 2007-09-27
WO2007108293A1 (en) 2007-09-27
CN101405869A (zh) 2009-04-08
US20090072232A1 (en) 2009-03-19
EP1984953A1 (en) 2008-10-29
EP1984953B1 (en) 2018-12-12
CN101405869B (zh) 2011-03-23
US7923723B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
KR101028722B1 (ko) 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체
US10714627B2 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
US7855379B2 (en) Electron device using oxide semiconductor and method of manufacturing the same
US8143115B2 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
TWI406418B (zh) 薄膜電晶體及其製造方法
JP5361249B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
WO2008069255A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
EP2206155A2 (en) Method for manufacturing an oxide semiconductor field-effect transistor
US9553201B2 (en) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee