JP5408842B2 - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP5408842B2
JP5408842B2 JP2007118737A JP2007118737A JP5408842B2 JP 5408842 B2 JP5408842 B2 JP 5408842B2 JP 2007118737 A JP2007118737 A JP 2007118737A JP 2007118737 A JP2007118737 A JP 2007118737A JP 5408842 B2 JP5408842 B2 JP 5408842B2
Authority
JP
Japan
Prior art keywords
light emitting
electrode
layer
tft
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007118737A
Other languages
English (en)
Other versions
JP2008277101A (ja
Inventor
将人 大藤
勝美 安部
享 林
政史 佐野
日出也 雲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007118737A priority Critical patent/JP5408842B2/ja
Priority to PCT/JP2008/058296 priority patent/WO2008139940A1/en
Priority to US12/596,998 priority patent/US20100117072A1/en
Priority to TW097115416A priority patent/TWI387104B/zh
Publication of JP2008277101A publication Critical patent/JP2008277101A/ja
Application granted granted Critical
Publication of JP5408842B2 publication Critical patent/JP5408842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、発光素子を含む発光装置およびその製造方法に関する。特には、有機電界発光素子（有機ＥＬ素子）を含む発光素子およびその製造方法に関する。
近年、有機ＥＬ素子を用いた発光装置が盛んに研究されている。有機ＥＬ素子を用いた発光装置は、自発光性、高速応答性、高視野角性など優れた特徴をもち、大画面・高精細の表示装置への応用が期待されている。通常の有機ＥＬ素子は、ガラスなどの基板上に陽極、有機層、陰極の順に積層された構造を有する。
有機ＥＬ素子は、駆動時間とともに劣化が進行し、端子間抵抗が増加する。この劣化は駆動電流が大きいほど顕著であるため、表示装置として必要な輝度を確保したまま小電流駆動を可能にするためには、各画素がフレーム保持動作をすることが必須であり、アクティブマトリクス駆動技術が重要となる。有機ＥＬ素子のアクティブマトリクス駆動の駆動素子として、さまざまなチャネル材料を用いた薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が開示されている。例えば、非晶質シリコンＴＦＴ（特許文献１参照）、低温多結晶シリコンＴＦＴ、有機ＴＦＴ（特許文献２参照）等がある。
劣化が進行しても有機ＥＬ素子を安定に制御するためには、駆動ＴＦＴがｐ型の場合には、有機ＥＬ素子の陽極をＴＦＴのドレイン電極に接続することが望ましい。ｎ型ＴＦＴを用いる場合は、有機ＥＬ素子の陰極をＴＦＴのドレイン電極に接続することが望ましい。このうち集積化が容易なのは、ｐ型ＴＦＴを用いる場合である。なぜならば、有機ＥＬ素子では、陽極は素子下面に、陰極は同上面にそれぞれ形成されるため、特許文献２のようにＴＦＴのドレイン電極と有機ＥＬ素子の陰極との配線層を基板上に直接形成することができるからである。
しかしながら、ｐ型ＴＦＴとしての低温多結晶シリコンＴＦＴは、製造の工程が複雑でコストが高く、さらに大面積化が困難であるという問題がある。また、多くの有機ＴＦＴはｐ型であるが、それらの電気特性および環境安定性は実用に十分でない。
他方、非晶質シリコンＴＦＴはｎ型であるが、安価に製造でき、液晶表示装置に幅広く用いられており、有機ＥＬ素子の駆動を目指した開発も盛んである。有機ＥＬ素子の陰極をｎ型ＴＦＴのドレイン電極と接続するには、少なくとも有機ＥＬ素子の発光層の厚さを超えて配線がなされることが必要である。
また、透明伝導性酸化物多結晶薄膜を、透明電極のみならずチャネル層に用いたＴＦＴの開発も近年活発に行われている。例えば、特許文献３には、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴが開示されている。また、特許文献４には、次のことが記載されている。すなわち、非晶質酸化物膜（ＺｎｘＭｙＩｎｚＯ（ｘ＋３ｙ／２＋３ｚ／２）（式中、ＭはＡｌ及びＧａのうち少なくとも一つの元素であり、比率ｘ／ｙが０．２〜１２の範囲であり、比率ｚ／ｙが０．４〜１．４の範囲にある））を透明電極に用いる。これらの薄膜はｎ型伝導性を示し、これらを用いたＴＦＴの電界効果移動度は非晶質シリコンＴＦＴのそれを超える。また、上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。その形成手段としては、大面積にわたり均一な薄膜を形成可能なスパッタリング法が有望である。
有機ＥＬ素子とｎ型ＴＦＴとを接続する方法としては、平坦化膜を用いてＴＦＴと有機ＥＬ素子を基板厚さ方向に積層する方法が特許文献１に開示されている。この場合、有機ＥＬ素子の光はＴＦＴと反対側に放出される（トップエミッション型）。特許文献１では、有機ＥＬ素子の陰極は、バッファ層の厚さとＴＦＴ基板の平坦化膜の厚さとを合わせた厚さを超えてＴＦＴのソース電極と接続される。
特開２００５−２７６８０９号公報 特開２００３−２５５８５７号公報 特開２００４−１０３９５７号公報 特開２０００−０４４２３６号公報
しかし、上記特許文献１の方法において、バッファ層は有機層を画素ごとに分離するためのもので、有機層よりも厚みがあり、多くの場合数１００ｎｍから数μｍの厚さを持つ。特に、発光層を溶液から形成する場合、一時的に多量の溶液が基板上に盛られることになり、隣接画素間で異なる発光層を混じり合わせずに形成するためにはバッファ層を厚くする必要がある（通常１μｍ以上）。また、平坦化膜は文字通りＴＦＴの厚みによる基板の凹凸を吸収するためのもので、少なくとも１μｍ程度の厚みがある。
したがって、発光素子の陰極とＴＦＴのドレイン電極を接続する場合、配線層が越える高低差は１．５μｍ程度から数μｍに達する。このような大きな高低差を越える配線においては、配線層が段差を十分に被覆できないことがあり、その場合接続不良（段差切れ）が発生する。また、これらの平坦化膜およびバッファ層の形成時にフォトリソグラフィー工程がそれぞれ必要であり、コスト高につながる。特に、バッファ層や平坦化膜が厚い場合はプロセス時間が長くなる。
それに対し、有機ＥＬ素子とｎ型ＴＦＴとを最も簡単に接続する方法としては、有機ＥＬ素子とＴＦＴとを並列配置する方法が考えられる。しかし、そうすると、ｎ型ＴＦＴとして非晶質シリコンＴＦＴを用いる場合、電界効果移動度が小さいためＴＦＴのレイアウト面積が非常に大きくなり、画素の高精細化が非常に困難であった。
すなわち、通常構成の有機ＥＬ素子をｎ型ＴＦＴで駆動する発光素子を設計する場合、配線の確実さと高精細とは相反する要求であり、これらを同時に満たすことが問題となっていた。
本発明は、上記課題を解決するものであり、高精細化が可能で、配線部の接続信頼性に優れた発光装置を提供することを目的とする。
本発明の発光装置は、基板と、第１の電極と発光層と第２の電極が基板側からこの順に積層されてなる発光素子と、ｎ型の薄膜トランジスタと、からなる発光装置であって、
前記発光素子と前記トランジスタとは、前記基板に接して並列配置され、
前記トランジスタのチャネル層の電界効果移動度は、１ｃｍ２Ｖ−１ｓ−１以上であり、
前記第２の電極は、前記トランジスタのドレイン電極と接続され、
前記ドレイン電極の、前記第２電極との接合部分が、前記第１電極と同じ面上に配置されていることを特徴とする。
また、前記トランジスタのチャネル層は、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含み、かつ少なくとも一部が非晶質の酸化物であることを特徴とする。また、前記発光層は、有機化合物からなることを特徴とする。また、前記第１の電極と第２の電極の少なくとも一方は、透明導電性酸化物であることを特徴とする。また、前記基板と前記第１電極の間に、絶縁体が挿入されていることを特徴とする。また、前記絶縁体は、チャネル保護層であることを特徴とする。また、前記絶縁体は、第１電極の平坦化膜であることを特徴とする。また、互いに隣接して配置された画素間に、発光層を隔てるための隔壁を有することを特徴とする。また、前記隔壁の内部に、前記トランジスタの少なくともチャネル部の一部が形成されていることを特徴とする。また、チャネル保護層がさらに設けられ、該チャネル保護層が前記隔壁を兼ねていることを特徴とする。
さらに、本発明は、基板上に、ゲート電極、配線、ゲート絶縁膜、チャネル層、ソース電極、ドレイン電極、チャネル保護層よりなる、ｎ型の薄膜トランジスタを形成する工程と、
前記基板上に、前記トランジスタと並列するように発光素子の第１電極を形成し、そして前記第１電極上に発光層を積層する工程と、
前記発光層上および前記トランジスタのドレイン電極上に、前記ドレイン電極の、前記第２電極との接合部分が、前記第１電極と同じ面上に配置されるように、前記発光層と前記ドレイン電極とを接続する第２電極を積層する工程と、
前記発光素子および前記トランジスタが形成された基板上の少なくとも発光素子を含む部分を封止する工程と、を有し、
前記第１電極上に発光層を積層する工程の後に、前記ドレイン電極の表面のうち少なくとも一部には、前記発光層が形成されていないことを特徴とする発光装置の製造方法である。また、前記第１電極上に発光層を積層する工程の前に、ドレイン電極の表面の少なくとも一部に対する疎水化処理を行う工程を含むことを特徴とする。また、前記疎水化処理は、ドレイン電極の表面の部分フッ素化アルカンチオールによる化学修飾処理であることを特徴とする。また、前記第１電極上に発光層を積層する工程の後に、トランジスタのドレイン電極上に発光層を形成する工程と、該ドレイン電極上に形成された該発光層の一部を除去する工程と、を含むことを特徴とする。また、前記発光層を除去する工程は、レーザアブレーションによる処理を含むことを特徴とする。
本発明によれば、有機ＥＬ素子とｎ型ＴＦＴとを並列配置して接続し、その際、チャネル層として酸化物半導体を用いることで、高精細度と接続歩留まりの高さを両立した発光装置を作製することができる。また、本発明は、発光層に有機材料を用いた発光装置を低コストで提供することができる。また、本発明は、大面積化が可能な発光装置を提供することができる。また、本発明は、ボトムエッミッション型、トップエミッション型、または両面発光型が可能な発光装置を提供することができる。さらに、本発明は、プラスチック基板の様な軽量で割れ難い基板、もしくは可撓性のある基板を用いた発光装置を提供することができる。
最初に、本発明の発光装置の概略を説明する。
本発明者らは、ＴＦＴ（薄膜トランジスタ）チャネル層用半導体材料の探索、およびＴＦＴと発光素子との集積化に関する研究を精力的に行った。その結果、チャネル層にある種の半導体材料を用いた場合、ＴＦＴと発光素子の接続を容易にするために、ＴＦＴと発光素子を並列配置しても高精細化が可能であることを見出した。
まず、代表的な発光装置を仮定し、それを構成する発光素子を駆動するために必要な電流を以下のように見積もってみる。
対角６０インチカラーフルハイビジョン（１０８０ｐ）パネルの最大画素サイズは６９２×２３１（ｕｍ２）である。これと同じ発光面積をもつ素子を、配線等の非発光面積や光の取り出し損失を見込んで、最大輝度２０００ｃｄｍ−２で駆動したいとする。発光効率が、５ｃｄＡ−１である場合、必要な電流は１０００×（６９２×１０−６）×（２３１×１０−６）／５＝６４×１０−６（Ａ）である。
次に、これを駆動するＴＦＴに必要な電界効果移動度μを求める。
駆動ＴＦＴは主に飽和領域で用いられるので、ＴＦＴの電流電圧特性の式はＩｄｓ＝（１／２Ｌ）ＷμＣｉ（Ｖｇｓ−Ｖｔｈ）２となる。ここで、Ｗはチャネル幅（ｕｍ）、μは電界効果移動度（ｃｍ２Ｖ−１ｓ−１）、Ｃｉはゲート絶縁膜の単位面積あたりのキャパシタンス（Ｆｃｍ−２）、Ｖｇｓは駆動ＴＦＴのゲート−ソース電圧（Ｖ）、Ｖｔｈは駆動ＴＦＴの閾値電圧（Ｖ）である。
ＴＦＴと発光素子とを並列配置する場合、ＴＦＴ部は発光しないためＴＦＴのレイアウト面積への要求性能は厳しいものとなる。ＴＦＴと発光素子とを並列配置しながら必要な開口率を確保できるための最大のチャネル幅がＷ＝６９０（ｕｍ）であるとし、Ｌ＝５（ｕｍ）、Ｃｉ＝１７ｎＦｃｍ−２（２００ｎｍ厚ＳｉＯ２）、（Ｖｇｓ−Ｖｔｈ）＝４（Ｖ）と仮定する。
ここで、実験室レベルにおける非晶質シリコンＴＦＴの電界効果移動度の最大値として１を仮定すると、上式よりドレイン電流の最大値は１９μＡとなる。この試算は一例であるが、すなわち、電界効果移動度１程度のＴＦＴを用いると、チャネル幅を大きくしなければ、発光素子に必要な電流駆動力を出すことができない。製品としての非晶質シリコンＴＦＴにおいては、さらに電界効果移動度が小さいため、非晶質シリコンＴＦＴを用いる以上、発光素子とＴＦＴを並列配置した発光装置の作製は非常に困難である。
他方、酸化物半導体をチャネル層に用いた場合、例えばμが５程度以上のＴＦＴを容易に作製することができる。したがって、酸化物半導体は上記のような発光素子とＴＦＴとが並列配置された発光装置の駆動ＴＦＴに好適に用いることができる。
また、必要最低限以上に電界効果移動度が大きい場合には、別な利点が生まれる。例えば、実際のＷを６９０ｕｍよりも小さくすることができる。すなわち、この場合には開口率を大きくすることができる。これにより、発光素子の電流密度が減少し、発光素子が有機ＥＬ素子である場合にはその劣化を遅らせることができる。また、開口率を大きくする代わりに画素回路に用いるＴＦＴの数を増やしてもよい。これにより、ＴＦＴ自体の劣化の影響を打ち消すなどの高度な機能を画素回路に付与することができる。
発光素子としては有機化合物からなるＥＬ素子（有機ＥＬ素子）が望ましい。この場合、構成各要素（陽極・発光層・陰極）の成膜温度が低いため、プラスチックなどの可撓性基板上に発光装置を作製することができる。
さらに、良好な表示のために発光層の第１または第２電極のうち少なくとも一方は十分な光透過率を確保することが求められる。基板側の第１電極を実質透明とすることで、ボトムエミッション型発光装置を作製することができる。また、基板と反対側の第２電極を実質透明とすることで、トップエミッション型発光装置を作製することができる。また、第１および第２電極の両方の透過率を高めることで、両面発光素子を作製することができる。透明導電性酸化物が以上の目的を満たす透明電極材料として好適である。
これより、本発明の発光装置の実施の形態を図を参照しながら詳細に説明する。
まず、図１を用いて本発明の最も基本的な実施形態を説明する。
本発明の発光装置は、基板１と、該基板に接して形成された、発光素子１８と、ＴＦＴ１０と、から少なくとも構成される。前記発光素子１８は、第１の電極８と、発光層１２と、第２の電極１３が基板側からこの順に積層されてなる。前記ＴＦＴ１０は、ソース６・ドレイン５・ゲート２の各電極、ゲート絶縁膜３、チャネル層４、およびチャネル保護層９からなる。
ここで、ＴＦＴ１０のチャネル層４はｎ型半導体であり、ドレイン電極５は発光素子の第２電極１３と接続されている。また、基板１表面への投影で見るとＴＦＴ１０は発光素子１８と並列配置されている。また、基板１表面と垂直方向への投影で見ると、ＴＦＴ１０の設置面と、発光素子１８の設置面とを概略等しい高さとし、配線の確実さを確保する。さらに、ＴＦＴ１０の電界効果移動度を１ｃｍ２Ｖ−１ｓ−１より大きくすることで、必要な開口率を確保する。
次に、本発明の発光装置の最も基本的な実施形態の製造方法を、図２を参照して説明する。
まず、基板１に接してＴＦＴ１０を、以下の手順で作製する。基板１に、ゲート電極２および配線７を、そしてゲート絶縁膜３、チャネル層４を形成する。次に、ソース電極６およびドレイン電極５を、そしてチャネル保護層９を形成する。次に、発光素子の第１電極８を基板に接して直接形成する。次に、第１電極上に発光素子の発光層１２を積層する。第２電極１３の形成直前において、ＴＦＴのドレイン電極５の少なくとも一部が露出していることが求められる（図２の指示番号１１）。ドレイン電極５を露出させるために、予め発光層をドレイン電極５上の一定領域に形成しないか、もしくは一旦形成した後に除去する。続いて、発光層１２上に第２電極１３を積層する。このとき、第２電極１３はドレイン電極５の露出部１１上へ延在しており、電極１３とドレイン電極５双方が接続される。なお、第２電極１３は、以上のように形成と同時にＴＦＴのドレイン電極と接続されてもよいし、他の工程および接続部材を伴って接続されてもよい。
最後に、発光素子１８を大気中の酸素や水分などから保護するために、基板上の少なくとも発光素子１８を含む部分を封止する。これを、例えば図２のように光硬化樹脂１４・１６と無機スパッタ膜１５の任意周期の積層とオーバーコート層１７の形成によって行ってもよいし、金属缶やガラスによってキャップをしてもよい。
本形態では、ＴＦＴ１０の設置面と発光素子１８の設置面との高低差はゼロとみなせる。したがって、第２電極１３が超える高低差は、高々発光層の厚み程度となり、高い歩留まりが期待できる。
また、別の実施形態では、発光素子の第１電極８を作製するべき箇所の基板が露出しておらず、基板との間に何らかの絶縁層が挿入されていてもよい。この場合、配線が超える高低差は発光層１２の厚みと、上記絶縁層の厚みの合計程度となる。ただし、発明の効果を得るためにはこの絶縁層の厚さを十分小さくすることが求められる。
この例の１つとして、図３のようにＴＦＴのチャネル保護層９を、エッチングせずに基板１上に広く残しておく場合が挙げられる。この場合、ＴＦＴのドレイン電極５上方の少なくとも一部にコンタクトホール１９を設け、後にドレイン電極５が発光素子の第２電極１３と接続できるように露出しておくことが求められる。
本形態では、ＴＦＴ１０の設置面と発光素子１８の設置面との高低差は、チャネル保護層９の厚みである。配線が超える高低差は、発光層１２の厚みとチャネル保護層９の厚みの合計程度となる。前述の最も基本的な構成と比較すると高低差が増すが、チャネル保護層９は４００ｎｍ程度の厚さで十分なＴＦＴ保護性能を発揮するため、本形態では高い歩留まりが期待できる。また、何らかの原因でチャネル保護層９のパターニングの空間分解能が悪い場合、本形態は先述の最も基本的な構成と比較して素子不良を回避しやすい。
また、本形態の別の例として、図４のようにＴＦＴを作製した後で、第１電極８を作成するべき箇所の基板１上に第１電極の平坦化膜２０を設ける場合が挙げられる。ここで、平坦化膜２０は第１電極８の面積程度の領域にわたって基板１の表面粗さを吸収できればよく、層間配線のための平坦化膜に対して膜厚が一桁程度以上薄い。この場合も、上と同様にドレイン電極の少なくとも一部は露出させておく。
本形態では、ＴＦＴ１０の設置面と発光素子１８の設置面との高低差は、平坦化膜２０の厚みである。配線が超える高低差は発光層１２と平坦化膜２０の厚みの合計程度となり、高い歩留まりが期待できる。さらに本形態では、第１電極８の凹凸による電界集中を回避し、発光素子１８の短絡や劣化を防ぐことができる。
本形態の上記絶縁層に当てはまらない、好ましくない例としては、層間配線をするための平坦化膜がある。これは下地の段差を吸収するために厚さが数μｍ程度あり、発光素子とＴＦＴとの接続配線がこのような段差を越えると本発明の効果が得られない。
また、本形態の上記絶縁層に当てはまらない、他の好ましくない例としては、発光層を塗布形成する場合に発光層溶液を閉じ込めるための隔壁がある。これも少なくとも１μｍ程度以上の厚みがあり、発光素子とＴＦＴとの接続配線がこのような段差を越えると本発明の効果が得られない。
次に、本発明のさらに別の実施形態を説明する。これは、発光層を塗布工程により形成する場合に特に適したものである。
本実施形態の発光装置は、基板１と、発光素子１８と、ＴＦＴ１０に加え、隣接画素間の発光層を隔てるための隔壁２１を具える。前記発光素子１は、第１の電極８と、発光層１２と、第２の電極１３が基板側からこの順に積層されてなる。前記ＴＦＴ１０は、ソース６・ドレイン５・ゲート２の各電極、ゲート絶縁膜３、チャネル層４、およびチャネル保護層９を有する。
本実施形態の発光装置の製造方法を、図５を参照しながら説明する。
まず、基板１に接してＴＦＴ１０を、上記と同様の手順で作製する。次に、発光素子１８の第１電極８を基板に接して直接形成する。次に、隔壁２１を感光性ポリイミドなどで形成する。発光層溶液が溢れ出して隣接画素へ浸入することを防ぐために、隔壁２１には十分な厚みをもたせてある。次に、ドレイン電極５の一部を露出させるために、例えば、部分フッ素化アルカンチオールによる化学修飾を露出部１１に施す。次に、発光層１２の有機溶媒溶液を塗布し乾燥させ、第１電極上に発光層１２を形成する。溶媒を乾燥させた時点で、露出部１１の少なくとも一部に発光層１２が形成されていない領域が残存している。続いて、発光層１２上に第２電極１３を積層する。このとき、第２電極１３は露出部１１上へ延在しており、電極１３とドレイン電極５とが接続される。最後に、基板上の少なくとも発光素子１８を含む部分を封止する。
本形態によれば、画素ごとに異なる発光層１２を、互いに混じり合わせることなく塗布形成することができる。なお、隔壁２１は上記のようにＴＦＴと並列配置してもよいし、図６のようにＴＦＴのチャネル部を被覆するように設けてもよい。後者の場合、開口率の向上が期待できる。
また、本形態の別様態として、図７のように隔壁を新たに設けず、ＴＦＴのチャネル保護層を厚く形成し（例えば〜１μｍ厚）、前記隔壁の機能を兼ねさせてもよい。そうすることで、画素ごとに異なる発光層を区別して塗布形成するための構造を、少ないフォトリソグラフィー工程数で実現することが可能である。
これより、本発明の発光装置の諸構成要素について、より詳しく説明する。
まず、基板について説明する。
基板の材料としては、絶縁性の物質、例えばガラス、プラスチックなどが用いられる。また、シリコン単結晶などの半導体、および金属箔などの導体に、適宜絶縁膜を付加したものを用いることもできる。集積する発光素子が有機ＥＬ素子である場合、発光素子の劣化の抑制および歩留まりの向上のために、十分な平坦性と、水分や酸素などに対する十分なバリア性を持っていることが求められる。平坦性やバリア性などを持たせるための層を一様に１層以上積層してある場合は、機能上、それらの層も含めて基板と呼ぶ。
次に、発光素子について説明する。
（ａ）第１電極（下部電極）
十分なホール注入性をもたせるために、仕事関数の大きな材料が用いられる。加えて、ボトムエミッション型の場合は十分な透明性が求められる。また、第１電極の発光層側表面に突起があると素子の電界集中を招き発光素子の劣化につながるため、十分な平坦性が求められる。錫ドープ酸化インジウム（ＩＴＯ）や、金、白金などが用いられる。
（ｂ）発光層
まず、表示に必要な発光特性を示すことが求められる。良好な発光特性を発現するために、実際には単層ではなく以下のような多層膜が好適に用いられる。ホール輸送層／発光層兼電子輸送層（電子輸送機能を有する発光層）、ホール輸送層／発光層／電子輸送層、ホール注入層／ホール輸送層／発光層／電子輸送層、ホール注入層／ホール輸送層／発光層／電子輸送層／電子注入層。以降、本明細書では上記多層構造をまとめて発光層と呼ぶ。しかし、本発明の発光層は、以上の例に限定されはしない。
発光層の成膜法は、ドライプロセスでもウェットプロセスでもよい。前者は真空蒸着法を含み、後者はスクィージー印刷、グラビア印刷、インクジェット塗布、ディスペンサ塗布などを含む。
また、発光層においては、次の（１）または（２）のいずれかの処理ができることが求められる。（１）続く工程で発光素子の第２電極１３がＴＦＴのドレイン電極に接続されるために、ドレイン電極５上の少なくとも一部に発光層が形成されないように、適当な手段でパターニングできる。（２）一旦発光層を均一に形成した後、何らかの手段でドレイン電極５上に形成された発光層の少なくとも一部を除去できる。
このうち（１）は、初めから露出部に発光層を形成しないことであっても、下地材料による表面エネルギーの違いなどにより自発的に開口を形成することであってもよい。
上記前者の例はマスキングであり、シャドーマスク真空蒸着法などが含まれる。シャドーマスク法によれば、発光層のパターニング時に基板を汚染してしまう危険性が少ない。
上記後者の例は、発光層を特に塗布もしくは印刷などの工程によって作製する場合に有効であるが、ＴＦＴドレイン電極の露出部に対して表面エネルギーの低くなる表面処理（疎水化処理）を施すことが挙げられる。疎水化処理を行うと、アライメント（基板の位置決め）工程を必ずしも必要とせずに、吸着母材選択的な表面処理が行えるため、発光装置を低コストで製造できる。具体的には、部分フッ素化アルカンチオールなどにより電極表面を化学修飾した後に有機層溶液を塗布・乾燥することで開口を形成できる。特に、部分フッ素化アルカンチオールによる化学修飾処理は化学的に安定で緻密な膜が得られ、かつ吸着母材選択性が高く、パターニングの効果が高いので好ましい。このとき、ドレイン電極の表面が金やパラジウムなどであることが好ましいが、これに限定はされない。
また、（２）の加工手段はレーザ加工や機械加工、収束イオンビーム加工などが含まれる。このうちレーザ加工は他分野（プリント基板加工など）への応用実績も豊富な技術であるため、発光装置を低コストで製造できる。
（ｃ）第２電極（上部電極）
十分な電子注入性（低仕事関数）をもつ金属や金属酸化物が用いられる。トップエミッション型の場合は十分な透明性を備えていることが求められる。具体的には、マグネシウムドープ銀や、アルカリ金属塩とアルミニウムの２層蒸着膜等が利用可能である。
（ｄ）ＴＦＴ
まず、構造について説明する。上記説明ではＴＦＴの例として逆スタガ構造のＴＦＴを用いたが、ＴＦＴとして、正スタガ型、逆スタガ型、正コプラナー型、逆コプラナー型のいずれかを用いることができる。
次に、チャネル層について説明する。
スパッタ法や電子線蒸着法などのドライ成膜法、あるいはゾルゲル法や印刷などのウェット成膜法のいずれかによって成膜されるｎ型半導体が用いられる。そして、電界効果移動度が１ｃｍ２Ｖ−１ｓ−１より大きいことが求められる。酸化物半導体はこの基準を満たすチャネル材料として用いることができる。つまり、チャネル層は、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含む。非晶質のものでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系薄膜、多結晶質のものではＺｎＯ、Ｉｎ−Ｚｎ−Ｏ系混晶薄膜などを用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏスパッタ膜を用いれば、少なくともチャネル層が可視光領域において透明であり、電界効果移動度が大きなＴＦＴを作製することができる。また、チャネル材料のスパッタ成膜が可能であるため、大面積の発光装置を作製することができる。また、チャネル材料の成膜温度が低いため、プラスチックなどの可撓性基板上に発光装置を作製することができる。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏスパッタ膜において、少なくとも一部を非晶質とすることが望ましい。これにより、エッチング加工性が向上する。また、スパッタ膜全体が非晶質であれば、低温ポリシリコンＴＦＴで見られるような隣接画素回路間の特性ばらつきを防ぐことができる。
ＴＦＴにおける電界効果移動度の測定法にはいくつかの定義があり、飽和領域での電界効果移動度は、例えば次のようにして求めることができる。ドレイン−ソース電流（Ｉｄｓ）の平方根をゲート−ソース電圧（Ｖｇｓ）に対してプロットし、傾きが最大になるゲート電圧において接線を引き、この切片と傾きから電界効果移動度と閾値電圧を求めることができる（√Ｉｄｓ−Ｖｇｓ法）。
次に、ゲート、ソース、ドレイン電極、配線について説明する。
ソース・ドレイン・ゲートの各電極や、電源線・セレクト線・データ線等の配線としては、ＡｌやＣｒ、Ｗなどの金属やＡｌ合金、ＷＳｉ等のシリサイドなどが利用可能である。１本の配線が複数の材料の接続により形成されていてもよい。また、多層膜であってもよい。有機膜をパターニングする際、ドレイン電極の表面修飾を行う場合には電極材料を適切に選択することが求められる。例えば、チオールによる表面修飾を行う場合には、ドレイン電極の少なくとも最表面は金やパラジウムなどであることが好ましい。
次に、ゲート絶縁層について説明する。
平坦な膜が形成でき、ゲート−ソースリーク電流Ｉｇｓがドレイン−ソース電流Ｉｄｓに比べて実用上十分小さい材料であることが求められる。化学蒸着（ＣＶＤ）成膜によるＳｉ３Ｎ４、ＳｉＯ２、ＳｉＯｘＮｙや、ＲＦマグネトロンスパッタによるＳｉＯ２等、およびこれらからなる多層膜の中から選ばれる。ＣＶＤによる成膜は、成膜速度が大きく、製造時間を短縮することができ好ましい。また、ＲＦマグネトロンスパッタによる成膜は、緻密で熱的・化学的に安定な膜を与え、ＴＦＴの環境安定性の点で好ましい。
次に、チャネル保護層について説明する。
これは、ＴＦＴ作製後、後続プロセスの薬液や、使用環境での雰囲気などからチャネル層を保護するためのものである。ＴＦＴのドレイン電極の少なくとも一部が露出するように、適当な手段でパターニングできるものであることが求められる。チャネル保護層はゲート絶縁膜と同様の材料群から選んで用いられる。
これより、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
（実施例１）
本実施例では、本発明に従う発光装置を作製し、評価した。
まず、ＴＦＴチャネル層として用いるアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏスパッタ膜の評価をした。
被成膜基板としてはガラス基板（コーニング社製１７３７）を脱脂洗浄したものを用意した。ターゲット材料としては、ＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。この焼結体は出発原料として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結（１０００度：２時間）乾式粉砕、本焼結（１５００℃：２時間）を経て作製した。このターゲットの電気伝導度は０．２５（Ｓｃｍ−１）であり、半絶縁体状態であった。堆積室内の到達真空は、３×１０−４Ｐａであり、成膜中の全圧を０．５３Ｐａとし、酸素ガス比を３．３％とした。また、基板温度は特に制御せず、ターゲットと被成膜基板間の距離は８０（ｍｍ）であった。投入電力はＲＦ３００Ｗであり、成膜レートは、２（Åｓ−１）で行った。
６０ｎｍ積層した膜に対し、測定対象面に対して入射角０．５度でＸ線を入射させＸ線回折測定を行った（薄膜法）。その結果明瞭な回折ピークは認められなかったことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜はアモルファスであると判断された。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１：０．９：０．６であった。さらに、斜入射Ｘ線反射率測定（Ｇｒａｚｉｎｇ ｉｎｃｉｄｅｎｃｅ ｘ−ｒａｙ ｒｅｆｌｅｃｔｉｖｉｔｙ：ＧＩＸＲ）では、Ｋｉｅｓｓｉｇ ｆｒｉｎｇｅｓと呼ばれる明瞭な振動が広い２θ範囲にわたって見られ、膜の高い平滑性が示唆された。また、同薄膜の電気伝導度を測定したところ、約７×１０−５（Ｓｃｍ−１）であった。得られた薄膜を白色光に透かしてみたところ、肉眼では呈色していなかった。
以上のことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜は、結晶のＩｎＧａＯ３（ＺｎＯ）０．６の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
次に、逆スタガ型ＴＦＴを、下記の手順で作製した。
ガラス基板（コーニング社製１７３７）について超音波脱脂洗浄をアセトン、ＩＰＡ、超純水により各５分づつ行った後、空気中１００℃で乾燥させた。この上にゲート電極として、電子ビーム蒸着法でチタンと金を合計５０ｎｍ蒸着し、リフトオフ法でパターニングした。次に、ＲＦマグネトロンスパッタにより、ゲート絶縁膜となるＳｉＯ２層を全面に成膜した（成膜ガスＡｒ、成膜圧力０．１ Ｐａ、投入電力４００Ｗ、膜厚１００ｎｍ）後、エッチングでパターニングした。続いて、チャネル層となるアモルファスＩＧＺＯ層をＲＦマグネトロンスパッタにより成膜した（成膜ガスＯ２（３．３％）＋Ａｒ、成膜圧力０．５３Ｐａ、投入電力３００Ｗ、膜厚５０ｎｍ）。続いて、チャネル層をエッチングでパターニングした。これらのスパッタ成膜中には基板温度は特に制御しなかった。最後に，電子ビーム蒸着法で再びチタンと金を合計２００ｎｍ成膜し、ソース電極およびドレイン電極を形成した。チャネル長とチャネル幅はそれぞれＬ＝１０（μｍ）、Ｗ＝４０（μｍ）とした。
図８に、上記手順で作製したＴＦＴにおいて室温下で測定したＩｄｓ−Ｖｇｓ特性を示す。ドレイン−ソース電圧（Ｖｄｓ）は＋１０（Ｖ）とした。ｏｎ／ｏｆｆ比を、Ｖｇｓ＝＋２０（Ｖ）のときのＩｄｓの、Ｖｇｓ＝０（Ｖ）のときのＩｄｓに対する比として定義すると、６．５×１０５であった。また、√Ｉｄｓ−Ｖｇｓ法により、電界効果移動度と閾値電圧を求めたところ、３．５（ｃｍ２Ｖ−１ｓ−１）、＋７．２（Ｖ）であった。
以上より、チャネルがｎ型半導体であることが明らかであり、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるという事実と矛盾しない。しかも、ＴＦＴの電界効果移動度は十分大きく、この発光装置構成での画素の高精細化が可能である。
次に、発光装置を製作した。
上記と同様の方法で予めＴＦＴが形成されたガラス基板上に、次の手順で有機ＥＬ素子を作製し、ＴＦＴと有機ＥＬ素子を集積することができる。ただし、Ｌ＝５（μｍ）、Ｗ＝６９０（μｍ）とし、配線を除いた駆動ＴＦＴの面積を０．０２ｍｍ２以下とする。
ＴＦＴ保護層となるＳｉＯ２をＲＦマグネトロンスパッタにより成膜し、エッチングによりパターニングする。さらに、基板上のＴＦＴと隣接する領域に、有機ＥＬ素子陽極となるＩＴＯ電極をＲＦマグネトロンスパッタにより成膜し、エッチングによってパターニングする。こうすることで、ＴＦＴの設置面と発光素子との設置面との高さが揃っている。
ＩＴＯ電極上に、有機ＥＬ素子の発光層として、次のものをこの順に抵抗加熱法により真空蒸着する。銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ’−ジ−１−ナフチル−Ｎ，Ｎ’−ジフェニル−１，１’−ビフェニル−４，４’ジアミン（α−ＮＰＤ）、トリス（８−ヒドロキシキノリン）アルミニウム（ＩＩＩ）（Ａｌｑ３）。このとき、ＴＦＴのドレイン電極上の一部領域上にはいずれの層も形成させずに露出させておくために、シャドーマスクを用いて各層のパターニングを行う。最後に、有機ＥＬ素子陰極としてフッ化リチウムとアルミニウムを別なシャドーマスクを通して抵抗加熱により真空蒸着する。この陰極はＴＦＴのドレイン電極上の前記露出領域に重なるように延在しており、この成膜操作をもってＴＦＴと有機ＥＬ素子との接続が完了する。また、有機ＥＬ素子の有効面積は陰極と陽極の重なった領域により定まり、０．０８ｍｍ２程度とする。
有機ＥＬ素子の陽極を電源に接続し、ＴＦＴのソース電極を接地する。ＴＦＴのゲート電極に信号電圧を印加すると、印加電圧に応じて変調された有機ＥＬ素子の発光が得られる。
上記発光装置は、ＴＦＴと発光素子との接続不良に基づく不良画素が少ない。かつ、各画素の発光素子とＴＦＴを合わせた面積が十分小さく、発光装置の高精細化が可能である。
（実施例２）
実施例１と同様にして予めＴＦＴが形成されたガラス基板上に次の手順で有機ＥＬ素子を作製し、ＴＦＴと有機ＥＬ素子を集積することができる。
ＴＦＴ保護層となるＳｉＯ２をＲＦマグネトロンスパッタにより成膜し、エッチングによりパターニングする。続いて、基板上のＴＦＴと隣接する領域に有機ＥＬ素子陽極となるＩＴＯ電極をＲＦマグネトロンスパッタにより成膜し、エッチングによってパターニングする。続いて、感光性ポリイミドにより、発光層の画素分離のための隔壁を形成する。隔壁は、ＴＦＴおよび発光素子の陽極がともに露出するように形成する。また、隔壁の厚さは１μｍ以上とする。ＩＴＯ電極の親水処理・隔壁の撥水処理として、それぞれ酸素プラズマ処理・フッ素プラズマ処理を行う。続いて、疎水化処理として部分フッ素化アルカンチオールであるＣＦ３（ＣＦ２）９（ＣＨ２）６ＳＨ のトルエン溶液に浸漬し、トルエンで十分にリンスしよく乾燥する。この操作により、ドレイン電極の露出部のみに部分フッ素化アルカンチオールを付着させ、続く発光層の塗布に対し撥液性を付与する。
ホール注入層として、ポリ（３，４−エチレンジオキシチオフェン）−ポリ（スチレンスルホナート）（ＰＥＤＯＴ：ＰＳＳ）水溶液、発光層としてＬＵＭＡＴＩＯＮ ｇｒｅｅｎ １３０３（ダウケミカルカンパニー社製）溶液を順に塗布する。そして、不活性雰囲気中で乾燥させる。この時点で、ドレイン電極上に発光層が形成されずに露出している領域が一部残っている。
最後に、有機ＥＬ素子陰極としてフッ化リチウムとアルミニウムを、シャドーマスクを通して抵抗加熱により真空蒸着する。ここでも、有機ＥＬ素子の有効面積は陰極と陽極の重なった領域により定まり、０．０８ｍｍ２程度とする。この陰極はＴＦＴのドレイン電極の前記露出領域に重なるように延在しており、この成膜操作をもってＴＦＴと有機ＥＬ素子との接続が完了する。
有機ＥＬ素子の陽極を電源に接続し、ＴＦＴのソース電極を接地する。ＴＦＴのゲート電極に信号電圧を印加すると、印加電圧に応じて変調された有機ＥＬ素子の発光が得られる。
上記発光装置はＴＦＴと発光素子との接続不良に基づく不良画素が少ない。かつ、各画素の発光素子とＴＦＴを合わせた面積が十分小さく、発光装置の高精細化が可能である。しかも、隔壁を形成したことにより、発光層を画素間で混ざり合わずに塗布形成することができる。また、発光層を形成しない上記領域を設ける手段が疎水化処理であることによって、有機層のパターニングのためのアライメント工程が不要であり、安価に発光装置を作製できる。さらに、疎水化処理が部分フッ素化アルカンチオールによる化学修飾処理であるため、化学的に安定で緻密な疎水性皮膜が得られパターニングの効果が高い。
（実施例３）
実施例１と同様に予めＴＦＴが形成されたガラス基板上に次の手順で有機ＥＬ素子を作製し、ＴＦＴと有機ＥＬ素子を集積することができる。
まず、ＴＦＴ保護層となるＳｉＯ２をＲＦマグネトロンスパッタにより成膜し、エッチングによりパターニングする。続いて、基板上のＴＦＴと隣接する領域に有機ＥＬ素子陽極となるＩＴＯ電極をＲＦマグネトロンスパッタにより成膜し、エッチングによってパターニングする。続いて、感光性ポリイミドにより、発光層の画素分離のための隔壁を形成する。隔壁は、ＴＦＴのチャネル部分を被覆し、かつドレイン電極の一部が露出するように設ける。また、隔壁の厚さは１μｍ以上とする。ＩＴＯ電極の親水処理・隔壁の撥水処理として、それぞれ酸素プラズマ処理・フッ素プラズマ処理を行う。ホール注入層としてＰＥＤＯＴ：ＰＳＳ水溶液、発光層としてＬＵＭＡＴＩＯＮ ｇｒｅｅｎ １３０３（ダウケミカルカンパニー社製）溶液を順に塗布し、不活性雰囲気中で乾燥させる。この時点で、ＴＦＴのドレイン電極のうち隔壁外部に露出した部分上には発光層が形成されている。この部分の一部について、パワーを適切に調節した近赤外レーザ加工機によりホール注入層と発光層だけをアブレーションして除去する。最後に、シャドーマスクを通して有機ＥＬ素子陰極を抵抗加熱により真空蒸着する。ここでも、有機ＥＬ素子の有効面積は陰極と陽極の重なった領域により定まり、０．０８ｍｍ２程度とする。この陰極は前記レーザ加工領域に重なるように延在しており、この成膜操作をもってＴＦＴと有機ＥＬ素子との接続が完了する。
有機ＥＬ素子の陽極を電源に接続し、ＴＦＴのソース電極を接地する。ＴＦＴのゲート電極に信号電圧を印加すると、印加電圧に応じて変調された有機ＥＬ素子の発光が得られる。
上記発光装置はＴＦＴと発光素子との接続不良に基づく不良画素が少ない。かつ、各画素の発光素子とＴＦＴを合わせた面積が十分小さく、発光装置の高精細化が可能である。しかも、ＴＦＴのチャネル部が隔壁の内部に内蔵されており、開口率を大きくとることができる。さらに、発光層を形成しない上記領域を設ける手段がレーザアブレーションであることによって、安価に発光装置を作製できる。
（実施例４）
実施例３において、ＳｉＯ２のスパッタリングに続き、ＣＶＤによりＳｉ３Ｎ４を成膜する（〜３μｍ厚）。この２層膜を一括してパターニングし、「ＴＦＴチャネル部の保護層」兼「発光層の隔壁」とする。この隔壁は、ＴＦＴのチャネル部分を被覆し、かつ少なくともドレイン電極の一部が露出するように設ける。続いて、基板上のＴＦＴと隣接する領域に有機ＥＬ素子陽極となるＩＴＯ電極をＲＦマグネトロンスパッタにより成膜し、エッチングによってパターニングする。ＩＴＯ電極の親水処理として、酸素プラズマ処理を行う。以下、ホール注入層・発光層以降の工程は実施例３と同様である。
有機ＥＬ素子の陽極を電源に接続し、ＴＦＴのソース電極を接地する。ＴＦＴのゲート電極に信号電圧を印加すると、印加電圧に応じて変調された有機ＥＬ素子の発光が得られる。
上記発光装置はＴＦＴと発光素子との接続不良に基づく不良画素が少ない。かつ、各画素ごとの発光素子とＴＦＴを合わせた面積が十分小さく、発光装置の高精細化が可能である。しかも、ＴＦＴのチャネル保護層が隔壁を兼ねているため、発光層が塗布形成可能であり、かつ開口率を大きくとることができる。
本発明に係る発光装置およびその製造方法は、有機電界発光ディスプレイをはじめとする各種フラットパネルディスプレイに幅広く用いられる。また、被駆動素子の面積を確保するために高移動度ｎ型半導体を用いるという点は、ＴＦＴをスイッチング素子に用いた表示素子アレイだけでなく同各種センサアレイ、また同アクチュエータアレイなどにも幅広く応用できる。また、ｎ型半導体に室温形成できるものを選ぶことにより、プラスチックなどの低融点基板上に作製でき、ＩＣカードやＩＤタグなど幅広い分野に応用可能である。
本発明の発光装置の基本となる実施形態を説明する断面図である。 本発明の発光装置の基本となる実施形態を製造する工程の説明図である。 本発明の発光装置の別形態を説明する断面図である。 本発明の発光装置の別形態を説明する断面図である。 本発明の発光装置の別形態を製造する工程の説明図である。 本発明の発光装置の別形態を説明する断面図である。 本発明の発光装置の別形態を説明する断面図である。 Ｉｄｓ−Ｖｇｓ特性（実線）と、√Ｉｄｓ−Ｖｇｓ特性（破線）を示す図である。
符号の説明
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ チャネル層
５ ドレイン電極
６ ソース電極
７ 配線
８ 第１電極
９ チャネル保護層
１０ ＴＦＴ
１１ ドレイン電極の露出部
１２ 発光層
１３ 第２電極
１４ 光硬化樹脂
１５ 無機スパッタ膜
１６ 光硬化樹脂
１７ オーバーコート層
１８ 発光素子
１９ コンタクトホール
２０ 第１電極の平坦化膜
２１ 隔壁

Claims (11)

  1. 基板と、第１の電極と発光層と第２の電極が基板側からこの順に積層されてなる発光素子と、ｎ型の薄膜トランジスタと、からなる発光装置であって、
    前記発光素子と前記トランジスタとは、前記基板に接して並列配置され、
    前記トランジスタのチャネル層の電界効果移動度は、１ｃｍ２Ｖ−１ｓ−１以上であり、
    前記第２の電極は、前記トランジスタのドレイン電極と接続され、
    前記ドレイン電極の、前記第２電極との接合部分が、前記第１電極と同じ面上に配置されていることを特徴とする発光装置。
  2. 前記トランジスタのチャネル層は、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含み、かつ少なくとも一部が非晶質の酸化物であることを特徴とする請求項１に記載の発光装置。
  3. 前記発光層は、有機化合物からなることを特徴とする請求項１または２に記載の発光装置。
  4. 前記第１の電極と前記第２の電極の少なくとも一方は、透明導電性酸化物であることを特徴とする請求項１から３のいずれか１項に記載の発光装置。
  5. 前記基板と前記第１電極の間に、絶縁体が挿入されていることを特徴とする請求項１から４のいずれか１項に記載の発光装置。
  6. 前記絶縁体は、チャネル保護層であることを特徴とする請求項５に記載の発光装置。
  7. 前記絶縁体は、前記第１電極の平坦化膜であることを特徴とする請求項５に記載の発光装置。
  8. 互いに隣接して配置された画素間に、前記発光層を隔てるための隔壁を有することを特徴とする請求項１から４のいずれか１項に記載の発光装置。
  9. 前記隔壁の内部に、前記トランジスタの少なくともチャネル部の一部が形成されていることを特徴とする請求項８に記載の発光装置。
  10. チャネル保護層がさらに設けられ、前記チャネル保護層が前記隔壁を兼ねていることを特徴とする請求項８に記載の発光装置。
  11. 基板上に、ゲート電極、配線、ゲート絶縁膜、チャネル層、ソース電極、ドレイン電極、チャネル保護層よりなる、ｎ型の薄膜トランジスタを形成する工程と、
    前記基板上に、前記トランジスタと並列するように発光素子の第１電極を形成し、そして前記第１電極上に発光層を積層する工程と、
    前記発光層上および前記ドレイン電極上に、前記ドレイン電極の、前記第２電極との接合部分が、前記第１電極と同じ面上に配置されるように、前記発光層と前記ドレイン電極とを接続する第２電極を積層する工程と、
    前記発光素子および前記トランジスタが形成された基板上の少なくとも発光素子を含む部分を封止する工程と、を有し、
    前記第１電極上に発光層を積層する工程の後に、前記ドレイン電極の表面のうち少なくとも一部には、前記発光層が形成されていないことを特徴とする発光装置の製造方法。
JP2007118737A 2007-04-27 2007-04-27 発光装置およびその製造方法 Expired - Fee Related JP5408842B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007118737A JP5408842B2 (ja) 2007-04-27 2007-04-27 発光装置およびその製造方法
PCT/JP2008/058296 WO2008139940A1 (en) 2007-04-27 2008-04-23 Light emitting apparatus and method of manufacturing the same
US12/596,998 US20100117072A1 (en) 2007-04-27 2008-04-23 Light emitting apparatus and method of manufacturing the same
TW097115416A TWI387104B (zh) 2007-04-27 2008-04-25 發光設備及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118737A JP5408842B2 (ja) 2007-04-27 2007-04-27 発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008277101A JP2008277101A (ja) 2008-11-13
JP5408842B2 true JP5408842B2 (ja) 2014-02-05

Family

ID=39712743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118737A Expired - Fee Related JP5408842B2 (ja) 2007-04-27 2007-04-27 発光装置およびその製造方法

Country Status (4)

Country Link
US (1) US20100117072A1 (ja)
JP (1) JP5408842B2 (ja)
TW (1) TWI387104B (ja)
WO (1) WO2008139940A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN105789322B (zh) * 2009-09-16 2018-09-28 株式会社半导体能源研究所 半导体器件及其制造方法
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5584103B2 (ja) * 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
KR101677265B1 (ko) * 2010-03-31 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2011129227A1 (ja) 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
KR101391244B1 (ko) * 2010-12-20 2014-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2012195509A (ja) 2011-03-17 2012-10-11 Canon Inc 半導体装置及びその製造方法
JP4918172B1 (ja) 2011-09-07 2012-04-18 英郎 川野 アクティブ・マトリクス型表示装置
TWI452553B (zh) 2011-12-30 2014-09-11 Au Optronics Corp 製作可撓式顯示裝置之方法
TWI473264B (zh) 2012-03-02 2015-02-11 Au Optronics Corp 有機電致發光裝置
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN103545320B (zh) 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
JP6636736B2 (ja) 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
US9991326B2 (en) * 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US10522574B2 (en) 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
CN109216418A (zh) * 2017-07-06 2019-01-15 鸿富锦精密工业（深圳）有限公司 显示装置及显示装置的制造方法
WO2020021653A1 (ja) * 2018-07-25 2020-01-30 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN111384223B (zh) * 2018-12-29 2021-07-23 Tcl科技集团股份有限公司 封装薄膜和发光器件的封装方法以及发光装置
CN111584598A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN111863927B (zh) * 2020-08-21 2023-11-24 京东方科技集团股份有限公司 柔性显示基板和柔性显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066944B2 (ja) * 1993-12-27 2000-07-17 キヤノン株式会社 光電変換装置、その駆動方法及びそれを有するシステム
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TW588299B (en) * 2003-04-04 2004-05-21 Au Optronics Corp Active-matrix organic electroluminescence display device and fabricating method thereof
US6995035B2 (en) * 2003-06-16 2006-02-07 Eastman Kodak Company Method of making a top-emitting OLED device having improved power distribution
KR100608403B1 (ko) * 2004-03-24 2006-08-03 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
WO2006106826A1 (ja) * 2005-03-30 2006-10-12 Pioneer Corporation 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
GB2430547A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Also Published As

Publication number Publication date
TW200913255A (en) 2009-03-16
WO2008139940A1 (en) 2008-11-20
TWI387104B (zh) 2013-02-21
US20100117072A1 (en) 2010-05-13
JP2008277101A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5408842B2 (ja) 発光装置およびその製造方法
US10541288B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US9287528B2 (en) Organic light emitting diode display having high resolution and method of manufacturing the same
US9767730B2 (en) Organic light emitting diode display and method of manufacturing the same
TWI557893B (zh) 有機發光二極體顯示器及其製造方法
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US9349781B2 (en) Organic light emitting diode display and method of manufacturing the same
CN101202298B (zh) 有机发光显示设备
US8593058B2 (en) Organic light-emitting display device
US20070132365A1 (en) Flat panel display and method of fabricating the same
US9806285B2 (en) Organic light-emitting diode display and manufacturing method thereof
TW200414801A (en) Electro-optical device and electronic apparatus
WO2015103837A1 (zh) 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板
KR20150044083A (ko) 유기 발광 표시 장치 및 이의 제조방법
CN109244107B (zh) Oled背板及其制作方法
TWI277364B (en) Method for manufacturing electro-optic device, electro-optic device and electronic apparatus
KR102169862B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US10224435B2 (en) Transistor, manufacturing method thereof, and display device including the same
WO2018049744A1 (zh) Amoled像素驱动电路的制作方法
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
US20050218798A1 (en) Active matrix organic electroluminescent device and fabrication method thereof
KR102661845B1 (ko) 식각액 및 이를 이용한 표시 장치의 제조 방법
CN111162112A (zh) 一种双面oled显示结构及制作方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R151 Written notification of patent or utility model registration

Ref document number: 5408842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees