KR102661845B1 - 식각액 및 이를 이용한 표시 장치의 제조 방법 - Google Patents

식각액 및 이를 이용한 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102661845B1
KR102661845B1 KR1020180121118A KR20180121118A KR102661845B1 KR 102661845 B1 KR102661845 B1 KR 102661845B1 KR 1020180121118 A KR1020180121118 A KR 1020180121118A KR 20180121118 A KR20180121118 A KR 20180121118A KR 102661845 B1 KR102661845 B1 KR 102661845B1
Authority
KR
South Korea
Prior art keywords
acid
weight
electrode
paragraph
etchant
Prior art date
Application number
KR1020180121118A
Other languages
English (en)
Other versions
KR20200041411A (ko
Inventor
박종희
남기용
김진석
김기태
이원호
윤영진
박영철
Original Assignee
삼성디스플레이 주식회사
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 동우 화인켐 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180121118A priority Critical patent/KR102661845B1/ko
Priority to US16/598,475 priority patent/US10636666B1/en
Priority to CN201910964728.9A priority patent/CN111041491B/zh
Publication of KR20200041411A publication Critical patent/KR20200041411A/ko
Application granted granted Critical
Publication of KR102661845B1 publication Critical patent/KR102661845B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예에 따른 식각액은 질산 8 내지 12 중량%, 알킬술폰산 3 내지 8 중량%, 황산염 7 내지 12 중량%, 유기산 40 내지 55 중량%, 유기산염 0.5 내지 5 중량%, 그리고 물을 포함한다.

Description

식각액 및 이를 이용한 표시 장치의 제조 방법{ECHTANT AND METHOD FOR MANUFACTURING DISPLAY DEVICE USING THE SAME}
본 개시는 식각액 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 이러한 발광을 이용하여 발광 표시 장치가 소정의 영상을 표시한다.
발광 표시 장치는 자발광 소자인 발광 다이오드를 포함하는 복수개의 화소를 포함한다. 발광 다이오드는 애노드(anode), 발광층 및 캐소드(cathode)를 포함한다. 여기서, 애노드는 저저항 및 고반사도의 특성을 가지기 위해 은(Ag)을 포함하며, 투명 전극층, 은층 및 투명 전극층의 삼중막 구조로 이루어질 수 있다.
이러한 애노드는 투명 전극층, 은층 및 투명 전극층을 전면에 증착한 후, 인산을 주 식각제로 하는 식각액을 사용하여 습식 식각으로 형성하는데, 이 때, 은 입자가 패드부에 흡착되어 패드부의 불량을 발생할 수 있다.
실시예들은 투명 도전 물질을 포함하는 금속층 및 은 또는 은 합금을 포함하는 금속층으로 이루어진 다중층의 금속막을 일괄 식각하기 위한 위한 것이다.
또한, 실시예들은 상기 식각액을 이용한 표시 장치의 제조 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 식각액은 질산 8 내지 12 중량%, 알킬술폰산 3 내지 8 중량%, 황산염 7 내지 12 중량%, 유기산 40 내지 55 중량%, 유기산염 0.5 내지 5 중량%, 그리고 물을 포함한다.
상기 유기산염에 대한 상기 황산염의 비율은 4 내지 6일 수 있다.
상기 알킬술폰산은 메탄술폰산, 에탄술폰산 및 프로판술폰산 중 적어도 하나를 포함할 수 있다.
상기 알킬술폰산은 상기 메탄술폰산일 수 있다.
상기 유기산은 아세트산, 구연산, 글리콜산, 말론산, 락트산 및 타르타르산 중 적어도 하나를 포함할 수 있다.
상기 유기산은 상기 아세트산 및 상기 구연산을 포함할 수 있다.
상기 유기산염은 아세트산염, 구연산염, 글리콜산염, 말론산염, 락트산염 및 타르타르산염 중 하나를 포함할 수 있다.
상기 유기산염은 상기 아세트산염 또는 상기 구연산염을 포함할 수 있다.
상기 황산염은 중황산칼륨, 중황산나트륨 및 황산마그네슘 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 트랜지스터 및 패드를 형성하는 단계, 상기 트랜지스터 위에 평탄화막을 형성하는 단계, 상기 평탄화막 및 상기 패드 위에 제1 전극 물질층을 형성하는 단계, 식각액을 사용하여 상기 제1 전극 물질층을 식각하여 상기 트랜지스터와 연결되는 제1 전극을 형성하는 단계, 상기 제1 전극 위에 상기 제1 전극과 중첩하는 개구부를 가지는 화소 정의막을 형성하는 단계, 상기 개구부 내의 상기 제1 전극 위에 발광 부재를 형성하는 단계, 그리고 상기 발광 부재 위에 제2 전극을 형성하는 단계를 포함하고, 상기 식각액은 질산 8 내지 12 중량%, 알킬술폰산 3 내지 8 중량%, 황산염 7 내지 12 중량%, 유기산 40 내지 55 중량%, 유기산염 0.5 내지 5 중량%, 그리고 물을 포함한다.
상기 제1 전극 물질층은 투명 도전 물질을 포함하는 하부 전극 물질층, 상기 하부 전극 물질층 위에 위치하며, 은 또는 은 합금 물질을 포함하는 중간 전극 물질층, 그리고 상기 중간 전극 물질층 위에 위치하며, 상기 투명 도전 물질을 포함하는 상부 전극 물질층을 포함할 수 있다.
상기 제1 전극을 형성하는 단계에서, 상기 식각액은 상기 하부 전극 물질층, 상기 중간 전극 물질층, 그리고 상기 상부 전극 물질층을 일괄 식각하는 포함할 수 있다.
실시예들에 따르면, 식각액을 사용하여 투명 도전 물질을 포함하는 금속층 및 은 또는 은 합금을 포함하는 금속층으로 이루어진 다중층의 금속막을 효과적으로 일괄 식각할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 간략하게 나타낸 도면이다.
도 2는 도 1에 따른 표시 장치의 한 화소의 단면의 일 예를 간략하게 나타낸 도면이다.
도 3은 도 1에 따른 표시 장치의 패드부의 일 예를 간략하게 나타낸 도면이다.
도 4는 도 3의 절단선 IV-IV을 따라 자른 단면의 일 예를 간략하게 나타낸 도면이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 일 예를 간략하게 나타낸 도면이다.
도 8을 본 발명의 실시예에 따른 식각액의 특성을 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면, 본 발명의 일 실시예에 따른 식각액에 대하여 설명한다.
본 실시예에 따른 식각액은 투명 도전 물질을 포함하는 금속층 및 은(Ag) 또는 은 합금을 포함하는 금속층으로 이루어진 다중층의 금속막을 일괄 식각하기 위한 것이다. 구체적으로, 본 실시예에 따른 식각액은 투명 도전 물질을 포함하는 제1 금속층, 제1 금속층 위에 위치하며, 은(Ag) 또는 은 합금을 포함하는 제2 금속층, 그리고 제2 금속층 위에 위치하며, 투명 도전 물질을 포함하는 제3 금속층의 삼중층으로 이루어진 전극층을 일괄 식각하기 위한 것이다. 또한, 본 실시예에 따른 식각액은 투명 도전 물질을 포함하는 제1 금속층 및 제1 금속층 위에 위치하며, 은(Ag) 또는 은 합금을 포함하는 제2 금속층의 이중층으로 이루어진 전극층을 일괄 식각하기 위한 것이다.
여기서, 투명 도전 물질은 주석-인듐 산화물(Indium-Tin-Oxide, ITO), 아연-인듐 산화물(Indium-Zinc-Oxide, IZO), 주석-아연-인듐 산화물(Indium-Tin-Zinc-Oxide, ITZO) 및 갈륨-아연-인듐 산화물(Indium-Gallium- Zinc-Oxide, IGZO) 중 하나를 포함할 수 있다. 은 합금은 은을 주성분으로 하고, 네오디뮴(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로탁티늄(Pa) 및 티타늄(Ti) 등의 다른 금속을 포함하는 합금 형태, 은의 질화물 형태, 은의 규화물 형태, 은의 탄화물 형태 또는 은의 산화물 형태 등 다양할 수 있다.
본 실시예에 따른 식각액은 질산, 알킬술폰산, 유기산, 유기산염, 황산염 및 잔량의 물을 포함한다.
질산은 산화제로서, 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층을 산화시키는 역할을 한다. 질산은 식각액의 총 함량에 대하여 8 내지 12 중량%로 포함될 수 있다. 질산이 식각액의 총 함량에 대하여 8 내지 12 중량%의 범위 내로 포함되는 경우, 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층의 식각 속도의 제어가 용이하고, 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층을 균일하게 식각할 수 있다
알킬술폰산은 식각제로서, 질산으로 산화된 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층을 식각하는 역할을 한다. 알킬술폰산은 메탄술폰산, 에탄술폰산 및 프로판술폰산 중 적어도 하나를 사용할 수 있으며, 바람직하게는 메탄술폰산을 사용할 수 있다.
알킬술폰산은 식각액의 총 함량에 대하여 3 내지 8 중량%로 포함될 수 있다. 알킬술폰산이 식각액의 총 함량에 대하여 3 내지 8 중량% 범위 내로 포함되는 경우, 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층의 식각 속도의 제어가 용이하고, 은 잔사 및 은 재흡착 발생에 따른 불량을 방지할 수 있다.
유기산은 식각제로서, 질산에 의해 산화된 은 또는 은 합금을 포함하는 금속층을 식각하는 역할을 한다. 유기산은 아세트산, 구연산, 글리콜산, 말론산, 락트산 및 타르타르산 중 하나 이상의 물질을 사용할 수 있다. 바람직하게는 유기산은 아세트산, 구연산, 글리콜산, 말론산, 락트산 및 타르타르산 중 둘 이상의 물질을 사용할 수 있으며, 더욱 바람직하게는 아세트산 및 구연산을 사용할 수 있다.
유기산은 식각액의 총 함량에 대하여 40 내지 55 중량%로 포함될 수 있다. 유기산이 식각액의 총 함량에 대하여 40 내지 55 중량% 범위 내로 포함되는 경우, 은 또는 은 합금을 포함하는 금속층의 식각 속도의 제어가 용이하고, 은 잔사 및 은 재흡착 발생에 따른 불량을 방지할 수 있다.
유기산염은 식각제로서, 질산에 의해 산화된 은 또는 은 합금을 포함하는 금속층을 식각하는 역할을 한다. 유기산염은 아세트산염, 구연산염, 글리콜산염, 말론산염, 락트산염 및 타르타르산염 중 하나를 사용할 수 있으며, 바람직하게는 구연산염 또는 아세트산염을 사용할 수 있다.
유기산염은 식각액의 총 함량에 대하여 0.5 내지 5 중량%로 포함될 수 있다. 유기산염이 식각액의 총 함량에 대하여 0.5 내지 5 중량% 범위 내로 포함되는 경우, 식각액의 지속적인 사용에도 은 또는 은 합금을 포함하는 금속층의 식각 속도 제어를 유지할 수 있고, 은 잔사 및 은 재흡착 발생에 따른 불량을 방지할 수 있다.
황산염은 식각제로서 질산에 의해 산화된 투명 도전 물질을 포함하는 금속층을 식각하는 역할을 한다. 또한, 황산염은 은 또는 은 합금을 포함하는 금속층에 대한 식각 정지(etch stop) 현상을 발생시켜, 식각 공정에서 식각 시간이 증가하더라도 Side Etch 가 증가하는 것을 방지할 수 있다 (Side Etch에 대해서는 추후 식각액의 성능 평가에서 설명함). 즉, 식각액에 황산염이 포함됨에 따라, 식각 정지 현상을 발생시켜 식각 속도가 제어되어, Side Etch가 조절될 수 있다.
황산염은 식각액의 총 함량에 대하여 7 내지 12 중량%로 포함될 수 있다. 황산염이 식각액의 총 함량에 대하여 7 내지 12 중량% 범위 내로 포함되는 경우, 식각 속도의 제어가 용이하고, 식각 정지 현상이 규칙적으로 발현되어, 은 또는 은 합금을 포함하는 금속층과 투명 도전 물질을 포함하는 금속층을 균일하게 식각할 수 있다. 황산염은 중황산칼륨, 중황산나트륨 및 황산마그네슘 중 적어도 하나의 물질을 사용할 수 있다.
본 실시예에 따른 식각액은 식각액의 조성물 중, 유기산염에 대한 황산염의 비율이 4 내지 6일 수 있다. 식각액에서 유기산염에 대한 황산염의 비율이 4 내지 6의 범위를 벗어날 경우, 식각액의 성능이 감소할 수 있다.
물은 탈이온수를 의미하며 반도체 공정용을 사용하며, 바람직하게는 18㏁/㎝ 이상의 물을 사용할 수 있다. 식각액의 총 함량에 대하여 물은 식각액 총 중량이 100 중량%가 되도록 잔량 포함된다.
이러한 본 실시예에 따른 식각액을 사용함으로써, 투명 도전 물질을 포함하는 금속층 및 은(Ag)또는 은 합금을 포함하는 금속층으로 이루어진 다중층의 금속막을 효과적으로 일괄 식각할 수 있다.
또한, 본 실시예에 따른 식각액은 디스플레이의 제조뿐만 아니라, 메모리 반도체 표시판 등의 제조에도 사용될 수 있다. 또한, 투명 도전 물질을 포함하는 금속층 및 은(Ag)또는 은 합금을 포함하는 금속층으로 이루어진 다중층의 금속막을 포함하는 다른 전자 장치의 제조에도 사용될 수 있다.
그러면, 이하에서는 상술한 본 실시예에 식각액을 사용하여 표시 장치를 제조하는 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 간략하게 나타낸 도면이다.
도 1을 참고하면, 본 실시예에 따른 표시 장치(1000)는 표시 영역(Display area, DA) 및 표시 영역(DA)의 외곽에 위치하는 비표시 영역(Non-Display Area, NA)을 포함하는 기판(100)을 포함한다.
기판(100)은 유리 또는 플라스틱을 포함할 수 있다. 또한, 기판(100)은 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN), 폴리카보네이트(polycarbonate, PC), 폴리아릴레이트(polyarylate, PAR), 폴리에테르이미드(polyether imide, PEI), 폴리에테르술폰(polyether sulfone, PES) 및 폴리이미드(polyimide, PI) 등과 같은 내열성 및 내구성이 우수한 물질을 포함하는 플렉서블(flexible) 기판일 수 있다. 또한, 이에 한정하지 않고, 기판(100)은 가요성이 있는 다양한 소재로 이루어진 플렉서블 기판을 포함할 수도 있다.
표시 영역(DA)에는 영상을 표시하기 위한 소자들이 위치하여, 영상을 표시한다. 비표시 영역(NA)은 영상을 표시하지 않고, 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 위치한다. 도 1에서 기판(100)의 일 측 가장자리 영역 즉, 하측 영역만이 비표시 영역(NA)으로 도시되어 있으나, 기판(100)의 다른 측 가장자리 영역 예컨대, 좌우측 가장자리 영역 및/또는 상측 가장자리 영역도 비표시 영역(NDA)에 해당할 수 있다. 표시 영역(DA)이 사각형으로 도시되어 있으나, 표시 영역(DA)은 사각형 외에도 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
기판(100)의 표시 영역(DA)에는 복수의 화소(PX)가 예컨대 행렬로 위치한다. 표시 영역(DA)에는 복수의 게이트선(도시되지 않음), 복수의 데이터선(도시되지 않음) 및 복수의 구동 전압선(도시되지 않음) 같은 신호선이 위치한다. 게이트선들은 대략 행 방향으로 뻗어 있을 수 있고, 데이터선들은 행 방향과 교차하는 대략 열 방향으로 뻗을 수 있다. 또한, 구동 전압선들은 대략 열 방향으로 뻗을 수 있다. 각각의 화소(PX)는 게이트선 및 데이터선과 연결되어, 이들 신호선으로부터 게이트 신호와 데이터 신호를 인가 받을 수 있다. 또한, 각각의 화소(PX)는 구동 전압선에 연결되어 구동 전압을 인가 받을 수 있다.
기판(100)의 비표시 영역(NA)에는 표시 장치를 구동하기 위한 각종 신호들을 생성 및/또는 처리하는 구동부(300) 및 외부로부터 신호들을 전달받기 위한 패드들을 포함하는 패드부(PP)가 위치한다.
구동부(300)는 데이터선에 데이터 신호를 인가하는 데이터 구동부, 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부를 포함할 수 있다. 구동부(300)는 표시 영역(DA)과 패드부(PP) 사이에 칩(chip) 형태로 실장될 수 있다. 여기서, 게이트 구동부는 기판(100)의 좌/우측 가장자리의 비표시 영역(NA)에 집적될 수도 있다.
패드부(PP)에는 가요성 인쇄 회로 필름의 일단이 접합(bonding)될 수 있다. 가요성 인쇄 회로 필름의 타단은 예컨대 외부의 인쇄 회로 기판 등에 연결되어 영상 데이터 같은 신호들을 입력 받을 수 있고, 구동 전압(ELVDD), 공통 전압 같은 전원 전압을 입력 받을 수 있다.
그러면, 도 1에 따른 표시 장치의 화소의 구조에 대해 도 2를 참고하여 설명한다.
기판(100) 위에 여러 층들, 배선들, 소자들을 포함한다. 기판(100)의 표시 영역(DA)에는 매우 많은 화소가 배치되어 있지만, 도면의 복잡화를 피하기 위해 도 2에 하나의 화소만을 도시하여 설명하기로 한다. 각각의 화소는 복수의 트랜지스터를 포함하지만, 하나의 트랜지스터를 중심으로 설명하기 한다.
도 2는 도 1에 따른 표시 장치의 한 화소의 단면의 일 예를 간략하게 나타낸 도면이다.
도 2를 참고하면, 기판(100) 위에 버퍼층(110)이 위치한다. 버퍼층(110)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(110)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 이러한 버퍼층(110)은 기판(100)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(110) 위에 반도체층(120)이 위치한다. 반도체층(120)은 채널 영역 및 채널 영역의 양측에 위치하며, 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(120)은 다결정 실리콘, 산화물 반도체을 포함할 수 있다.
반도체층(120) 및 버퍼층(110) 위에 게이트 절연막(131)이 위치하고, 게이트 절연막(131) 위에 서로 이격되는 게이트 전극(140) 및 제1 캐패시터 전극(C1)이 위치한다. 게이트 전극(140) 및 제1 캐패시터 전극(C1)은 동일한 물질을 포함할 수 있다. 게이트 전극(140)은 반도체층(120)과 중첩한다. 이 때, 게이트 전극(140)은 반도체층(120)의 채널 영역과 중첩한다.
게이트 전극(140), 제1 캐패시터 전극(C1) 및 게이트 절연막(131) 위에 커패시터 절연막(132)이 위치한다. 게이트 절연막(131) 및 커패시터 절연막(132)은 각각 질화 규소 및 산화 규소 등이 무기 절연 물질을 포함할 수 있다.
커패시터 절연막(132) 위에 제2 캐패시터 전극(C2)이 위치한다. 제2 캐패시터 전극(C2)은 제1 캐패시터 전극(C1)과 중첩하고, 제2 캐패시터 전극(C2)와 제1 캐패시터 전극(C1)의 사이에 위치하는 커패시터 절연막(132)을 유전체로 하여 스토리지 캐패시터(Cst)를 이룬다.
제2 캐패시터 전극(C2) 및 커패시터 절연막(132) 위에 층간 절연막(150)이 위치한다. 층간 절연막(150)은 질화 규소 및 산화 규소 등이 무기 절연 물질을 포함할 수 있다.
층간 절연막(150) 위에 서로 이격되는 소스 전극(161) 및 드레인 전극(162)이 위치한다. 소스 전극(161) 및 드레인 전극(162)은 각각 게이트 절연막(131), 커패시터 절연막(132)과 층간 절연막(150)에 위치한 접촉구를 통하여 반도체층(120)에 연결된다. 여기서, 반도체층(120) 중 소스 전극(161)에 연결된 반도체층(120) 부분과 드레인 전극(162)에 연결된 반도체층(120) 부분은 각각 소스 영역 및 드레인 영역이다. 소스 전극(161) 및 드레인 전극(162)은 각각 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하는 하부막(161p, 162p), 알루미늄(Al)을 포함하는 중간막(161q, 162q), 그리고 티타늄 또는 몰리브덴을 포함하는 상부막(161r, 162r)이 차례로 적층된 구조의 삼중막 구조일 수 있다.
게이트 전극(140), 소스 전극(161) 및 드레인 전극(162)은 반도체층(120)과 함께 트랜지스터를 이루고, 게이트 전극(140)과 중첩된 반도체층(120)의 채널 영역에 트랜지스터의 채널이 형성된다. 도시된 트랜지스터는 표시 장치의 화소에서 구동 트랜지스터일 수 있다. 도시된 트랜지스터는 게이트 전극(140)이 반도체층(120)보다 위에 위치하므로 탑 게이트형(top-gate) 트랜지스터일 수 있다. 트랜지스터의 구조는 이에 한정되는 것은 아니고 다양하게 바뀔 수 있으며, 예컨대, 게이트 전극이 반도체 아래 위치하는 바텀 게이트형(bottom-gate) 트랜지스터일 수도 있다.
소스 전극(161), 드레인 전극(162) 및 층간 절연막(150) 위에 평탄화막(170)이 위치한다. 평탄화막(170)은 유기 물질을 포함하고, 상부면이 평탄화될 수 있다.
평탄화막(170) 위에 발광 다이오드(LD) 및 화소 정의막(190)이 위치한다. 발광 다이오드(LD)는 트랜지스터로부터 전달 받은 신호에 따라 빛을 방출한다. 발광 다이오드(LD)는 제1 전극(180), 발광 부재(181), 그리고 제2 전극(182)을 포함한다.
제1 전극(180)은 평탄화막(170) 위에 위치하고, 평탄화막(170)에 형성된 접촉 구멍을 통해서 드레인 전극(162)과 전기적으로 연결된다. 제1 전극(180)은 발광 다이오드(LD)의 애노드(anode)가 된다.
제1 전극(180)은 하부 전극(180p), 중간 전극(180q), 그리고 상부 전극(180r)이 차례로 적층된 구조인 삼중막 구조일 수 있다. 하부 전극(180p) 및 상부 전극(180r)은 투명 도전 물질을 포함하고, 중간 전극(180q)은 은 또는 은 합금을 포함할 수 있다.
여기서, 투명 도전 물질은 주석-인듐 산화물(Indium-Tin-Oxide, ITO), 아연-인듐 산화물(Indium-Zinc-Oxide, IZO), 주석-아연-인듐 산화물(Indium-Tin-Zinc-Oxide, ITZO) 및 갈륨-아연-인듐 산화물(Indium-Gallium- Zinc-Oxide, IGZO) 중 하나일 수 있다. 은 합금은 은을 주성분으로 하고, 네오디뮴(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로탁티늄(Pa) 및 티타늄(Ti) 등의 다른 금속을 포함하는 합금 형태, 은의 질화물 형태, 은의 규화물 형태, 은의 탄화물 형태 또는 은의 산화물 형태 등 다양할 수 있다.
화소 정의막(190)은 평탄화막(170) 위에 위치하며, 제1 전극(180)과 중첩하는 개구부를 가진다. 화소 정의막(190)은 유기 물질을 포함할 수 있다.
발광 부재(181)는 화소 정의막(190)의 개구부와 중첩하는 제1 전극(180) 위에 위치한다. 발광 부재(181)는 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함할 수 있다. 발광 부재(181)가 이들 모두를 포함할 경우 정공 주입층이 애노드인 제1 전극(180) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다. 여기서, 발광층은 유기 물질을 포함하거나 무기 물질을 포함할 수 있다.
제2 전극(182)은 화소 정의막(190) 및 발광 부재(181) 위에 위치한다. 제2 전극(182)은 투명 도전 물질을 포함할 수 있다. 이러한 제2 전극(182)은 발광 다이오드(LD)의 캐소드(cathode)가 된다.
제2 전극(182) 위에 캡핑층(191)이 위치한다. 캡핑층(191)은 발광 부재(181)에서 발생된 빛이 효율적으로 외부를 향해 방출될 수 있도록 돕는 역할을 한다.
캡핑층(191) 위에 봉지층(encapsulation layer)(200)이 위치한다. 봉지층(200)은 발광 다이오드(LD)를 봉지하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 이러한 봉지층(200)은 제1 무기층(201), 유기층(202) 및 제2 무기층(203)을 포함한다. 제1 무기층(201)은 캡핑층(191) 위에 위치하고, 무기 물질을 포함할 수 있다. 유기층(202)은 제1 무기층(201) 위에 위치하고, 유기 물질을 포함할 수 있다. 또한, 유기층(202)의 상부면은 평탄화될 수 있다. 제2 무기층(203)은 유기층(202) 위에 위치하며, 무기 물질을 포함할 수 있다. 또한, 봉지층(200)은 제2 무기층(203) 위에 차례로 배치된 하나 이상의 유기층과 하나 이상의 무기층을 더 포함할 수 있다. 이 때, 유기층과 무기층은 교대로 위치할 수 있다.
봉지층(200) 위에 터치 감지층이 위치할 수 있다. 이러한 터치 감지층은 실제로 물체가 터치 감지층에 접근하거나, 터치 감지층에 접촉하면 터치를 감지할 수 있다. 여기서, 접촉이란 사용자의 손과 같은 외부 물체가 터치 감지층에 직접적으로 닿는 경우뿐만 아니라 외부 물체가 터치 감지층에 접근하거나 접근한 상태에서 움직이는(hovering) 경우도 포함한다.
그러면, 도 3 및 도 4를 참고하여 도 1에 따른 표시 장치의 패드부에 대해 설명한다.
도 3은 도 1에 따른 표시 장치의 패드부의 일 예를 간략하게 나타낸 도면이다. 도 4는 도 3의 절단선 IV-IV을 따라 자른 단면의 일 예를 간략하게 나타낸 도면이다.
도 3 및 도 4를 참고하면, 패드부(PP)에는 복수의 패드(P)가 소정의 간격만큼 이격되어 위치한다. 각 패드(P)는 대략 사각형의 평면 형상을 가지고, 패드부(PP)가 위치하는 기판(100)의 가장자리에 대해 수직한 방향으로 연장된다. 또한, 이에 한정되지 않고, 각 패드(P)는 패드부(PP)가 위치하는 기판(100)의 가장자리에 대해 경사진 방향으로 연장될 수 있다.
각 패드(P)는 게이트 패드 전극(141), 커패시터 패드 전극(143) 및 접촉 패드 전극(165)을 포함한다. 이하, 특별한 언급이 없더라도 표시 영역(DA)과의 관계를 설명하기 위해, 도 1 및 2를 교차 참고한다.
기판(100) 위에 버퍼층(110)이 위치하고, 버퍼층(110) 위에 게이트 패드 전극(141)이 위치한다. 게이트 패드 전극(141)은 표시 영역(DA)에 위치한 게이트 전극(140)과 동일한 물질을 포함할 수 있다. 게이트 패드 전극(141)은 게이트 전극(140)과 동일한 공정에 의해 동시에 형성될 수 있다. 이에 한정되지 않고, 게이트 패드 전극(141)과 게이트 전극(140)은 각각 다른 공정에 의해 별개로 형성될 수도 있다. 한편, 도시하지는 않았지만, 게이트 패드 전극(141)과 버퍼층(110) 사이에 게이트 절연막(131)이 위치할 수도 있다.
게이트 패드 전극(141) 및 버퍼층(110) 위에 커패시터 절연막(132)이 위치하고, 커패시터 절연막(132) 위에 커패시터 패드 전극(143)이 위치한다. 도시하지 않았지만, 커패시터 패드 전극(143)는 게이트 패드 전극(141)는 패드부(PP)의 외부에서 커패시터 절연막(132)에 형성된 접촉구에 의해 접촉한다. 커패시터 패드 전극(143)은 표시 영역(DA)에 위치한 제2 캐패시터 전극(C2)과 동일한 물질을 포함할 수 있다. 커패시터 패드 전극(143)은 제2 캐패시터 전극(C2)과 동일한 공정에 의해 형성될 수 있다. 이에 한정되지 않고, 커패시터 패드 전극(143)은 제2 캐패시터 전극(C2)과 다른 공정에 의해 별개로 형성될 수도 있다.
커패시터 패드 전극(143) 및 커패시터 절연막(132) 위에 층간 절연막(150)이 위치한다. 층간 절연막(150)은 커패시터 패드 전극(143)과 중첩하는 개구부를 포함한다. 층간 절연막(150) 및 커패시터 패드 전극(143) 위에 접촉 패드 전극(165)이 위치한다. 접촉 패드 전극(165)은 층간 절연막(150)의 개구부를 통하여 커패시터 패드 전극(143)과 접촉한다. 접촉 패드 전극(165)은 표시 영역(DA)에 위치한 소스 전극(161) 및 드레인 전극(162)과 동일한 물질을 포함할 수 있다. 즉, 접촉 패드 전극(165)은 티타늄 또는 몰리브덴을 포함하는 하부막(165p), 알루미늄을 포함하는 중간막(165q), 그리고 티타늄 또는 몰리브덴을 포함하는 상부막(165r)이 차례로 적층된 구조의 삼중막 구조일 수 있다.
그러면, 도 5 내지 도 7, 도 2 및 도 4를 참고하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 또한, 특별한 언급이 없더라도 표시 영역(DA)과의 관계를 설명하기 위해, 도 1을 교차 참고한다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 일 예를 간략하게 나타낸 도면이다.
도 5 및 도 6을 참고하면, 기판(100) 위에 버퍼층(110)을 형성한 후, 버퍼층(110) 위에 반도체층(120)을 형성한 다음, 반도체층(120) 위에 게이트 절연막(131)을 형성한다.
이어, 게이트 절연막(131) 위에 서로 이격되는 게이트 전극(140) 및 제1 캐패시터 전극(C1)을 형성하고, 버퍼층(110) 위에 게이트 패드 전극(141)을 형성한다. 게이트 전극(140)은 반도체층(120)과 중첩한다. 게이트 전극(140) 및 제1 캐패시터 전극(C1)은 표시 영역(DA)에 형성되고, 게이트 패드 전극(141)은 비표시 영역(NA)의 패드부(PP)에 형성된다. 또한, 게이트 패드 전극(141)과 버퍼층(110) 사이에 게이트 절연막(131)이 위치할 수도 있다.
이어, 게이트 절연막(131), 게이트 전극(140), 제1 캐패시터 전극(C1) 및 게이트 패드 전극(141) 위에 커패시터 절연막(132)을 형성한 다음, 커패시터 절연막(132) 위에 제2 캐패시터 전극(C2) 및 커패시터 패드 전극(143)을 형성한다. 제2 캐패시터 전극(C2)은 제1 캐패시터 전극(C1)과 중첩하고, 커패시터 패드 전극(143)은 게이트 패드 전극(141)과 중첩한다. 여기서, 제1 캐패시터 전극(C1)과 제2 캐패시터 전극(C2)은 제2 캐패시터 전극(C2)와 제1 캐패시터 전극(C1)의 사이에 위치하는 커패시터 절연막(132)을 유전체로 하여 스토리지 캐패시터(Cst)를 이룬다.
이어, 제2 캐패시터 전극(C2) 및 커패시터 절연막(132) 위에 층간 절연막(150)을 형성한 후, 층간 절연막(150) 위에 서로 이격되는 소스 전극(161), 드레인 전극(162), 그리고 접촉 패드 전극(165)을 형성한다. 소스 전극(161) 및 드레인 전극(162)은 각각 게이트 절연막(131), 커패시터 절연막(132)과 층간 절연막(150)에 위치한 접촉구를 통하여 반도체층(120)에 연결된다. 접촉 패드 전극(165)은 층간 절연막(150)의 개구부를 통하여 커패시터 패드 전극(143)과 접촉한다. 소스 전극(161), 드레인 전극(162) 및 접촉 패드 전극(165)는 각각 티타늄 또는 몰리브덴을 포함하는 하부막(161p, 162p, 165p), 알루미늄을 포함하는 중간막(161q, 162q, 165q), 그리고 티타늄 또는 몰리브덴을 포함하는 상부막(161r, 162r, 165r)이 차례로 적층된 구조의 삼중막 구조일 수 있다. 여기서, 접촉 패드 전극(165)은 커패시터 패드 전극(143) 및 게이트 패드 전극(141)과 함께 패드(P)를 형성한다.
이어, 소스 전극(161), 드레인 전극(162) 및 층간 절연막(150) 위에 평탄화막(170)을 형성한다. 이 때, 접촉 패드 전극(165) 위에는 평탄화막(170)은 형성되지 않는다.
이어, 평탄화막(170) 및 접촉 패드 전극(165) 위에 제1 전극 물질층(80)을 형성한다. 제1 전극 물질층(80)은 평탄화막(170)에 형성된 접촉 구멍을 통해서 드레인 전극(162)과 전기적으로 연결된다. 제1 전극 물질층(80)은 하부 전극 물질층(80p), 중간 전극 물질층(80q), 그리고 상부 전극 물질층(80r)이 차례로 적층된 구조인 삼중막 구조일 수 있다. 하부 전극 물질층(80p) 및 상부 전극 물질층(80r)은 투명 도전 물질을 포함하고, 중간 전극 물질층(80q)은 은 또는 은 합금을 포함할 수 있다.
여기서, 투명 도전 물질은 주석-인듐 산화물(Indium-Tin-Oxide, ITO), 아연-인듐 산화물(Indium-Zinc-Oxide, IZO), 주석-아연-인듐 산화물(Indium-Tin-Zinc-Oxide, ITZO) 및 갈륨-아연-인듐 산화물(Indium-Gallium- Zinc-Oxide, IGZO) 중 하나일 수 있다. 은 합금은 은을 주성분으로 하고, 네오디뮴(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로탁티늄(Pa) 및 티타늄(Ti) 등의 다른 금속을 포함하는 합금 형태, 은의 질화물 형태, 은의 규화물 형태, 은의 탄화물 형태 또는 은의 산화물 형태 등 다양할 수 있다.
도 7 및 도 4를 참고하면, 제1 전극 물질층(80)을 식각하여 평탄화막(170)에 형성된 접촉 구멍을 통해서 드레인 전극(162)과 전기적으로 연결되는 제1 전극(180)을 형성한다. 제1 전극 물질층(80)을 식각은 전술한 실시예에 따른 식각액을 사용하여 실시하며, 하부 전극 물질층(80p), 중간 전극 물질층(80q), 그리고 상부 전극 물질층(80r)을 일괄 식각한다. 이에, 제1 전극(180)은 하부 전극(180p), 중간 전극(180q), 그리고 상부 전극(180r)이 차례로 적층된 구조인 삼중막 구조일 수 있다. 하부 전극(180p) 및 상부 전극(180r)은 투명 도전 물질을 포함하고, 중간 전극(180q)은 은 또는 은 합금을 포함할 수 있다. 이 때, 접촉 패드 전극(165) 위에 위치하는 제1 전극 물질층(80)이 제거되고, 제1 전극 물질층(80)을 식각 시, 전술한 실시예에 따른 식각액을 사용함에 따라, 접촉 패드 전극(165) 위에 중간 전극 물질층(80q)을 이루는 물질의 입자 즉, 은 입자가 흡착되지 않는다. 이에 따라, 종래의 은 입자의 흡착에 따른 패드(P)을 불량을 방지할 수 있다.
도 2를 참고하면, 평탄화막(170) 위에 제1 전극(180)과 중첩하는 개구부를 가지는 화소 정의막(190)을 형성하고, 화소 정의막(190)의 개구부와 중첩하는 제1 전극(180) 위에 발광 부재(181)를 형성한 후, 화소 정의막(190) 및 발광 부재(181) 위에 제2 전극(182)을 형성한다. 제1 전극(180), 발광 부재(181), 그리고 제2 전극(182)은 발광 다이오드(LD)를 형성하고, 제1 전극(180)은 발광 다이오드(LD)의 애노드가 되고, 제2 전극(182)은 발광 다이오드(LD)의 캐소드가 된다. 제2 전극(182)은 투명 도전 물질을 포함할 수 있다.
이어, 제2 전극(182) 위에 캡핑층(191)을 형성하고, 캡핑층(191) 위에 봉지층(200)을 형성한다. 봉지층(200)은 캡핑층(191) 위에 차례로 적층된 제1 무기층(201), 유기층(202) 및 제2 무기층(203)을 포함할 수 있다.
그러면, 도 8을 참고하여, 본 발명의 실시예에 따른 식각액의 특성을 설명한다.
도 8을 본 발명의 실시예에 따른 식각액의 특성을 나타낸 도면이다.
도 8에서, A는 인산이 포함된 식각액을 사용하여 제1 전극 물질층을 식각한 후, 패드를 나타낸 전자 주사 현미경(SEM)을 이용한 사진을 나타낸 것이고, B는 본 발명의 실시예에 따른 식각액인 인산을 포함하지 않은 식각액을 사용하여 제1 전극 물질층을 식각한 후, 패드를 나타낸 전자 주사 현미경(SEM)을 이용한 사진을 나타낸 것이다.
도 8을 참고하면, A의 경우, 패드 위에 많은 양의 은 입자가 흡착됨을 알 수 있고, B의 경우, 패드 위에 은 입자가 흡착되지 않음을 알 수 있다.
이하에서는 구체적인 실험예를 통하여 본 발명의 실시예에 따른 식각액의 성능을 설명한다.
<실시예 1>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 2.5 중량%, 중황산칼륨 10 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<실시예 2>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 2 중량%, 중황산나트륨 10 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<실시예 3>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 2 중량%, 황산마그네슘 12 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<실시예 4>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 아세트산염 2 중량%, 중황산나트륨 10 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<비교예 1>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 2 중량%, 황산마그네슘 12 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<비교예 2>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 2 중량%, 중황산나트륨 14 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<비교예 3>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 3 중량%, 중황산칼륨 9 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<비교예 4>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 1.5 중량%, 중황산칼륨 10.5 중량% 및 잔량을 포함하는 식각액을 제조하였다.
<비교예 5>
하기 표 1에서와 같이, 질산 9.5 중량%, 메탄술폰산 4.5 중량%, 아세트산 15 중량%, 구연산 30 중량%, 구연산염 1 중량%, 중황산나트륨 5 중량% 및 잔량을 포함하는 식각액을 제조하였다.
실시예 1 내지 실시예 4의 식각액 및 비교에 1 내지 비교예 5의 식각액은 중량을 동일하게 제조하였다.
[표 1]
하기 실험예 1 내지 3에서 기판 위에 하부 Ti막, Al막, 그리고 상부 Ti막을 포함하는 패드를 형성한 다음, 패드 위에 하부 ITO막, Ag막, 그리고 상부 ITO막을 차례로 적층된 삼중 금속막을 형성한 후, 상부 ITO막 위에 포토레지스터 패턴을 형성한 시편을 제조하였다.
<실험예 1 - Side Etch 평가>
상기 시편에서, 포토레지스터 패턴에 의해 노출된 삼중 금속막을 식각하였다. 이 때, 삼중 금속막의 식각이 끝난 시점을 기준으로, 추가 식각 50%(O/E 50%) 및 추가 식각 100% (O/E 100%)을 실시하고, 포토레지스터 패턴의 끝단으로부터 식각된 Ag막까지의 거리(Side Etch)를 전자 주사 현미경(SEM)을 이용하여 측정하여 하기 표 2에 나타내었다. 여기서, 추가 식각 50%(O/E 50%)는 삼중 금속막의 총 식각 시간의 50%의 시간으로 식각하는 것이고, 추가 식각 100% (O/E 100%)는 삼중 금속막의 총 식각 시간의 100%의 시간으로 식각하는 것이다. 바람직한 Side Etch 범위는 0.15 내지 0.25um이다. 하기 표 2에서, 신 식각액은 식각액의 제조 직후의 상태를 나타내고, 구 식각액은 긴 시간 동안 식각 공정을 진행한 것을 가정하여 식각액에 Ag 파우더 1000ppm을 완전히 녹인 상태를 나타낸다.
상기 표 2를 참고하면, 실시예 1 내지 실시예 4의 식각액의 경우, 신 식각액 및 구 식각액을 사용하여 추가 식각 50%(O/E 50%) 및 추가 식각 100% (O/E 100%)을 실시한 Side Etch는 0.15 내지 0.25um의 범위 내에 포함됨을 알 수 있다. 이에, 실시예 1 내지 실시예 4의 식각액의 경우, Side Etch는 바람직한 범위 내에 포함됨을 알 수 있다.
비교예 1, 2 및 5의 식각액의 경우, 신 식각액 및 구 식각액을 사용하여 추가 식각 50%(O/E 50%) 및 추가 식각 100% (O/E 100%)을 실시한 Side Etch는 0.15 내지 0.25um의 범위 밖에 위치함을 알 수 있다. 이에, 비교예 1, 2 및 5의 식각액의 경우, Side Etch는 바람직한 범위를 벗어남을 알 수 있다.
비교예 3의 식각액의 경우, 신 식각액 및 구 식각액을 사용하여 추가 식각 100% (O/E 100%)을 실시한 Side Etch는 0.15 내지 0.25um의 범위 밖에 위치함을 알 수 있다. 이에, 비교예 3의 식각액의 경우, 추가 식각 100% (O/E 100%)을 실시한 Side Etch는 바람직한 범위를 벗어남을 알 수 있다.
비교예 4의 식각액의 경우, 구 식각액을 사용하여 추가 식각 100% (O/E 100%)을 실시한 Side Etch는 0.15 내지 0.25um의 범위 밖에 위치함을 알 수 있다. 이에, 비교예 3의 식각액의 경우, 구 식각액은 사용한 Side Etch가 바람직한 범위를 벗어남을 알 수 있다.
<실험예 2 - Ag 잔사 및 ITO 잔사 평가>
분사식 식각 방식의 실험 장비 내에 실시예 1 내지 4의 식각액 및 비교예 1 내지 5의 식각액을 각각 넣고, 온도를 40℃로 가온하였다. 그 후, 온도가 40±0.1℃에 도달한 후, 상기 시편에서, 포토레지스터 패턴에 의해 노출된 삼중 금속막의 식각 공정을 수행하였다. 총 식각 시간은 85초로 실시하였고, 상기 시편을 넣고, 분사를 시작하여 85초의 식각 시간이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍 건조 장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트 패턴을 제거하였다. 세정 및 건조 후 전자 주사 현미경(SEM)을 이용하여 포토레지스트가 덮여 있지 않은 부분에 Ag 및 ITO가 식각 되지 않고 남아 있는 현상인 잔사를 측정하였으며, 하기의 기준으로 평가하여, 결과를 하기 표 2에 나타내었다.
<잔사 평가 기준>
양호: Ag 및 ITO 잔사 미 발생
불량: Ag 또는 ITO 잔사 발생
하기 표 2를 참고하면, 실시예 1 내지 4의 식각액의 경우, Ag 잔사 및 ITO 잔사 평가가 양호하게 나타남을 알 수 있다.
비교예 1 및 5의 식각액의 경우, Ag 잔사 및 ITO 잔사 평가가 불량으로 나타남을 알 수 있다. 비교예 2 내지 4의 식각액의 경우, Ag 잔사 및 ITO 잔사 평가가 양호하게 나타남을 알 수 있다.
<실험예 3 - Ag 재흡착 평가>
분사식 식각 방식의 실험 장비 내에 실시예 1 내지 4의 식각액 및 비교예 1 내지 5의 식각액을 각각 넣고, 온도를 40℃로 가온하였다. 그 후, 온도가 40±0.1℃에 도달한 후, 상기 시편에서, 포토레지스터 패턴에 의해 노출된 삼중 금속막의 식각 공정을 수행하였다. 총 식각 시간은 85초로 실시하였고, 상기 시편을 넣고, 분사를 시작하여 85초의 식각 시간이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍 건조 장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트 패턴을 제거하였다. 세정 및 건조 후 전자 주사 현미경(SEM)을 이용하여 상기 식각 공정으로 인해, 노출된 패드의 하부 Ti막, Al막, 그리고 상부 Ti막 중 상부 Ti막에 흡착된 Ag 입자의 개수를 측정하고, 하기의 기준으로 평가하여, 결과를 하기 표 2에 나타내었다
<Ag 재흡착 평가 기준>
양호: 5개 미만
보통: 5개 이상 50개 미만
불량: 50개 이상
하기 표 2를 참고하면, 실시예 1 내지 4의 식각액의 경우, 신 식각액에서 Ag 재흡착 평가가 양호하게 나타나고, 구 식각액에서 Ag 재흡착 평가가 보통으로 나타남을 알 수 있다.
비교예 1 및 5의 식각액의 경우, Ag 재흡착 평가가 불량으로 나타남을 알 수 있다. 비교예 2 내지 4의 식각액의 경우, 신 식각액에서 Ag 재흡착 평가가 양호하게 나타나고, 구 식각액에서 Ag 재흡착 평가가 보통으로 나타남을 알 수 있다.
[표 2]
<유기산염에 대한 황산염의 비율>
상기 표 2를 참고하면, 실시예 1 내지 4의 식각액의 경우, 식각액의 조성물 중, 유기산염에 대한 황산염의 비율이 4 내지 6일 경우, 신 식각액 및 구 식각액에서 바람직한 Side Etch 값, 양호한 Ag 잔사 및 ITO 잔사, 그리고 양호/보통의 Ag 재흡착 성능을 나타남을 알 수 있다.
이에 반하여, 비교예 1 내지 5의 식각액과 같이, 유기산염에 대한 황산염의 비율이 4 내지 6의 범위를 벗어날 경우, 식각 성능이 저하되어, Side Etch 값이 작거나, Ag 잔사 및 ITO 잔사가 발생하고, 또는 식각 속도가 제어되지 않아서 Side Etch 값이 크게 나타남을 알 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
120: 반도체층 140: 게이트 전극
141: 게이트 패드 전극 143: 커패시터 패드 전극
161: 소스 전극 162: 드레인 전극
163: 데이터 패드 전극 165: 접촉 패드 전극
180: 제1 전극 181: 발광 부재
182: 제2 전극 200: 봉지층
300: 구동부 P: 패드
PP: 패드부 C1: 제1 커패시터 전극
C2: 제2 커패시터 전극 LD: 발광 다이오드

Claims (20)

  1. 질산 8 내지 12 중량%,
    알킬술폰산 3 내지 8 중량%,
    황산염 7 내지 12 중량%,
    유기산 40 내지 55 중량%,
    유기산염 0.5 내지 5 중량%, 그리고
    물을 포함하는 식각액.
  2. 제1항에서,
    상기 유기산염의 중량%에 대한 상기 황산염의 중량%의 비율은 4 내지 6인 식각액.
  3. 제2항에서,
    상기 알킬술폰산은 메탄술폰산, 에탄술폰산 및 프로판술폰산 중 적어도 하나를 포함하는 식각액.
  4. 제3항에서,
    상기 알킬술폰산은 상기 메탄술폰산인 식각액.
  5. 제4항에서,
    상기 유기산은 아세트산, 구연산, 글리콜산, 말론산, 락트산 및 타르타르산 중 적어도 하나를 포함하는 식각액.
  6. 제5항에서,
    상기 유기산은 상기 아세트산 및 상기 구연산을 포함하는 식각액.
  7. 제6항에서,
    상기 유기산염은 아세트산염, 구연산염, 글리콜산염, 말론산염, 락트산염 및 타르타르산염 중 하나를 포함하는 식각액.
  8. 제7항에서,
    상기 유기산염은 상기 아세트산염 또는 상기 구연산염을 포함하는 식각액.
  9. 제8항에서,
    상기 황산염은 중황산칼륨, 중황산나트륨 및 황산마그네슘 중 적어도 하나를 포함하는 식각액.
  10. 기판 위에 트랜지스터 및 패드를 형성하는 단계,
    상기 트랜지스터 위에 평탄화막을 형성하는 단계,
    상기 평탄화막 및 상기 패드 위에 제1 전극 물질층을 형성하는 단계,
    식각액을 사용하여 상기 제1 전극 물질층을 식각하여 상기 트랜지스터와 연결되는 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 상기 제1 전극과 중첩하는 개구부를 가지는 화소 정의막을 형성하는 단계,
    상기 개구부 내의 상기 제1 전극 위에 발광 부재를 형성하는 단계, 그리고
    상기 발광 부재 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 식각액은
    질산 8 내지 12 중량%,
    알킬술폰산 3 내지 8 중량%,
    황산염 7 내지 12 중량%,
    유기산 40 내지 55 중량%,
    유기산염 0.5 내지 5 중량%, 그리고
    물을 포함하는 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 제1 전극 물질층은
    투명 도전 물질을 포함하는 하부 전극 물질층,
    상기 하부 전극 물질층 위에 위치하며, 은 또는 은 합금 물질을 포함하는 중간 전극 물질층, 그리고
    상기 중간 전극 물질층 위에 위치하며, 상기 투명 도전 물질을 포함하는 상부 전극 물질층을 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 제1 전극을 형성하는 단계에서,
    상기 식각액은 상기 하부 전극 물질층, 상기 중간 전극 물질층, 그리고 상기 상부 전극 물질층을 일괄 식각하는 포함하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 유기산염의 중량%에 대한 상기 황산염의 중량%의 비율은 4 내지 6인 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 알킬술폰산은 메탄술폰산, 에탄술폰산 및 프로판술폰산 중 적어도 하나를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 알킬술폰산은 상기 메탄술폰산인 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 유기산은 아세트산, 구연산, 글리콜산, 말론산, 락트산 및 타르타르산 중 적어도 하나를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 유기산은 상기 아세트산 및 상기 구연산을 포함하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 유기산염은 아세트산염, 구연산염, 글리콜산염, 말론산염, 락트산염 및 타르타르산염 중 하나를 포함하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 유기산염은 상기 아세트산염 또는 상기 구연산염을 포함하는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 황산염은 중황산칼륨, 중황산나트륨 및 황산마그네슘 중 적어도 하나를 포함하는 표시 장치의 제조 방법.
KR1020180121118A 2018-10-11 2018-10-11 식각액 및 이를 이용한 표시 장치의 제조 방법 KR102661845B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180121118A KR102661845B1 (ko) 2018-10-11 2018-10-11 식각액 및 이를 이용한 표시 장치의 제조 방법
US16/598,475 US10636666B1 (en) 2018-10-11 2019-10-10 Etchant and method for manufacturing display device using the same
CN201910964728.9A CN111041491B (zh) 2018-10-11 2019-10-11 蚀刻剂和用于使用该蚀刻剂制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121118A KR102661845B1 (ko) 2018-10-11 2018-10-11 식각액 및 이를 이용한 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200041411A KR20200041411A (ko) 2020-04-22
KR102661845B1 true KR102661845B1 (ko) 2024-04-30

Family

ID=70159265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121118A KR102661845B1 (ko) 2018-10-11 2018-10-11 식각액 및 이를 이용한 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US10636666B1 (ko)
KR (1) KR102661845B1 (ko)
CN (1) CN111041491B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102676044B1 (ko) * 2020-04-29 2024-06-20 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
KR20230078912A (ko) * 2021-11-26 2023-06-05 삼성디스플레이 주식회사 인듐산화막 또는 은 함유 금속막 식각액 조성물 및 상기 식각액 조성물의 제조 방법
CN114277373B (zh) * 2021-12-28 2023-12-26 江阴江化微电子材料股份有限公司 一种高寿命银膜蚀刻液组合物及蚀刻工艺

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100712879B1 (ko) 2005-04-06 2007-04-30 주식회사 잉크테크 에칭액 조성물
KR101124569B1 (ko) 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP5158339B2 (ja) 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
KR100993775B1 (ko) 2008-04-01 2010-11-12 한국전자통신연구원 다층 전도성 박막의 식각용 조성물 및 이를 이용한 식각 방법
KR101518055B1 (ko) 2008-10-30 2015-05-06 동우 화인켐 주식회사 금속막 에칭액 조성물
KR101692409B1 (ko) 2010-03-29 2017-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5767796B2 (ja) * 2010-09-28 2015-08-19 林純薬工業株式会社 エッチング液組成物およびエッチング方法
JP6078063B2 (ja) 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
KR101391603B1 (ko) 2012-05-22 2014-05-07 솔브레인 주식회사 은함유 패턴의 식각액
CN103668207B (zh) * 2012-09-24 2018-04-06 东友精细化工有限公司 蚀刻剂和使用该蚀刻剂制造显示设备的方法
KR101537207B1 (ko) 2012-10-15 2015-07-16 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR20140063284A (ko) 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20140063283A (ko) 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101905195B1 (ko) 2012-12-24 2018-10-05 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102150523B1 (ko) * 2014-01-28 2020-09-01 동우 화인켐 주식회사 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
US10023797B2 (en) 2014-02-17 2018-07-17 Mitsubishi Gas Chemical Company, Inc. Liquid composition for etching oxides comprising indium, zinc, tin, and oxygen and etching method
KR102121805B1 (ko) 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102259146B1 (ko) 2015-03-05 2021-06-01 동우 화인켐 주식회사 인듐 산화막의 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
KR20160108944A (ko) * 2015-03-09 2016-09-21 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
KR101963179B1 (ko) * 2015-07-30 2019-03-29 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
KR102546805B1 (ko) 2016-06-01 2023-06-23 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 이용한 표시 장치 제조 방법
KR101857712B1 (ko) * 2017-09-07 2018-05-15 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR20200041411A (ko) 2020-04-22
CN111041491A (zh) 2020-04-21
US10636666B1 (en) 2020-04-28
CN111041491B (zh) 2023-11-17
US20200115631A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
TWI647834B (zh) 有機發光顯示設備及其製造方法
TWI658579B (zh) 有機發光顯示設備及其製造方法
US8890406B2 (en) Flat panel display and method of fabricating the same
KR102151752B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US8030838B2 (en) Organic light emitting display apparatus
US9281349B2 (en) Organic light-emitting display device
JP5408842B2 (ja) 発光装置およびその製造方法
TWI692891B (zh) 有機發光顯示設備
KR102112844B1 (ko) 유기 발광 표시 장치 및 이의 제조방법
US20160247870A1 (en) Organic light-emitting diode display and method of manufacturing the same
TW201320328A (zh) 有機發光顯示裝置及其製造方法
JP2011040380A (ja) 有機発光ディスプレイ装置および有機発光ディスプレイ装置の製造方法
US20070096613A1 (en) Organic light-emitting display device and method of fabricating the same
KR102661845B1 (ko) 식각액 및 이를 이용한 표시 장치의 제조 방법
KR101976065B1 (ko) 유기발광표시장치 및 이의 제조방법
KR102595445B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN105514142B (zh) 有机发光显示设备和制造有机发光显示设备的方法
JP6500196B2 (ja) 表示装置および電子機器
TW201503360A (zh) 有機發光顯示設備
JP6871023B2 (ja) 表示装置、および表示装置の製造方法
KR20090099742A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US9443917B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102673957B1 (ko) 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR102155370B1 (ko) 유기 발광 표시장치 및 그의 제조방법
KR102676044B1 (ko) 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant