JP6078063B2 - 薄膜トランジスタデバイスの製造方法 - Google Patents

薄膜トランジスタデバイスの製造方法 Download PDF

Info

Publication number
JP6078063B2
JP6078063B2 JP2014520208A JP2014520208A JP6078063B2 JP 6078063 B2 JP6078063 B2 JP 6078063B2 JP 2014520208 A JP2014520208 A JP 2014520208A JP 2014520208 A JP2014520208 A JP 2014520208A JP 6078063 B2 JP6078063 B2 JP 6078063B2
Authority
JP
Japan
Prior art keywords
layer
source
metal electrode
drain metal
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014520208A
Other languages
English (en)
Other versions
JP2014525143A (ja
Inventor
ドン−キル イム
ドン−キル イム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014525143A publication Critical patent/JP2014525143A/ja
Application granted granted Critical
Publication of JP6078063B2 publication Critical patent/JP6078063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

発明の背景
(発明の分野)
本発明の実施形態は、概して、薄膜トランジスタ用途のためのデバイス構造を形成するための方法に関する。特に、本発明は、薄膜トランジスタ用途のためのデバイス構造を形成するための方法及びシーケンスに関する。
(関連技術の説明)
プラズマディスプレイパネル、アクティブマトリクス液晶ディスプレイ(AMLCD)又はアクティブマトリクス有機発光ダイオード(AMOLED)及び液晶ディスプレイは、しばしばフラットパネルディスプレイ用に使用される。液晶ディスプレイ(LCD)は、概して、液晶材料の層が間に挟まれ、互いに接続された2枚の透明基板を含む。透明基板は、半導体基板、ガラス、石英、サファイア、可撓性がある又は透明なプラスチックフィルムであってもよい。LCDはまた、バックライティング用の発光ダイオードを含むことができる。
液晶ディスプレイの解像度の要求が高まるにつれて、画素と呼ばれる多数の分離した液晶セルの領域を制御することが望ましくなっている。現代のディスプレイパネルでは、100万を超える画素が存在可能である。少なくとも同数のトランジスタをガラス基板上に形成し、これによって各画素は、基板上に配置された他の画素に対して通電・非通電状態間でスイッチングすることができる。
図1は、従来の薄膜トランジスタデバイスの製造シーケンスを示す。図2A〜図2Dは、図1に示されるシーケンスによって製造される異なる製造段階における従来の薄膜トランジスタデバイスを示す。一般的に、薄膜トランジスタデバイス200は、図2Aに示されるように、基板202上に配置される。ゲート電極204が基板202上に形成され、パターニングされ、ゲート絶縁層06が続く。活性層208が、ゲート絶縁層206上に形成される。活性層208は、多くの場合、高電子移動度を有する透明性金属酸化物材料から選択され、これはまた低温で処理される可撓性基板材料(例えば、プラスチック材料)の使用によって、基板の損傷を避けることができる低温製造プロセス要件を有する。活性層208の形成後に、エッチングストップ層210が、活性層208上に形成される。続いて、ソース・ドレイン金属電極層214が次いで上に配置され、これによって後続のエッチング及びパターニングプロセス中に、内部にチャネルを形成するようにパターニングされたフォトレジスト層216を貫通して領域218が露出された薄膜トランジスタデバイス200を形成する。
図1に戻って参照すると、デバイス構造200が基板202上に形成された後、次いで基板202は工程102で、金属活性層パターニングプロセスを実行するための金属活性層パターニングツールに搬送され、これによってデバイス構造200から活性層208の保護されていない領域230を除去し、図2Bに示されるように、下地のゲート絶縁層206の露出領域226を露出させる。なお、活性層208の保護されていない領域230は、図2Aで凹凸面として示されるように、前のプロセスによって損傷を受けるかもしれないし、受けないかもしれないことに留意すべきである。金属活性層パターニングプロセスの後、工程104で、ソース・ドレイン金属電極層214をエッチングするバックチャネルエッチング(BCE)プロセスが実行され、これによって図2Cに示されるように、下地のエッチングストップ層210の上面220が露出するまで薄膜トランジスタ装置200内にチャネル228を形成する。バックチャネルエッチング(BCE)プロセスの間、エッチングプロセス中に利用される攻撃的なエッチング剤は、図2Cに示されるように、デバイス200の下地の活性層208を不利なことにエッチングし攻撃し、活性層208内に損傷及び望ましくないエッジプロファイル222をもたらし、これによって、薄膜トランジスタデバイス200の膜質及び電気的性能を劣化させる。工程106では、基板202は、次いで、図2Dに示されるように、フォトレジスト層216を除去するフォトレジスト層除去処理ツールに搬送される。フォトレジスト層除去プロセスの間、活性層208のエッジ222は、デバイス製造プロセスを完了させる工程108で実行される他のパッシベーション及びパターニングプロセスと共に後続のプロセスの間に更に損傷及び攻撃を受け、これによって不利なことに活性層208の膜質を劣化させ、デバイスの故障につながる。
したがって、電気的性能及び安定性が改善された薄膜トランジスタデバイスを製造するための方法が必要とされている。
本発明(開示)の実施形態は、薄膜トランジスタデバイス内に形成された活性層の良好なプロファイル制御を備えた薄膜トランジスタデバイスの製造方法を提供する。一実施形態では、薄膜トランジスタデバイスの製造方法は、金属酸化物層である活性層の上にソース・ドレイン金属電極層が配置された基板を提供する工程と、ソース・ドレイン金属電極層内にチャネルを形成するためにバックチャネルエッチングプロセスを実行する工程と、バックチャネルエッチングプロセスの後に活性層パターニングプロセスを実行する工程を含む。
本発明の上述した構成を実現し、詳細に理解することができるように、上記に簡単に要約した本発明のより具体的な説明を、その実施形態を参照して行う。実施形態は添付図面に示されている。
従来から行われているようなデバイス構造の製造シーケンスを示す。 図1の従来の製造法に係る従来の薄膜トランジスタデバイス構造の断面図である。 本発明の一実施形態に係るデバイス構造の製造シーケンスを示す。 図3に示されるシーケンスに係る薄膜トランジスタデバイス構造の断面図である。
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。
しかしながら、添付図面は本発明の例示的な実施形態を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、本発明は他の等しく有効な実施形態を含み得ることに留意すべきである。
詳細な説明
本発明の実施形態は、薄膜トランジスタデバイス内に形成される島状の活性層の周辺の側壁の良好なプロファイル制御を備えた薄膜トランジスタデバイスの製造方法を提供する。一実施形態では、活性層の良好なプロファイル制御を維持するための方法は、TFTデバイス、フォトダイオード、半導体ダイオード、発光ダイオード(LED)、又は有機発光ダイオード(OLED)、又は他の適したディスプレイ用途で使用することができる。薄膜トランジスタデバイス内に形成される活性層の良好なプロファイル制御は、有利には、金属電極層をエッチングする前に活性層をエッチングして金属電極層のエッチング剤に側壁を曝露させる従来の技術と比較して、損傷からデバイス構造を保護しながら、トランジスタ及びダイオードデバイスの高効率な電気的性能を提供する。活性層の周辺の側壁制御の喪失とエッチングからの損傷は、従来のデバイスにおいて、電気的性能の低下をもたらす。
図3は、本発明の一実施形態に係る薄膜トランジスタデバイスを製造するシーケンスを示す。図4A−図4Dは、図3に示されるシーケンスによって製造される異なる製造段階での薄膜トランジスタデバイスを示す。図4Aに示されるように、薄膜トランジスタデバイス400は、ゲート電極層404、ゲート絶縁層406及び活性層408を連続して上に形成された基板402上に配置される。なお、基板402は、以前に膜、構造又は層の異なる組み合わせが上に形成され、これによって基板402上に異なるデバイス構造を形成するのを促進することができることに留意すべきである。一実施形態では、基板402は、ガラス基板、プラスチック基板、ポリマー基板、金属基板、単一化された基板、ロールツーロール基板、又は薄膜トランジスタを上に形成するのに適した他の適切な透明基板のいずれであってもよい。一実施形態では、ゲート電極層404は、任意の適切な金属材料(例えば、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、インジウムスズ亜鉛酸化物(ITZO)、アルミニウム(Al)、タングステン(W)、クロム(Cr)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo))又はそれらの組み合わせから製造することができる。ゲート絶縁層406は、シリコン酸化物(SiO)、TEOS、シリコン酸窒化物(SiON)、シリコン窒化物(SiN)等から製造することができる。更に、活性層408は、金属酸化物材料(とりわけ、InGaZnO、InGaZnON、ZnO、ZnON、ZnSnO、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOS、GaN、InGaN、AlGaN又はInGaAlN等)から製造することができる。特定の一実施形態では、活性層408は、InGaZnOから製造される。なお、前の製造プロセスから(図4A−4Cに示されるように)凹凸面を有する、デバイス400によって保護されていない活性層408の露出部分422は、損傷を受けるかもしれないし、受けないかもしれないことに留意すべきである。
続いて、エッチングストップ層410が、活性層408上に形成される。エッチングストップ層410は、誘電体層、誘電体層を含む金属、金属層、又は他の適切な材料であってもよい。一実施形態では、エッチングストップ層410は、チタン(Ti)含有材料、タンタル(Ta)含有材料、ケイ素含有材料、亜鉛含有材料、ハフニウム(Hf)含有材料、及び他の適切な誘電体材料からなる群から選択される材料から製造することができる。例示的な一実施形態では、エッチングストップ層410は、TiO又はTaの層である。ソース・ドレイン金属電極層412は、エッチングストップ層410上に堆積させることができる。ソース・ドレイン金属電極層412は、トランジスタデバイス400のソース及びドレイン接点を画定するようにパターニングすることができる導電性材料によって製造することができる。一実施形態では、ソース・ドレイン金属電極層412は、リソグラフィプロセスによってラインパターニングされる。一実施形態では、ソース・ドレイン金属電極層412は、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、タンタル(Ta)、チタン(Ti)、これらの合金、及びこれらの組み合わせからなる群から選択される材料によって製造することができる。例示的な一実施形態では、ソース・ドレイン金属電極層412は、モリブデン(Mo)層又はチタン(Ti)層である。パターニングされたフォトレジスト層414がソース・ドレイン金属電極層412上に形成され、これによってエッチング用にソース・ドレイン金属電極層412の表面418を露出させる開口部416を形成する。
図3に戻って参照すると、工程302で、基板402は、ソース・ドレイン金属電極層412をエッチングするためのバックチャネルエッチング(BCE)プロセスを実行するための処理ツールに搬送され、これによって図4Bに示されるように、下地のエッチングストップ層410の上面420が露出されるまで薄膜トランジスタデバイス400内にチャネル426を形成する。バックチャネルエッチング(BCE)プロセスは、ソース・ドレイン金属電極層412内にチャネル426を形成することができる、ドライエッチング、ウェットエッチング、イオンプラズマエッチング等を含む任意の適切なエッチングプロセスであってもよい。バックチャネルエッチング(BCE)プロセスは、エッチングストップ層410の上面420が、チャネル426を通して露出されるまで、ソース・ドレイン金属電極層412上で実行され、これによってバックチャネルエッチング(BCE)プロセスを完了する。
BCEプロセスがドライエッチングプロセスである一実施形態では、ソース・ドレイン金属電極層412は、クロム(Cr)含有金属であり、ソース・ドレイン金属電極層412をドライエッチングするために使用される化学物質は、塩素(Cl)含有ガスである。塩素含有ガスは、Cl、三塩化ホウ素(BCl)等を含むことができるが、これらに限定されない。別の一実施形態では、ソース・ドレイン金属電極層412は、モリブデン(Mo)含有金属であり、ソース・ドレイン金属電極層412をドライエッチングするために使用される化学物質は、フッ素(F)含有ガスである。フッ素含有ガスは、SF、CF、C等を含むことができるが、これらに限定されない。
BCEプロセスがウェットエッチングプロセスである一実施形態では、ソース・ドレイン金属電極層412は、モリブデン(Mo)含有金属であり、ソース・ドレイン金属電極層412をウェットエッチングするために使用される化学物質は、H、H/KOH等を含むことができるが、これらに限定されない。
工程304では、チャネル426が下地のエッチングストップ層410を露出させるソース・ドレイン金属電極層412内に形成された後、基板402は、フォトレジスト層除去処理ツールに更に搬送され、これによって図4Cに示されるように、基板402からフォトレジスト層414を除去するためのアッシングプロセスを実行することができる。あるいはまた、工程302で行われるバックチャネルエッチング(BCE)の間に、フォトレジスト層414が消費され、実質的にエッチング除去される実施形態では、工程304におけるアッシングプロセスは、製造コストを節約するために省略してもよい。
工程306では、基板402は、次いでトランジスタデバイス400の構造から活性層408の保護されていない領域(例えば、露出部422)に金属活性層パターニングプロセスを実行するために、金属活性層パターニングツールに搬送され、図4Dに示されるように、下地のゲート絶縁層406の領域424を露出させる。活性層408をエッチングして下地のゲート絶縁層406の領域424を露出させた後は、所望のプロファイル/パターンを有する活性層408のエッジ430が画定される。バックチャネルエッチング(BCE)プロセスの前に金属活性層エッチングプロセスを行う従来の方法とは異なり、チャネル426がソース・ドレイン金属電極層412内に形成されるまで、活性層408はエッチングされない。そうすることによって、活性層パターニングプロセス後に露出した活性層408のエッジ430は、従来の製造シーケンスに見られるように、バックチャネルエッチング(BCE)プロセス及び/又はフォトレジスト層除去プロセスの間、攻撃的なエッチング剤のプラズマ損傷によって攻撃される可能性が無い。ソース・ドレイン金属電極層412内にチャネル426が形成され完成した後(例えば、バックチャネルエッチングプロセス後)に活性層エッチングプロセスを実行することによって、活性層408の良好な制御を維持することができ、これによってデバイス400の電気的性能を低下させる可能性のある活性層408への損傷を形成することなく、実質的に良好な制御を有するエッジ430をもたらす。例えば、デバイスの湿度に対する耐性は、約268パーセント改善される。
一実施形態では、活性層エッチングプロセスは、エッチング溶液が中に配置されたタンク又はウェットベンチ内に基板402を浸漬することによって実行されるウェットエッチング処理であってもよい。一実施形態では、活性層408をウェットエッチングするために使用される化学物質は、酸である。酸は、硝酸、硫酸等を含むことができるが、これらに限定されない。特定の一実施形態では、活性層408をウェットエッチングするために使用される化学物質は、約0.1体積パーセント〜約5体積パーセントの濃度を有するHCl含有溶液である。なお、活性層パターニングプロセスは、ドライエッチングプロセス、又は任意のタイプの適切なパターニングプロセスによって実行することもできることに留意すべきである。
活性層パターニングプロセスの後、基板402上に形成されたデバイス400は、パッシベーション層等を形成するために、工程308で更に処理され、これによってデバイス製造プロセスを完了してもよい。なお、追加のプロセス工程は、工程(例えば、工程302から工程308まで)のうちのいずれの中でも要望通りに実行することができ、これによって基板上にデバイス構造を形成するのを促進することに留意すべきである。例えば、追加のプロセス工程(例えば、追加のアニーリング、エッチング、堆積、及びクリーニング)を必要に応じて実行し、これによって必要に応じてプロセス300で説明した工程のいずれかの間で構造を転写するのを支援することができる。
このように、本明細書に記載される方法は、有利には、薄膜トランジスタデバイスのバックチャネルエッチング(BCE)プロセスの後に、活性層パターニングプロセスを実行することによって、電気デバイスの電子的性能、フィルム層プロファイル及び安定性を向上させる。このように、活性層の側壁がもはや金属電極層をエッチングするために使用されるエッチング剤にさらされないので、活性層の側壁は、損傷が低減すると共に、プロファイル制御が改善され、基板間の再現性がより良好になる。
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。

Claims (18)

  1. 基板上に形成された金属含有層である活性層の上にソース・ドレイン金属電極層が配置された基板を提供する工程と、
    ソース・ドレイン金属電極層上に配置されたパターニングされたフォトレジスト層を用いて、ソース・ドレイン金属電極層内にチャネルを形成するためにバックチャネルエッチングプロセスを実行する工程と、
    基板からパターニングされたフォトレジスト層を除去する工程と、
    その後、バックチャネルエッチングプロセスの後に、パターニングマスクとしてエッチングされたソース・ドレイン金属電極層を用いて活性層パターニングプロセスを実行する工程を含む薄膜トランジスタデバイスの製造方法。
  2. 基板は、ソース・ドレイン金属電極層と活性層の間に配置されたエッチングストップ層を含む請求項1記載の方法。
  3. バックチャネルエッチングプロセスは、エッチングストップ層が露出するまで、ソース・ドレイン金属電極層をエッチングするために実行される請求項2記載の方法。
  4. エッチングストップ層は、Si含有層、Zr含有層、Hf含有層、Ti含有層、又はTa含有層である請求項2記載の方法。
  5. 活性層は、InGaZnO、InGaZnON、ZnO、ZnON、ZnSnO、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOS、GaN、I
    nGaN、AlGaN、及びInGaAlNからなる群から選択される材料から製造される請求項1記載の方法。
  6. バックチャネルエッチングプロセスは、ドライエッチングプロセスである請求項1記載の方法。
  7. ドライエッチングプロセスは、
    ソース・ドレイン金属電極層を塩素含有ガスに曝露させる工程を含み、ソース・ドレイン金属電極層は、クロム含有金属である請求項6記載の方法。
  8. ドライエッチングプロセスは、
    ソース・ドレイン金属電極層をフッ素含有ガスに曝露させる工程を含み、ソース・ドレイン金属電極層は、モリブデン含有金属である請求項6記載の方法。
  9. バックチャネルエッチングプロセスは、ウェットエッチングプロセスである請求項1記載の方法。
  10. ウェットエッチングプロセスは、
    H2O2とH2O2/KOHのうちの少なくとも1つにソース・ドレイン金属電極層を曝露させる工程を含む請求項9記載の方法。
  11. ソース・ドレイン金属電極層は、モリブデン含有金属である請求項10記載の方法。
  12. 活性層パターニングプロセスは、ドライエッチングプロセスである請求項1記載の方法。
  13. 活性層パターニングプロセスは、酸性溶液を用いたウェットエッチングプロセスである請求項1記載の方法。
  14. 酸性溶液は、硝酸又は硫酸を含む請求項13記載の方法。
  15. 活性層パターニングプロセスは、HCl含有溶液を用いたウェットエッチングプロセスである請求項1記載の方法。
  16. HCl含有溶液は、約0.1体積パーセント〜約5体積パーセントの濃度を有する請求項15記載の方法。
  17. ソース・ドレイン金属電極層は、Cu、Au、Ag、Al、W、Mo、Cr、Ta、Ti、合金、又はそれらの組み合わせからなる群から選択される材料から製造される請求項
    1記載の方法。
  18. パターニングされたフォトレジスト層を除去する工程は、パターニングされたフォトレジスト層を除去するためにアッシングプロセスを実行する工程を含む請求項記載の方法。
JP2014520208A 2011-07-13 2012-06-29 薄膜トランジスタデバイスの製造方法 Expired - Fee Related JP6078063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161507311P 2011-07-13 2011-07-13
US61/507,311 2011-07-13
PCT/US2012/045053 WO2013009505A2 (en) 2011-07-13 2012-06-29 Methods of manufacturing thin film transistor devices

Publications (2)

Publication Number Publication Date
JP2014525143A JP2014525143A (ja) 2014-09-25
JP6078063B2 true JP6078063B2 (ja) 2017-02-08

Family

ID=47506800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014520208A Expired - Fee Related JP6078063B2 (ja) 2011-07-13 2012-06-29 薄膜トランジスタデバイスの製造方法

Country Status (6)

Country Link
US (1) US8455310B2 (ja)
JP (1) JP6078063B2 (ja)
KR (1) KR101459502B1 (ja)
CN (1) CN103608925B (ja)
TW (1) TWI431781B (ja)
WO (1) WO2013009505A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2345351A1 (en) 2010-01-19 2011-07-20 Nestec S.A. Capsule for the preparation of a beverage comprising an identification code
KR102077506B1 (ko) * 2013-10-30 2020-02-14 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 아연, 주석 및 산소로 실질적으로 이루어진 산화물의 에칭액 및 에칭방법
KR102160417B1 (ko) * 2014-02-28 2020-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9082794B1 (en) * 2014-04-10 2015-07-14 The United States Of America As Represented By The Secretary Of The Air Force Metal oxide thin film transistor fabrication method
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
TWI565080B (zh) 2014-12-02 2017-01-01 國立中山大學 薄膜電晶體的製作方法
CN104916546B (zh) 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
CN108022875B (zh) * 2017-11-30 2020-08-28 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
WO2019173006A1 (en) * 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102669119B1 (ko) 2018-11-14 2024-05-24 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시 장치의 제조 방법
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR102676044B1 (ko) 2020-04-29 2024-06-20 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
CN112133728B (zh) * 2020-09-23 2024-04-09 京东方科技集团股份有限公司 一种显示基板、显示面板、显示装置和制作方法
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
WO1999025029A1 (fr) 1997-11-10 1999-05-20 Kaneka Corporation Procede de production d'un transducteur photoelectrique a film mince de silicium et dispositif de dcpv active par plasma
US6265288B1 (en) 1998-10-12 2001-07-24 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ihi 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
US7994508B2 (en) * 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
CN102165569B (zh) * 2008-08-15 2016-08-03 株式会社爱发科 场效应晶体管的制造方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP2012033516A (ja) * 2008-11-26 2012-02-16 Ulvac Japan Ltd トランジスタ及びその製造方法。
JP4923069B2 (ja) * 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
JP2010250987A (ja) * 2009-04-13 2010-11-04 Toppan Printing Co Ltd 光均一素子、光学シート、バックライトユニット及びディスプレイ装置
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー

Also Published As

Publication number Publication date
TW201306269A (zh) 2013-02-01
CN103608925B (zh) 2017-06-13
WO2013009505A2 (en) 2013-01-17
JP2014525143A (ja) 2014-09-25
WO2013009505A3 (en) 2013-03-07
TWI431781B (zh) 2014-03-21
KR20140026645A (ko) 2014-03-05
US8455310B2 (en) 2013-06-04
US20130017648A1 (en) 2013-01-17
CN103608925A (zh) 2014-02-26
KR101459502B1 (ko) 2014-11-07

Similar Documents

Publication Publication Date Title
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
JP4870404B2 (ja) 薄膜トランジスタの製法
EP2506308B1 (en) Method for manufacturing amorphous oxide thin film transistor
JP2007073558A (ja) 薄膜トランジスタの製法
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
US20150340455A1 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US20160315201A1 (en) Display device
US10529750B2 (en) LTPS array substrate and method for producing the same
TWI471948B (zh) 氧化物薄膜電晶體製程方法
JP6494184B2 (ja) 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
KR102280449B1 (ko) 산화물 박막트랜지스터의 제조방법
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
TWI569325B (zh) Semiconductor device manufacturing method and semiconductor device
JP6457896B2 (ja) 半導体装置及び半導体装置の製造方法
US10411132B2 (en) Thin film transistor and method for manufacturing the same
KR102135911B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
TWI443755B (zh) 薄膜電晶體結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170113

R150 Certificate of patent or registration of utility model

Ref document number: 6078063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees