JP4433131B2 - シリコン系薄膜の形成方法 - Google Patents

シリコン系薄膜の形成方法 Download PDF

Info

Publication number
JP4433131B2
JP4433131B2 JP2002075267A JP2002075267A JP4433131B2 JP 4433131 B2 JP4433131 B2 JP 4433131B2 JP 2002075267 A JP2002075267 A JP 2002075267A JP 2002075267 A JP2002075267 A JP 2002075267A JP 4433131 B2 JP4433131 B2 JP 4433131B2
Authority
JP
Japan
Prior art keywords
silicon
thin film
substrate
forming
based thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002075267A
Other languages
English (en)
Other versions
JP2002353482A (ja
JP2002353482A5 (ja
Inventor
隆治 近藤
正太郎 岡部
公一朗 森山
健志 宍戸
考博 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002075267A priority Critical patent/JP4433131B2/ja
Priority to US10/101,859 priority patent/US7074641B2/en
Publication of JP2002353482A publication Critical patent/JP2002353482A/ja
Publication of JP2002353482A5 publication Critical patent/JP2002353482A5/ja
Application granted granted Critical
Publication of JP4433131B2 publication Critical patent/JP4433131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【０００１】
【産業上の利用分野】
本発明はシリコン系薄膜の形成方法に関するものである。
【０００２】
【従来の技術】
高周波プラズマＣＶＤ法は、大面積化や低温形成が容易であり、プロセススループットが向上する点からも、シリコン系薄膜の量産化に対してすぐれた方法の一つである。シリコン系薄膜を製品へと応用した例として太陽電池について考えると、化石燃料を利用した既存のエネルギーに比べて、シリコン系薄膜を用いた太陽電池は、エネルギー源が無尽蔵であること、発電過程がクリーンであるという利点があるものの、普及を進めるためにはさらなる低コスト化が必要である。そのためには、高周波プラズマＣＶＤ法による成膜速度の向上に関する技術の確立は重要な技術課題の一つとなっている。
【０００３】
成膜速度を増大させた高周波プラズマＣＶＤ法に関しては、特公平７−１０５３５４号公報に、高周波の周波数をｆ（ＭＨｚ）、基板と電極間の距離をｄ（ｃｍ）としたときに、ｆが２５〜１５０ＭＨｚの範囲において、高周波の周波数ｆと基板と電極間の距離ｄの関係に着目し、ｆ／ｄを３０〜１００ＭＨｚ／ｃｍの範囲で行なうのが好ましく、特にｄが１〜３ｃｍの領域や、圧力が０．１〜０．５ｍｂａｒの領域で行われる方法が好ましいものであると開示されている。
【０００４】
また、結晶質シリコン系薄膜層の製造方法に関しては、特開平１１−３３０５２０号公報に、シラン系ガスと水素ガスを含み、反応室内の圧力が５Ｔｏｒｒ以上に設定され、基板と電極間距離が１ｃｍ以内という条件下で製造されたシリコン系薄膜層は高速で成膜することが可能であり、これを用いた光電変換装置は高い変換効率を持つと開示されている。
【０００５】
【発明が解決しようとする課題】
ところが、前述したように、すでに開示されている前者の高周波プラズマＣＶＤ法は、ｆ／ｄの値に着目したものであり、特にｄが小さい場合に、堆積速度が大きくて欠陥密度の小さな良質な膜の形成が可能であるとしているが、ｄは他の現象による影響のために１ｃｍが最小のものとしており、さらなる小さいｄの領域でのさらなる高速成膜の手法についてはふれられていない。それに対して後者の製造方法に関しては、基板の堆積面と対向する電極表面との距離が１ｃｍ以内であり、さらに基板は放電電極上に装着されているとあり、バッチ式に限定された技術である。
【０００６】
また、前者において膜の特性評価は、専ら単膜における欠陥密度の評価によって行なっており、デバイス形成時などで膜を積層化した際にこの方法を適応した場合の、下地層へ与えるダメージや、密着性、耐環境性などに与える影響については特にふれられていない。また膜そのものについても、無定形水素化シリコンに限定されており、結晶相を含んだ膜については言及されていない。
【０００７】
さらに後者においては、原料ガスに関しては、シラン系ガスと水素ガスを主成分としたものであり、さらにシラン系ガスと水素ガスの流量比のみに着目しており、放電空間の体積と原料ガスの流量で規定される滞留時間が、膜質や、反応副生成物の生成に与える影響についてはふれられていない。
【０００８】
本発明は、さらなる低コストで、優れた性能をもつ光起電力素子を提供するために、タクトタイムが短くて、さらなる高速の成膜速度で特性のすぐれたシリコン系薄膜を形成する方法と形成されたシリコン系薄膜、さらにこのシリコン系薄膜を用いた特性、密着性、耐環境性などに優れた光起電力素子を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明は、真空容器内にフッ素化シリコンと水素を含む原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いて微結晶シリコン系薄膜を形成する方法であって、生起したプラズマのＳｉＦα（４４０ｎｍ）に起因する発光強度を生起したプラズマのＨα（６５６ｎｍ）に起因する発光強度以上とし、前記プラズマの生起している放電空間の体積をＶ（ｍ ３ ）、前記原料ガスの流量をＱ（ｃｍ ３ ／ｍｉｎ）、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τが、０．０１秒以上１０秒以下とすることを特徴としたシリコン系薄膜の形成方法である。
上記シリコン系薄膜の形成方法において、高周波導入部と前記基板とが対向しており、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることが好ましい。また、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４ｐａ（１１３Ｔｏｒｒ）以下であることが好ましい。
【００１０】
高周波の導入パワーをＡ（Ｗ）、高周波導入部面積と高周波導入部と基板との距離の積をＢ（ｃｍ３）としたときの高周波密度Ａ／Ｂの値が、０．０５〜２Ｗ／ｃｍ３であることが好ましい。前記プラズマの発光強度を、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であるように調整することが好ましい。前記プラズマの発光強度を、ＳｉＦα（４４０ｎｍ）に起因する発光強度と、Ｈα（６５６ｎｍ）に起因する発光強度を所定の強度比になるように調整することが好ましい。前記原料ガスが水素化シリコン化合物を含むことが好ましい。
【００１１】
【作用及び発明の実施の形態】
前述した課題を解決するために鋭意研究を重ねた結果本発明者は、真空容器内にフッ素化シリコンと水素を含む原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法であって、プラズマの生起している放電空間の一部が前記基板の少なくとも一部で覆われており、前記プラズマの発光強度が、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であることにより、欠陥密度の少なく、結晶性が高く、配向性に優れたシリコン系薄膜をさらなる高速度で成膜することが可能であり、前記シリコン系薄膜を基板上に少なくとも一組のｐｉｎ接合からなる半導体層を含んだ光起電力素子の少なくとも一つのｉ型半導体層の少なくとも一部に用いることにより、良好な光電変換効率をもち、密着性、耐環境性に優れた光起電力素子を、低コストで形成することが可能になったことを見出した。
ここで、高周波導入部と前記基板とが対向しており、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることが好ましい。また、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４Ｐａ（１１３Ｔｏｒｒ）以下であることが好ましい。さらに、前記プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τが、０．０１秒以上１０秒以下とすることが好ましい。
【００１２】
上記の構成にすることにより、以下の作用がある。
結晶相を含むシリコン系薄膜を、高周波を用いたプラズマＣＶＤ法により形成する方法は、固相反応と比較してプロセス時間が短く、プロセス温度も低くすることが可能なため低コスト化に有利である。特に、ｐｉｎ接合を有する光起電力素子において、膜厚の大きなｉ型半導体層に適用することで、この効果は大きく発揮される。特にｉ型半導体層が、２．０ｎｍ／秒以上の成膜速度で形成できるのは好ましいものである。
【００１３】
前記シリコン系薄膜、特にｐｉｎ接合を有する光起電力素子において実質的に光吸収層として機能するｉ型半導体層を結晶相を含むｉ型半導体層とした場合には、アモルファスの場合に問題になるステブラー―ロンスキー（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ）効果による光劣化現象を抑制することができるメリットがある。
【００１４】
一方で、結晶相を含むシリコン系薄膜をｉ型半導体層に採用した場合の問題点として、結晶粒界が多数キャリア、少数キャリア双方に影響を与えて性能を劣化させることが知られている。結晶粒界の影響を抑制するためには、ｉ型半導体層内の結晶粒径を大きくして結晶粒界密度を低下させることが有効な手段の一つであると考えられる。特に、キャリアの走行方向に結晶粒径が大きい形状であることが好ましく、キャリアの走行方向を面法線としたときのＳｃｈｅｒｒｅｒ半径が２０ｎｍ以上であることが好ましい。
【００１５】
結晶粒径を大きくするための手段としては、結晶の配向性を高めることがあげられる。ランダムな結晶方位で膜の堆積が進行した場合には、成長の過程でそれぞれの結晶粒が衝突しあい相対的に結晶粒の大きさが小さくなると考えられるが、特定の方位に配向させ成長の方向性をそろえることで、結晶粒同士のランダムな衝突を抑制することができ、その結果結晶粒径をより大きくすることが可能であると考えられる。また、ダイヤモンド構造をとる結晶性シリコンにおいては、（２２０）面は、面内の原子密度が最も高く、成長最表面内のシリコン原子は、４本の結合手のうち３本を他のシリコン原子と共有結合で結合されている構造のため、この面を成長面とした場合に、密着性及び耐候性の良好なシリコン系薄膜を形成することができるもの考えられ、好ましいものである。ＡＳＴＭカードから、無配向の結晶性シリコンでは、低角測から１１反射分の回折強度の総和に対する（２２０）面の回折強度の割合は約２３％であり、（２２０）面の回折強度の割合が２３％を上回る構造は、この面方向に配向性を有することになる。特に（２２０）面の回折強度の割合が７０％以上の構造においては、上記の効果がより促進され特に好ましいものである。また、ステブラー−ロンスキー（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ）効果による光劣化現象の抑制、及び結晶粒界密度の低下の点を鑑みて、本発明者が鋭意検討を重ねた結果、結晶成分に起因するラマン散乱強度（典型的な例として５２０ｃｍ−１付近）が、アモルファスに起因するラマン散乱強度（典型的な例として４８０ｃｍ−１付近）の３倍以上であることが好ましいものである。
【００１６】
真空容器内に原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法において、高周波導入部と基板の距離を近づけることにより、放電空間体積当りのプラズマ密度が増大し、堆積膜形成に寄与する反応種を高密度で形成させることが可能になり、成膜速度のより高速化が実現できると考えられる。
【００１７】
一方で、高周波導入部と基板の距離を近づけたときには、プラズマ中の電子密度が増大し、それに伴ないイオンの発生量が増加することが考えられる。イオンは放電空間内のシース領域において静電引力によって加速されるため、イオン衝撃としてバルク内の原子配置を歪ませたり、膜中にボイドを形成する要因となり、高品質のシリコン系薄膜形成のための障害となったり、下地層との密着性や、耐環境性を低下させることなどが考えられる。ここで、成膜空間内の圧力を増大させることにより、プラズマ中のイオンは、他のイオン、活性種などとの衝突機会が増加することにより、イオンの衝撃力が低下し、またイオンの量そのものを減少させたりすることが可能になると考えられ、相対的にイオン衝撃が低下することが期待できる。一方、圧力を高めていくと、プラズマが高周波導入部付近に集中し、大面積にシリコン系薄膜を形成するときに均一性を高めるのが困難となる現象が起こる。
【００１８】
ここで、原料ガスにフッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、ＳｉＦｎＨｍ（０≦ｎ、ｍ≦４）、ＨＦ、Ｆ、Ｈなどの活性種の生成が考えられる。これらの活性種を含むプラズマ雰囲気は、シリコン系薄膜の堆積に寄与する活性種に加えて、エッチングに寄与する活性種もある点が特徴であると思われる。このため、膜表面の相対的に結合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆積が進むことで、アモルファスの領域の少ない結晶化度の大きなシリコン系薄膜の形成が可能になると考えられる。また、エッチングの過程では、結合が切断されることに伴ないラジカルが形成され、構造緩和が促進されるため、より低温のプロセス温度下での良質なシリコン系薄膜の形成が可能になると考えられる。
【００１９】
ここで、原料ガスにフッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、フッ素化シリコンに水素を加えることによって形成されるＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成することで、高速成膜が可能になると考えられる。前記ＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成するためには、フッ素化シリコンを効率よく分解してＳｉＦを形成することが重要であり、さらに形成されたＳｉＦと活性化水素による活発な反応過程が重要なものであると考えられる。特にプラズマ中に十分なＳｉＦが存在することが特に重要であると考えられる。
【００２０】
上記のような配向性と結晶化度を持つシリコン系薄膜の形成を、堆積しつつエッチングも行ないながら、トータルとして高速成膜で実現するためには、プラズマプロセスの制御が重要な技術課題となる。ここで、ＳｉＦと活性化水素による活発な反応過程を行なうためには、前述のように放電空間体積当りのプラズマ密度が増大させることが重要であるが，プラズマ中の電子密度が増大した雰囲気の中で、より多くの活性化水素を形成するためには、水素分子の枯渇を抑制するように原料ガスの導入をする必要がある。さらにプラズマ中でＳｉＨやＳｉＨ２などのラジカル密度が増大した場合には、これを核とした結晶化が、放電空間中及び、堆積膜表面において起こりやすくなるために、ポリシランなどの反応副生成物の形成や、結晶粒径拡大に対する阻害要因として働いてしまうために、ＳｉＨやＳｉＨ２などのラジカル密度も抑制させる必要がある。これらのことを達成するためには、原料ガスの分解を進めながら、新たな原料ガスの供給を活発にし、ＳｉＨやＳｉＨ２などのラジカルを消滅を促進させる２次反応を活発に行なわせることが効果的であると考えられる。
【００２１】
ここで、プラズマのパラメータとして、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ（秒）と、プラズマの発光強度を、プラズマ制御のパラメータとして着目することで、所望のプラズマ雰囲気をもつプラズマの生起が可能になると考えられる。高品質なシリコン系薄膜を得るためには、高周波導入部と基板の距離、圧力といった上記のパラメータに加えて、滞留時間とプラズマの発光強度を制御することが重要であると考えられる。
【００２２】
以上のことを鑑み、本発明者が鋭意検討を重ねた結果、欠陥密度の少ない優れた特性のシリコン系薄膜をさらなる高速度で成膜するためには、前記基板近傍のプラズマの発光強度が、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上の領域において、ＳｉＨやＳｉＨ２などのラジカル密度が抑制でき、所望のシリコン系薄膜の形成が可能であることを見出したものである。
なお、発光強度の制御は、用いるプラズマ形成装置に応じて行なうが、例えば、原料ガスに占めるＳｉＦ４ガスとＨ２ガスの混合比、高周波パワー密度、原料ガスの滞留時間などにより行えばよい。また、基板近傍において、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であればよい。
ここで、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることが好ましい。このことは、基板と高周波導入部との距離が３ｍｍ未満では均一で安定したプラズマを継続して維持させることが困難であり、３０ｍｍを超えるとＳｉＦと活性化水素との活発な反応を起させるのが困難となる場合があるためである。
また、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４Ｐａ（１１３Ｔｏｒｒ）以下であることが好ましい。さらに、前記プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τを、０．０１秒以上１０秒以下にすることが好ましい。
【００２３】
ここで周波数が１ＭＨｚ〜３００ＭＨｚの高周波を用いたＣＶＤ法で形成する方法は、特に好ましいものである。この範囲とすることによりフッ素化シリコンを含んだガスの分解・反応過程が十分に行なわれる。より好ましくは、１０ＭＨｚ〜３００ＭＨｚである。
【００２４】
さらに、高周波の導入パワーをＡ（Ｗ）、高周波導入部面積と高周波導入部と基板との距離の積をＢ（ｃｍ３）としたときの高周波密度Ａ／Ｂの値が、０．０５〜２Ｗ／ｃｍ３であるように高周波の導入を行なうことにより、ＳｉＨやＳｉＨ２などのラジカルの消滅の効果がより促進されるため、より結晶性が高く、配向性に優れたシリコン系薄膜の形成が可能である。さらにこのことは、多量の活性化水素の発生により構造緩和が促進されることで、結晶性が高まり、パシベーション作用によって結合力の弱い配向の結合を切ることにより配向性が高まるためではないかと考えられる。
【００２５】
また、光起電力素子などのデバイスの形成時に、上記された範囲においてはプラズマ雰囲気中の水素による還元作用によって下地層の成分、膜質、特性などが変質してしまうのを抑制し、下地への悪影響を排除することができる。下地層として酸化亜鉛などの金属の酸化物からなる透明導電膜を用いた場合には、還元による透明導電膜の透過率の低下、それにともなう光起電力素子の特性の低下を防止できるので、特に効果的である。
【００２６】
さらに別の作用としては、シリコン系薄膜と下地層との密着性が向上することがあげられる。これは、ＳｉＦ２Ｈ、ＳｉＦＨ２ラジカルの活発な表面拡散により、表面近傍の応力歪みを常に緩和させながら堆積膜が形成されるために、この効果が発現されるのではないかと思われる。また、水素分圧が相対的に高まるために、結晶粒界のパシベーション効果が高まり結晶粒界の不活性化が促進され、シリコンネットワーク中に組み込まれた水素原子の急激な離脱が抑制され、シリコンネットワーク内の不規則領域の発生に起因する塑性流動や、それにともったクラックや凝集の発生を防ぐことができるために、膜質や密着性に優れたシリコン系薄膜の形成が可能になり、このシリコン系薄膜を含んだ構成にすることによって、耐環境性に優れた光起電力素子を提供することができると考えられる。
【００２７】
下地への影響や密着性、耐環境性、光劣化率の低減の効果の点に鑑みると、圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下、滞留時間が０．２秒以上３秒以下がより好ましい範囲としてあげられる。
【００２８】
次に本発明の光起電力素子の構成要素について説明する。
【００２９】
図１は本発明の光起電力素子の一例を示す模式的な断面図である。図中１０１は基板、１０２は半導体層、１０３は第二の透明導電層、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は第一の透明導電層である。これらは基板１０１の構成部材である。
【００３０】
（基体）
基体１０１−１としては、金属、樹脂、ガラス、セラミックス、半導体バルク等からなる板状部材やシート状部材が好適に用いられる。その表面には微細な凸凹を有していてもよい。透明基体を用いて基体側から光が入射する構成としてもよい。また、基体を長尺の形状とすることによってロール・ツー・ロール法を用いた連続成膜を行うことができる。特にステンレス、ポリイミド等の可撓性を有する材料は基体１０１−１の材料として好適である。
【００３１】
（金属層）
金属層１０１−２は電極としての役割と、基体１０１−１にまで到達した光を反射して半導体層１０２で再利用させる反射層としての役割とを有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。その形成方法としては、蒸着、スパッタ、電析、印刷等の方法が好適である。金属層１０１−２は、その表面に凸凹を有することが好ましい。それにより反射光の半導体層１０２内での光路長を伸ばし、短絡電流を増大させることができる。基体１０１−１が導電性を有する場合には金属層１０１−２は形成しなくてもよい。
【００３２】
（第一の透明導電層）
第一の透明導電層１０１−３は、入射光及び反射光の乱反射を増大し、半導体層１０２内での光路長を伸ばす役割を有する。また、金属層１０１−２の元素が半導体層１０２へ拡散あるいはマイグレーションを起こし、光起電力素子がシャントすることを防止する役割を有する。さらに、適度な抵抗をもつことにより、半導体層のピンホール等の欠陥によるショートを防止する役割を有する。さらに、第一の透明導電層１０１−３は、金属層１０１−２と同様にその表面に凸凹を有していることが望ましい。第一の透明導電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物からなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析等の方法を用いて形成されることが好ましい。これらの導電性酸化物に導電率を変化させる物質を添加してもよい。
【００３３】
また、酸化亜鉛層の形成方法としては、スパッタ、電析等の方法、あるいはこれらの方法を組み合わせて形成されることが好ましい。
【００３４】
スパッタ法によって酸化亜鉛膜を形成する条件は、方法やガスの種類と流量、内圧、投入電力、成膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣマグネトロンスパッタ法で、酸化亜鉛ターゲットを用いて酸化亜鉛膜を形成する場合には、ガスの種類としてはＡｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ２などがあげられ、流量は、装置の大きさと排気速度によって異なるが、例えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍから１００ｓｃｃｍが望ましい。また成膜時の内圧は１×１０−４Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投入電力は、ターゲットの大きさにもよるが直径１５ｃｍの場合、１０Ｗから１００ＫＷが望ましい。また基板温度は、成膜速度によって好適な範囲が異なるが、１μｍ／ｈで成膜する場合は、７０℃から４５０℃であることが望ましい。
【００３５】
また電析法によって酸化亜鉛膜を形成する条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌから０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にあるのがさらに望ましい。硝酸イオン、亜鉛イオンの供給源としては特に限定するものではなく、両方のイオンの供給源である硝酸亜鉛でもよいし、硝酸イオンの供給源である硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イオンの供給源である硫酸亜鉛などの亜鉛塩の混合物であってもよい。さらに、これらの水溶液に、異常成長を抑制したり密着性を向上させるために、炭水化物を加えることも好ましいものである。炭水化物の種類は特に限定されるものではないが、グルコース（ブドウ糖）、フルクトース（果糖）などの単糖類、マルトース（麦芽糖）、サッカロース（ショ糖）などの二糖類、デキストリン、デンプンなどの多糖類などや、これらを混合したものを用いることができる。水溶液中の炭水化物の量は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌから３００ｇ／ｌの範囲にあるのが望ましく、０．００５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望ましく、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることがさらに望ましい。電析法により酸化亜鉛膜を堆積する場合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を陰極にし、亜鉛、白金、炭素などを陽極とするのが好ましい。このとき負荷抵抗を通して流れる電流密度は、１０ｍＡ／ｄｍ２から１０Ａ／ｄｍ２であることが好ましい。
【００３６】
（基板）
以上の方法により、基体１０１−１上に必要に応じて、金属層１０１−２、第一の透明導電層１０１−３を積層して基板１０１を形成する。また、素子の集積化を容易にするために、基板１０１に中間層として絶縁層を設けてもよい。
【００３７】
（半導体層）
本発明のシリコン系薄膜がその一部を構成する半導体層１０２の主たる材料としてはＳｉが用いられる。Ｓｉに代えて、ＳｉとＣ又はＧｅとの合金を用いても構わない。半導体層１０２には同時に、水素及び／又はハロゲン原子が含有される。その好ましい含有量は０．１〜４０原子％である。さらに半導体層１０２は、酸素、窒素などを含有してもよい。半導体層をｐ型半導体層とするにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元素を含有する。ｐ型層及びｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。スタックセル（ｐｉｎ接合を複数有する光起電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接合になるに随いバンドギャップが狭くなるのが好ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少ない結晶性の半導体か、又はバンドギャップの広い半導体が適している。
【００３８】
ｐｉｎ接合を２組積層したスタックセルの例としては、ｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、アモルファスシリコン半導体層）、（アモルファスシリコン半導体層、アモルファスシリコンゲルマニウム半導体層）となるものがあげられる。また、ｐｉｎ接合を３組積層した光起電力素子の例としてはｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、アモルファスシリコン半導体層、アモルファスシリコンゲルマニウム半導体層）、（アモルファスシリコン半導体層、アモルファスシリコンゲルマニウム半導体層、アモルファスシリコンゲルマニウム半導体層）、となるものがあげられる。ｉ型半導体層としては光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ−１以上、ソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）による擬似太陽光照射化の光伝導度（σｐ）が１０×１０−５Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×１０−６Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下であるのが好ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型になっているものでも使用することができる。またｉ型半導体層にシリコンゲルマニウム半導体層を用いた場合には、界面準位低減や開放電圧を高める目的で、ｐ／ｉ界面、ｎ／ｉ界面の少なくともどちらか一方に、ゲルマニウムを含有していないｉ型半導体層を挿入した構成をとってもよい。
【００３９】
本発明の構成要素である半導体層１０２についてさらに説明を加えると、図３は本発明の光起電力素子の一例として、一組のｐｉｎ接合をもつ半導体層１０２を示す模式的な断面図である。図中１０２−１は第一の導電型を示す半導体層であり、さらに、本発明のシリコン系薄膜からなるｉ型半導体層１０２−２、第二の導電型を示す半導体層１０２−３を積層する。ｐｉｎ接合を複数持つ半導体層においては、そのなかのうちの少なくとも一つが前記の構成であることが好ましい。
【００４０】
（半導体層の形成方法）
本発明のシリコン系薄膜及び半導体層１０２を形成するには、高周波プラズマＣＶＤ法が適している。以下、高周波プラズマＣＶＤ法によって半導体層１０２を形成する手順の好適な例を示す。
（１）減圧状態にできる半導体形成用真空容器内を所定の堆積圧力に減圧する。
（２）堆積室内に原料ガス、希釈ガス等の材料ガスを導入し、堆積室内を真空ポンプによって排気しつつ、堆積室内を所定の堆積圧力に設定する。
（３）基板１０１をヒーターによって所定の温度に設定する。
（４）高周波電源によって発振された高周波を前記堆積室に導入する。前記堆積室への導入方法は、高周波がマイクロ波の場合には導波管によって導き石英、アルミナ、窒化アルミニウムなどの誘電体窓を介して堆積室内に導入したり、高周波がＶＨＦやＲＦの場合には同軸ケーブルによって導き、金属電極を介して堆積室内に導入したりする方法がある。
（５）堆積室内にプラズマを生起させて原料ガスを分解し、堆積室内に配置された基板１０１上に堆積膜を形成する。この手順を必要に応じて複数回繰り返して半導体層１０２を形成する。
【００４１】
半導体層１０２の形成条件としては、堆積室内の基板温度は１００〜４５０℃、圧力は０．０６７Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０４Ｐａ（１１３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／ｃｍ３が好適な条件としてあげられる。さらに本発明のシリコン系薄膜を形成する場合には、前記基板近傍のプラズマの発光強度が、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であるようにすることが必要である。このとき、高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下、圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４Ｐａ（１１３Ｔｏｒｒ）以下、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τが、０．０１秒以上１０秒以下であるようにすることが好適な条件である。また、高周波パワー密度としては０．０５〜２Ｗ／ｃｍ３が好適な条件である。
【００４２】
本発明のシリコン系薄膜及び半導体層１０２の形成に適した原料ガスとしては、ＳｉＦ４、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６などのフッ素化シリコン、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコン化合物、合金系にする場合にはさらに、ＧｅＨ４やＣＨ４などのようにＧｅやＣを含有したガス化しうる化合物を水素ガスガスで希釈して堆積室内に導入することが望ましい。さらにＨｅなどの不活性ガスを添加してもよい。さらに窒素、酸素等を含有したガス化しうる化合物を原料ガス乃至希釈ガスとして添加してもよい。半導体層をｐ型層とするためのドーパントガスとしてはＢ２Ｈ６、ＢＦ３等が用いられる。また、半導体層をｎ型層とするためのドーパントガスとしては、ＰＨ３、ＰＦ３等が用いられる。結晶相の薄膜や、ＳｉＣ等の光吸収が少ないかバンドギャップの広い層を堆積する場合には、原料ガスに対する希釈ガスの割合を増やし、比較的高いパワー密度の高周波を導入するのが好ましい。
【００４３】
（第二の透明導電層）
第二の透明導電層１０３は、光入射側の電極であるとともに、その膜厚を適当に設定することにより反射防止膜の役割をかねることができる。第二の透明導電層１０３は、半導体層１０２の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。抵抗率は５×１０−３Ωｃｍ以下、より好ましくは１×１０−３Ωｃｍ以下であることが好ましい。第二の透明導電層１０３の材料としては、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等を好適に用いることができる。その形成方法としては、蒸着、ＣＶＤ、スプレー、スピンオン、浸漬などの方法が好適である。これらの材料に導電率を変化させる物質を添加してもよい。
【００４４】
（集電電極）
集電電極１０４は集電効率を向上するために透明電極１０３上に設けられる。その形成方法として、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などが好適である。
【００４５】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に光起電力素子の裏面（光入射側と反射側）などに鋼板等の補教材を併用してもよい。
【００４６】
【実施例】
以下の実施例では、光起電力素子として太陽電池を例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００４７】
（実施例１）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００４８】
図２は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図２に示す堆積膜形成装置２０１は、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１６、基板巻き取り容器２０３が、ガスゲート２２１〜２２７を介して結合することによって構成されている。この堆積膜形成装置２０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板２０４がセットされる。帯状の導電性基板２０４は、基板送り出し容器２０２に設置されたボビンから巻き出され、基板巻き取り容器２０３で別のボビンに巻き取られる。
【００４９】
半導体形成用真空容器２１１〜２１６は、それぞれプラズマ生起領域を形成する堆積室を有している。該堆積室は、プラズマの生起している放電空間を、前記導電性基板２０４と前記高周波導入部で上下を限定し、高周波導入部２４１〜２４６を取り囲むように設置された放電板で横方向を限定するように構成されている。また基板近傍部の発光を検出するための石英ガラスによるのぞき窓が設けられている。
【００５０】
該堆積室内の平板状の高周波導入部２４１〜２４６には、高周波電源２５１〜２５６から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板２０４上に半導体層を堆積させる。高周波導入部２４１〜２４６は、導電性基板２０４と対向しており、不図示の高さ調整機構が具備されている。前記高さ調整機構により、前記導電性基板と高周波導入部との間の距離を変えることができ、同時に放電空間の体積を変えることができる。また、各半導体形成用真空容器２１１〜２１６には、原料ガスや希釈ガスを導入するためのガス導入管２３１〜２３６が接続されている。
【００５１】
図２に示した堆積膜形成装置２０１は、半導体形成用真空容器を６個具備しているが、以下の実施例においては、すべての半導体形成用真空容器でグロー放電を生起させる必要はなく、製造する光起電力素子の層構成にあわせて各容器でのグロー放電の有無を選択することができる。また、各半導体形成用真空容器には、各堆積室内での導電性基板２０４と放電空間との接触面積を調整するための、不図示の成膜領域調整板が設けられている。
【００５２】
まず、光起電力素子形成に先立って、シリコン系薄膜の成膜速度の確認実験を行なった。ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｌ電極をターゲットとして、厚さ１００ｎｍのＡｌ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ１．２μｍのＺｎＯ薄膜をＡｌ薄膜の上にスパッタ蒸着し、帯状の導電性基板２０４を形成した。
【００５３】
次に基板送り出し容器２０２に、導電性基板２０４を巻いたボビンを装着し、導電性基板２０４を搬入側のガスゲート、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、搬出側のガスゲートを介し、基板巻き取り容器２０３まで通し、帯状の導電性基板２０４がたるまないように張力調整を行った。そして、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００５４】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１２へガス導入管２３２から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の堆積室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１２以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１２内の圧力を所定の圧力に調整した。形成条件は表１の２１２の形成条件に示す通りである。
【００５５】
半導体形成用真空容器２１２内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００５６】
次に、半導体形成用真空容器２１２内の高周波導入部２４２に高周波電源２５２より高周波を導入し、高さ調整機構により前記導電性基板と高周波導入部との間の距離を表２に示す所定の距離に変えながら、半導体形成用真空容器２１２内の堆積室内にグロー放電を生起し、導電性基板２０４上に、シリコン系薄膜を形成した。ここで、半導体形成用真空容器２１２には周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から導入した。形成したそれぞれのｉ型半導体層の膜厚を、断面ＴＥＭ観察により測定し、成膜速度を求めた。求めた成膜速度の値を表２に示す。ここで、導電性基板と高周波導入部間の距離が２ｍｍのｉ型半導体層は、膜厚の均一性が悪く、平均的な成膜速度を求めることができなかった。またそれぞれの条件において、前記基板近傍のプラズマの発光強度をＰＤＡ（フォトダイオードアレイ）分光器で測定したところ、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であった。
さらに、それぞれの導電性基板と高周波導入部間の距離について、膜厚を１μｍ揃えてシリコン系薄膜を形成し、Ｘ線回折装置により回折ピークを決定し、全回折強度に対する（２２０）の回折強度の割合を調べ、さらに（２２０）反射の回折ピークの半値幅よりＳｃｈｅｒｒｅｒ半径を求めた。さらにラマン散乱スペクトルを測定し、５２０ｃｍ−１付近（結晶成分に起因）と４８０ｃｍ−１付近（アモルファス成分に起因）のラマン強度比を求めた。これらの結果を表２に示す。
【００５７】
表２に示すように、導電性基板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下にすることにより、高い成膜速度で、（２２０）配向性及び結晶性に富み、結晶粒の大きなシリコン系薄膜の形成が可能であった。
【００５８】
次に光起電力素子の作製を行なった。真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３へガス導入管２３１、２３２、２３３から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３内の圧力を所定の圧力に調整した。形成条件は表１に示す通りである。
【００５９】
半導体形成用真空容器２１１、２１２、２１３内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００６０】
次に、半導体形成用真空容器２１１〜２１３内の高周波導入部２４１〜２４３に高周波電源２５１〜２５３より高周波を導入し、半導体形成用真空容器２１１〜２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２には上記のシリコン系薄膜と同様に、高さ調整機構により前記導電性基板と高周波導入部との間の距離を表２に示す所定の距離に変えながら（２ｍｍは除く）周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３から導入した。ここで、各光起電力素子ごとに、求めた成膜速度に応じて成膜領域調整板で膜厚を揃えた。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００６１】
各太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。結果を表２に示す。
【００６２】
以上のことより、導電性基板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下の光起電力素子においては、優れた光電変換効率を示した。以上のことから本発明の光起電力素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【００６３】
（実施例２）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００６４】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００６５】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３へガス導入管２３１、２３２、２３３から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横福は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３内の圧力を所定の圧力に調整した。形成条件は表３に示す通りである。
【００６６】
半導体形成用真空容器２１１、２１２、２１３内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００６７】
次に、半導体形成用真空容器２１１〜２１３内の高周波導入部２４１〜２４３に高周波電源２５１〜２５３より高周波を導入し、半導体形成用真空容器２１１〜２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）へ微結晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２には前記導電性基板と高周波導入部との間の距離を５ｍｍに設定し、周波数１００ＭＨｚの高周波を、パワー密度が５００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。以上を半導体形成用真空容器２１２内の圧力を表４に示した圧力値ごとに行なった。その際に半導体形成用真空容器２１２に導入する原料ガスは、前記τ＝０．５秒になるように流量を調整し、さらにＳｉＦ４とＨ２の比が１：４になるように調整して流した。それぞれの条件において、前記基板近傍のプラズマの発光強度をＰＤＡ（フォトダイオードアレイ）分光器で測定したところ、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であった。
【００６８】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。これらの結果を表４に示す。
【００６９】
表４より、半導体形成容器２１８内の圧力が、９０Ｐａ以上１５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、の各項目ですぐれており、特に、１００Ｐａ以上５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の光起電力素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【００７０】
（実施例３）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００７１】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００７２】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３へガス導入管２３１、２３２、２３３から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３内の圧力を所定の圧力に調整した。形成条件は表５に示す通りである。
【００７３】
半導体形成用真空容器２１１、２１２、２１３内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００７４】
次に、半導体形成用真空容器２１１〜２１３内の高周波導入部２４１〜２４３に高周波電源２５１〜２５３より高周波を導入し、半導体形成用真空容器２１１〜２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２には前記導電性基板と高周波導入部との間の距離を５ｍｍに設定し、周波数６０ＭＨｚの高周波を、パワー密度が５００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。以上を半導体形成用真空容器２１２内の滞留時間を表６に示した滞留時間ごとに行なった。その際に半導体形成用真空容器２１２に導入する原料ガスは、各滞留時間を実現するように流量を調整し、さらにＳｉＦ４とＨ２の比が１：３になるように調整して流した。それぞれの条件において、前記基板近傍のプラズマの発光強度をＰＤＡ（フォトダイオードアレイ）分光器で測定したところ、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上であった。
【００７５】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。これらの結果を表６に示す。
【００７６】
表６より、半導体形成容器２１２内の滞留時間が、０．１秒以上１０秒以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、光劣化率の各項目ですぐれており、特に、０．２秒以上３．０秒以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の光起電力素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【００７７】
（実施例４）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００７８】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００７９】
次に真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３へガス導入管２３１、２３２、２３３から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力調整して、半導体形成用真空容器２１１、２１２、２１３内の圧力を所定の圧力に調整した。形成条件は表７に示す通りである。
【００８０】
半導体形成用真空容器２１１、２１２、２１３内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００８１】
次に、半導体形成用真空容器２１１〜２１３内の高周波導入部２４１〜２４３に高周波電源２５１〜２５３より高周波を導入し、半導体形成用真空容器２１１〜２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２には前記導電性基板と高周波導入部との間の距離を９ｍｍに設定し、周波数６０ＭＨｚの高周波を、パワー密度が５００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。以上を半導体形成容器２１２内の原料ガスに、ＳｉＨ４を表８に示す所定量加えながら行なった。それぞれの条件における、半導体形成用真空容器２１２内の前記基板近傍のプラズマの発光強度をＰＤＡ（フォトダイオードアレイ）分光器で測定した結果を表８に示す。
【００８２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。測定結果を表８に示す。
【００８３】
表８より、前記基板近傍のプラズマの発光強度が、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上である条件下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率がすぐれていた。以上のことから本発明の光起電力素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【００８４】
（実施例５）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００８５】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００８６】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３へガス導入管２３１、２３２、２３３から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３内の圧力を所定の圧力に調整した。形成条件は表９に示す通りである。
【００８７】
半導体形成用真空容器２１１、２１２、２１３内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００８８】
次に、半導体形成用真空容器２１１〜２１３内の高周波導入部２４１〜２４３に高周波電源２５１〜２５３より高周波を導入し、半導体形成用真空容器２１１〜２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１３には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３から導入した。ここで、半導体形成用真空容器２１２には前記導電性基板と高周波導入部との間の距離を９ｍｍに設定し、周波数１００ＭＨｚの高周波を、パワー密度が表１０に示すように変化させながらＡｌ製の金属電極からなる高周波導入部２４２から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。それぞれのパワー密度における、半導体形成用真空容器２１２内の前記基板近傍のプラズマの発光強度をＰＤＡ（フォトダイオードアレイ）分光器で測定した結果を表１０に示す。
【００８９】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。測定結果を表１０に示す。
【００９０】
表１０より、前記基板近傍のプラズマの発光強度が、ＳｉＦα（４４０ｎｍ）に起因する発光強度が、Ｈα（６５６ｎｍ）に起因する発光強度以上である条件化で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率がすぐれていた。以上のことから本発明の光起電力素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【００９１】
（実施例６）
図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した。図５は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａ、１０２−４、微結晶ｉ型半導体層１０２−２Ａ、アモルファスｉ型半導体層１０２−５と微結晶ｐ型半導体層１０２−３Ａ、１０２−６とからなっている。すなわち、この光起電力素子はいわゆるｐｉｎｐｉｎ型ダブルセル光起電力素子である。
【００９２】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００９３】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１〜２１６へガス導入管２３１〜２３６から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１〜２１６内の圧力を所定の圧力に調整した。形成条件は表１１に示す通りである。
【００９４】
半導体形成用真空容器２１１〜２１６内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００９５】
次に、半導体形成用真空容器２１１〜２１６内の高周波導入部２４１〜２４６に高周波電源２５１〜２５６より高周波を導入し、半導体形成用真空容器２１１〜２１６内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルファスｎ型半導体層（膜厚３０ｎｍ）、アモルファスｉ型半導体層（膜厚３００ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで、半導体形成用真空容器２１１、２１４には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１、２４４から、半導体形成用真空容器２１２には前記導電性基板と高周波導入部との間の距離を５ｍｍに設定し、周波数６０ＭＨｚの高周波を、パワー密度が５００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１５には周波数１００ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４５から、半導体形成用真空容器２１３、２１６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４３、２４６から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００９６】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定したところ、実施例３における滞留時間が１．０秒のシングルの太陽電池モジュールに比べて光電変換効率の値は１．２倍を示した。またはがれ試験、温湿度試験においても良好な結果を示し、以上のことから、本発明の光起電力素子を含む太陽電池モジュールは優れた特長を持つことがわかる。
【００９７】
【発明の効果】
欠陥密度の少なく、結晶性が高く、配向性に優れたシリコン系薄膜をさらなる高速度で成膜することが可能であり、前記シリコン系薄膜を基板上に少なくとも一組のｐｉｎ接合からなる半導体層を含んだ光起電力素子の少なくとも一つのｉ型半導体層の少なくとも一部に用いることにより、良好な光電変換効率をもち、密着性、耐環境性に優れた光起電力素子を、低コストで形成することが可能である。
【００９８】
【表１】
Figure 0004433131
Figure 0004433131
【００９９】
【表２】
Figure 0004433131
それぞれの値は、導電性基板と高周波導入部間の距離３ｍｍのときの値を１に規格化したもの。
【０１００】
【表３】
Figure 0004433131
Figure 0004433131
【０１０１】
【表４】
Figure 0004433131
光電変換効率は、半導体形成容器２１２内の圧力が５０Ｐａのときの値を１に規格化した値はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１０２】
【表５】
Figure 0004433131
Figure 0004433131
【０１０３】
【表６】
Figure 0004433131
光電変換効率は、半導体形成容器２１８内の滞留時間が０．０８秒のときの値を１に規格化した値
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１０４】
【表７】
Figure 0004433131
Figure 0004433131
【０１０５】
【表８】
Figure 0004433131
ＳｉＨ4流量は、ＳｉＦ4流量を１にしたときの値
光電変換効率は、半導体形成容器２１２内のＳｉＨ4流量比が０のときの値を１に規格化した値
【０１０６】
【表９】
Figure 0004433131
Figure 0004433131
【０１０７】
【表１０】
Figure 0004433131
高周波密度は、高周波の導入パワーをＡ（ｗ）、高周波導入部面積と高周波導入部との基板との距離の積をＢ（ｃｍ3）としたときのＡ／Ｂの値
光電変換効率は、高周波密度が０．０３のときの値を１に規格化した値
【０１０８】
【表１１】
Figure 0004433131
Figure 0004433131
Figure 0004433131

【図面の簡単な説明】
【図１】本発明の光起電力素子の一例を示す模式的な断面図
【図２】本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図
【図３】本発明の半導体層の一例を示す模式的な断面図
【図４】本発明のシリコン系薄膜を含む光起電力素子の一例を示す模式的な断面図
【図５】本発明のシリコン系薄膜を含む光起電力素子の一例を示す模式的な断面図
【符号の説明】
１０１：基板 １０１−１：基体 １０１−２：金属層 １０１−３：第一の透明導電層 １０２：半導体層 １０２−１：第一の導電型を示す半導体層 １０２−１Ａ：アモルファスｎ型半導体層 １０２−２：ｉ型半導体層 １０２−２Ａ：微結晶ｉ型半導体層 １０２−３：第二の導電型を示す半導体層 １０２−３Ａ：微結晶ｐ型半導体層 １０２−４：アモルファスｎ型半導体層 １０２−５：アモルファスｉ型半導体層 １０２−６：微結晶ｐ型半導体層 １０３：透明電極 １０４：集電電極 ２０１：堆積膜形成装置 ２０２：基板送り出し容器 ２０３：基板巻き取り容器 ２０４：導電性基板 ２１１〜２１６：半導体形成用真空容器 ２２１〜２２７：ガスゲート ２３１〜２３６：ガス導入管 ２４１〜２４６：高周波導入部 ２５１〜２５６：高周波電源

Claims (7)

  1. 真空容器内にフッ素化シリコンと水素を含む原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いて微結晶シリコン系薄膜を形成する方法であって、
    生起したプラズマのＳｉＦα（４４０ｎｍ）に起因する発光強度を生起したプラズマのＨα（６５６ｎｍ）に起因する発光強度以上とし、
    前記プラズマの生起している放電空間の体積をＶ（ｍ ３ ）、前記原料ガスの流量をＱ（ｃｍ ３ ／ｍｉｎ）、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τを、０．０１秒以上１０秒以下とすることを特徴としたシリコン系薄膜の形成方法。
  2. 請求項１に記載のシリコン系薄膜の形成方法において、高周波導入部と前記基板とが対向しており、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることを特徴とするシリコン系薄膜の形成方法。
  3. 請求項１または２に記載のシリコン系薄膜の形成方法において、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４ｐａ（１１３Ｔｏｒｒ）以下であることを特徴とするシリコン系薄膜の形成方法。
  4. 請求項１ないし３のいずれか１項に記載のシリコン系薄膜の形成方法において、高周波の導入パワーをＡ（Ｗ）、高周波導入部面積と高周波導入部と基板との距離の積をＢ（ｃｍ３）としたときの高周波密度Ａ／Ｂの値が、０．０５〜２Ｗ／ｃｍ３であることを特徴とするシリコン系薄膜の形成方法。
  5. 前記基板と高周波導入部との間の距離を変えることが可能であることを特徴とする請求項１ないし４のいずれか１項に記載のシリコン系薄膜の形成方法。
  6. 前記プラズマの発光強度を、ＳｉＦα（４４０ｎｍ）に起因する発光強度と、Ｈα（６５６ｎｍ）に起因する発光強度を所定の強度比になるように調整したことを特徴とする請求項１ないし５のいずれか１項に記載のシリコン系薄膜の形成方法。
  7. 前記原料ガスが水素化シリコン化合物を含むことを特徴とする請求項１ないし６のいずれか１項に記載のシリコン系薄膜の形成方法。
JP2002075267A 2001-03-22 2002-03-18 シリコン系薄膜の形成方法 Expired - Fee Related JP4433131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002075267A JP4433131B2 (ja) 2001-03-22 2002-03-18 シリコン系薄膜の形成方法
US10/101,859 US7074641B2 (en) 2001-03-22 2002-03-21 Method of forming silicon-based thin film, silicon-based thin film, and photovoltaic element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001082821 2001-03-22
JP2001-82821 2001-03-22
JP2002075267A JP4433131B2 (ja) 2001-03-22 2002-03-18 シリコン系薄膜の形成方法

Publications (3)

Publication Number Publication Date
JP2002353482A JP2002353482A (ja) 2002-12-06
JP2002353482A5 JP2002353482A5 (ja) 2007-06-14
JP4433131B2 true JP4433131B2 (ja) 2010-03-17

Family

ID=26611807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002075267A Expired - Fee Related JP4433131B2 (ja) 2001-03-22 2002-03-18 シリコン系薄膜の形成方法

Country Status (2)

Country Link
US (1) US7074641B2 (ja)
JP (1) JP4433131B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4196371B2 (ja) * 2002-08-20 2008-12-17 キヤノンアネルバ株式会社 ハロゲンガスの製造方法、ハロゲンガスの製造装置及びハロゲンガスの回収・循環システム
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
US20080057220A1 (en) * 2006-01-31 2008-03-06 Robert Bachrach Silicon photovoltaic cell junction formed from thin film doping source
JP5054326B2 (ja) * 2006-05-01 2012-10-24 昭和シェル石油株式会社 Ｃｉｓ系薄膜太陽電池モジュールの改良された耐久性試験方法
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080023070A1 (en) * 2006-07-28 2008-01-31 Sanjai Sinha Methods and systems for manufacturing polycrystalline silicon and silicon-germanium solar cells
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US20080299747A1 (en) * 2007-05-30 2008-12-04 Asm Japan K.K. Method for forming amorphouse silicon film by plasma cvd
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
EP2176444A1 (en) * 2007-07-17 2010-04-21 Applied Materials, Inc. Clean rate improvement by pressure controlled remote plasma source
US20090101201A1 (en) * 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US20090107549A1 (en) * 2007-10-24 2009-04-30 Peter Borden Percolating amorphous silicon solar cell
EP2215652A4 (en) * 2007-11-02 2011-10-05 Applied Materials Inc PLASMA TREATMENT BETWEEN DECISION PROCESSES
US20090130827A1 (en) * 2007-11-02 2009-05-21 Soo Young Choi Intrinsic amorphous silicon layer
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
CN102066106B (zh) * 2008-05-27 2014-10-08 首诺公司 薄膜光伏组件
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US8124868B2 (en) * 2008-12-16 2012-02-28 Solutia Inc. Thin film photovoltaic module with contoured deairing substrate
US7858427B2 (en) * 2009-03-03 2010-12-28 Applied Materials, Inc. Crystalline silicon solar cells on low purity substrate
WO2011011301A2 (en) * 2009-07-23 2011-01-27 Applied Materials, Inc. A mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
EP2547517A1 (en) 2010-03-19 2013-01-23 Solutia Inc. Thin film photovoltaic module with contoured deairing substrate
SG183430A1 (en) 2010-03-19 2012-09-27 Solutia Inc Photovoltaic module with stabilized polymer
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2013009505A2 (en) 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
CN103828061B (zh) 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6829707B2 (ja) * 2018-08-13 2021-02-10 株式会社東芝 センサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163875B2 (ja) 1993-09-30 2001-05-08 株式会社島津製作所 医用画像処理装置
US6337224B1 (en) 1997-11-10 2002-01-08 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method
US6103138A (en) * 1998-01-21 2000-08-15 Canon Kabushiki Kaisha Silicon-system thin film, photovoltaic device, method for forming silicon-system thin film, and method for producing photovoltaic device
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JPH11330520A (ja) 1998-03-09 1999-11-30 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造方法とその方法に用いられるプラズマｃｖｄ装置
JP3812232B2 (ja) * 1998-10-23 2006-08-23 日新電機株式会社 多結晶シリコン薄膜形成方法及び薄膜形成装置
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002305315A (ja) * 2001-01-31 2002-10-18 Canon Inc 半導体素子の形成方法及び半導体素子
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2002371357A (ja) * 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置

Also Published As

Publication number Publication date
JP2002353482A (ja) 2002-12-06
US20050227457A1 (en) 2005-10-13
US7074641B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
JP4433131B2 (ja) シリコン系薄膜の形成方法
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US6855621B2 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
JP2002299670A (ja) シリコン系薄膜及び光起電力素子
US6794275B2 (en) Process for forming a silicon-based film on a substrate using a temperature gradient across the substrate axis
US6858308B2 (en) Semiconductor element, and method of forming silicon-based film
US7501305B2 (en) Method for forming deposited film and photovoltaic element
US6737123B2 (en) Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system
EP1475843A2 (en) Photovoltaic element and method of forming photovoltaic element
JP2001345272A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
JP2001345273A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JPH11103082A (ja) 光起電力素子及びその作製方法
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
TWI790245B (zh) 光電轉換裝置之製造方法
JP2001358350A (ja) 光起電力素子
JP4343482B2 (ja) シリコン系膜の形成方法、シリコン系膜及び光起電力素子
JP3862615B2 (ja) シリコン系薄膜形成装置およびシリコン系薄膜形成方法
JP2005317855A (ja) 微結晶シリコン膜の形成方法及び光起電力素子
JP2002134774A (ja) シリコン系薄膜の形成方法及びシリコン系薄膜並びに光起電力素子
JP2001244488A (ja) 光起電力素子
JP3832989B2 (ja) 光起電力素子、ｉ型シリコン系半導体層の形成方法及び光起電力素子の製造方法
JP2011258962A (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP2002371358A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080909

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees