JP2003007629A - シリコン系膜の形成方法、シリコン系膜および半導体素子 - Google Patents

シリコン系膜の形成方法、シリコン系膜および半導体素子

Info

Publication number
JP2003007629A
JP2003007629A JP2002095458A JP2002095458A JP2003007629A JP 2003007629 A JP2003007629 A JP 2003007629A JP 2002095458 A JP2002095458 A JP 2002095458A JP 2002095458 A JP2002095458 A JP 2002095458A JP 2003007629 A JP2003007629 A JP 2003007629A
Authority
JP
Japan
Prior art keywords
silicon
based film
forming
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002095458A
Other languages
English (en)
Inventor
Takaharu Kondo
隆治 近藤
Masafumi Sano
政史 佐野
Susumu Hayashi
享 林
Akira Sakai
明 酒井
Shotaro Okabe
正太郎 岡部
Hideichiro Sugiyama
秀一郎 杉山
Kouichirou Moriyama
公一朗 森山
Yuzo Koda
勇蔵 幸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002095458A priority Critical patent/JP2003007629A/ja
Priority to US10/113,675 priority patent/US6794275B2/en
Publication of JP2003007629A publication Critical patent/JP2003007629A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 本発明は、高速の成膜速度で特性のすぐれた
シリコン系膜と、それを含む半導体素子、さらにこのシ
リコン系膜を用いた密着性、耐環境性などに優れて、製
造時のタクトタイムの短い半導体素子を提供することを
目的としている。 【解決手段】 本発明のシリコン系膜の形成方法は、基
板上にシリコン系膜を形成する方法であって、前記シリ
コン系膜形成時に、前記基板の厚さ方向に温度勾配が設
けられており、前記温度勾配が、前記基板の成膜面側が
前記基板の裏面側よりも温度が高いもしくは前記温度勾
配の向きを逆転させるものであることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はシリコン系膜の形成
方法、シリコン系膜、シリコン系膜からなる半導体接合
を有する半導体素子に関するものである。
【０００２】
【従来の技術】シリコン系薄膜の形成方法として、大面
積化や低温形成が容易であり、プロセススループットが
向上する点から高周波プラズマ法は、シリコン系薄膜の
量産化に対して有力な手段の一つである。
【０００３】シリコン系薄膜からなる半導体接合を有す
る半導体素子として例として太陽電池を考えてみると、
化石燃料を利用した既存のエネルギーに比べて、シリコ
ン系薄膜を用いた太陽電池は、エネルギー源が無尽蔵で
あること、発電過程がクリーンであるという利点がある
ものの、普及を進めるためには、発電電力量あたりの単
価をさらに下げるが必要である。そのためには、高周波
プラズマＣＶＤ法による成膜速度を向上し、光電変換効
率を高めるための技術の確立は重要な技術課題の一つと
なっている。また、液晶表示装置をマトリクス駆動させ
るためなどに用いられている薄膜トランジスタについて
は、薄膜トランジスタのゲート幅を微細化しても回路動
作に必要な電流値を十分に確保することができ、画素ピ
ッチを細かくとることができるために、装置の小型化、
高精細化が比較的容易になるために、より高移動度の薄
膜トランジスタが求められている。
【０００４】ｐｉｎ接合を有する光起電力素子におい
て、実質的に光吸収層として機能するｉ型半導体層を結
晶相を含むｉ型半導体層とした場合には、アモルファス
の場合に問題になるステブラー−ロンスキー（Staebler
-Wronski）効果による光劣化現象を抑制することができ
るメリットがあるために、ｉ型半導体層を結晶相を含む
構成とすることは効果的である。また、結晶相の薄膜ト
ランジスタは、非晶質相の薄膜トランジスタと比べて２
桁以上大きな移動度を持つために、ＴＦＴ特性が大幅に
向上することが期待できる。
【０００５】以上のことを背景に近年、シリコン系薄膜
の高速堆積化に関する技術や、結晶相を含むシリコン系
薄膜の形成に関する技術について、さまざまな取り組み
が行なわれている。
【０００６】成膜速度を増大させた高周波プラズマＣＶ
Ｄ法に関しては、特公平７−１０５３５４号公報では、
高周波の周波数をｆ（ＭＨｚ）、基板と電極間の距離を
ｄ（ｃｍ）としたときに、ｆが２５〜１５０ＭＨｚの範
囲において、高周波の周波数ｆと基板と電極間の距離ｄ
の関係に着目し、ｆ／ｄを３０〜１００ＭＨｚ／ｃｍの
範囲で行なうのが好ましく、特にｄが１〜３ｃｍの領域
や、圧力が０．１〜０．５ｍｂａｒの領域で行われる方
法が好ましいものであると開示されている。
【０００７】また結晶質シリコン系薄膜層の製造方法に
関しては、特開平１１−３３０５２０号公報に、シラン
系ガスと水素ガスを含み、反応室内の圧力が５Ｔｏｒｒ
以上に設定され、基板と電極間距離が１ｃｍ以内という
条件下で製造されたシリコン系薄膜層は高速で成膜する
ことが可能であり、これを用いた光電変換装置は高い変
換効率を持つと開示されている。
【０００８】基板上にシリコン系薄膜を形成する場合、
成膜表面上の温度は、成膜現象に寄与する各種活性種の
表面拡散、成膜表面に形成される未結合種の形成密度、
シリコン系薄膜内からの離脱反応に影響を与えるため
に、成膜速度や膜特性を制御するための重要なパラメー
タと考えられている。
【０００９】従来、成膜表面上の温度を制御するための
方法としては、シリコン系薄膜の形成前に、前記基板を
十分に前加熱を行なったり、熱容量の大きな加熱源を用
いることにより、基板の膜厚方向の温度を所定の温度で
均一になるようにし、その後、その状態を維持するよう
にしながらシリコン系薄膜の形成を行なっていた。
【００１０】基板上に高周波プラズマＣＶＤ法を用いて
シリコン系薄膜を形成する方法において、成膜速度を増
大するためには、導入する高周波パワーを増加させ、基
板と高周波導入部の距離を近づけ、プラズマ空間あたり
の高周波パワーを増大するという形成条件下によって可
能になることがわかってきている。
【００１１】ところが、前述する基板の温度制御法で
は、シリコン系薄膜の膜厚を大きくしていった場合に、
シリコン系薄膜の膜質が徐々に低下したり、成膜の初期
領域の膜質が変化したり、成膜後の基板が応力歪によっ
て変形してしまうという問題点があった。
【００１２】
【発明が解決しようとする課題】本発明は、さらなる低
コストで、優れた性能をもつシリコン系膜を提供するた
めに、さらなる高速の成膜速度で特性のすぐれたシリコ
ン系膜と、それを含む半導体素子、さらにこのシリコン
系膜を用いた密着性、耐環境性などに優れて、製造時の
タクトタイムの短い半導体素子を提供することを目的と
している。
【００１３】
【課題を解決するための手段】本発明は、基板上にシリ
コン系膜を形成する方法であって、前記シリコン系膜形
成時に、前記基板の厚さ方向に温度勾配が設けられてお
り、前記温度勾配が、前記基板の成膜面側が前記基板の
裏面側よりも温度が高いものであることを特徴としたシ
リコン系膜の形成方法を提供する。
【００１４】本発明は、基板上に形成されたシリコン系
膜であって、前記シリコン系膜形成時に、前記基板の厚
さ方向に温度勾配が設けられており、前記温度勾配が、
前記基板の成膜面側が前記基板の裏面側よりも温度が高
い方法によって形成されることを特徴としたシリコン系
膜を提供する。
【００１５】本発明は、基板上にシリコン系膜からなる
半導体接合を有する半導体素子であって、前記半導体素
子中の少なくともひとつのシリコン系膜が、前記基板の
厚さ方向に温度勾配が設けられおり、前記温度勾配が、
前記基板の成膜面側が前記基板の裏面側よりも温度が高
い方法によって形成されることを特徴とした半導体素子
を提供する。
【００１６】前記温度勾配Ｃが、前記基板の厚さをｄ、
基板の成膜面側と裏面側の温度差をΔＴとしたときにＣ
＝ΔＴ／ｄで定義され、Ｃの値が５００℃／ｍ以上１０
００００℃／ｍ以下の範囲であることが好ましい。前記
シリコン系膜形成時の前記基板への熱導入源が、前記基
板の成膜面側、裏面側の両方に設けられていることが好
ましい。
【００１７】また、本発明は、基板上にシリコン系膜を
形成する方法であって、前記シリコン系膜形成時に、前
記基板の厚さ方向に温度勾配が形成され、かつ前記温度
勾配の向きが前記シリコン系膜の形成の過程で反転する
過程を含むことを特徴としたシリコン系膜の形成方法を
提供する。
【００１８】本発明は、基板上に形成されたシリコン系
膜であって、前記シリコン系膜形成時に、前記基板の厚
さ方向に温度勾配が形成され、かつ前記温度勾配の向き
が前記シリコン系膜の形成の過程で反転する過程を含む
方法によって形成されることを特徴としたシリコン系膜
を提供する。
【００１９】本発明は、基板上にシリコン系膜からなる
半導体接合を有する半導体素子であって、前記半導体素
子中の少なくともひとつのシリコン系膜が、前記基板の
厚さ方向に温度勾配が形成され、かつ前記温度勾配の向
きが前記シリコン系膜の形成の過程で反転する過程を含
む方法によって形成されることを特徴とした半導体素子
を提供する。
【００２０】前記温度勾配Ｃが、前記基板の厚さをｄ、
基板の成膜面側と裏面側の温度差をΔＴとしたときにＣ
＝ΔＴ／ｄで定義され、Ｃの値が１０００００℃／ｍ以
下の範囲で変化することが好ましい。前記温度勾配の向
きが前記シリコン系膜の形成の過程で反転する過程にお
いて、前記基板の前記成膜面側の温度が高い過程におい
ても、前記裏面側の温度が高い過程においても、前記温
度勾配Ｃが５００℃／ｍ以上の範囲を含むことが好まし
い。
【００２１】以上の発明において、前記シリコン系膜形
成時に、前記基板の成膜面側および／または前記基板の
裏面側に、冷却機構を設けていることが好ましい。前記
基板の裏面温度を、前記シリコン系膜の形成の過程で低
下させることが好ましい。前記シリコン系膜が、結晶相
を含むシリコン系膜であることが好ましい。前記結晶相
を含むシリコン系膜が、前記結晶相のエックス線または
電子線による（２２０）面の回折強度の全回折強度に対
する割合が８０％以上である領域を含むことが好まし
い。前記シリコン系膜が、真空容器内に水素化シリコ
ン、フッ素化シリコンガスの少なくとも一方と、水素を
含む原料ガスを導入し、前記真空容器内の高周波導入部
に高周波を導入して、前記真空容器内に導入した基板上
に前記シリコン系膜を形成する高周波プラズマＣＶＤ法
によって行なわれたものであることが好ましい。前記高
周波の周波数が１０ＭＨｚ以上１０ＧＨｚ以下であるこ
とが好ましい。前記高周波の周波数が２０ＭＨｚ以上３
００ＭＨｚ以下であることが好ましい。前記高周波導入
部と前記基板との距離が３ｍｍ以上３０ｍｍ以下である
ことが好ましい。前記シリコン系膜を形成する際の圧力
が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ
（３７．５Ｔｏｒｒ）以下であることが好ましい。前記
シリコン系膜を形成する際の前記原料ガスの滞留時間
が、０．０１秒以上１０秒以下であることが好ましい。
前記シリコン系膜を形成する際の前記原料ガスの滞留時
間が、０．１秒以上３秒以下であることが好ましい。前
記シリコン系膜を形成する際の高周波密度が、０．０１
Ｗ／ｃｍ３以上２Ｗ／ｃｍ３以下であることが好まし
い。前記シリコン系膜を形成する際の高周波密度が、
０．１Ｗ／ｃｍ ３以上１Ｗ／ｃｍ３以下であることが好
ましい。前記シリコン系膜が、酸素原子、炭素原子、窒
素原子の少なくともひとつを含み、それらの総量が１．
５×１０ １８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９
ａｔｏｍｓ／ｃｍ３以下であることが好ましい。前記シ
リコン系膜が、１．０×１０１９ａｔｏｍｓ／ｃｍ３以
上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原
子を含むことが好ましい。前記半導体接合を有する半導
体素子が、第一の導電型を示す半導体層、ｉ型半導体
層、第二の導電型を示す半導体層が順次積層されたｐｉ
ｎ型の半導体接合を少なくとも一組含むことが好まし
い。
【００２２】
【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果本発明者は、基板上にシリコン系膜
を形成する際に、前記基板の厚さ方向に温度勾配が設け
られている場合、より好ましくは、前記温度勾配の向き
が前記シリコン系膜の形成の過程で反転する過程を含む
場合には、高速成膜でも欠陥密度が少ないシリコン系膜
の形成が可能であり、シリコン系膜からなる半導体素子
の少なくとも一つのシリコン系膜を上記の方法で形成し
た半導体素子では、良好な電気的特性をもち、密着性、
耐環境性に優れた半導体素子を、低コストで形成するこ
とが可能になったことを見出した。
【００２３】上記の構成にすることにより、以下の作用
がある。
【００２４】真空容器内に原料ガスを導入し、前記真空
容器内に導入した基板上に高周波プラズマＣＶＤ法を用
いてシリコン系薄膜を形成する方法において、高周波導
入部と基板の距離を近づけることにより、放電空間体積
当りのプラズマ密度が増大し、堆積膜形成に寄与する反
応種を高密度で形成させることが可能になり、成膜速度
のより高速化が実現できると考えられる。
【００２５】成膜速度を高めた上で、シリコン原子の未
結合種の少ない高品質の膜を形成するためには、より多
くの成膜反応にかかわる活性種が成膜表面に到達するよ
うにした上で、成膜表面領域の表面拡散現象を活発に
し、シリコン原子を成膜表面上のエネルギー的に安定な
結合を形成できるサイトに効果的に導く必要がある。
【００２６】この場合、膜質の品質を維持するために
は、成膜速度に応じてさらに表面拡散の活性化を進める
必要があるが、従来のように基板の温度制御を、膜厚方
向の温度を所定の温度で均一になるようにして行なった
場合には、成膜速度の増大において限界があった。特
に、シリコン系膜の膜厚を大きくしていくほど、膜質の
低品質化が顕著に現れていた。この現象の理由の詳細は
不明であるが、表面拡散の活性化を進めた場合、シリコ
ン系膜内部の領域の原子に対して熱振動を活発化するよ
うに作用を及ぼし、いったん確定したシリコンの原子位
置を不安定化することによりシリコン原子位置の変動が
誘発され、シリコン原子の原子配置に不整合が生じるた
めではないかと考えられる。さらに非晶質相の領域や、
結晶相を含む場合における結晶粒界近傍などに存在する
Ｓｉ−Ｈ結合を切断し、水素原子が離脱していくことに
より、膜中にダングリングボンドが形成され、これによ
りシリコンの原子配置の不整合がさらに拡大するためで
はないかと考えられる。この場合、とくに初期に成膜し
ていた領域の膜からは、より多くの水素原子が離脱する
ことになるために、ダングリングボンド密度が増大する
ために、この領域の膜質の低下による影響は大きいもの
になると思われる。そして、このようにして形成された
原子配置の不整合は、膜厚が大きくなるほどその影響が
積み重ねられて拡大するのではないかと考えられる。こ
れらの影響は、プラズマ中の活性種の衝撃が活発化する
条件下ではさらに顕著になるものと思われる。
【００２７】ここで、前記シリコン系膜形成時に、前記
基板の厚さ方向に温度勾配が設けられており、前記温度
勾配が、前記基板の成膜面側が前記基板の裏面側よりも
温度が高いものである場合には、基板の膜厚方向に熱の
伝導が起こっているために、基板上のシリコン系膜の厚
さ方向にも温度勾配が設けられていると考えることがで
き、そのため、成膜表面領域の表面拡散現象を活発化さ
せても、シリコン系膜内部の領域の熱振動や抑制し、シ
リコン原子の位置やＳｉ−Ｈ結合を安定化させることが
できるために、成膜速度を高めても、さらには膜厚を大
きくしても高品質のシリコン系膜を形成することができ
ると思われる。
【００２８】また、前記シリコン系膜形成時に、前記基
板の厚さ方向に温度勾配が形成されており、かつ前記温
度勾配の向きが前記シリコン系膜の形成の過程で反転す
る過程を含む場合には、基板の膜厚方向に熱の伝導が起
こり、かつこの向きが反転する過程を含むために、成膜
表面領域の表面拡散現象を活発化させても、シリコン膜
内部の領域の熱振動を抑制し、シリコン原子の位置やＳ
ｉ−Ｈ結合を安定化させることができ、また膜中の水素
原子の多方向への拡散が活発になるために、Ｓｉ原子に
よるネットワークの構造緩和がより促進され、ダングリ
ングボンドが減少し、膜質が向上するものと考えられ
る。特に、初期に成膜していた領域のダングリングボン
ド密度を減少させる効果が大きいと考えられる。以上の
ことから、成膜速度を高めても、さらには膜厚を大きく
しても高品質のシリコン系膜を形成する効果があるもの
と思われる。
【００２９】加えて、前記温度勾配の向きが前記シリコ
ン系膜の形成の過程で反転する過程を含むことにより、
堆積されたシリコン系膜の内部応力の緩和が進み、基板
反れを防止し、前記基板とシリコン系膜間の密着性がを
向上させることができる。
【００３０】また、プラズマ中の活性種の衝撃が活発化
した条件下で、成膜表面領域への衝撃が強い場合には、
基板の膜厚方向に温度を均一になるように制御した場合
よりも、温度勾配をつけて熱の拡散を行なったほうが、
成膜表面温度がより均一にすることができると思われる
ため、シリコン系膜の均一性がより高まるものと思われ
る。
【００３１】上記の現象を効果的に発現するためには、
基板の厚さをｄ、基板の成膜面側と裏面側の温度差をΔ
ＴとしたときにＣ＝ΔＴ／ｄで定義される温度勾配の値
が、５００℃／ｍ以上が好ましいものである。また温度
勾配が大きすぎる場合には、冷却後に基板の歪みが生じ
やすく、膜はがれの原因となるために、温度勾配の値は
１０００００℃／ｍ以下の範囲であることが好ましいも
のである。なお、反転される過程の途中で５００℃／ｍ
未満となっていてもよいことは言うまでもない。
【００３２】シリコン系膜形成中の温度制御の方法とし
ては、前記熱導入源および／または前記冷却機構の作動
状況と、前記基板の成膜面側と裏面側の温度の関係を調
べた上で、前記基板の裏面温度を測定し、その測定値を
もとに、前記熱導入源および／または前記冷却機構を、
制御することが好ましいものである。高周波導入部と基
板の距離を近づけた構成において、前記基板の成膜面側
の温度測定が困難である場合には、特に好ましいもので
ある。
【００３３】上記で述べた原子配置の不整合は、膜厚が
大きくなるほど起こりやすいために、前記基板の裏面温
度を、前記シリコン系膜の形成の過程で低下させること
は、前記原子配置の不整合を抑制する効果が大きくなる
ために好ましいものである。
【００３４】本発明のシリコン系膜は、非晶質層からな
るものであっても、結晶相からなるものであっても、非
晶質層と結晶相の混ざったものであっても、かまわな
い。非晶質と結晶相の混ざった構造では、結晶相が非晶
質層に分散した構造であっても良いし、結晶相が凝集し
た構造であってもかまわないし、また非晶質相の中にダ
イヤモンド構造の構造秩序をもつ領域が分散して存在す
る領域を含む構造であってもかまわない。
【００３５】ここで、結晶相のシリコンは、非晶質相の
シリコンと比較して、Ｓｉ−Ｓｉ結合の欠陥密度が低
く、熱力学的に非平衡状態にある非晶質相のシリコンと
比較して、キャリアの移動度が大きく、再結合寿命が長
いといった特性を有し、さらに長時間にわたる特性の安
定性に優れ、また高温多湿などの環境下においても、そ
の特性が変化しにくいという特長を有する。そのため、
シリコン系膜からなる半導体接合を有する半導体素子に
おいて、たとえば光起電力素子やＴＦＴなどに結晶相を
含んだシリコン系膜を用いることにより、より優れた特
性をもち、かつ安定性に優れた半導体素子の形成できる
可能性がある。
【００３６】一方で、結晶相を含むシリコン系膜をｉ型
半導体層に採用した場合の問題点として、結晶粒界が多
数キャリア、少数キャリア双方に影響を与えて性能を劣
化させることが考えられる。結晶粒界の影響を抑制する
ためには、ｉ型半導体層内の結晶粒径を大きくして結晶
粒界密度を低下させることが有効な手段の一つであると
考えられる。
【００３７】結晶粒径を大きくするための手段として
は、結晶核の発生を抑制し、結晶の配向性を高めること
が好ましいものである。ランダムな結晶方位で膜の形成
が進行した場合には、成長の過程でそれぞれの結晶粒が
衝突しあい相対的に結晶粒の大きさが小さくなったり、
内部ストレスを発生させたりすることが考えられるが、
特定の方位に配向させ、さらに結晶核の形成を制御して
成長の方向性をそろえることで、結晶粒同士のランダム
な衝突を抑制することができ、その結果結晶粒径をより
大きし、内部ストレスを抑制することが可能であると考
えられる。ここで、シリコン系膜内に内部ストレスが生
じた場合には、バンドプロファイルの歪が生じたり、キ
ャリア発生層における光照射時の電界が低下する領域が
発生したり、またＴＦＴにおいては、スイッチングのオ
フ時に流れるリーク電流が増加してしまうなどの問題が
生じる。
【００３８】ここで、ダイヤモンド構造をとる結晶性シ
リコンにおいては、（２２０）面は、面内の原子密度が
最も高く、成長最表面内のシリコン原子は、４本の結合
手のうち３本を他のシリコン原子と共有結合で結合され
ている構造のため、この面を成長面とした場合に、微結
晶内、及び微結晶相互の密着性及び耐候性の良好なシリ
コン系膜を形成することができるものと考えられ、好ま
しいものである。また、アクティブマトリクス方液晶装
置のデバイスとして逆スタガー型のＴＦＴを用いる場合
に、活性層のオーミックコンタクト層と接する領域を
（２２０）面に優先配向した微結晶を含むシリコン系膜
とすることにより、その形成過程におけるオーミックコ
ンタクト層のドライエッチ時に、活性層をエッチングす
ることなく、オーミックコンタクト層を完全に除去する
ことが、窒化膜などのエッチングストッパー材などを用
いることなく可能になる。これは、（２２０）面が耐エ
ッチング性に富むことに起因する。ＡＳＴＭカードか
ら、無配向の結晶性シリコンでは、低角側から１１反射
分の回折強度の総和に対する（２２０）面の回折強度の
割合は約２３％であり、（２２０）面の回折強度の割合
が２３％を上回る構造は、この面方向に配向性を有する
ことになる。特に（２２０）面の回折強度の割合が８０
％以上である領域を含む構造においては、上記の効果が
より促進され特に好ましいものである。
【００３９】本発明のシリコン系膜の形成手段として
は、上述した高周波を用いたプラズマＣＶＤ法が優れた
方法である。高周波を用いたプラズマＣＶＤ法によりシ
リコン系膜を形成する方法は、固相反応と比較してプロ
セス時間が短く、プロセス温度も低くすることが可能な
ため低コスト化に有利である。特に、ｐｉｎ接合を有す
る光起電力素子において、膜厚の大きなｉ型半導体層に
適用することで、この効果は大きく発揮される。特にｉ
型半導体層が、２．０ｎｍ／秒以上の成膜速度で形成で
きるのは好ましいものである。具体的には、周波数が１
０ＭＨｚ〜１０ＧＨｚの高周波を用いたＣＶＤ法で形成
する方法は、特に好ましいものである。
【００４０】真空容器内に原料ガスを導入し、前記真空
容器内に導入した基板上に高周波プラズマＣＶＤ法を用
いてシリコン系薄膜を形成する方法において、高周波導
入部と基板の距離を近づけることにより、放電空間体積
当りのプラズマ密度が増大し、堆積膜形成に寄与する反
応種を高密度で形成させることが可能になり、成膜速度
のより高速化が実現できると考えられる。
【００４１】一方で、高周波導入部と基板の距離を近づ
けたときには、プラズマ中の電子密度が増大し、それに
伴ないイオンの発生量が増加することが考えられる。イ
オンは放電空間内のシース領域において静電引力によっ
て加速されるため、イオン衝撃としてバルク内の原子配
置を歪ませたり、膜中にボイドを形成する要因となり、
高品質のシリコン系膜形成のための阻害要因となり得る
ものと思われる。ここで、成膜空間内の圧力を増大させ
ることにより、プラズマ中のイオンは、他のイオン、活
性種などとの衝突機会が増加することにより、イオンの
衝撃力が低下し、またイオンの量そのものを減少させた
りすることが可能になると考えられ、相対的にイオン衝
撃が低下することが期待できる。一方、圧力を高めてい
くと、プラズマが高周波導入部付近に集中し、大面積に
シリコン系膜を形成するときに均一性を高めるのが困難
となる現象が起こる。
【００４２】ここで、原料ガスに水素化シリコン化合物
としてＳｉＨ４を用いた場合、上記のように高周波導入
部と基板の距離を近づけたときは、単位放電空間体積当
りに吸収される高周波パワーが増大することによりＳｉ
Ｈ４の分解が促進され、成膜速度の高速化に寄与するこ
とができると思われる。ここで、シリコン系膜の形成
は、気相中から基板表面への反応種の移動、基板表面の
拡散、堆積という過程を経て行われると考えられるが、
十分に表面拡散が行われ安定なサイトで化学結合を行な
う過程が十分に行われるためには、ラジカルの寿命など
を考慮して、ＳｉＨ３ラジカルが反応種となることが望
ましいものと考えられる。さらにＳｉＨやＳｉＨ２など
の様々なラジカルが反応種となった場合には、表面での
反応形態が複雑化し、それにともなって欠陥密度が上昇
すると思われるため、専らＳｉＨ３ラジカルが反応種と
して機能することが望ましいと考えられる。ここで、Ｓ
ｉＨやＳｉＨ２などのラジカルの密度が増加する要因と
しては、プラズマ中の電子密度の増大により、プラズマ
雰囲気中のＳｉＨ４ガスの枯渇が起こり、ＳｉＨやＳｉ
Ｈ２などのラジカルとＳｉＨ４との２次反応が減少する
ためにＳｉＨやＳｉＨ ２などのラジカルの消滅速度が減
少するためであると考えられる。 プラズマ中の電子密
度が増大した雰囲気の中で、ＳｉＨやＳｉＨ２などのラ
ジカルの密度を増加させないためには、プラズマ雰囲気
中のＳｉＨ４の密度の低下を抑制するようにガスの導入
を行ない、プラズマを制御することで可能になると考え
られる。
【００４３】また原料ガスにフッ素化シリコン及び水素
を含んだ原料ガスを用いた高周波プラズマＣＶＤ法で
は、ＳｉＦｎＨｍ（０≦ｎ、ｍ≦４）、ＨＦ、Ｆ、Ｈな
どの活性種の生成が考えられる。これらの活性種を含む
プラズマ雰囲気は、シリコン系薄膜の堆積に寄与する活
性種に加えて、エッチングに寄与する活性種もある点が
特徴であると思われる。このため、膜表面の相対的に結
合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆
積が進むことで、アモルファスの領域の少ない結晶化度
の大きなシリコン系膜の形成が可能になると考えられ
る。また、エッチングの過程では、結合が切断されるこ
とに伴ないラジカルが形成され、構造緩和が促進される
ため、より低温のプロセス温度下での良質なシリコン系
膜の形成が可能になると考えられる。またこの系におい
ては、フッ素化シリコンに水素を加えることによって形
成されるＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフ
ッ素化シラン系活性種を形成することで、高速成膜が可
能になると考えられる。前記ＳｉＦ２Ｈ、ＳｉＦＨ２な
どの、水素を含むフッ素化シラン系活性種を形成するた
めには、フッ素化シリコンを効率よく分解してＳｉＦを
形成することが重要であり、さらに形成されたＳｉＦと
活性化水素による活発な反応過程が重要なものであると
考えられる。特にプラズマ中に十分なＳｉＦが存在する
ことが特に重要であると考えられる。配向性を持つシリ
コン系薄膜の形成を、堆積しつつエッチングも行ないな
がら、トータルとして高速成膜で実現するためには、プ
ラズマプロセスの制御が重要な技術課題となる。ここ
で、ＳｉＦと活性化水素による活発な反応過程を行なう
ためには、前述のように放電空間体積当りのプラズマ密
度が増大させることが重要であるが、プラズマ中の電子
密度が増大した雰囲気の中で、より多くの活性化水素を
形成するためには、Ｈ２ガスの枯渇を抑制するように原
料ガスの導入をする必要がある。さらにプラズマ中でＳ
ｉＨやＳｉＨ２などのラジカル密度が増大した場合に
は、これを核とした結晶化が、放電空間中及び、堆積膜
表面において起こりやすくなるために、ポリシランなど
の反応副生成物の形成や、結晶粒径拡大に対する阻害要
因として働いてしまうために、ＳｉＨやＳｉＨ２などの
ラジカル密度も抑制させる必要がある。これらのことを
達成するためには、原料ガスの分解を進めながら、新た
な原料ガスの供給を活発にし、ＳｉＨやＳｉＨ２などの
ラジカルを消滅を促進させる２次反応を活発に行なわせ
ることが効果的であると考えられる。
【００４４】以上のような反応の形態、すなわちＳｉＨ
４ガスやＨ２ガスなどの枯渇を起こさないような反応の
形態から考察すると、プラズマのパラメータとして、プ
ラズマの生起している放電空間の体積をＶ（ｍ３）、前
記原料ガスの流量をＱ（ｃｍ ３／ｍｉｎ（ｎｏｒｍａ
ｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ
＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ（秒）
を、プラズマ制御のパラメータとして着目することで、
所望のプラズマ雰囲気をもつプラズマの生起が可能にな
ると考えられる。高品質なシリコン系膜を得るために
は、高周波導入部と基板の距離、圧力といった上記のパ
ラメータに加えて、滞留時間を制御することが重要であ
ると考えられる。
【００４５】以上のことを鑑み、本発明者が鋭意検討を
重ねた結果、欠陥密度の少ない優れた特性のシリコン系
膜をさらなる高速度で成膜するためには、前記高周波導
入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であ
り、放電空間内の圧力が１００Ｐａ（０．７５Ｔｏｒ
ｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下であ
り、前記プラズマの生起している放電空間の体積をＶ
（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ
（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）とし
たときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時
間τを、０．０１秒以上１０秒以下の領域において、プ
ラズマ中のラジカル密度の抑制が可能であり、所望のシ
リコン系膜の形成が可能であることを見出したものであ
る。ここで周波数が１０ＭＨｚ〜１０ＧＨｚの高周波を
用いたＣＶＤ法で形成する方法は上述のとおり好ましい
ものであるが、さらにプラズマ中の電子温度を抑制し、
かつ大面積で均一なプラズマが形成されやすいために２
０ＭＨｚ〜３００ＭＨｚの高周波を用いたＣＶＤ法で形
成する方法は特に好ましいものであり、また印加する高
周波パワーのプラズマの生起している放電空間あたりの
密度は、０．０１Ｗ／ｃｍ３以上２Ｗ／ｃｍ３以下の範
囲が好ましいものである。
【００４６】また光起電力素子などのデバイスの形成時
に、上記された範囲においてはプラズマ雰囲気中の水素
による還元作用によって下地層の成分、膜質、特性など
が変質してしまうのを抑制し、下地への悪影響を排除す
ることができる。下地層として酸化亜鉛などの金属の酸
化物からなる透明導電膜を用いた場合には、還元による
透明導電膜の透過率の低下、それにともなう光起電力素
子の特性の低下を防止できるので、特に効果的である。
【００４７】さらに別の作用としては、シリコン系膜と
下地層との密着性が向上することがあげられる。これ
は、ＳｉＨ３、ＳｉＦ２Ｈ、ＳｉＦＨ２ラジカルなどの
活発な表面拡散により、表面近傍の応力歪みを常に緩和
させながら堆積膜が形成されるために、この効果が発現
されるのではないかと思われる。また、水素分圧が相対
的に高まるために、結晶相を含むシリコン系膜において
は、結晶粒界のパシベーション効果が高まり結晶粒界の
不活性化が促進され、シリコンネットワーク中に組み込
まれた水素原子の急激な離脱が抑制され、シリコンネッ
トワーク内の不規則領域の発生に起因する塑性流動や、
それにともったクラックや凝集の発生を防ぐことができ
るために、膜質や密着性に優れたシリコン系膜の形成が
可能になり、このシリコン系膜を含んだ構成にすること
によって、耐環境性に優れた光起電力素子を提供するこ
とができると考えられる。
【００４８】下地への影響や密着性、耐環境性、光劣化
率の低減の効果の点に鑑みると、滞留時間が０．１秒以
上３秒以下、また印加する高周波パワーのプラズマの生
起している放電空間あたりの密度は、０．１Ｗ／ｃｍ３
以上１Ｗ／ｃｍ３以下がより好ましい範囲としてあげら
れる。
【００４９】また前記シリコン系膜が、酸素原子、炭素
原子、窒素原子の少なくともひとつを含むと、結晶粒界
や、非晶質構造におけるのボイド状の空間に配置される
ことにより構造安定性を高めるために好ましいものであ
る。また、結晶相を含むシリコン系膜においては、結晶
粒界の抵抗を高めることにより、リーク電流の発生を抑
制することが可能になる。さらにその理由の詳細は明ら
かではないが、成長面における新たなる結晶核の発生を
抑制するために、微結晶の断面サイズの均一性を高める
効果があるために好ましいものである。これらの効果
は、酸素原子、炭素原子、窒素原子の総量が１．５×１
０１８ａｔｏｍｓ／ｃｍ３以上で効果的に出現する。こ
こで、酸素原子、炭素原子、窒素原子の総量が多すぎる
と、微結晶のバルク内に取り込まれ、結晶性を低下させ
る。酸素原子、炭素原子、窒素原子の総量は、５．０×
１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい
範囲である。
【００５０】また前記シリコン系膜が、フッ素原子を含
むと、微結晶の粒界や、非晶質構造の構造の不整合構造
領域のパシベーションが効率良く行なわれ、またまた電
気陰性度の大きなフッ素原子により、微結晶粒界に顕在
化しているシリコン原子のダングリングボンドが不活性
化されるため好ましいものである。フッ素原子の量とし
ては、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５
×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましい範囲とし
てあげられる。
【００５１】次に本発明の半導体素子として光起電力素
子を例にあげ、その構成要素について説明する。
【００５２】図１は本発明の光起電力素子の一例を示す
模式的な断面図である。図中１０１は基板、１０２は半
導体層、１０３は第二の透明導電層、１０４は集電電極
である。また、１０１−１は基体、１０１−２は金属
層、１０１−３は第一の透明導電層である。これらは基
板１０１の構成部材である。
【００５３】（基体）基体１０１−１としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体１０１−
１の材料として好適である。
【００５４】（金属層）金属層１０１−２は電極として
の役割と、基体１０１−１にまで到達した光を反射して
半導体層１０２で再利用させる反射層としての役割とを
有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、
ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層１０１−２は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層１０２内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体１０１−１が導電性を有する場合に
は金属層１０１−２は形成しなくてもよい。
【００５５】（第一の透明導電層）第一の透明導電層１
０１−３は、入射光及び反射光の乱反射を増大し、半導
体層１０２内での光路長を伸ばす役割を有する。また、
金属層１０１−２の元素が半導体層１０２へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層１０１−３は、金属層１０１−２と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物か
らなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析
等の方法を用いて形成されることが好ましい。これらの
導電性酸化物に導電率を変化させる物質を添加してもよ
い。
【００５６】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法、あるいはこれらの方法を組み合
わせて形成されることが好ましい。
【００５７】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣ
マグネトロンスパッタ法で、酸化亜鉛ターゲットを用い
て酸化亜鉛膜を形成する場合には、ガスの種類としては
Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ２などがあげられ、
流量は、装置の大きさと排気速度によって異なるが、例
えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍ
から１００ｓｃｃｍが望ましい。また成膜時の内圧は１
×１０−４Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投
入電力は、ターゲットの大きさにもよるが、直径１５ｃ
ｍの場合、１０Ｗから１００ＫＷが望ましい。また基板
温度は、成膜速度によって好適な範囲が異なるが、１μ
ｍ／ｈで成膜する場合は、７０℃から４５０℃であるこ
とが望ましい。
【００５８】また電析法によって酸化亜鉛膜を形成する
条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを
含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛
イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏ
ｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌ
から０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、
０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にある
のがさらに望ましい。硝酸イオン、亜鉛イオンの供給源
としては特に限定するものではなく、両方のイオンの供
給源である硝酸亜鉛でもよいし、硝酸イオンの供給源で
ある硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イ
オンの供給源である硫酸亜鉛などの亜鉛塩の混合物であ
ってもよい。さらに、これらの水溶液に、異常成長を抑
制したり密着性を向上させるために、炭水化物を加える
ことも好ましいものである。炭水化物の種類は特に限定
されるものではないが、グルコース（ブドウ糖）、フル
クトース（果糖）などの単糖類、マルトース（麦芽
糖）、サッカロース（ショ糖）などの二糖類、デキスト
リン、デンプンなどの多糖類などや、これらを混合した
ものを用いることができる。水溶液中の炭水化物の量
は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌ
から３００ｇ／ｌの範囲にあるのが望ましく、０．００
５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望まし
く、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることが
さらに望ましい。電析法により酸化亜鉛膜を堆積する場
合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を
陰極にし、亜鉛、白金、炭素などを陽極とするのが好ま
しい。このとき負荷抵抗を通して流れる電流密度は、１
０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００５９】（基板）以上の方法により、基体１０１−
１上に必要に応じて、金属層１０１−２、第一の透明導
電層１０１−３を積層して基板１０１を形成する。ま
た、素子の集積化を容易にするために、基板１０１に中
間層として絶縁層を設けてもよい。
【００６０】（半導体層）本発明のシリコン系薄膜がそ
の一部を構成する半導体層１０２の主たる材料としては
Ｓｉが用いられる。Ｓｉに加えて、ＳｉとＣ又はＧｅと
の合金を用いても構わない。半導体層をｐ型半導体層と
するにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元
素を含有する。 ｐ型層及びｎ型層の電気特性として
は、活性化エネルギーが０．２ｅＶ以下のものが好まし
く、０．１ｅＶ以下のものが最適である。また比抵抗と
しては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最
適である。スタックセル（ｐｉｎ接合を複数有する光起
電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半
導体層はバンドギャップが広く、遠いｐｉｎ接合になる
に随いバンドギャップが狭くなるのが好ましい。光入射
側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少な
い結晶性の半導体か、又はバンドギャップの広い半導体
が適している。
【００６１】本発明の構成要素である半導体層１０２に
ついてさらに説明を加えると、図３は本発明の光起電力
素子の一例として、一組のｐｉｎ接合をもつ半導体層１
０２を示す模式的な断面図である。図中１０２−１は第
一の導電型を示す半導体層であり、さらに、本発明のシ
リコン系薄膜からなるｉ型半導体層１０２−２、第二の
導電型を示す半導体層１０２−３を積層する。ｐｉｎ接
合を複数持つ半導体層においては、そのなかのうちの少
なくとも一つが前記の構成であることが好ましい。
【００６２】ｐｉｎ接合を２組積層したスタックセルの
例としては、 ｉ型シリコン系半導体層の組み合わせと
して、光入射側から（アモルファスシリコン半導体層、
微結晶を含んだシリコン半導体層）、（微結晶を含んだ
シリコン半導体層、微結晶を含んだシリコン半導体層）
となるものがあげられる。また、 ｐｉｎ接合を３組積
層した光起電力素子の例としては ｉ型シリコン系半導
体層の組み合わせとして、光入射側から（アモルファス
シリコン半導体層、微結晶を含んだシリコン半導体層、
微結晶を含んだシリコン半導体層）、（アモルファスシ
リコン半導体層、微結晶を含んだシリコン半導体層、ア
モルファスシリコンゲルマニウム半導体層）、となるも
のがあげられる。ｉ型半導体層としては光（６３０ｎ
ｍ）の吸収係数（α）が５０００ｃｍ−１以上、 ソー
ラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃ
ｍ２）による擬似太陽光照射化の光伝導度（σｐ）が１
０×１０ −５Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×
１０−６Ｓ／ｃｍ以下、コンスタントフォトカレントメ
ソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅ
Ｖ以下であるのが好ましい。ｉ型半導体層としては、わ
ずかにｐ型、ｎ型になっているものでも使用することが
できる。またｉ型半導体層にシリコンゲルマニウム半導
体層を用いた場合には、界面準位低減や開放電圧を高め
る目的で、ｐ／ｉ界面、ｎ／ｉ界面の少なくともどちら
か一方に、ゲルマニウムを含有していないｉ型半導体層
を挿入した構成をとってもよい。
【００６３】（半導体層の形成方法）本発明のシリコン
系膜及び半導体層１０２を形成するには、高周波プラズ
マＣＶＤ法が適している。以下、高周波プラズマＣＶＤ
法によって半導体層１０２を形成する手順の好適な例を
示す。
【００６４】減圧状態にできる半導体形成用真空容器内
を所定の堆積圧力に減圧する。堆積室内に原料ガス、希
釈ガス等の材料ガスを導入し、堆積室内を真空ポンプに
よって排気しつつ、堆積室内を所定の堆積圧力に設定す
る。
【００６５】基板１０１をヒーターによって所定の温度
に設定する。高周波電源によって発振された高周波を前
記堆積室に導入する。前記堆積室への導入方法は、高周
波がマイクロ波の場合には導波管によって導き石英、ア
ルミナ、窒化アルミニウムなどの誘電体窓を介して堆積
室内に導入したり、高周波がＶＨＦやＲＦの場合には同
軸ケーブルによって導き、金属電極を介して堆積室内に
導入したりする方法がある。
【００６６】堆積室内にプラズマを生起させて原料ガス
を分解し、堆積室内に配置された基板１０１上に堆積膜
を形成する。この手順を必要に応じて複数回繰り返して
半導体層１０２を形成する。
【００６７】半導体層１０２の形成条件としては、堆積
室内の基板温度は１００〜４５０℃、圧力は０．０６７
Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０４Ｐａ（１１
３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／
ｃｍ３が好適な条件としてあげられる。さらに本発明の
シリコン系膜を形成する場合には、シリコン系膜形成時
に、前記基板の厚さ方向に温度勾配が設けられており、
かつ、前記温度勾配が、前記基板の成膜面側が前記基板
の裏面側よりも温度が高い、あるいは前記温度勾配の向
きが前記シリコン系膜の形成の過程で反転する過程を含
むことが好ましいものである。ここで、基板の厚さを
ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
にＣ＝ΔＴ／ｄで定義される温度勾配の値が、５００℃
／ｍ以上１０００００℃／ｍ以下の範囲にあることが好
ましいものである。さらに、高周波導入部と前記基板と
の距離が３ｍｍ以上３０ｍｍ以下、圧力が１００Ｐａ
（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏ
ｒｒ）以下、プラズマの生起している放電空間の体積を
Ｖ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ
（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）とし
たときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時
間τが、０．０１秒以上１０秒以下であるようにするこ
とが必要である。また、高周波パワー密度としては０．
０１〜２Ｗ／ｃｍ ３が好適な条件である。
【００６８】本発明の前記基板の厚さ方向に温度勾配を
つける方法としては、前記基板の成膜面側、裏面側から
それぞれ加熱や冷却を行なう方法が好ましいものであ
る。加熱方法としては、前記基板の成膜面側、裏面側
に、抵抗ヒーター、ランプヒーターなどの熱導入源を備
え、基板を直接に、あるいは間接に、成膜面側と裏面側
から独立に加熱する方法が好ましいものである。前記基
板の成膜面側の加熱手段としては、前記基板と対向した
位置にある高周波導入部や、成膜空間を形成している堆
積室を加熱し、前記基板を間接的に加熱する方法も好ま
しいものである。また、プラズマそれ自身も加熱源とし
て機能する。また、冷却方法としては、恒温水、オイ
ル、気体などを循環させた冷却パイプを配置し、これを
直接あるいは間接に作用させる方法が好ましいものであ
る。また、金属製のブロックに冷却パイプを埋め込んだ
冷却ブロックを用いて、前記基板に直接あるいは間接に
作用させる方法も好ましいものである。また、冷却ブロ
ックの、基板と対向する表面を凹凸形状として表面積を
拡大したものは、熱の吸収効果が増加するために、温度
勾配を大きくとる場合には特に効果的なものである。ま
た、冷却パイプや冷却ブロックを構成する材料の表面を
黒色化するなどして、赤外、遠赤外領域の吸収を促進す
るようにするのも好ましいものである。また、冷却ブロ
ックをアルミニウムなどの熱反射スカートや熱反射笠な
どを用いて、放射熱を効果的に冷却手段に集中されるこ
とも効果的である。図１０は、基板の搬送方向を紙面の
垂直方向として、熱反射スカート、熱反射笠の配置の一
例を示したものである。熱反射スカートや、熱反射笠
は、反射した熱を冷却手段へ集中させるために、曲面形
状をしているのも好ましいものである。
【００６９】これら加熱手段と冷却手段を組み合わせた
温度調整手段を用いるのも、好ましいものである。
【００７０】特に、前記温度勾配の向きが前記シリコン
系膜の形成の過程で反転させるためには、これら加熱手
段と冷却手段を組み合わせた温度調整手段を調整しなが
ら行なうのが、好ましい方法の一例として挙がられる。
また、前記温度勾配は、段階的に変化させてもかまわな
いし、連続的に変化させてもかまわない。
【００７１】本発明のシリコン系膜及び半導体層１０２
の形成に適した原料ガスとしては、ＳｉＦ４、ＳｉＨ２
Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６などのフッ素化シリコ
ン、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコン化合物、
合金系にする場合にはさらに、ＧｅＨ４やＣＨ４などの
ようにＧｅやＣを含有したガス化しうる化合物を水素ガ
スで希釈して堆積室内に導入することが望ましい。さら
にＨｅなどの不活性ガスを添加してもよい。半導体層を
ｐ型層とするためのドーパントガスとしてはＢ２Ｈ６、
ＢＦ３等が用いられる。また、半導体層をｎ型層とする
ためのドーパントガスとしては、ＰＨ３、ＰＦ３等が用
いられる。結晶相の薄膜や、ＳｉＣ等の光吸収が少ない
かバンドギャップの広い層を堆積する場合には、原料ガ
スに対する希釈ガスの割合を増やし、比較的高いパワー
密度の高周波を導入するのが好ましい。
【００７２】（第二の透明導電層）第二の透明導電層１
０３は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層１０３は、半導体層１０２
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは５５０
ｎｍにおける透過率が８０％以上、より好ましくは８５
％以上であることが望ましい。抵抗率は５×１０−３Ω
ｃｍ以下、より好ましくは１×１０−３Ωｃｍ以下であ
ることが好ましい。第二の透明導電層１０３の材料とし
ては、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等を好適に用いるこ
とができる。その形成方法としては、蒸着、ＣＶＤ、ス
プレー、スピンオン、浸漬などの方法が好適である。こ
れらの材料に導電率を変化させる物質を添加してもよ
い。
【００７３】（集電電極）集電電極１０４は集電効率を
向上するために透明電極１０３上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
【００７４】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面（光入射側と反射側）などに鋼板等の補教材を併用し
てもよい。
【００７５】
【実施例】以下の実施例では、半導体素子として太陽電
池とＴＦＴを例に挙げて本発明を具体的にするが、これ
らの実施例は本発明の内容を何ら限定するものではな
い。
【００７６】［実施例１］図２（ａ）に示した堆積膜形
成装置２０１を用い、以下の手順で図４に示した光起電
力素子を形成した。図４は本発明のシリコン系薄膜を有
する光起電力素子の一例を示す模式的な断面図である。
図中、図１と同様の部材には同じ符号を付して説明を省
略する。この光起電力素子の半導体層は、アモルファス
ｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２
−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなって
いる。すなわち、この光起電力素子はいわゆるｐｉｎ型
シングルセル光起電力素子である。
【００７７】図２（ａ）は、本発明のシリコン系薄膜及
び光起電力素子を製造する堆積膜形成装置の一例を示す
模式的な断面図である。図２（ａ）に示す堆積膜形成装
置２０１は、基板送り出し容器２０２、半導体形成用真
空容器２１１〜２１６、基板巻き取り容器２０３が、ガ
スゲート２２１〜２２７を介して結合することによって
構成されている。この堆積膜形成装置２０１には、各容
器及び各ガスゲートを貫いて帯状の導電性基板２０４が
セットされる。帯状の導電性基板２０４は、基板送り出
し容器２０２に設置されたボビンから巻き出され、基板
巻き取り容器２０３で別のボビンに巻き取られる。
【００７８】半導体形成用真空容器２１１〜２１６は、
それぞれプラズマ生起領域を形成する堆積室を有してい
る。概堆積室は、プラズマの生起している放電空間を、
前記導電性基板と前記高周波導入部で上下を限定し、高
周波導入部を取り囲むように設置された放電板で横方向
を限定するように構成されている。
【００７９】該堆積室内の平板状の高周波導入部２４１
〜２４６には、高周波電源２５１〜２５６から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板２０４上に半導体
層を堆積させる。高周波導入部２４１〜２４６は、導電
性基板２０４と対向しており、不図示の高さ調整機構が
具備されている。前記高さ調整機構により、前記導電性
基板と高周波導入部との間の距離を変えることができ、
同時に放電空間の体積を変えることができる。また、各
半導体形成用真空容器２１１〜２１６には、原料ガスや
希釈ガスを導入するためのガス導入管２３１〜２３６が
接続されている。
【００８０】図２（ａ）に示した堆積膜形成装置２０１
は、半導体形成用真空容器を６個具備しているが、以下
の実施例においては、すべての半導体形成用真空容器で
グロー放電を生起させる必要はなく、製造する光起電力
素子の層構成にあわせて各容器でのグロー放電の有無を
選択することができる。また、各半導体形成用真空容器
には、各堆積室内での導電性基板２０４と放電空間との
接触面積を調整するための、不図示の成膜領域調整板が
設けられている。
【００８１】半導体形成用真空容器２１２には、導電性
基板２０４の裏面側と高周波導入部２４２の裏側に、図
６に示すような冷却パイプ付きヒーター２６１、２６２
が設けられており、それ以外の半導体形成用真空容器に
は、導電性基板２０４の裏面側にランプヒーターが設け
られており、導電性基板２０４の温度制御が行なえるよ
うになっている。
【００８２】まず、光起電力素子形成に先立って、シリ
コン系薄膜の結晶性の確認実験を行なった。ステンレス
（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃ
ｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱
脂、洗浄し、不図示の連続スパッタリング装置に装着
し、Ａｇ電極をターゲットとして、厚さ１００ｎｍのＡ
ｇ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲット
を用いて、厚さ１．２μｍのＺｎＯ薄膜をＡｇ薄膜の上
にスパッタ蒸着し、帯状の導電性基板２０４を形成し
た。
【００８３】次に基板送り出し容器２０２に、導電性基
板２０４を巻いたボビンを装着し、導電性基板２０４を
搬入側のガスゲート、半導体形成用真空容器２１１、２
１２、２１３、２１４、２１５、２１６、搬出側のガス
ゲートを介し、基板巻き取り容器２０３まで通し、帯状
の導電性基板２０４がたるまないように張力調整を行っ
た。そして、基板送り出し容器２０２、半導体形成用真
空容器２１１、２１２、２１３、２１４、２１５、２１
６、基板巻き取り容器２０３を不図示の真空ポンプから
なる真空排気系により、６．７×１０−４Ｐａ（５×１
０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００８４】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１２へガス導入管２３２から原料ガス
及び希釈ガスを供給した。ここで半導体形成用真空容器
２１２内の堆積室は、長手方向の長さが１ｍ、横幅は５
０ｃｍのものを用いた。また、半導体形成用真空容器２
１２以外の半導体形成用真空容器にはガス導入管から２
００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給
し、同時に不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして５００ｃｍ３／ｍｉｎ（ｎｏｒ
ｍａｌ）のＨ２ガスを供給した。この状態で真空排気系
の排気能力を調整して、半導体形成用真空容器２１２内
の圧力を所定の圧力に調整した。形成条件は表１の２１
２の形成条件に示す通りである。
【００８５】ここで、冷却パイプ付きヒーター２６１と
冷却パイプ付きヒーター２６２は、ヒーターと冷却パイ
プに流れる冷却エアーの効果を組み合わせて、基板の成
膜面と裏面側との間に所定の温度勾配を形成できるよう
に制御した。
【００８６】半導体形成用真空容器２１２内の圧力が安
定したところで、基板送り出し容器２０２から基板巻き
取り容器２０３の方向に、導電性基板２０４の移動を開
始した。
【００８７】次に、半導体形成用真空容器２１２内の高
周波導入部２４２に高周波電源２５２より高周波を導入
し、高さ調整機構により前記導電性基板と高周波導入部
との間の距離を９ｍｍとして、半導体形成用真空容器２
１２内の堆積室内にグロー放電を生起し、導電性基板２
０４上に、シリコン系薄膜を２μｍ形成した。ここで、
半導体形成用真空容器２１２には周波数６０ＭＨｚの高
周波を、パワー密度が４００ｍＷ／ｃｍ３になるように
調整しながらＡｌ製の金属電極からなる高周波導入部２
４２から導入した（実施例１−１）。
【００８８】次に、基板温度を成膜面側、裏面側ともに
３５０℃とした以外は実施例１−１と同様な方法でシリ
コン系薄膜を形成した（比較例１−１）。
【００８９】形成したそれぞれのシリコン系薄膜をエッ
クス線回折装置により回折ピークを測定したところ、実
施例１−１、比較例１−１のシリコン系薄膜はともに
（２２０）に優先配向していたが、実施例１−１のシリ
コン系薄膜のほうが、低角側から１１反射分の回折強度
の総和に対する（２２０）の回折ピーク強度が強く、ま
た回折ピークの半値幅が小さいことが確認でき、（２２
０）の配向性、結晶性に優れ、結晶粒径も大きいことが
わかった。
【００９０】次に光起電力素子の作製を行なった。真空
排気系を作動させつつ、半導体形成用真空容器２１１、
２１２、２１３へガス導入管２３１、２３２、２３３か
ら原料ガス及び希釈ガスを供給した。ここで半導体形成
用真空容器２１２内の放電室は、長手方向の長さが１
ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成
用真空容器２１１、２１２、２１３以外の半導体形成用
真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎ
ｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲ
ートガス供給管から、各ガスゲートにゲートガスとして
５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空
排気系の排気能力を調整して、半導体形成用真空容器２
１１、２１２、２１３内の圧力を所定の圧力に調整し
た。形成条件は表１に示す通りである。また、微結晶ｉ
型半導体層を形成するときの温度は、実施例１−１と同
様に行なった。
【００９１】半導体形成用真空容器２１１、２１２、２
１３内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。
【００９２】次に、半導体形成用真空容器２１１、２１
２、２１３内の高周波導入部２４１、２４２、２４３に
高周波電源２５１、２５２、２５３より高周波を導入
し、半導体形成用真空容器２１１、２１２、２１３内の
堆積室内にグロー放電を生起し、導電性基板２０４上
に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結
晶ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体
層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。
【００９３】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の
高周波電力をＡｌ製の金属電極からなる高周波導入部２
４１から、半導体形成用真空容器２１２には実施例１−
１と同様に、半導体形成用真空容器２１３には周波数１
３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波
電力をＡｌ製の金属電極からなる高周波導入部２４３か
ら導入した。
【００９４】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した（実施例１−２）。
【００９５】次に、基板温度を成膜面側、裏面側ともに
３５０℃とした以外は実施例１−２と同様な方法で太陽
電池モジュールを形成した（比較例１−２）。
【００９６】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。その
結果、実施例１−２の太陽電池モジュールは、比較例１
−２の太陽電池と比較して、１．１５倍の光電変換効率
をもつことがわかった。
【００９７】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【００９８】［実施例２］図２（ａ）に示した堆積膜形
成装置２０１を用い、以下の手順で図４に示した光起電
力素子を形成した。図４は本発明のシリコン系薄膜を有
する光起電力素子の一例を示す模式的な断面図である。
図中、図１と同様の部材には同じ符号を付して説明を省
略する。この光起電力素子の半導体層は、アモルファス
ｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２
−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなって
いる。すなわち、この光起電力素子はいわゆるｐｉｎ型
シングルセル光起電力素子である。
【００９９】次に、半導体形成用真空容器２１１〜２１
３内の高周波導入部２４１〜２４３に高周波電源２５１
〜２５３より高周波を導入し、半導体形成用真空容器２
１１〜２１３内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、微結晶ｉ型半導体層、微結晶ｐ型半導体層
（膜厚１０ｎｍ）を形成し光起電力素子を形成した。こ
こで、微結晶ｉ型半導体層は、成膜領域調整板で調整す
ることによって、膜厚を変化させながら行なった。
【０１００】ここで、冷却パイプ付きヒーター２６１と
冷却パイプ付きヒーター２６２は、ヒーターと冷却パイ
プに流れる冷却エアーの効果を組み合わせて、基板の成
膜面と裏面側との間に所定の温度勾配を形成できるよう
に制御した。
【０１０１】半導体形成用真空容器２１１、２１２、２
１３の条件は表２に示す。ここで、半導体形成用真空容
器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍ
Ｗ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高
周波導入部２４１から、半導体形成用真空容器２１２に
は周波数１００ＭＨｚの高周波を、パワー密度が１００
ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電
極からなる高周波導入部２４２から、半導体形成用真空
容器２１３には周波数１３．５６ＭＨｚ、パワー密度３
０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からな
る高周波導入部２４３から導入した。ここで、半導体形
成用真空容器２１２内の高さ調整機構により前記導電性
基板と高周波導入部との間の距離を９ｍｍとした。
【０１０２】ここで半導体形成用真空容器２１２内の成
膜領域調整板により、表３に示す膜厚ごとに光起電力素
子を形成した。次に不図示の連続モジュール化装置を用
いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃ
ｍの太陽電池モジュールに加工した（実施例２−１、２
−２、２−３、２−４、２−５）。
【０１０３】次に、基板温度を成膜面側、裏面側ともに
３００℃とした以外は実施例２−１〜２−５と同様な方
法でシリコン系薄膜を形成し太陽電池モジュールに加工
した（比較例２−１、２−２、２−３、２−４、２−
５）。
【０１０４】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。初期光電変換効率の曲線因子の値と、温
湿度試験の結果を表４に示す。
【０１０５】実施例２−１〜２−５の太陽電池は、曲線
因子が高く、膜厚を増加したときの曲線因子の低下がほ
とんどなく、温湿度環境下においても光電変換効率の低
下が認められなかった。
【０１０６】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１０７】［実施例３］図２（ａ）に示した堆積膜形
成装置２０１を用い、以下の手順で図４に示した光起電
力素子を形成した。図４は本発明のシリコン系薄膜を有
する光起電力素子の一例を示す模式的な断面図である。
図中、図１と同様の部材には同じ符号を付して説明を省
略する。この光起電力素子の半導体層は、アモルファス
ｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２
−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなって
いる。すなわち、この光起電力素子はいわゆるｐｉｎ型
シングルセル光起電力素子である。
【０１０８】次に、半導体形成用真空容器２１１〜２１
３内の高周波導入部２４１〜２４３に高周波電源２５１
〜２５３より高周波を導入し、半導体形成用真空容器２
１１〜２１３内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、微結晶ｉ型半導体層（２．０μｍ）、微結晶
ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を
形成した。ここで、微結晶ｉ型半導体層は、高周波密度
を変えながら行なった。
【０１０９】ここで、冷却パイプ付きヒーター２６１と
冷却パイプ付きヒーター２６２は、ヒーターと冷却パイ
プに流れる冷却エアーの効果を組み合わせて、基板の成
膜面と裏面側との間に所定の温度勾配を形成できるよう
に制御した。
【０１１０】半導体形成用真空容器２１１、２１２、２
１３の条件は表５に示す。ここで、半導体形成用真空容
器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍ
Ｗ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高
周波導入部２４１から、半導体形成用真空容器２１２に
は周波数１００ＭＨｚの高周波を、パワー密度を表６に
示すように変え、堆積速度を変化させながら、Ａｌ製の
金属電極からなる高周波導入部２４２から、半導体形成
用真空容器２１３には周波数１３．５６ＭＨｚ、パワー
密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極
からなる高周波導入部２４３から導入した。ここで、半
導体形成用真空容器２１２内の高さ調整機構により前記
導電性基板と高周波導入部との間の距離を９ｍｍとし
た。また、ｉ型半導体層形成時には成膜領域調整板で
２．０μｍになるように膜厚を調整した。次に不図示の
連続モジュール化装置を用いて、形成した帯状の光起電
力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加
工した（実施例３−１、３−２、３−３、３−４、３−
５、３−６、３−７）。
【０１１１】次に、基板温度を成膜面側、裏面側ともに
４００℃とした以外は実施例３−１〜３−７と同様な方
法で太陽電池モジュールを形成した（比較例３−１、３
−２、３−３、３−４、３−５、３−６、３−７）。
【０１１２】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度８５℃、湿度８５％
の暗所に設置し３０分保持、その後７０分かけて温度−
２０℃まで下げ３０分保持、再び７０分かけて温度８５
℃湿度８５％まで戻す、このサイクルを１００回繰り返
した後に再度光電変換効率を測定し、温湿度試験による
光電変換効率の変化を調べた。これらの結果を表７に示
す。
【０１１３】実施例３−１〜３−７の太陽電池は、初期
光電変換効率が高く、密着性に優れており、温湿度環境
下においても光電変換効率の低下が認められなかった。
密着性に関しては、とくに高周波密度の大きな領域で
は、比較例と比べて優れていた。
【０１１４】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１１５】［実施例４］図２（ａ）に示した堆積膜形
成装置２０１を用い、以下の手順で図５に示した光起電
力素子を形成した。図５は本発明のシリコン系薄膜を有
する光起電力素子の一例を示す模式的な断面図である。
図中、図１と同様の部材には同じ符号を付して説明を省
略する。この光起電力素子の半導体層は、アモルファス
ｎ型半導体層１０２−１Ａとアモルファスｉ型半導体層
１０２−２Ｂと微結晶ｐ型半導体層１０２−３Ａとから
なっている。すなわち、この光起電力素子はいわゆるｐ
ｉｎ型シングルセル光起電力素子である。
【０１１６】次に、半導体形成用真空容器２１１〜２１
３内の高周波導入部２４１〜２４３に高周波電源２５１
〜２５３より高周波を導入し、半導体形成用真空容器２
１１〜２１３内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、アモルファスｉ型半導体層（３００ｎｍ）、
微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力
素子を形成した。
【０１１７】ここで、冷却パイプ付きヒーター２６１と
冷却パイプ付きヒーター２６２は、ヒーターと冷却パイ
プに流れる冷却エアーの効果を組み合わせて、基板の成
膜面と裏面側との間に所定の温度勾配を形成できるよう
に制御した。
【０１１８】半導体形成用真空容器２１１、２１２、２
１３の条件は表８に示す。ここで、半導体形成用真空容
器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍ
Ｗ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高
周波導入部２４１から、半導体形成用真空容器２１２に
は周波数１００ＭＨｚの高周波を、パワー密度１００ｍ
Ｗ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高
周波導入部２４２から、半導体形成用真空容器２１３に
は周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ
３の高周波電力をＡｌ製の金属電極からなる高周波導入
部２４３から導入した。ここで、半導体形成用真空容器
２１２内の高さ調整機構により前記導電性基板と高周波
導入部との間の距離を９ｍｍとした。次に不図示の連続
モジュール化装置を用いて、形成した帯状の光起電力素
子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工し
た。導電性基板上の異なる位置から同様のサイズのもの
を１０枚作製した（実施例４）。
【０１１９】次に、基板温度を成膜面側、裏面側ともに
２５０℃とした以外は実施例４と同様な方法で太陽電池
モジュールを形成した（比較例４）。
【０１２０】実施例、比較例のそれぞれの太陽電池モジ
ュールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。その
結果、実施例、比較例の太陽電池モジュールの平均の光
電変換効率を比較したところ、実施例のものが、比較例
の１．１５倍の値を示した。また、太陽電池モジュール
の光電変換効率のばらつきを調べたところ、実施例のほ
うが小さかった。
【０１２１】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。 ［実施例５］図８に示した堆積膜形成装置２０１−１を
用い、図４に示した光起電力素子を形成した。
【０１２２】図８の堆積膜形成装置は、半導体形成用真
空容器２１２内の冷却パイプ付きヒーターを分割し、こ
れらを独立に制御することで、導電性基板２０４を搬送
した場合に、シリコン系薄膜の形成の過程で、導電性基
板の厚さ方向の温度勾配を変化させることができるよう
にしたものである。
【０１２３】ここで、半導体形成用真空容器２１２内の
冷却パイプ付きヒーターの、冷却ガスの流量を調整する
ことで、温度勾配を１０００℃／ｍで一定の条件に保ち
つつ、基板の裏面側の温度を成膜開始時に４００℃、成
膜終了時には、３５０℃となるように制御した以外は、
実施例３−３と同様の方法で太陽電池モジュールを形成
した（実施例５）。
【０１２４】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施
例５の太陽電池モジュールは、実施例３−３の太陽電池
モジュールと比較して、１．１倍の光電変換効率である
ことがわかった。
【０１２５】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性を持つことがわかる。
【０１２６】［実施例６］図２（ａ）に示した堆積膜形
成装置２０１を用い、図４に示した光起電力素子を形成
した。
【０１２７】形成方法は、半導体形成用真空容器２１３
内に導入するＳｉＦ４ガスを表９に示すように酸素を導
入したものを用いた以外は実施例３−３と同様の方法で
行なった。次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した（実施例６−１、６−
２、６−３、６−４）。
【０１２８】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。またそれぞれの太陽電池モジュールのＳ
ＩＭＳ測定を行い、半導体形成用真空容器２１３で形成
したシリコン系薄膜に含まれる酸素濃度を評価した。こ
れらの結果を表１０に示す。
【０１２９】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。また膜中
の酸素濃度が、１．５×１０１８ａｔｏｍｓ／ｃｍ３以
上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下のものは、
特に優れていた。
【０１３０】［実施例７］図２（ａ）に示した堆積膜形
成装置２０１を用い、図４に示した光起電力素子を形成
した。
【０１３１】形成の方法は、半導体形成用真空容器２１
２内の高さ調整機構により前記導電性基板と高周波導入
部との間の距離を表１１に示すように変えながら行い、
それ以外は実施例３−３と同様の方法で行なった。形成
した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電
池モジュールに加工した。
【０１３２】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。結果
を表１１に示す。ここで、距離が２ｍｍのｉ型半導体層
は、膜厚の均一性が悪く、太陽電池モジュールごとの光
電変換効率のばらつきが大きかった。そして、導電性基
板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下の
太陽電池モジュールの光電変換効率が優れていた。
【０１３３】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性を持つことがわかる。
【０１３４】［実施例８］図２（ａ）に示した堆積膜形
成装置２０１を用い、図４に示した光起電力素子を形成
した。
【０１３５】形成の方法は、半導体用真空容器２１３内
の圧力を表１２に示すように変えながら行い、それ以外
は実施例３−３と同様の方法で行なった。形成した帯状
の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュ
ールに加工した。
【０１３６】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度８５℃、湿度８５％
の暗所に設置し３０分保持、その後７０分かけて温度−
２０℃まで下げ３０分保持、再び７０分かけて温度８５
℃湿度８５％まで戻す、このサイクルを１００回繰り返
した後に再度光電変換効率を測定し、温湿度試験による
光電変換効率の変化を調べた。これらの結果を表１２に
示す。
【０１３７】表１２より、半導体形成容器２１３内の圧
力が、９０Ｐａ以上１５０００Ｐａ以下で作製した光起
電力素子を含む太陽電池モジュールは、光電変換効率、
はがれ試験、温湿度試験、の各項目ですぐれており、特
に、１００Ｐａ以上５０００Ｐａ以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。以上のことから本発明
の半導体素子を含む太陽電池モジュールは、優れた特長
を持つことがわかる。
【０１３８】［実施例９］図２（ａ）に示した堆積膜形
成装置２０１を用い、図４に示した光起電力素子を形成
した。
【０１３９】形成の方法は、半導体用真空容器２１２内
の滞留時間を表１３に示すように変えながら行い、それ
以外は実施例３−３と同様の方法で行なった。形成した
帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モ
ジュールに加工した。
【０１４０】表１３より、半導体形成容器２１２内の滞
留時間が、０．０１秒以上１０秒以下で作製した光起電
力素子を含む太陽電池モジュールは、光電変換効率、は
がれ試験、温湿度試験、光劣化率の各項目ですぐれてお
り、特に、０．１秒以上３．０秒以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。以上のことから本発明
の半導体素子を含む太陽電池モジュールは、優れた特長
を持つことがわかる。
【０１４１】［実施例１０］図２（ａ）に示した堆積膜
形成装置２０１−１を用い、以下の手順で図７に示した
光起電力素子を形成した。図７は本発明のシリコン系薄
膜を有する光起電力素子の一例を示す模式的な断面図で
ある。図中、図１と同様の部材には同じ符号を付して説
明を省略する。この光起電力素子の半導体層は、アモル
ファスｎ型半導体層１０２−１Ａ、１０２−４、微結晶
ｉ型半導体層１０２−２Ａ、アモルファスｉ型半導体層
１０２−５。非晶質シリコン層１０２−１０と微結晶ｐ
型半導体層１０２−３Ａ、１０２−６とからなってい
る。すなわち、この光起電力素子はいわゆるｐｉｎｐｉ
ｎ型ダブルセル光起電力素子である。
【０１４２】実施例１と同様に、帯状の導電性基板２０
４を作製し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、基板巻き取り容
器２０３を不図示の真空ポンプからなる真空排気系によ
り、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以
下まで充分に真空排気した。
【０１４３】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１１〜２１６へガス導入管２３１〜２
３６から原料ガス及び希釈ガスを供給した。ここで半導
体形成用真空容器２１２内の放電室は、長手方向の長さ
が１ｍ、横幅は５０ｃｍのものを用いた。また不図示の
各ゲートガス供給管から、各ガスゲートにゲートガスと
して５００ｓｃｃｍのＨ２ガスを供給した。この状態で
真空排気系の排気能力を調整して、半導体形成用真空容
器２１１〜２１６内の圧力を所定の圧力に調整した。形
成条件は半導体形成用真空容器２１１〜２１３に関して
は実施例３−３と同様の方法で行い、半導体形成用真空
容器２１４〜２１６に関しては表１４に示す通りであ
る。
【０１４４】ここで、冷却パイプ付きヒーター２６１
は、冷却パイプに冷却エアーを流してヒーターは入れ
ず、冷却パイプ付きヒーター２６２は、冷却エアーを流
さずヒーターを入れることにより、基板の成膜面と裏面
側との間に所定の温度勾配をつけた。
【０１４５】半導体形成用真空容器２１１〜２１６内の
圧力が安定したところで、基板送り出し容器２０２から
基板巻き取り容器２０３の方向に、導電性基板２０４の
移動を開始した。
【０１４６】次に、半導体形成用真空容器２１１〜２１
６内の高周波導入部２４１〜２４６に高周波電源２５１
〜２５６より高周波を導入し、半導体形成用真空容器２
１１〜２１６内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、微結晶ｉ型半導体層（膜厚２．０μｍ）、微
結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルファスｎ型
半導体層（膜厚３０ｎｍ）、アモルファスｉ型半導体層
（膜厚３００ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎ
ｍ）を形成し光起電力素子を形成した。ここで、半導体
形成用真空容器２１１、２１６には周波数１３．５６Ｍ
Ｈｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製
の金属電極からなる高周波導入部２４１、２４６から、
半導体形成用真空容器２１２には、周波数６０ＭＨｚの
高周波を、パワー密度が４００ｍＷ／ｃｍ３になるよう
に調整しながらＡｌ製の金属電極からなる高周波導入部
２４２から、半導体形成用真空容器２１３には、周波数
６０ＭＨｚの高周波を、パワー密度が３００ｍＷ／ｃｍ
３になるように調整しながらＡｌ製の金属電極からなる
高周波導入部２４３から、半導体形成用真空容器２１
４、２１７には、周波数１００ＭＨｚの高周波を、パワ
ー密度が１００ｍＷ／ｃｍ３になるように調整しながら
Ａｌ製の金属電極からなる高周波導入部２４４、２４７
から、半導体形成用真空容器２１５、２１８には周波数
１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周
波電力をＡｌ製の金属電極からなる高周波導入部２４
５、２４８から導入した。次に不図示の連続モジュール
化装置を用いて、形成した帯状の光起電力素子を３６ｃ
ｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１４７】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定したとこ
ろ、実施例３−３におけるシングルの太陽電池モジュー
ルに比べて光電変換効率の値は１．２倍を示した。また
はがれ試験、温湿度試験においても良好な結果を示し、
以上のことから、本発明の半導体素子を含む太陽電池モ
ジュールは優れた特長を持つことがわかる。
【０１４８】［実施例１１］図２（ａ）に示した堆積膜
形成装置２０１を用い、図４に示した光起電力素子を形
成した。
【０１４９】形成の方法は、微結晶ｉ型半導体層形成時
の温度勾配を表１５に示すように変えながら行い、また
半導体形成用真空容器２１２には、導電性基板２０４の
裏面側に、図１０に示すような冷却パイプ付きヒーター
に加えて、アルミニウム製の熱反射スカートと、熱反射
笠を設け、それ以外は実施例３−３と同様の方法で行な
った。形成した帯状の光起電力素子を３６ｃｍ×２２ｃ
ｍの太陽電池モジュールに加工した。
【０１５０】表１５より、温度勾配が、５００℃／ｍ以
上１０００００℃／ｍ以下で作製した光起電力素子を含
む太陽電池モジュールは、光電変換効率、はがれ試験、
温湿度試験、光劣化率の各項目ですぐれていることがわ
かる。以上のことから本発明の半導体素子を含む太陽電
池モジュールは、優れた特長を持つことがわかる。
【０１５１】［実施例１２］以下の手順で逆スタガー型
のＴＦＴを形成した。図９は本発明の半導体素子を有す
る逆スタガー型のＴＦＴの一例を示す模式的な断面図で
ある。絶縁性の基板としてガラス基板３０１を用い、こ
の上にゲート電極３０２が形成され、さらにゲート絶縁
膜３０３、アンドープのシリコン層からなる活性層３０
４、活性層３０４上のソース、ドレイン領域に低抵抗の
ｎ＋型非晶質シリコンからなるオーミックコンタクト層
３０５、さらにソース、ドレイン電極３０６が形成され
る構成からなる。
【０１５２】まずガラス基板３０１上に、スパッタ法に
よりＭｏ−Ｔａ合金膜層を形成し、パターニングしてゲ
ート電極３０２を形成した。つぎにＣＶＤ法により、シ
リコン酸化膜からなるゲート絶縁膜３０３を形成した。
その後、図２（ａ）の半導体形成用真空容器２１２内に
ガラス基板をセットして、実施例１−１の条件で８０ｎ
ｍの活性層３０４を形成した。次に半導体形成用真空容
器２１１内にガラス基板をセットしてｎ＋型非晶質シリ
コンからなるオーミックコンタクト層３０５を堆積し、
リソグラフィ工程を経てパターニングした。さらに、金
属膜の形成とパターニングを行なって、ソース、ドレイ
ン電極３０６を形成した。最後に、ＣＦ ４とＯ２の混合
ガスを用いてソース、ドレイン電極３０６間に露出して
いるオーミックコンタクト層３０５をエッチングして、
ＴＦＴを形成した（実施例１２）。
【０１５３】活性層３０４を比較例１−１の条件で８０
ｎｍ形成した以外は実施例１２と同様の方法でＴＦＴを
形成した（比較例１２）。
【０１５４】実施例１２のＴＦＴは、オーミックコンタ
クト層３０５のエッチングを行なったときに活性層３０
４の過剰エッチングは起こらなかったが、比較例１２の
ＴＦＴではわずかに過剰エッチングが起こり活性層の薄
膜化、膜厚の不均一化が起こった。またエッチングダメ
ージにより、活性層中に一部リークパスが発生し、オフ
電流の値が実施例１２と比較して大きくなった。
【０１５５】以上のことから、本発明の半導体素子を含
むＴＦＴは優れた特長を持つことがわかる。
【０１５６】［実施例１３］図２（ｂ）に示した堆積膜
形成装置２０１ａ（２０１とは冷却パイプ付きヒーター
２６１、２６２の形状が異なる）を用い、図４に示した
光起電力素子を形成した。
【０１５７】ここで、半導体層の形成条件を表１６に示
すようにした点以外は実施例１同様の条件としてシリコ
ン薄膜（実施例１３−１、比較例１３−１）及び太陽電
池モジュール（実施例１３−２、比較例１３−２）を得
た。なお、冷却パイプ付きヒーター２６１と冷却パイプ
付きヒーター２６２は、ヒーターと冷却パイプに流れる
冷却エアーの効果を組み合わせて、基板の成膜面と裏面
側との間に、成膜開始時１０００°Ｃ／ｍ（成膜面側の
温度＞裏面側の温度）より連続的に変化及び反転させ、
成膜終了時１０００°Ｃ／ｍ（成膜面側の温度＞裏面側
の温度）となるように温度勾配を形成できるように制御
した。
【０１５８】形成したそれぞれのシリコン系薄膜をエッ
クス線回折装置により回折ピークを測定したところ、実
施例１３−１、比較例１３−１のシリコン系薄膜はとも
に（２２０）に優先配向していたが、実施例１３−１の
シリコン系薄膜のほうが、低角側から１１反射分の回折
強度の総和に対する（２２０）の回折ピーク強度が強
く、また回折ピークの半値幅が小さいことが確認でき、
（２２０）の配向性、結晶性に優れ、結晶粒径も大きい
ことがわかった。また、碁盤目テープ法（切り傷の隙間
間隔１ｍｍ、ます目の数１００）を用いて導電性基板と
半導体層との間の密着性を調べたところ、実施例１３−
１のシリコン系薄膜のほうが基板との密着性が優れてい
たことがわかった。
【０１５９】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。その
結果、実施例１３−２の太陽電池モジュールは、比較例
１３−２の太陽電池と比較して、１．１５倍の光電変換
効率をもつことがわかった。
【０１６０】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１６１】［実施例１４］図２（ｂ）に示した堆積膜
形成装置２０１ａを用い、表１７の成膜条件としたこと
以外は実施例２と同様にして表３に示す膜厚ごとに太陽
電池モジュールを作製した。
【０１６２】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。初期光電変換効率の曲線因子の値と、温
湿度試験の結果を表１８に示す。
【０１６３】実施例１４−１〜１４−５の太陽電池は、
曲線因子が高く、膜厚を増加したときの曲線因子の低下
がほとんどなく、温湿度環境下においても光電変換効率
の低下が認められなかった。
【０１６４】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１６５】［実施例１５］図２（ｂ）に示した堆積膜
形成装置２０１ａを用い、表１９の成膜条件としたこと
以外は実施例３と同様にして表６に示す高周波密度ごと
に太陽電池モジュールを作製した。
【０１６６】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度８５℃、湿度８５％
の暗所に設置し３０分保持、その後７０分かけて温度−
２０℃まで下げ３０分保持、再び７０分かけて温度８５
℃湿度８５％まで戻す、このサイクルを１００回繰り返
した後に再度光電変換効率を測定し、温湿度試験による
光電変換効率の変化を調べた。これらの結果を表２０に
示す。
【０１６７】実施例１５−１〜１５−７の太陽電池は、
初期光電変換効率が高く、密着性に優れており、温湿度
環境下においても光電変換効率の低下が認められなかっ
た。密着性に関しては、とくに高周波密度の大きな領域
では、比較例と比べて優れていた。
【０１６８】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１６９】［実施例１６］図２（ｂ）に示した堆積膜
形成装置２０１ａを用い、表２１の成膜条件としたこと
以外は実施例４と同様にして太陽電池モジュールを作製
した（実施例１６、比較例１６）。
【０１７０】実施例１６、比較例１６のそれぞれの太陽
電池モジュールの光電変換効率をソーラーシミュレータ
ー（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定し
た。その結果、実施例、比較例の太陽電池モジュールの
平均の光電変換効率を比較したところ、実施例のもの
が、比較例の１．１５倍の値を示した。また、太陽電池
モジュールの光電変換効率のばらつきを調べたところ、
実施例のほうが小さかった。
【０１７１】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。
【０１７２】［実施例１７］本実施例１７は、半導体形
成用真空容器２１２内の冷却パイプ付きヒーターの、冷
却ガスの流量を調整することで、基板の裏面側の温度を
成膜開始時に４００℃、成膜終了時には、３５０℃とな
るように制御した以外は、実施例１５−３と同様の方法
で太陽電池モジュールを形成した（実施例１７）。
【０１７３】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施
例１７の太陽電池モジュールは、実施例１５−３の太陽
電池モジュールと比較して、１．１倍の光電変換効率で
あることがわかった。
【０１７４】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性を持つことがわかる。
【０１７５】［実施例１８］本実施例は、半導体形成用
真空容器２１３内に導入するＳｉＦ４ガスを表９に示す
ように酸素を導入したものを用いた以外は実施例１５−
３と同様の方法で太陽電池モジュールを作製した（実施
例１８−１、１８−２、１８−３、１８−４）。
【０１７６】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。またそれぞれの太陽電池モジュールのＳ
ＩＭＳ測定を行い、半導体形成用真空容器２１３で形成
したシリコン系薄膜に含まれる酸素濃度を評価した。こ
れらの結果を表２２に示す。
【０１７７】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性をもつことがわかる。また膜中
の酸素濃度が、１．５×１０１８ａｔｏｍｓ／ｃｍ３以
上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下のものは、
特に優れていた。
【０１７８】［実施例１９］本実施例は、半導体形成用
真空容器２１２内の高さ調整機構により前記導電性基板
と高周波導入部との間の距離を表２３に示すように変え
ながら行い、それ以外は実施例１５−３と同様の方法で
太陽電池モジュールを作製した。
【０１７９】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。結果
を表２３に示す。ここで、距離が２ｍｍのｉ型半導体層
は、膜厚の均一性が悪く、太陽電池モジュールごとの光
電変換効率のばらつきが大きかった。そして、導電性基
板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下の
太陽電池モジュールの光電変換効率が優れていた。
【０１８０】以上のことより、本発明の半導体素子を含
む太陽電池は優れた特性を持つことがわかる。
【０１８１】［実施例２０］本実施例は、半導体用真空
容器２１３内の圧力を表２４に示すように変えながら行
い、それ以外は実施例１５−３と同様の方法で太陽電池
モジュールを作製した。
【０１８２】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度８５℃、湿度８５％
の暗所に設置し３０分保持、その後７０分かけて温度−
２０℃まで下げ３０分保持、再び７０分かけて温度８５
℃湿度８５％まで戻す、このサイクルを１００回繰り返
した後に再度光電変換効率を測定し、温湿度試験による
光電変換効率の変化を調べた。これらの結果を表２４に
示す。
【０１８３】表２４より、半導体形成容器２１３内の圧
力が、９０Ｐａ以上１５０００Ｐａ以下で作製した光起
電力素子を含む太陽電池モジュールは、光電変換効率、
はがれ試験、温湿度試験、の各項目ですぐれており、特
に、１００Ｐａ以上５０００Ｐａ以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。以上のことから本発明
の半導体素子を含む太陽電池モジュールは、優れた特長
を持つことがわかる。
【０１８４】［実施例２１］本実施例は、半導体用真空
容器２１２内の滞留時間を表２５に示すように変えなが
ら行い、それ以外は実施例１５−３と同様の方法で太陽
電池モジュールを作製した。
【０１８５】表２５より、半導体形成容器２１２内の滞
留時間が、０．０１秒以上１０秒以下で作製した光起電
力素子を含む太陽電池モジュールは、光電変換効率、は
がれ試験、温湿度試験、光劣化率の各項目ですぐれてお
り、特に、０．１秒以上３．０秒以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。以上のことから本発明
の半導体素子を含む太陽電池モジュールは、優れた特長
を持つことがわかる。
【０１８６】［実施例２２］図２（ｂ）に示した堆積膜
形成装置２０１ａを用い、図７に示した光起電力素子を
作製した。
【０１８７】本実施例は、半導体形成用真空容器２１１
〜２１３に関しては実施例１５−３と同様の方法で行
い、半導体形成用真空容器２１４〜２１６に関しては表
２６に示す通りである。なお、その他の点は実施例１０
と同様として太陽電池モジュールを作製した。
【０１８８】以上のようにして作製した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定したとこ
ろ、実施例１５−３におけるシングルの太陽電池モジュ
ールに比べて光電変換効率の値は１．２３倍を示した。
またはがれ試験、温湿度試験においても良好な結果を示
し、以上のことから、本発明の半導体素子を含む太陽電
池モジュールは優れた特長を持つことがわかる。
【０１８９】［実施例２３］図８に示した堆積膜形成装
置２０１−１を用い、図４に示した光起電力素子を作製
した。
【０１９０】本実施例は、微結晶ｉ型半導体層形成時の
成膜終了時の温度勾配を表２７に示すように変えながら
行い、また半導体形成用真空容器２１２には、導電性基
板２０４の裏面側に、図１０に示すような冷却パイプ付
きヒーターに加えて、アルミニウム製の熱反射スカート
と、熱反射笠を設け、それ以外は実施例１５−３と同様
の方法で行なった。形成した帯状の光起電力素子を３６
ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１９１】表２７より、成膜終了時の温度勾配が、５
００℃／ｍ以上１０００００℃／ｍ以下で作製した光起
電力素子を含む太陽電池モジュールは、光電変換効率、
はがれ試験、温湿度試験、光劣化率の各項目ですぐれて
いることがわかる。以上のことから本発明の半導体素子
を含む太陽電池モジュールは、優れた特長を持つことが
わかる。
【０１９２】［実施例２４］以下の手順で図９に示す逆
スタガー型のＴＦＴを作製した。
【０１９３】まずガラス基板３０１上に、スパッタ法に
よりＭｏ−Ｔａ合金膜層を形成し、パターニングしてゲ
ート電極３０２を形成した。つぎにＣＶＤ法により、シ
リコン酸化膜からなるゲート絶縁膜３０３を形成した。
その後、図２（ｂ）の半導体形成用真空容器２１２内に
ガラス基板をセットして、実施例１３−１の条件で８０
ｎｍの活性層３０４を形成した。次に半導体形成用真空
容器２１１内にガラス基板をセットしてｎ＋型非晶質シ
リコンからなるオーミックコンタクト層３０５を堆積
し、リソグラフィ工程を経てパターニングした。さら
に、金属膜の形成とパターニングを行なって、ソース、
ドレイン電極３０６を形成した。最後に、ＣＦ４とＯ２
の混合ガスを用いてソース、ドレイン電極３０６間に露
出しているオーミックコンタクト層３０５をエッチング
して、ＴＦＴを作製した（実施例２４）。
【０１９４】活性層３０４を比較例１３−１の条件で８
０ｎｍ形成した以外は実施例２４と同様の方法でＴＦＴ
を作製した（比較例２４）。
【０１９５】実施例２４のＴＦＴは、オーミックコンタ
クト層３０５のエッチングを行なったときに活性層３０
４の過剰エッチングは起こらなかったが、比較例２４の
ＴＦＴではわずかに過剰エッチングが起こり活性層の薄
膜化、膜厚の不均一化が起こった。またエッチングダメ
ージにより、活性層中に一部リークパスが発生し、オフ
電流の値が実施例２４と比較して大きくなった。
【０１９６】以上のことから、本発明の半導体素子を含
むＴＦＴは優れた特長を持つことがわかる。
【０１９７】
【発明の効果】本発明によれば、基板上にシリコン系膜
を形成するさいに、前記基板の厚さ方向に温度勾配が形
成され、かつ前記温度勾配の向きが前記シリコン系膜の
形成の過程で反転する過程を含む場合には、高速成膜で
も欠陥密度が少ないシリコン系膜の形成が可能であり、
シリコン系膜からなる半導体素子の少なくとも一つのシ
リコン系膜を上記の方法で形成した半導体素子では、良
好な電気的特性をもち、密着性、耐環境性に優れた半導
体素子を、低コストで形成することができる。
【０１９８】
【表１】
【０１９９】
【表２】
【０２００】
【表３】
【０２０１】
【表４】
【０２０２】
【表５】
【０２０３】
【表６】
【０２０４】
【表７】 初期光電変換効率は、実施例３−１のものを１に規格化
した値。はがれ試験は、剥れたます目の数が◎０、○１
〜２、△３〜１０、×１０〜１００を意味する
【０２０５】
【表８】
【０２０６】
【表９】
【０２０７】
【表１０】
【０２０８】
【表１１】 それぞれの値は、導電性基板と高周波導入部間の距離３
ｍｍのときの値を１に規格化したもの。
【０２０９】
【表１２】 光電変換効率は、半導体形成容器２１３内の圧力が５０
Ｐａのときの値を１に規格化した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０２１０】
【表１３】 光電変換効率は、半導体形成容器２１２、２１３内の滞
留時間が０．００８秒のときの値を１に規格化した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０２１１】
【表１４】
【０２１２】
【表１５】 光電変換効率は、温度勾配が０のときの値を１に規格化
した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０２１３】
【表１６】
【０２１４】
【表１７】
【０２１５】
【表１８】
【０２１６】
【表１９】
【０２１７】
【表２０】 初期光電変換効率は、実施例３−１のものを１に規格化
した値。はがれ試験は、剥れたます目の数が◎０、○１
〜２、△３〜１０、×１０〜１００を意味する
【０２１８】
【表２１】
【０２１９】
【表２２】
【０２２０】
【表２３】 それぞれの値は、導電性基板と高周波導入部間の距離３
ｍｍのときの値を１に規格化したもの。
【０２２１】
【表２４】 光電変換効率は、半導体形成容器２１３内の圧力が５０
Ｐａのときの値を１に規格化した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０２２２】
【表２５】 光電変換効率は、半導体形成容器２１２、２１３内の滞
留時間が０．００８秒のときの値を１に規格化した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０２２３】
【表２６】
【０２２４】
【表２７】 光電変換効率は、温度勾配が０のときの値を１に規格化
した値 はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する温湿度試験は、
（試験後の光電変換効率）／（試験前の光電変換効率）
の値
【図面の簡単な説明】
【図１】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図である。
【図２】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図である。
【図３】本発明の半導体素子を含む半導体層の一例を示
す模式的な断面図である。
【図４】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図である。
【図５】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図である。
【図６】冷却パイプ付きヒーターの概略図である。
【図７】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図である。
【図８】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図である。
【図９】本発明の半導体素子を含むＴＦＴの一例を示す
模式的な断面図である。
【図１０】熱反射スカート、熱反射笠の一例を示す模式
的な断面図である。
【符号の説明】
１０１ 基板、 １０１−１ 基体、 １０１−２ 金属層、 １０１−３ 第一の透明導電層、 １０２ 半導体層、 １０２−１ 第一の導電型を示す半導体層、 １０２−１Ａ アモルファスｎ型半導体層、 １０２−２ ｉ型半導体層、 １０２−２Ａ 微結晶ｉ型半導体層、 １０２−２Ｂ アモルファスｉ型半導体層、 １０２−３ 第二の導電型を示す半導体層、 １０２−３Ａ 微結晶ｐ型半導体層、 １０２−４ アモルファスｎ型半導体層、 １０２−５ アモルファスｉ型半導体層、 １０２−６ 微結晶ｐ型半導体層、 １０２−１０ 非晶質シリコン層、 １０３ 透明電極、 １０４ 集電電極、 ２０１、２０１−１ 堆積膜形成装置、 ２０２ 基板送り出し容器、 ２０３ 基板巻き取り容器、 ２０４ 導電性基板、 ２１１〜２１６ 半導体形成用真空容器、 ２２１〜２２７ ガスゲート、 ２３１〜２３６ ガス導入管、 ２４１〜２４６ 高周波導入部、 ２５１〜２５６ 高周波電源、 ２６１、２６２、２６３ 冷却パイプ付きヒーター、 ３０１ ガラス基板、 ３０２ ゲート電極、 ３０３ ゲート絶縁膜、 ３０４ 活性層、 ３０５ オーミックコンタクト層、 ３０６ ソース、ドレイン電極。
フロントページの続き (72)発明者 林 享 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 岡部 正太郎 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 杉山 秀一郎 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 森山 公一朗 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 幸田 勇蔵 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 5F045 AA08 AB04 AC01 AC02 BB11 CA13 CA15 DP22 DQ15 EJ06 EK07 EK30 5F051 AA04 AA05 BA14 BA18 CA03 CA07 CA08 CA16 CA22 CA24 CA26 CA35 CA37 CA40 DA04 DA12 DA17 GA05 KA10 5F110 AA06 BB01 CC07 DD02 EE06 EE44 FF02 FF29 GG02 GG14 GG17 GG25 GG45 HK09 HK16

Claims (63)

    【特許請求の範囲】
  1. 【請求項１】 基板上にシリコン系膜を形成する方法で
    あって、前記シリコン系膜形成時に、前記基板の厚さ方
    向に温度勾配が設けられており、前記温度勾配が、前記
    基板の成膜面側が前記基板の裏面側よりも温度が高いも
    のであることを特徴とするシリコン系膜の形成方法。
  2. 【請求項２】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が５００℃／ｍ以上
    １０００００℃／ｍ以下の範囲であることを特徴とする
    請求項１に記載のシリコン系膜の形成方法。
  3. 【請求項３】 前記シリコン系膜形成時の前記基板への
    熱導入源が、前記基板の成膜面側、裏面側の両方に設け
    られていることを特徴とする請求項１または２に記載の
    シリコン系膜の形成方法。
  4. 【請求項４】 前記シリコン系膜形成時に、前記基板の
    成膜面側および／または前記基板の裏面側に、冷却機構
    を設けていることを特徴とする請求項１乃至３のいずれ
    か１項に記載のシリコン系膜の形成方法。
  5. 【請求項５】 前記基板の裏面温度を、前記シリコン系
    膜の形成の過程で低下させること特徴とする請求項１乃
    至４のいずれか１項に記載のシリコン系膜の形成方法。
  6. 【請求項６】 前記シリコン系膜が、結晶相を含むシリ
    コン系膜であることを特徴とする請求項１乃至５のいず
    れか１項に記載のシリコン系膜の形成方法。
  7. 【請求項７】 前記結晶相を含むシリコン系膜が、前記
    結晶相のエックス線または電子線による（２２０）面の
    回折強度の全回折強度に対する割合が８０％以上である
    領域を含むことを特徴とする請求項６に記載のシリコン
    系膜の形成方法。
  8. 【請求項８】 真空容器内に水素化シリコン、フッ素化
    シリコンガスの少なくとも一方と、水素とを含む原料ガ
    スを導入し、前記真空容器内の高周波導入部に高周波を
    導入して、前記真空容器内に導入した基板上に前記シリ
    コン系膜を高周波プラズマＣＶＤ法によって形成するこ
    とを特徴とする請求項１乃至７のいずれか１項に記載の
    シリコン系膜の形成方法。
  9. 【請求項９】 前記高周波の周波数が１０ＭＨｚ以上１
    ０ＧＨｚ以下であることを特徴とする請求項８に記載の
    シリコン系膜の形成方法。
  10. 【請求項１０】 前記高周波の周波数が２０ＭＨｚ以上
    ３００ＭＨｚ以下であることを特徴とする請求項９に記
    載のシリコン系膜の形成方法。
  11. 【請求項１１】 前記高周波導入部と前記基板との距離
    が３ｍｍ以上３０ｍｍ以下であることを特徴とする請求
    項８乃至１０のいずれか１項に記載のシリコン系膜の形
    成方法。
  12. 【請求項１２】 前記シリコン系膜を形成する際の圧力
    が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ
    （３７．５Ｔｏｒｒ）以下であることを特徴とする請求
    項８乃至１１のいずれか１項に記載のシリコン系膜の形
    成方法。
  13. 【請求項１３】 前記シリコン系膜を形成する際の前記
    原料ガスの滞留時間が、０．０１秒以上１０秒以下であ
    ることを特徴とする請求項８乃至１２のいずれか１項に
    記載のシリコン系膜の形成方法。
  14. 【請求項１４】 前記シリコン系膜を形成する際の前記
    原料ガスの滞留時間が、０．１秒以上３秒以下であるこ
    とを特徴とする請求項１３に記載のシリコン系膜の形成
    方法。
  15. 【請求項１５】 前記シリコン系膜を形成する際の高周
    波密度が、０．０１Ｗ／ｃｍ３以上２Ｗ／ｃｍ３以下で
    あることを特徴とする請求項８乃至１４のいずれか１項
    に記載のシリコン系膜の形成方法。
  16. 【請求項１６】 前記シリコン系膜を形成する際の高周
    波密度が、０．１Ｗ／ｃｍ３以上１Ｗ／ｃｍ３以下であ
    ることを特徴とする請求項１５に記載のシリコン系膜の
    形成方法。
  17. 【請求項１７】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項８乃至１６のいずれか１項に記載のシリコ
    ン系膜の形成方法。
  18. 【請求項１８】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とする請
    求項８乃至１７のいずれか１項に記載のシリコン系膜の
    形成方法。
  19. 【請求項１９】 基板上に形成されたシリコン系膜であ
    って、前記シリコン系膜形成時に、前記基板の厚さ方向
    に温度勾配が設けられており、前記温度勾配が、前記基
    板の成膜面側が前記基板の裏面側よりも温度が高い方法
    によって形成されることを特徴とするシリコン系膜。
  20. 【請求項２０】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が５００℃／ｍ以上
    １０００００℃／ｍ以下の範囲であることを特徴とする
    請求項１９に記載のシリコン系膜。
  21. 【請求項２１】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項１９または２０に記載のシリコン系膜。
  22. 【請求項２２】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とする請
    求項１９乃至２１のいずれか１項に記載のシリコン系
    膜。
  23. 【請求項２３】 基板上にシリコン系膜からなる半導体
    接合を有する半導体素子であって、前記半導体素子中の
    少なくともひとつのシリコン系膜が、前記基板の厚さ方
    向に温度勾配が設けられおり、前記温度勾配が、前記基
    板の成膜面側が前記基板の裏面側よりも温度が高い方法
    によって形成されることを特徴とする半導体素子。
  24. 【請求項２４】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が５００℃／ｍ以上
    １０００００℃／ｍ以下の範囲であることを特徴とする
    請求項２３に記載の半導体素子。
  25. 【請求項２５】 前記半導体接合を有する半導体素子
    が、第一の導電型を示す半導体層、ｉ型半導体層、第二
    の導電型を示す半導体層が順次積層されたｐｉｎ型の半
    導体接合を少なくとも一組含む光起電力素子であること
    を特徴とする請求項２３または２４に記載の半導体素
    子。
  26. 【請求項２６】 前記シリコン系膜が、結晶相を含むシ
    リコン系膜であることを特徴とする請求項２３乃至２５
    のいずれか１項に記載の半導体素子。
  27. 【請求項２７】 前記結晶相を含むシリコン系膜が、前
    記結晶相のエックス線または電子線による（２２０）面
    の回折強度の全回折強度に対する割合が８０％以上であ
    る領域を含むことを特徴とする請求項２６に記載の半導
    体素子。
  28. 【請求項２８】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項２３乃至２７のいずれか１項に記載の半導
    体素子。
  29. 【請求項２９】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とする請
    求項２３乃至２８のいずれか１項に記載の半導体素子。
  30. 【請求項３０】 基板上にシリコン系膜を形成する方法
    であって、前記シリコン系膜形成時に、前記基板の厚さ
    方向に温度勾配が形成され、かつ前記温度勾配の向きが
    前記シリコン系膜の形成の過程で反転する過程を含むこ
    とを特徴とするシリコン系膜の形成方法。
  31. 【請求項３１】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が１０００００℃／
    ｍ以下の範囲内で変化することを特徴とする請求項３０
    に記載のシリコン系膜の形成方法。
  32. 【請求項３２】 前記温度勾配の向きが前記シリコン系
    膜の形成の過程で反転する過程において、前記基板の前
    記成膜面側の温度が高い過程においても、前記裏面側の
    温度が高い過程においても、前記温度勾配Ｃが５００℃
    ／ｍ以上の範囲を含むことを特徴とする請求項３０また
    は３１に記載のシリコン系膜の形成方法。
  33. 【請求項３３】 前記シリコン系膜形成時の前記基板へ
    の熱導入源が、前記基板の成膜面側、裏面側の両方に設
    けられていることを特徴とする請求項３０乃至３２のい
    ずれか１項に記載のシリコン系膜の形成方法。
  34. 【請求項３４】 前記シリコン系膜形成時に、前記基板
    の成膜面側および／または前記基板の裏面側に、冷却機
    構を設けていることを特徴とする請求項３０乃至３３の
    いずれか１項に記載のシリコン系膜の形成方法。
  35. 【請求項３５】 前記基板の裏面温度を、前記シリコン
    系膜の形成の過程で低下させること特徴とする請求項３
    ０乃至３４のいずれか１項に記載のシリコン系膜の形成
    方法。
  36. 【請求項３６】 前記シリコン系膜が、結晶相を含むシ
    リコン系膜であることを特徴とする請求項３０乃至３５
    のいずれか１項に記載のシリコン系膜の形成方法。
  37. 【請求項３７】 前記結晶相を含むシリコン系膜が、前
    記結晶相のエックス線または電子線による（２２０）面
    の回折強度の全回折強度に対する割合が８０％以上であ
    る領域を含むことを特徴とする請求項３６に記載のシリ
    コン系膜の形成方法。
  38. 【請求項３８】 真空容器内に水素化シリコン、フッ素
    化シリコンガスの少なくとも一方と、水素とを含む原料
    ガスを導入し、前記真空容器内の高周波導入部に高周波
    を導入して、前記真空容器内に導入した基板上に前記シ
    リコン系膜を高周波プラズマＣＶＤ法によって形成する
    ことを特徴とする請求項３０乃至３７のいずれか１項に
    記載のシリコン系膜の形成方法。
  39. 【請求項３９】 前記高周波の周波数が１０ＭＨｚ以上
    １０ＧＨｚ以下であることを特徴とする請求項３８に記
    載のシリコン系膜の形成方法。
  40. 【請求項４０】 前記高周波の周波数が２０ＭＨｚ以上
    ３００ＭＨｚ以下であることを特徴とする請求項３９に
    記載のシリコン系膜の形成方法。
  41. 【請求項４１】 前記高周波導入部と前記基板との距離
    が３ｍｍ以上３０ｍｍ以下であることを特徴とする請求
    項３８乃至４０のいずれか１項に記載のシリコン系膜の
    形成方法。
  42. 【請求項４２】 前記シリコン系膜を形成する際の圧力
    が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ
    （３７．５Ｔｏｒｒ）以下であることを特徴とする請求
    項３８乃至４１のいずれか１項に記載のシリコン系膜の
    形成方法。
  43. 【請求項４３】 前記シリコン系膜を形成する際の前記
    原料ガスの滞留時間が、０．０１秒以上１０秒以下であ
    ることを特徴とする請求項３８乃至４２のいずれか１項
    に記載のシリコン系膜の形成方法。
  44. 【請求項４４】 前記シリコン系膜を形成する際の前記
    原料ガスの滞留時間が、０．１秒以上３秒以下であるこ
    とを特徴とする請求項４３に記載のシリコン系膜の形成
    方法。
  45. 【請求項４５】 前記シリコン系膜を形成する際の高周
    波密度が、０．０１Ｗ／ｃｍ３以上２Ｗ／ｃｍ３以下で
    あることを特徴とする請求項３８乃至４４いずれか１項
    に記載のシリコン系膜の形成方法。
  46. 【請求項４６】 前記シリコン系膜を形成する際の高周
    波密度が、０．１Ｗ／ｃｍ３以上１Ｗ／ｃｍ３以下であ
    ることを特徴とする請求項４５に記載のシリコン系膜の
    形成方法。
  47. 【請求項４７】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項３８乃至４６のいずれか１項に記載のシリ
    コン系膜の形成方法。
  48. 【請求項４８】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とする請
    求項３８乃至４７のいずれか１項に記載のシリコン系膜
    の形成方法。
  49. 【請求項４９】 基板上に形成されたシリコン系膜であ
    って、前記シリコン系膜形成時に、前記基板の厚さ方向
    に温度勾配が形成され、かつ前記温度勾配の向きが前記
    シリコン系膜の形成の過程で反転する過程を含む方法に
    よって形成されることを特徴とするシリコン系膜。
  50. 【請求項５０】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が１０００００℃／
    ｍ以下の範囲内で変化することを特徴とする請求項４９
    に記載のシリコン系膜。
  51. 【請求項５１】 前記温度勾配の向きが前記シリコン系
    膜の形成の過程で反転する過程において、前記基板の前
    記成膜面側の温度が高い過程においても、前記裏面側の
    温度が高い過程においても、前記温度勾配Ｃが５００℃
    ／ｍ以上の範囲を含むことを特徴とする請求項４９また
    は５０に記載のシリコン系膜。
  52. 【請求項５２】 前記シリコン系膜が、結晶相を含むシ
    リコン系膜であることを特徴とする請求項４９乃至５１
    のいずれか１項に記載のシリコン系膜。
  53. 【請求項５３】 前記結晶相を含むシリコン系膜が、前
    記結晶相のエックス線または電子線による（２２０）面
    の回折強度の全回折強度に対する割合が８０％以上であ
    る領域を含むことを特徴とする請求項５２に記載のシリ
    コン系膜。
  54. 【請求項５４】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項４９乃至５３のいずれか１項に記載のシリ
    コン系膜。
  55. 【請求項５５】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とした請
    求項４９乃至５４のいずれか１項に記載のシリコン系
    膜。
  56. 【請求項５６】 基板上にシリコン系膜からなる半導体
    接合を有する半導体素子であって、前記半導体素子中の
    少なくともひとつのシリコン系膜が、前記基板の厚さ方
    向に温度勾配が形成され、かつ前記温度勾配の向きが前
    記シリコン系膜の形成の過程で反転する過程を含む方法
    によって形成されることを特徴とする半導体素子。
  57. 【請求項５７】 前記温度勾配Ｃが、前記基板の厚さを
    ｄ、基板の成膜面側と裏面側の温度差をΔＴとしたとき
    にＣ＝ΔＴ／ｄで定義され、Ｃの値が１０００００℃／
    ｍ以下の範囲で変化することを特徴とする請求項５６に
    記載の半導体素子。
  58. 【請求項５８】 前記温度勾配の向きが前記シリコン系
    膜の形成の過程で反転する過程において、前記基板の前
    記成膜面側の温度が高い過程においても、前記裏面側の
    温度が高い過程においても、前記温度勾配Ｃが５００℃
    ／ｍ以上の範囲を含むことを特徴とする請求項５６また
    は５７に記載の半導体素子。
  59. 【請求項５９】 前記半導体接合を有する半導体素子
    が、第一の導電型を示す半導体層、ｉ型半導体層、第二
    の導電型を示す半導体層が順次積層されたｐｉｎ型の半
    導体接合を少なくとも一組含む光起電力素子であること
    を特徴とする請求項５６乃至５８のいずれか１項に記載
    の半導体素子。
  60. 【請求項６０】 前記シリコン系膜が、結晶相を含むシ
    リコン系膜であることを特徴とする請求項５６乃至５９
    のいずれか１項に記載の半導体素子。
  61. 【請求項６１】 前記結晶相を含むシリコン系膜が、前
    記結晶相のエックス線または電子線による（２２０）面
    の回折強度の全回折強度に対する割合が８０％以上であ
    る領域を含むことを特徴とする請求項６０に記載の半導
    体素子。
  62. 【請求項６２】 前記シリコン系膜が、酸素原子、炭素
    原子、窒素原子の少なくともひとつを含み、かつそれら
    の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ ３以上５．
    ０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴
    とする請求項５６乃至６１のいずれか１項に記載の半導
    体素子。
  63. 【請求項６３】 前記シリコン系膜が、１．０×１０
    １９ａｔｏｍｓ／ｃｍ ３以上２．５×１０２０ａｔｏｍ
    ｓ／ｃｍ３以下のフッ素原子を含むことを特徴とする請
    求項５６乃至６２のいずれか１項に記載の半導体素子。
JP2002095458A 2001-04-03 2002-03-29 シリコン系膜の形成方法、シリコン系膜および半導体素子 Abandoned JP2003007629A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002095458A JP2003007629A (ja) 2001-04-03 2002-03-29 シリコン系膜の形成方法、シリコン系膜および半導体素子
US10/113,675 US6794275B2 (en) 2001-04-03 2002-04-02 Process for forming a silicon-based film on a substrate using a temperature gradient across the substrate axis

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001-105021 2001-04-03
JP2001105023 2001-04-03
JP2001105021 2001-04-03
JP2001-105023 2001-04-03
JP2002095458A JP2003007629A (ja) 2001-04-03 2002-03-29 シリコン系膜の形成方法、シリコン系膜および半導体素子

Publications (1)

Publication Number Publication Date
JP2003007629A true JP2003007629A (ja) 2003-01-10

Family

ID=27346454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002095458A Abandoned JP2003007629A (ja) 2001-04-03 2002-03-29 シリコン系膜の形成方法、シリコン系膜および半導体素子

Country Status (2)

Country Link
US (1) US6794275B2 (ja)
JP (1) JP2003007629A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133109A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 薄膜が形成された基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2009010347A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009065021A (ja) * 2007-09-07 2009-03-26 Fuji Electric Systems Co Ltd 光電変換素子の製造方法および製造装置
JP2010103506A (ja) * 2008-09-26 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の作製方法
KR101546583B1 (ko) 2013-10-29 2015-08-24 현대제철 주식회사 내식성이 우수한 금속 기판을 이용한 플렉서블 태양전지

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867701A1 (en) * 1997-03-28 1998-09-30 Interuniversitair Microelektronica Centrum Vzw Method of fabrication of an infrared radiation detector and more particularly an infrared sensitive bolometer
JP4433131B2 (ja) * 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
JP4240933B2 (ja) * 2002-07-18 2009-03-18 キヤノン株式会社 積層体形成方法
US20050189012A1 (en) * 2002-10-30 2005-09-01 Canon Kabushiki Kaisha Zinc oxide film, photovoltaic device making use of the same, and zinc oxide film formation process
JP4086629B2 (ja) * 2002-11-13 2008-05-14 キヤノン株式会社 光起電力素子
DE10308381B4 (de) * 2003-02-27 2012-08-16 Forschungszentrum Jülich GmbH Verfahren zur Abscheidung von Silizium
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP2004311965A (ja) * 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP4401826B2 (ja) * 2004-03-10 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP5354862B2 (ja) * 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
JP2010533796A (ja) * 2007-07-17 2010-10-28 アプライド マテリアルズ インコーポレイテッド 圧力制御された遠隔プラズマ源による洗浄率の改善
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US20090101201A1 (en) * 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure
KR20100095426A (ko) * 2007-11-02 2010-08-30 어플라이드 머티어리얼스, 인코포레이티드 증착 공정들 간의 플라즈마 처리
WO2009059240A1 (en) * 2007-11-02 2009-05-07 Applied Materials, Inc. Intrinsic amorphous silicon layer
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
US7981778B2 (en) * 2009-07-22 2011-07-19 Applied Materials, Inc. Directional solid phase crystallization of thin amorphous silicon for solar cell applications
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
US8088675B2 (en) * 2008-09-19 2012-01-03 Applied Materials, Inc. Methods of making an emitter having a desired dopant profile
WO2011011301A2 (en) * 2009-07-23 2011-01-27 Applied Materials, Inc. A mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
EP2423352A1 (en) * 2010-08-24 2012-02-29 Centesil S.L. Thermal shield for silicon production reactors
KR101905823B1 (ko) * 2011-07-27 2018-10-08 엘지이노텍 주식회사 웨이퍼 제조 장치 및 웨이퍼 제조 방법
TWI442587B (zh) * 2011-11-11 2014-06-21 Hon Hai Prec Ind Co Ltd 外殼面板及使用該外殼面板的電子設備
CN102637780B (zh) * 2012-04-27 2014-04-02 保定天威薄膜光伏有限公司 一种提高产业化硅薄膜电池组件性能的制备方法
JP6288518B2 (ja) * 2013-04-04 2018-03-07 東レフィルム加工株式会社 ガスバリア性フィルムおよびその製造方法
CN115985803B (zh) * 2023-03-22 2023-07-04 广东联塑班皓新能源科技集团有限公司 一种光伏组件生产系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638270C2 (de) * 1976-08-25 1983-01-27 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung großflächiger, freitragender Platten aus Silicium
US4489103A (en) * 1983-09-16 1984-12-18 Rca Corporation SIPOS Deposition method
CH668145A5 (fr) 1986-09-26 1988-11-30 Inst Microtechnique De L Unive Procede et installation de depot de silicium amorphe hydrogene sur un substrat dans une enceinte a plasma.
US5990005A (en) * 1997-02-10 1999-11-23 Nec Corporation Method of burying a contact hole with a metal for forming multilevel interconnections
JP3396395B2 (ja) 1997-05-21 2003-04-14 三菱重工業株式会社 アモルファス半導体薄膜の製造装置
JP3159136B2 (ja) * 1997-07-18 2001-04-23 日本電気株式会社 半導体装置の製造方法
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
AU9649498A (en) 1997-11-10 1999-05-31 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method
JPH11330520A (ja) 1998-03-09 1999-11-30 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造方法とその方法に用いられるプラズマｃｖｄ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133109A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 薄膜が形成された基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2009010347A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8647933B2 (en) 2007-06-01 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and display device
JP2009065021A (ja) * 2007-09-07 2009-03-26 Fuji Electric Systems Co Ltd 光電変換素子の製造方法および製造装置
JP2010103506A (ja) * 2008-09-26 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の作製方法
KR101546583B1 (ko) 2013-10-29 2015-08-24 현대제철 주식회사 내식성이 우수한 금속 기판을 이용한 플렉서블 태양전지

Also Published As

Publication number Publication date
US6794275B2 (en) 2004-09-21
US20030104664A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
JP2003007629A (ja) シリコン系膜の形成方法、シリコン系膜および半導体素子
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP4433131B2 (ja) シリコン系薄膜の形成方法
US6858308B2 (en) Semiconductor element, and method of forming silicon-based film
US6855621B2 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
JP2002299670A (ja) シリコン系薄膜及び光起電力素子
JP2002371357A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
JP2001345272A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP4240933B2 (ja) 積層体形成方法
TW201733150A (zh) 光電轉換裝置之製造方法
JP2002305315A (ja) 半導体素子の形成方法及び半導体素子
JP2001345273A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP3181121B2 (ja) 堆積膜形成方法
JP3255903B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP2000004036A (ja) 微結晶半導体層の形成方法、および光起電力素子
JP2001358350A (ja) 光起電力素子
JP4343482B2 (ja) シリコン系膜の形成方法、シリコン系膜及び光起電力素子
JP3862615B2 (ja) シリコン系薄膜形成装置およびシリコン系薄膜形成方法
JP2005317855A (ja) 微結晶シリコン膜の形成方法及び光起電力素子
JP2002134774A (ja) シリコン系薄膜の形成方法及びシリコン系薄膜並びに光起電力素子
JP2002134773A (ja) 光起電力素子
JP3832989B2 (ja) 光起電力素子、ｉ型シリコン系半導体層の形成方法及び光起電力素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060524

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060724