JP2002134772A - シリコン系薄膜及び光起電力素子 - Google Patents

シリコン系薄膜及び光起電力素子

Info

Publication number
JP2002134772A
JP2002134772A JP2000323521A JP2000323521A JP2002134772A JP 2002134772 A JP2002134772 A JP 2002134772A JP 2000323521 A JP2000323521 A JP 2000323521A JP 2000323521 A JP2000323521 A JP 2000323521A JP 2002134772 A JP2002134772 A JP 2002134772A
Authority
JP
Japan
Prior art keywords
silicon
thin film
based thin
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000323521A
Other languages
English (en)
Inventor
Takaharu Kondo
隆治 近藤
Masafumi Sano
政史 佐野
Koichi Matsuda
高一 松田
Makoto Tokawa
誠 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000323521A priority Critical patent/JP2002134772A/ja
Priority to US09/982,845 priority patent/US6812499B2/en
Publication of JP2002134772A publication Critical patent/JP2002134772A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03767—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System presenting light-induced characteristic variations, e.g. Staebler-Wronski effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 コストが安く、産業的に実用レベルにあるプ
ロセス時間で可能な成膜速度で、特に凸凹な表面形状を
持つ基板上において、光電特性の優れた光起電力素子を
提供すること。 【解決手段】 基体上に形成された結晶相を含むシリコ
ン系薄膜において、前記シリコン系薄膜が、表面の断面
形状ｆのサンプリング長ｄｘが２０ｎｍから１００ｎｍ
の範囲で傾斜角ａｒｃｔａｎ（ｄｆ／ｄｘ）の標準偏差
が１５°から５５°である形状の上に形成され、前記シ
リコン系薄膜のアモルファス成分に起因するラマン散乱
強度が結晶成分に起因するラマン散乱強度以下であり、
前記基体に平行な方向の面間隔と、単結晶シリコンの面
間隔との差が、単結晶シリコンの面間隔に対して０．２
％〜１．０％の範囲であることを特徴とするシリコン系
薄膜。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン系薄膜及
び基体上に少なくとも一組のｐｉｎ接合をもつシリコン
系半導体層を含む太陽電池、センサー等の光起電力素子
に関するものである。
【０００２】
【従来の技術】結晶性を示すシリコン系薄膜の形成方法
としては、従来からキャスト法などの液相から成長させ
る方法が行われてきたが、高温処理が必要であり、量産
性・低コスト化に向けての課題があった。
【０００３】キャスト法以外の結晶性を示すシリコン薄
膜の形成方法としては、特開平５−１０９６３８号公報
に記載のアモルファスシリコン膜を固相成長させて多結
晶シリコン膜を形成する方法や、特開平５−１３６０６
２号公報に記載のアモルファスシリコン形成後に水素プ
ラズマ処理を行い、これを繰り返すことにより多結晶シ
リコン膜を形成する方法が開示されている。
【０００４】
【本発明が解決しようとする課題】ところが、前述のよ
うにすでに開示された結晶性を示すシリコン薄膜の形成
方法において、前者の方法には、数μｍ以上の半導体層
を固相反応を用いて結晶させるために長時間の熱処理を
必要とし、後者の方法には、水素プラズマ処理とシリコ
ン層形成を繰り返すことによるプロセス時間の増大とい
う問題点があった。
【０００５】さらに、光閉込め効果の促進するための一
手段として凸凹な表面形状を持つ基板を採用した場合に
は、配向性を示すシリコン系薄膜、特に厚さ方向に柱状
の構造をもつシリコン系薄膜においては、薄膜形成初期
に凸凹の接線方向に配向面が成長することにより、成長
過程において不規則粒界を発生させる要因となってい
た。
【０００６】そこで、本発明は上記した課題を解決し、
コストが安く、産業的に実用レベルにあるプロセス時間
で可能な成膜速度で、特に凸凹な表面形状を持つ基板上
において、光電特性の優れた光起電力素子を提供するこ
とを目的としている。
【０００７】
【課題を解決するための手段】本発明のシリコン系薄膜
は、断面形状が関数ｆで表わされる表面上に形成された
結晶相を含むシリコン系薄膜において、前記シリコン系
薄膜が、サンプリング長ｄｘが２０ｎｍから１００ｎｍ
の範囲で傾斜角ａｒｃｔａｎ（ｄｆ／ｄｘ）の標準偏差
が１５°から５５°である形状の上に形成され、前記シ
リコン系薄膜のアモルファス成分に起因するラマン散乱
強度が結晶成分に起因するラマン散乱強度以下であり、
前記基体に平行な方向の面間隔と、単結晶シリコンの面
間隔との差が、単結晶シリコンの面間隔に対して０．２
％〜１．０％の範囲で変化していることを特徴とするシ
リコン系薄膜を特徴とする。
【０００８】また本発明は、前記結晶相を含むシリコン
系薄膜が、厚さ方向に柱状の構造の結晶を含むことを特
徴とするシリコン系薄膜を提供する。
【０００９】また本発明は、エックス線又は電子線回折
による（２２０）の回折強度の割合が全回折強度の３０
％以上であることを特徴とシリコン系薄膜を提供する。
【００１０】また本発明は、基体上に少なくとも一組の
ｐｉｎ接合を持つをもつシリコン系半導体層を含む光起
電力素子において、ｉ型半導体層が、前記シリコン系薄
膜を含むことを特徴とした光起電力素子を提供する。
【００１１】また本発明は、前記シリコン系半導体層
が、基体上に少なくとも第一の透明導電層を積層してな
る基板上に形成されており、前記第一の透明導電層が前
記表面形状を持つことを特徴とした光起電力素子を提供
する。
【００１２】また本発明は、前記シリコン系薄膜が高周
波を用いたプラズマＣＶＤ法によって作成されたことを
特徴とした光起電力素子を提供する。
【００１３】前記高周波の周波数は１０ＭＨｚ以上１０
ＧＨｚ以下であることが好ましい。前記基体は導電性基
体であることが好ましい。
【００１４】
【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果、本発明者は基体上に形成された結
晶相を含むシリコン系薄膜において、前記シリコン系薄
膜が、表面の断面形状ｆのサンプリング長ｄｘが２０ｎ
ｍから１００ｎｍの範囲で傾斜角ａｒｃｔａｎ（ｄｆ／
ｄｘ）の標準偏差が１５°から５５°である形状の上に
形成され、前記シリコン系薄膜のアモルファス成分に起
因するラマン散乱強度が結晶成分に起因するラマン散乱
強度以下であり、前記基体に平行な方向の面間隔と、単
結晶シリコンの面間隔との差が、単結晶シリコンの面間
隔に対して０．２％〜１．０％の範囲であるシリコン系
薄膜は、凸凹した表面形状でも、欠陥密度の小さな、良
質な結晶相を含むシリコン薄膜の形成が可能であり、こ
れを用いた光起電力素子においては、良好な光電変換特
性を得られること、膜中のクラックの発生要因を抑制す
ること、形成表面が清浄化されることなどにより、基板
との密着性が向上し、良好な耐環境性を示すこと、を見
出した。
【００１５】上記の構成にすることにより、以下の作用
がある。
【００１６】高周波を用いたプラズマＣＶＤ法により結
晶相を含むシリコン系半導体層を形成する方法は、固相
反応と比較してプロセス時間が短く、プロセス温度も低
くすることが可能なため低コスト化に有利である。特
に、ｐｉｎ接合を有する光起電力素子において、膜厚の
より大きなｉ型半導体層に適用することで、この効果は
大きく発揮される。
【００１７】実質的に光吸収層として機能するｉ型半導
体層を結晶相を含むｉ型半導体層とした場合には、アモ
ルファスの場合に問題になるステブラー−ロンスキー
（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ）効果による光劣
化現象を抑制することができるメリットがある。本発明
者が鋭意研究を重ねた結果、アモルファスに起因するラ
マン散乱強度（典型的な例として４８０ｃｍ-1付近）が
結晶成分に起因するラマン散乱強度（典型的な例として
５２０ｃｍ-1付近）以下であるように形成されたｉ型半
導体層において、上記の効果がより顕著に現れることを
見出した。
【００１８】ここで、結晶相を含むｉ型半導体層におけ
る問題点として、結晶粒界が多数キャリア、少数キャリ
ア双方に影響を与えて性能を劣化させることが知られて
いる。結晶粒界の影響を抑制するためには、ｉ型半導体
層内の結晶粒径を大きくして結晶粒界密度を低下させる
ことが有効な手段の一つであると考えられる。
【００１９】また、キャリアが厚さ方向に走行する場合
には、結晶粒がランダムな配置をとる構成をとるより
も、厚さ方向に柱状の結晶粒が集まった構成であるほう
が、キャリアが結晶粒界を横切る頻度が低減することが
できるため、なお好ましいものである。特に柱状の結晶
粒が（２２０）面に選択配向している場合には、基板面
に垂直方向に６角形状のチャンネル構造を持つことなど
により、キャリア走行性がより優れたｉ型半導体層とし
て機能するものと考えられる。ＡＳＴＭカードから明ら
かなように、無配向の結晶性シリコンでは、低角側から
１１反射分の回折強度の総和に対する（２２０）面の回
折強度の割合は約２３％である。すなわち、（２２０）
面の回折強度の割合が２３％を上回る結晶性シリコン系
薄膜は、（２２０）両方向に配向性を有することにな
る。特に（２２０）面の回折強度の割合が３０％以上の
構造においては、キャリア走行性の向上の効果がより促
進されると考えられる。
【００２０】また、前記シリコン系半導体層を凹凸を有
した形状の上に形成することによって、光閉込め効果に
より特に長波長側の感度が増大するため、光起電力素子
の中で実質的に光吸収層として機能するｉ型半導体層を
前記凹凸形状の上に形成した場合に、ｉ型半導体層を薄
膜化することが可能になるというメリットがある。特に
可視光領域の光に対するの光閉込め効果を見積もるため
には、表面の断面形状ｆのサンプリング長ｄｘが２０ｎ
ｍから１００ｎｍの範囲で傾斜角ａｒｃｔａｎ（ｄｆ／
ｄｘ）の分布を調べ、その標準偏差が１５°から５５°
である形状にすることで、光開じ込めの効果が顕著にな
ることがわかった。
【００２１】一方、前記の凹凸を有する形状の上に、配
向性があり厚さ方向に柱状の構造の結晶を含むシリコン
系薄膜を形成する場合、基板の凹凸の法線方向に柱状の
構造が成長するため、成長過程で結晶粒同士の衝突など
が起きるなどして、構造上の不整合が生じやすくなる。
アモルファス成分に起因するラマン散乱強度が結晶成分
に起因するラマン散乱強度以下であるようなシリコン系
薄膜の場合には、より構造に柔軟性をもたせることが可
能なアモルファスの成分が多いシリコン系薄膜の場合と
比べると、膜形成の過程で構造上の不整合を吸収するこ
とはより困難である。
【００２２】また、凹部と凸部によって生じた表面の化
学ポテンシャルを駆動力とする体積拡散や表面拡散によ
って構造上の不整合の緩和する度合いも、シリコン系薄
膜に代表されるダイヤモンド構造のような４配位の構造
は、６配位の単純立方格子、８配位の体心立方格子、１
２配位の面心立方格子などと比較すると小さい。そのた
めに、アモルファス成分に起因するラマン散乱強度が結
晶成分に起因するラマン散乱強度以下であるようなシリ
コン系薄膜の場合には、成長面に平行な方向と、成長面
に垂直な方向での格子定数の比率を変化させ、擬正方晶
的な結晶構造へ変化させて構造上の不整合を緩和させる
ことが効果的になる。
【００２３】これにより、結晶粒と結晶粒との間の不規
則粒界や、転位の発生を抑制することができ、結晶学的
に規則性のない領域であるこれらの発生を抑制すること
で、粒界の電気的活性度を低下、バルク内の不結合手の
発生の抑制を実現し、ひいてはシリコン系薄膜としての
キャリアの走行性を向上させることが可能になる。
【００２４】ただし格子定数を変化させる場合、変化の
度合いが大きすぎた場合には、バルク内の点欠陥の誘発
などによりキャリア走行性の低下の要因となるために、
変化させうる量には限界がある。また、前記標準偏差が
１５°より小さい場合には、光閉込め効果が乏しくてｉ
型半導体層を比較的厚くする必要があり、前記標準偏差
が５５°より大きくなると急峻な頂点部が発生し、シリ
コン系薄膜内に局所的な応力を発生させる要因となると
いった問題点も生じる。なお１５°〜５５°の中で２０
°〜５０°がより好ましく、２５°〜４０°がさらに好
ましい。
【００２５】本発明者が鋭意研究を重ねた結果、光閉込
め効果が有効に働き、しかもバルク内のキャリア走行性
も良好に保ち、シリコン系薄膜内に局所的な応力を発生
しない領域は、前記標準偏差が１５°から５５°である
形状の上に形成され、前記シリコン系薄膜の前記基体に
平行な方向の面間隔と、単結晶シリコンの面間隔との差
が、単結晶シリコンの面間隔に対して０．２％〜１．０
％の範囲であること、を見出した。
【００２６】表面の断面形状ｆのサンプリング長ｄｘが
２０ｎｍから１００ｎｍの範囲で傾斜角ａｒｃｔａｎ
（ｄｆ／ｄｘ）の標準偏差が１５°から５５°である形
状の作成方法として、ＳＵＳ基体、金属層、第一の透明
導電層からなる基板上に前記形状を設ける手段を例とし
て以下で説明する。凹凸形状は、ＳＵＳ基体、金属層、
第一の透明導電層のそれぞれの層で凹凸形状を作る工夫
を行ってもよいし、その一部でのみで行うほう方法であ
っても、最終的な表面形状が上記の条件下になっていれ
ば構わない。
【００２７】ＳＵＳ基体に凹凸形状を作る方法として
は、冷間圧延した後、熱処理や酸洗いなどによる方法、
機械的に表面を荒らしたロールによる圧延する方法、研
磨材を塗布したベルトにより研磨する方法、これらを組
み合わせた方法などによって行うことができる。金属層
で凹凸を作る方法としては、高温に加熱した基体上に金
属層を蒸着法、スパッタ法を用いて形成する方法、電析
法、印刷法などによって行うことができる。第一の透明
導電層で凹凸を作る方法としてほ、高温に加熱した基体
上に第一の透明導電層を蒸着法、スパッタ法を用いて形
成する方法、硝酸イオンと亜鉛イオンを含む溶液（濃度
０．００１〜１．０ｍｏｌ／ｌ、液温は５０℃以上）な
どを用いた電析法によって形成する方法、印刷法などが
あげられる。スパッタ法にて第一の透明導電層を形成す
る場合には、形成初期段階で、原料ガスに酸素を導入す
るのも有効である。さらに、これらの方法を用いた各行
程において、ドライエッチング、ウエットエッチング、
あるいはサンドブラストなどによる研磨、加熱処理など
の処置を加えてもよい。ウェットエッチングの場合は、
ウェット時間を制御することにより標準偏差を制御でき
る。時間の経過につれ標準偏差の値は大きくなる。
【００２８】図６は、前記形状の表面をプローブ顕微鏡
で観察し、その観察データから、任意のサンプリング長
において断面形状ｆの傾きｄｆ／ｄｘから傾斜角ａｒｃ
ｔａｎ（ｄｆ／ｄｘ）を求め、傾斜角の分布を求めた概
念図である。サンプリング長がより小さい範囲では、光
閉込め効果に寄与しない凹凸による傾斜を測定してしま
うことがあり、逆にサンプリング長がより大きな範囲で
は、サンプリング長と凹凸のピッチが近づき、光閉込め
効果に寄与する波長に対する凹凸が正確に評価できな
い。したがって、サンプリング長は光吸収させたい光の
波長の１／３〜１／１０程度が好ましい。概ね紫外光、
可視光、近赤外光の範囲を目的としている場合には、２
０ｎｍ〜１００ｎｍが好ましい。本発明では、基体に平
行な方向の面間隔と、単結晶シリコンの面間隔との差
が、単結晶シリコンの面間隔に対して０．２％〜１．０
％の範囲である。この値が０．２％より小さいと構造上
の不整合を緩和することが不十分であり、１．０％より
大きいとバルク内の点欠陥の誘発などによりキャリア走
行性の低下の要因となる。この値は、０.３％〜０.７％
がより好ましい。
【００２９】高周波を用いたプラズマＣＶＤ法を用い
て、シリコン系薄膜の前記基体に平行な方向の面間隔
と、単結晶シリコンの面間隔との差が、単結晶シリコン
の面間隔に対して、０．２％〜１．０％の範囲であるよ
うに形成するための手段としては、成膜過程の初期に、
イオン衝撃をより活発にすることによって、付着したシ
リコン原子に対して、原子位置への変位を促す駆動力の
源の一部として作用させることが可能になり、表面形状
に適した結晶構造を持つシリコン系薄膜の形成が可能に
なるものなどがあげられる。イオン衝撃が活発なほど、
上記数値は大きくなる。
【００３０】さらに、成膜過程の初期に、イオン衝撃を
より活発にすることによって、表面層に対するエッチン
グ効果が働き、表面が清浄化され、それに伴なって下地
層とシリコン系薄膜との密着性が向上するというメリッ
トもある。さらに、前記の表面の断面形状ｆを持つ表面
層への成膜過程の初期においては、表面層に温度が十分
でない局所的な領域が発生し、表面拡散の極端な低下に
よる膜のアモルファス化、しかもＨ量の最適化、構造の
緩和が不十分なために特にキャリアの走行性に悪影響を
与える低品質な初期膜が形成することが懸念されるが、
イオン衝撃をより活発にすることによって、イオンの運
動エネルギーによる加熱効果が活発になり、低品質な初
期膜の形成を抑えることができる。
【００３１】ここで、前記表面層は、光起電力素子にお
けるｉ型半導体層が前記シリコン系薄膜を含む場合に
は、基板側からｎｉｐ構成をとる場合には、ｎ型半導体
層、または別の形態のｉ型半導体層が相当し、基板側か
らｐｉｎ構成をとる場合には、ｐ型半導体層、または別
の形態のｉ型半導体層が相当するが、前記表面相の形状
は、前記基板で形成されることが好ましいものである。
【００３２】高周波を用いたプラズマＣＶＤ法を用いて
イオン衝撃をより活発にするシリコン系薄膜の形成方法
としては、投入する高周波パワーを大きくしたり、プラ
ズマ中の活性種が追随できるような周波数の高周波電源
を用いたり、原料ガスにＨｅ、Ａｒ、Ｎｅなどのプラズ
マ化しやすい不活性ガスを導入するなどがあげられる。
これらの処方を、前記シリコン系薄膜の形成初期に用い
ることで、シリコン系薄膜の前記基体に平行な方向の面
間隔と、単結晶シリコンの面間隔との差が、単結晶シリ
コンの面間隔に対して０．２％〜１．０％の範囲である
ように形成することができるようになる。
【００３３】次に本発明の光起電力素子の構成要素につ
いて説明する。
【００３４】図１は本発明の光起電力素子の一例を示す
模式的な断面図である。図中１０１は基板、１０２は半
導体層、１０３は第二の透明導電層、１０４は集電電極
である。また、１０１−１は基体、１０１−２は金属
層、１０１−３は第一の透明導電層である。これらは基
板１０１の構成部材である。
【００３５】（基体）基体１０１−１としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体１０１−
１の材料として好適である。
【００３６】（金属層）金属層１０１−２は電極として
の役割と、基体１０１−１にまで到達した光を反射して
半導体層１０２で再利用させる反射層としての役割とを
有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、
ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層１０１−２は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層１０２内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体１０１−１が導電性を有する場合に
は金属層１０１−２は形成しなくてもよい。
【００３７】（第一の透明導電層）第一の透明導電層１
０１−３は、入射光及び反射光の乱反射を増大し、半導
体層１０２内での光路長を伸ばす役割を有する。また、
金属層１０１−２の元素が半導体層１０２へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層１０１−３は、金属層１０１−２と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物か
らなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析
等の方法を用いて形成されることが好ましい。これらの
導電性酸化物に導電率を変化させる物質を添加してもよ
い。
【００３８】（基板）以上の方法により、基体１０１−
１上に必要に応じて、金属層１０１−２、第一の透明導
電層１０１−３を積層して基板１０１を形成する。ま
た、素子の集積化を容易にするために、基板１０１に中
間層として絶縁層を設けてもよい。
【００３９】（半導体層）本発明のシリコン系薄膜及び
半導体層１０２の主たる材料としては、アモルファス相
あるいは結晶相、さらにはこれらの混相系のＳｉが用い
られる。Ｓｉに代えて、ＳｉとＣ又はＧｅとの合金を用
いても構わない。半導体層１０２には同時に、水素及び
／又はハロゲン原子が含有される。その好ましい含有量
は０．１〜４０原子％である。さらに半導体層１０２
は、酸素、窒素などを含有してもよい。半導体層をｐ型
半導体層とするにはＩＩＩ属元素、ｎ型半導体層とする
にはＶ属元素を含有する。
【００４０】ｐ型層及びｎ型層び電気特性としては、活
性化エネルギーが０．２ｅＶ以下のものが好ましく、
０．１ｅＶ以下のものが最適である。また比抵抗として
は１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適で
ある。スタックセル（ｐｉｎ接合を複数有する光起電力
素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体
層はバンドギャップが広く、遠いｐｉｎ接合になるに随
いバンドギャップが狭くなるのが好ましい。
【００４１】また、ｉ層内部ではその膜厚方向の中心よ
りもｐ層寄りにバンドギャップの極小値があるのが好ま
しい。光入射側のドープ層（ｐ型層もしくはｎ型層）は
光吸収の少ない結晶性の半導体か、又はバンドギャップ
の広い半導体が適している。ｐｉｎ接合を２組積層した
スタックセルの例としては、ｉ型シリコン系半導体層の
組み合わせとして、光入射側から（アモルファス半導体
層、結晶相を含む半導体層）、（結晶相を含む半導体
層、結晶相を含む半導体層）となるものがあげられる。
【００４２】また、ｐｉｎ接合を３組積層した光起電力
素子の例としてはｉ型シリコン系半導体層の組み合わせ
として、光入射側から（アモルファス半導体層、アモル
ファス半導体層、結晶相を含む半導体層）、（アモルフ
ァス、結晶相を含む半導体層、結晶相を含む半導体
層）、（結晶相を含む半導体層、結晶相を含む半導体
層、結晶相を含む半導体層）となるものがあげられる。
【００４３】ｉ型半導体層としては光（６３０ｎｍ）の
吸収係数（α）が５０００ｃｍ-1以上、ソーラーシミュ
レーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）による擬
似太陽光照射化の光伝導度（σｐ）が１０×１０-5Ｓ／
ｃｍ以上、暗伝導度（σｄ）が１０×１０-6Ｓ／ｃｍ以
下、コンスタントフォトカレントメソッド（ＣＰＭ）に
よるアーバックエナジーが５５ｍｅＶ以下であるのが好
ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型に
なっているものでも使用することができる。また、ｐｉ
ｎ接合は、基板側からｐ層ｉ層ｎ層の構成でも、その逆
であっても構わない。
【００４４】（半導体層の形成方法）本発明のシリコン
系薄膜、及び上述の半導体層１０２を形成するには、高
周波プラズマＣＶＤ法が適している。以下、高周波プラ
ズマＣＶＤ法によって半導体層１０２を形成する手順の
好適な例を示す。 （１）減圧状態にできる堆積室（真空チャンバー）内を
所定の堆積圧力に減圧する。 （２）堆積室内に原料ガス、希釈ガス等の材料ガスを導
入し、堆積室内を真空ポンプによって排気しつつ、堆積
室内を所定の堆積圧力に設定する。 （３）基板１０１をヒーターによって所定の温度に設定
する。 （４）高周波電源によって発振された高周波を前記堆積
室に導入する。前記堆積室への導入方法は、高周波を導
波管によって導き、アルミナセラミックスなどの誘電体
窓を介して堆積室内に導入したり、高周波を同軸ケーブ
ルによって導き、金属電極を介して堆積室内に導入した
りする方法がある。 （５）堆積室内にプラズマを生起させて原料ガスを分解
し、堆積室内に配置された基板１０１上に堆積膜を形成
する。この手順を必要に応じて複数回繰り返して半導体
層１０２を形成する。
【００４５】本発明のシリコン系薄膜、及び上述の半導
体層１０２の形成条件としては、堆積室内の基板温度は
１００〜４５０℃、圧力は０．５ｍＴｏｒｒ〜１０Ｔｏ
ｒｒ、高周波パワーは０．００１〜１Ｗ／ｃｍ3が好適
な条件としてあげられる。本発明のシリコン系薄膜、及
び上述の半導体層１０２の形成に適した原料ガスとして
は、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4等のシリコン原子を含
有したガス化しうる化合物があげられる。合金系にする
場合にはさらに、ＧｅＨ4やＣＨ4などのようにＧｅやＣ
を含有したガス化しうる化合物を原料ガスに添加するこ
とが望ましい。原料ガスは、希釈ガスで希釈して堆積室
内に導入することが望ましい。希釈ガスとしては、
Ｈ2、Ｈｅ、Ａｒ、Ｎｅなどがあげられる。さらに窒
素、酸素等を含有したガス化しうる化合物を原料ガス乃
至希釈ガスとして添加してもよい。アモルファス成分に
起因するラマン散乱強度が、結晶成分に起因するラマン
散乱強度以下とするためには、ＳｉＨ4ガスに対するＨ2
ガスの流量比を高めたり、成膜温度を高めたり、原料ガ
スにＳｉＦ4などのハロゲン系元素を含有するガスを用
いる方法などがあげられる。
【００４６】半導体層をｐ型層とするためのドーパント
ガスとしてはＢ2Ｈ6、ＢＦ3等が用いられる。また、半
導体層をｎ型層とするためのドーパントガスとしては、
ＰＨ 3、ＰＦ3等が用いられる。
【００４７】結晶相の薄膜や、ＳｉＣ等の光吸収が少な
いかバンドギャップの広い層を堆積する場合には、原料
ガスに対する希釈ガスの割合を増やし、比較的高いパワ
ーの高周波を導入するのが好ましい。また本発明の、前
記基体に平行な方向の面間隔と、単結晶シリコンの面間
隔との差が、単結晶シリコンの面間隔に対して０．２％
〜１．０％の範囲であるようにシリコン系薄膜を形成す
るためには、前述のように、成膜過程の初期に、イオン
衝撃をより活発にすることによって、付着したシリコン
原子に対して、原子位置への変位を促す駆動力の源の一
部として作用させることが可能になり、表面形状に適し
た結晶構造を持つシリコン系薄膜の形成が可能になるも
のと思われる。高周波を用いたプラズマＣＶＤ法を用い
てイオン衝撃をより活発にするシリコン系薄膜の形成方
法としては、投入する高周波パワーを大きくしたり、プ
ラズマ中の活性種が追随できるような周波数の高周波電
源を用いたり、原料ガスにＨｅ、Ａｒ、Ｎｅなどのプラ
ズマ化しやすい不活性ガスを導入するなどがあげられ
る。プラズマＣＶＤ法における高周波としては１０ＭＨ
ｚ以上１０ＧＨｚ以下が好ましい。また、上記の範囲内
において、成膜の初期領域においては、プラズマ中の活
性種が追随しやすい相対的に低い周波数を用いて膜形成
を行う方法は好ましいものである。
【００４８】（第二の透明導電層）第二の透明導電層１
０３は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層１０３は、半導体層１０２
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは５５０
ｎｍにおける透過率が８０％以上、より好ましくは８５
％以上であることが望ましい。抵抗率は５×１０-3Ωｃ
ｍ以下、より好ましくは１×１０-3Ωｃｍ以下であるこ
とが好ましい。第二の透明導電層１０３の材料として
は、ＩＴＯ、ＺｎＯ、Ｉｎ2Ｏ3等を好適に用いることが
できる。その形成方法としては、蒸着、ＣＶＤ、スプレ
ー、スピンオン、浸漬などの方法が好適である。これら
の材料に導電率を変化させる物質を添加してもよい。
【００４９】（集電電極）集電電極１０４は集電効率を
向上するために透明電極１０３上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
【００５０】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面（光入射側と反射側）などに鋼板等の補教材を併用し
てもよい。
【００５１】
【実施例】以下の実施例では、光起電力素子として太陽
電池を例に挙げて本発明を具体的にするが、これらの実
施例は本発明の内容を何ら限定するものではない。
【００５２】（実施例１）図２に示した堆積膜形成装置
２０１を用い、以下の手順でシリコン系薄膜を形成し
た。
【００５３】図２は、本発明のシリコン系薄膜及び光起
電力素子を製造する堆積膜形成装置の一例を示す模式的
な断面図である。図２に示す堆積膜形成装置２０１は、
基板送り出し容器２０２、半導体形成用真空容器２１１
〜２１８、基板巻き取り容器２０３が、ガスゲート２２
１〜２２９を介して結合することによって構成されてい
る。この堆積膜形成装置２０１には、各容器及び各ガス
ゲート２２１〜２２９を貫いて帯状の導電性基板２０４
がセットされる。帯状の導電性基板２０４は、基板送り
出し容器２０２に設置されたボビンから巻き出され、基
板巻き取り容器２０３で別のボビンに巻き取られる。
【００５４】半導体形成用真空容器２１１〜２１８は、
それぞれ堆積室を有しており、該放電室内の放電電極２
４１〜２４８に高周波電源２５１〜２５８から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板２０４上に半導体
層を堆積させた。また、各半導体形成用真空容器２１１
〜２１８には、原料ガスや希釈ガスを導入するためのガ
ス導入管２３１〜２３８が接続されている。
【００５５】図２に示した堆積膜形成装置２０１は、半
導体形成用真空装置を８個具備しているが、以下の実施
例においては、すべての半導体形成用真空容器でグロー
放電を生起させる必要はなく、製造する光起電力素子の
層構成にあわせて各容器でのグロー放電の有無を選択す
ることができる。また、各半導体形成装置には、各堆積
室内での導電性基板２０４と放電空間との接触面積を調
整するための、不図示の成膜領域調整板が設けられてお
り、これを調整することによって各容器で形成される各
半導体膜の膜厚を調整することができるようになってい
る。
【００５６】まず、ステンレス（ＳＵＳ４３０ＢＡ）か
らなる帯状の基体（幅４０ｃｍ、長さ２００ｍ、厚さ
０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続
スパッタリング装置に装着し、Ａｇ電極をターゲットと
して、厚さ１００ｎｍのＡｇ薄膜を室温にてスパッタ蒸
着させた。
【００５７】さらにＺｎＯターゲットを用いて、厚さ
１．２μｍのＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着
し、帯状の導電性基板２０４を形成した。次に不図示の
ウエットエッチ装置に装着し、５％酢酸溶液中に３０秒
間浸漬した後、十分に洗浄、乾燥を行った。作成した導
電性基板２０４の一部を切り出して、プローブ顕微鏡に
て表面の断面形状を観察し、断面の傾斜角の分布を求め
たところ、標準偏差は２０°であった。
【００５８】次に基板送り出し容器２０２に、導電性基
板２０４を巻いたボビンを装着し、導電性基板２０４を
搬入側のガスゲート、半導体形成用真空容器２１１、２
１２、２１３、２１４、２１５、２１６、２１７、２１
８、搬出側のガスゲートを介し、基板巻き取り容器２０
３まで通し、帯状の導電性基板２０４がたるまないよう
に張力調整を行った。そして、基板送り出し容器２０
２、半導体形成用真空容器２１１、２１２、２１３、２
１４、２１５、２１６、２１７、２１８、基板巻き取り
容器２０３を真空ポンプからなる真空排気系により、５
×１０-6Ｔｏｒｒ以下まで充分に真空排気した。
【００５９】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１２、２１３、２１４へガス導入管２
３２、２３３、２３４から原料ガス及び希釈ガスを供給
した。
【００６０】また、半導体形成用真空容器２１２、２１
３、２１４以外の半導体形成用真空容器にはガス導入管
から２００ｓｃｃｍのＨ2ガスを供給し、同時に不図示
の各ゲートガス供給管から、各ガスゲートにゲートガス
として５００ｓｃｃｍのＨ2ガスを供給した。この状態
で真空排気系の排気能力を調整して、半導体形成用真空
容器２１２、２１３、２１４内の圧力を所望の圧力に調
整した。形成条件は表１に示す通りである。
【００６１】
【表１】
【００６２】半導体形成用真空容器２１２、２１３、２
１４内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。導電性基板２０４を移動させ
ながら、半導体形成用真空容器２１２、２１３、２１４
内の放電電極２４２、２４３、２４４に高周波電源２５
２、２５３、２５４より高周波を導入し、半導体形成用
真空容器２１２、２１３、２１４内の堆積室内にグロー
放電を生起し、導電性基板２０４上に結晶相を含むｉ型
半導体層（膜厚１．５μｍ）を形成し、シリコン系薄膜
を形成した（実施例１）。ここで、半導体形成用真空容
器２１２、２１３、２１４には周波数１００ＭＨｚ、パ
ワー２０ｍＷ／ｃｍ3の高周波電力を導入した。
【００６３】次に、表１の半導体形成用真空容器２１２
にＡｒを導入しなかった以外は実施例１と同様の方法
で、シリコン系薄膜を形成した（比較例１）。
【００６４】次に、実施例１と比較例１で作成したシリ
コン系薄膜を実施例１と比較例１で作成したシリコン系
薄膜をエックス線回折系によりθ―２θ法で回折ピーク
を測定し、２２０反射の回折ピークの２θ位置より（２
２０）面の面間隔を求めたところ、エックス線回折法に
よって求めた単結晶シリコンの（２２０）面の面間隔
１．９２０１Åと比べると、実施例１のシリコン系薄膜
では０．４０％広くなっており、比較例１のシリコン系
薄膜ではほぼ同一の値であった。
【００６５】また、電子スピン共鳴（ＥＳＲ）法により
シリコン系薄膜中の未結合手の密度を評価した結果、実
施例１で作成したシリコン系薄膜中の末結合手の密度
は、比較例１で作成したシリコン系薄膜中の未結合手の
密度の2/3であった。以上のことから、本発明のシリコ
ン系薄膜は、末結合手密度が小さく、キャリア走行性に
優れた特長を持つことがわかる。
【００６６】（実施例２）図３に示した堆積膜形成装置
２０１を用い、実施例１と同様に導電性基板２０４上に
シリコン系薄膜を形成した。形成条件は表２に示す通り
である。
【００６７】
【表２】
【００６８】半導体形成用真空容器２１２、２１３、２
１４内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。導電性基板２０４を移動させ
ながら、半導体形成用真空容器２１２、２１３、２１４
内の放電電極２４２、２４３、２４４に高周波電源２５
２、２５３、２５４より高周波を導入し、半導体形成用
真空容器２１２、２１３、２１４内の堆積室内にグロー
放電を生起し、導電性基板２０４上に結晶相を含むｉ型
半導体層（膜厚１．５μｍ）を形成し、シリコン系薄膜
を形成した（実施例２）。
【００６９】ここで、半導体形成用真空容器２１２には
周波数１３．５６ＭＨｚ、パワー３０ｍＷ／ｃｍ3を、
半導体形成用真空容器２１３、２１４には、マイクロ波
アプリケータ２６１、２６２を介して周波数２．４５Ｇ
Ｈｚ、パワー５０ｍＷ／ｃｍ 3の高周波電力を導入し
た。
【００７０】次に、実施例２で作成したシリコン系薄膜
をエックス線回折系によりθ−２θ法で回折ピークを測
定し、２２０反射の回折ピークの２θ位置より（２２
０）面の面間隔を求めたところ、エックス線回折法によ
って求めた単結晶シリコンの（２２０）面の面間隔１．
９２０１Åと比べると、実施例２のシリコン系薄膜では
０．７８％広くなっていた。
【００７１】また、電子スピン共鳴（ＥＳＲ）法により
シリコン系薄膜中の末結合手の密度を評価した結果、実
施例２で作成したシリコン系薄膜中の未結合手の密度
は、比較例１で作成したシリコン系薄膜中の末結合手の
密度の3/5であった。以上のことから、本発明のシリコ
ン系薄膜は、未結合手密度が小さく、キャリア走行性に
優れた特長を持つことがわかる。
【００７２】（実施例３）図２に示した堆積膜形成装置
２０１を用い、以下の手順で図４に示したｐｉｎ型光起
電力素子を形成した。図４は本発明のシリコン系薄膜を
有する光起電力素子の一例粗示す模式的な断面図であ
る。図中、図１と同様の部材には同じ符号を付して説明
を省略する。この光起電力素子の半導体層は、アモルフ
ァスｎ型半導体層１０２−１と、微結晶を含むｉ型半導
体層１０２−２と微結晶ｐ型半導体層１０２−３とから
なっている。すなわち、この光起電力素子はいわゆるｐ
ｉｎ型シングルセル光起電力素子である。
【００７３】実施例１と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、基板巻き取り容器２０３を不図示の真空ポンプから
なる真空排気系により、５×１０-6Ｔｏｒｒ以下まで充
分に真空排気した。
【００７４】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１１〜２１５へガス導入管２３１〜２
３５から原料ガス及び希釈ガスを供給した。
【００７５】また、半導体形成用真空容器２１１〜２１
５以外の半導体形成用真空容器にはガス導入管から２０
０ｓｃｃｍのＨ2ガスを供給し、同時に不図示の各ゲー
トガス供給管から、各ガスゲートにゲートガスとして５
００ｓｃｃｍのＨ2ガスを供給した。この状態で真空排
気系の排気能力を調整して、半導体形成用真空容器２１
１〜２１５内の圧力を所望の圧力に調整した。形成条件
は表３に示す通りである。
【００７６】
【表３】
【００７７】次に、半導体形成用真空容器２１１〜２１
５内の放電電極２４１〜２４５に高周波電源２５１〜２
５５より高周波を導入し、半導体形成用真空容器２１１
〜２１５内の堆積室内にグロー放電を生起し、導電性基
板２０４上に、導電性基板２０４上にアモルファスｎ型
半導体層（膜厚３０ｎｍ）、結晶相を含むｉ型半導体層
（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎ
ｍ）を形成し光起電力素子を形成した。
【００７８】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー５ｍＷ／ｃｍ3を、半
導体形成用真空容器２１２、２１３、２１４には周波数
１００ＭＨｚ、パワー２０ｍＷ／ｃｍ3を、半導体形成
容器２１５には周波数１３．５６ＭＨｚ、パワー３０ｍ
Ｗ／ｃｍ3を導入した。次に不図示の連続モジュール化
装置を用いて、形成した帯状の光起電力素子を３６ｃｍ
×２２ｃｍの太陽電池モジュールに加工した（実施例
３）。
【００７９】次に、半導体形成用真空容器２１２にＡｒ
を導入しなかった以外は実施例３と同様の方法で、太陽
電池モジュールを形成した（比較例３）。
【００８０】実施例３及び比較例３で作成した太陽電池
モジュールの光電変換効率をソーラーシミュレーター
（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定し
た。実施例３の太陽電池モジュールの光電変換効率を１
に規格化したときの、比較例３で作成した太陽電池モジ
ュールの光電変換効率の値は０．９０となった。
【００８１】また、碁盤目テープ法（切り傷の隙間間隔
１ｍｍ、ます目の数１００）を用いて導電性基板と半導
体層との間の密着性を調べた。またあらかじめ初期光電
変換効率を測定しておいた太陽電池モジュールを、温度
８５℃、湿度８５％の暗所に設置し３０分保持、その後
７０分かけて温度−２０℃まで下げ３０分保持、再び７
０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイ
クルを１００回繰り返した後に再度光電変換効率を測定
し、温湿度試験による光電変換効率の変化を調べた。
【００８２】また、あらかじめ初期光電変換効率を測定
しておいた太陽電池モジュールを５０℃に保持した状態
で、ＡＭ１．５、１００ｍＷ／ｃｍ2の擬似太陽光を５
００時間照射した後に、再度光電変換効率を測定し、光
劣化試験による光電変換効率の変化を調べた。これらの
結果を表４に示す。
【００８３】
【表４】
【００８４】表４に示すように、本発明の光起電力素子
を含む実施例３の太陽電池モジュールは、比較例３の太
陽電池モジュールを比較して、初期変換効率、密着性、
温湿度試験や光劣化試験に対する耐久性に優れている。
以上のことより本発明の光起電力素子を含む太陽電池モ
ジュールは、優れた特長を持つことが分かる。
【００８５】（実施例４）まず実施例１と同様にステン
レス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅４０
ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱
脂、洗浄し、不図示の連続スパッタリング装置に装着
し、Ａｇ電極をターゲットとして、厚さ１００ｎｍのＡ
ｇ薄膜を室温にてスパッタ蒸着させた。さらにＺｎＯタ
ーゲットを用いて、厚さ１．２μｍのＺｎＯ薄膜をＡｇ
薄膜の上にスパッタ蒸着し、帯状の導電性基板２０４を
形成した。次に不図示のウエットエッチ装置に装着し、
５％酢酸溶液中に断面の傾斜角の標準偏差が１５°、２
０°、２５°、４０°、５０°、５５°になるように時
間を変えながらウエットエッチをした後、十分に洗浄、
乾燥を行った。その後、図２に示した堆積膜形成装置２
０１を用い、実施例３と同様にｐｉｎ型光起電力素子を
形成した（実施例４−１〜４−６）。
【００８６】同様に断面の傾斜角の標準偏差が５°、６
０°になるように時間を変えながらウエットエッチをし
た後、十分に洗浄、乾燥を行った。その後、図２に示し
た堆積膜形成装置２０１を用い、実施例３と同様にｐｉ
ｎ型光起電力素子を作成した（比較例４−１、４−
２）。
【００８７】透明導電層（ＩＴＯ）１０３は、マスキン
グによって図７に示すように半導体層の上に１ｃｍ2の
面積をもった円形状に計１００個作成してサブセルと
し、それぞれのサブセル上に集電電極を作成した。これ
らのサブセルの太陽電池特性をソーラーシミュレーター
（ＡＭ１．５、１００ｍＷ／ｃｍ2、表面温度２５℃）
を用いて測定し、各太陽電池の１００枚のサブセルのシ
ャント抵抗を測定した。実用上必要なシャント抵抗値を
もつものを生存サブセルとして、生存サブセルの個数で
歩留まりを評価し、各光起電力素子の歩留まりを比較し
た。実施例４−１の生存サブセル数を１に規格化したと
きの各光起電力素子の生存サブセル数を表５に示した。
【００８８】また、各光起電力素子の生存サブセルの光
電変換効率の平均値を算出した。実施例４−１の太陽電
池モジュールの光電変換効率を１に規格化したときの、
各光起電力素子の光電変換効率を表５に示した。
【００８９】
【表５】
【００９０】表５に示すとおり、比較例４−１は光電変
換効率の平均値が低かった。実施例４−１の短絡電流を
１に規格化したときの、比較例４−１の短絡電流の値が
０．８５であったので、光電変換効率の低下分は、光閉
込め効果が不十分であることによる短絡電流の減少によ
るものと思われる。また、比較例４−２は生存サブセル
の個数が少なかった。導電性基板表面に急峻な頂点部が
発生し、シリコン系薄膜内に局所的な応力を発生させた
ためであると思われる。
【００９１】以上のことより本発明の光起電力素子は、
優れた特長を持つことが分かる。
【００９２】（実施例５）図２に示した堆積膜形成装置
２０１を用い、以下の手順で図５に示した光起電力素子
を形成した。図５は本発明のシリコン系薄膜を有する光
起電力素子の一例粗示す模式的な断面図である。図中、
図１と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１と、微結晶を含むｉ型半導体層１０
２−２と微結晶ｐ型半導体層１０２−３、アモルファス
ｎ型半導体層１０２−４と、アモルファスｉ型半導体層
１０２−５と微結晶ｐ型半導体層１０２−６、とからな
っている。すなわち、この光起電力素子はいわゆるｐｉ
ｎｐｉｎ型ダブルセル光起電力素子である。
【００９３】実施例３と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、基板巻き取り容器２０３を不図示の真空ポンプから
なる真空排気系により、５×１０-6Ｔｏｒｒ以下まで充
分に真空排気した。
【００９４】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１１〜２１８へガス導入管２３１〜２
３８から原料ガス及び希釈ガスを供給した。
【００９５】また、不図示の各ゲートガス供給管から、
各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ2
ガスを供給した。この状態で真空排気系の排気能力を調
整して、半導体形成用真空容器２１１〜２１８内の圧力
を所望の圧力に調整した。ボトムセルは実施例３と同様
に行ない、トップセルはｎ層、ｐ層は実施例３と同様に
行ない、トップセルのｉ型半導体層は、ＳｉＨ4：５０
ｓｃｃｍ、Ｈ2：５００ｓｃｃｍ、基板温度を２２０
℃、圧力を１．２Ｔｏｒｒで行った。
【００９６】半導体形成用真空容器２１１〜２１８内の
圧力が安定したところで、基板送り出し容器２０２から
基板巻き取り容器２０３の方向に、導電性基板２０４の
移動を開始した。
【００９７】次に、半導体形成用真空容器２１１〜２１
８内の放電電極２４１〜２４８に高周波電源２５１〜２
５８より高周波を導入し、半導体形成用真空容器２１１
〜２１８内の堆積室内にグロー放電を生起し、導電性基
板２０４上に、導電性基板２０４上にアモルファスｎ型
半導体層（膜厚３０ｎｍ）、結晶相を含むｉ型半導体層
（膜厚２．０μｍ）、微結晶ｐ型半導体層（膜厚１０ｎ
ｍ）を形成してボトムセルを作成し、さらにアモルファ
スｎ型半導体層（膜厚３０ｎｍ）、アモルファスｉ型半
導体層（膜厚０．３μｍ）、微結晶ｐ型半導体層（膜厚
１０ｎｍ）を形成してトップセルを作成してダブルセル
の光起電力素子を形成した。
【００９８】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー５ｍＷ／ｃｍ3の高周
波電力を、半導体形成用真空容器２１２、２１３、２１
４には周波数１００ＭＨｚ、パワー２０ｍＷ／ｃｍ
3を、半導体形成容器２１５には周波数１３．５６ＭＨ
ｚ、パワー３０ｍＷ／ｃｍ3を、半導体形成用真空容器
２１６、２１７には周波数１３．５６ＭＨｚ、パワー５
ｍＷ／ｃｍ3を、半導体形成容器２１８には、周波数１
３．５６ＭＨｚ、パワー３０ｍＷ／ｃｍ3の高周波電力
を導入した。
【００９９】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した（実施例５）。
【０１００】実施例５の太陽電池モジュールは、実施例
３の太陽電池モジュールと比べて１．２倍の光電変換効
率を示し、また、実施例５の太陽電池モジュールは、密
着性、温湿度試験や光劣化試験に対する耐久性に優れて
おり、以上のことより本発明の光起電力素子を含む太陽
電池モジュールは、優れた特長を持つことが分かる。
【０１０１】（実施例６）半導体真空容器２１２に導入
する高周波パワーを変化させた以外は実施例３と同様な
方法で太陽電池モジュールを形成した（実施例６−１〜
６−５、比較例６−１〜６−２）。それぞれの太陽電池
モジュールのｉ型半導体層の（２２０）面の面間隔は、
エックス線回折法によって求めた単結晶シリコンの面間
隔と比べて、０．１％から１．５％の範囲で広くなって
いた。
【０１０２】実施例及び比較例で作成した太陽電池モジ
ュールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ2）を用いて測定した。
【０１０３】また、碁盤目テープ法（切り傷の隙間間隔
１ｍｍ、ます目の数１００）を用いて導電性基板と半導
体層との間の密着性を調べた。またあらかじめ初期光電
変換効率を測定しておいた太陽電池モジュールを、温度
８５℃、湿度８５％の暗所に設置し３０分保持、その後
７０分かけて温度−２０℃まで下げ３０分保持、再び７
０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイ
クルを１００回繰り返した後に再度光電変換効率を測定
し、温湿度試験による光電変換効率の変化を調べた。
【０１０４】また、あらかじめ初期光電変換効率を測定
しておいた太陽電池モジュールを５０℃に保持した状態
で、ＡＭ１．５、１００ｍＷ／ｃｍ2の擬似太陽光を５
００時間照射した後に、再度光電変換効率を測定し、光
劣化試験による光電変換効率の変化を調べた。これらの
結果を表６に示す。
【０１０５】
【表６】 （２２０）の面間隔は、エックス線回折法によって求め
た単結晶シリコンの面間隔と比べて拡大している割合
【０１０６】表６に示すように、ｉ型半導体層の（２２
０）面の面間隔が、エックス線回折法によって求めた単
結晶シリコンの面間隔と比べて、０．２％から１．０％
の範囲で広くなっていた太陽電池モジュールは、比較例
の太陽電池モジュールと比較して、初期変換効率、密着
性、温湿度試験や光劣化試験に対する耐久性に優れてい
る。以上のことから本発明の光起電力素子を含む太陽電
池モジュールは優れた特性をもつことがわかる。
【０１０７】
【発明の効果】本発明は、表面上でもキャリア走行性に
優れたシリコン系薄膜の形成が可能であり、このシリコ
ン系薄膜を含む光起電力素子は、良好な光電変換特性を
得られること、膜中のクラックの発生要因を抑制するこ
と、形成表面が清浄化されることなどにより、基板との
密着性が向上し、良好な耐環境性を示す。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一例を示す模式的な断
面図である。
【図２】本発明のシリコン系薄膜及び光起電力素子を製
造する堆積膜形成装置の一例を示す模式的な断面図であ
る。
【図３】本発明のシリコン系薄膜及び光起電力素子を製
造する堆積膜形成装置の一例を示す模式的な断面図であ
る。
【図４】本発明のシリコン系薄膜を含む光起電力素子の
一例を示す模式的な断面図である。
【図５】本発明のシリコン系薄膜を含む光起電力素子の
一例を示す模式的な断面図である。
【図６】傾斜角分布測定の概念図である。
【図７】サブセルの概略図である。
【符号の説明】
１０１：基板 １０１−１：基体 １０１−２：金属層 １０１−３：第一の透明導電層 １０２：半導体層 １０２−１：アモルファスｎ型半導体層 １０２−２：結晶相を含むｉ型半導体層 １０２−３：微結晶ｐ型半導体層 １０２−４：アモルファスｎ型半導体層 １０２−５：アモルファスｉ型半導体層 １０２−６：微結晶ｐ型半導体層 １０３：第二の透明電極 １０４：集電電極 ２０１：堆積膜形成装置 ２０２：基板送り出し容器 ２０３：基板巻き取り容器 ２０４：導電性基板 ２１１〜２１８：半導体形成用真空容器 ２２１〜２２９：ガスゲート ２３１〜２３８：ガス導入管 ２４１〜２４８：放電電極 ２５１〜２５８：高周波電源 ２６１、２６２：マイクロ波アプリケーター
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 高一 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 東川 誠 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 4G077 AA03 BA04 DB18 EF01 HA02 HA05 5F045 AA08 AB04 AC01 AC02 AC16 AC17 AD07 AE19 AF10 AF12 BB12 BB16 CA13 DA61 DA65 DP22 DQ12 5F049 MA01 MB02 PA03 PA11 PA18 SS01 5F051 AA01 CA16 CA34 CB24 CB25 CB29 GA02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 断面形状が関数ｆで表わされる表面上に
    形成された結晶相を含むシリコン系薄膜において、前記
    シリコン系薄膜が、サンプリング長ｄｘが２０ｎｍから
    １００ｎｍの範囲で傾斜角ａｒｃｔａｎ（ｄｆ／ｄｘ）
    の標準偏差が１５°から５５°である形状の上に形成さ
    れ、前記シリコン系薄膜のアモルファス成分に起因する
    ラマン散乱強度が結晶成分に起因するラマン散乱強度以
    下であり、前記基体に平行な方向の面間隔と、単結晶シ
    リコンの面間隔との差が、単結晶シリコンの面間隔に対
    して０．２％〜１．０％の範囲であることを特徴とする
    シリコン系薄膜。
  2. 【請求項２】 前記結晶相を含むシリコン系薄膜が、厚
    さ方向に柱状の構造の結晶を含むことを特徴とする請求
    項１に記載のシリコン系薄膜
  3. 【請求項３】 エックス線又は電子線回折による（２２
    ０）の回折強度の割合が全回折強度の３０％以上である
    ことを特徴とする請求項１に記載のシリコン系薄膜。
  4. 【請求項４】 前記シリコン系薄膜が高周波を用いたプ
    ラズマＣＶＤ法によって作成されたことを特徴とする請
    求項１に記載のシリコン系薄膜。
  5. 【請求項５】 前記高周波が１０ＭＨｚ以上１０ＧＨｚ
    以下であることを特徴とする請求項４に記載のシリコン
    系薄膜。
  6. 【請求項６】 基体上に少なくとも一組のｐｉｎ接合を
    持つをもつシリコン系半導体層を含む光起電力素子にお
    いて、ｉ型半導体層が、請求項１ないし５のいずれか１
    項に記載の前記シリコン系薄膜を含むことを特徴とした
    光起電力素子。
  7. 【請求項７】 前記シリコン系半導体層が、基体上に少
    なくとも第一の透明導電層を積層してなる基板上に形成
    されており、前記第一の透明導電層が前記表面形状を持
    つことを特徴とした請求項６に記載の光起電力素子。
  8. 【請求項８】 前記基体が、導電性基体であることを特
    徴とした請求項６に記載の光起電力素子。
JP2000323521A 2000-10-24 2000-10-24 シリコン系薄膜及び光起電力素子 Withdrawn JP2002134772A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000323521A JP2002134772A (ja) 2000-10-24 2000-10-24 シリコン系薄膜及び光起電力素子
US09/982,845 US6812499B2 (en) 2000-10-24 2001-10-22 Silicon-based film and photovoltaic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323521A JP2002134772A (ja) 2000-10-24 2000-10-24 シリコン系薄膜及び光起電力素子

Publications (1)

Publication Number Publication Date
JP2002134772A true JP2002134772A (ja) 2002-05-10

Family

ID=18801174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323521A Withdrawn JP2002134772A (ja) 2000-10-24 2000-10-24 シリコン系薄膜及び光起電力素子

Country Status (2)

Country Link
US (1) US6812499B2 (ja)
JP (1) JP2002134772A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US20050189012A1 (en) * 2002-10-30 2005-09-01 Canon Kabushiki Kaisha Zinc oxide film, photovoltaic device making use of the same, and zinc oxide film formation process
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP2004311965A (ja) * 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
JP2004335706A (ja) * 2003-05-07 2004-11-25 Canon Inc 半導体素子の形成方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
US7906723B2 (en) * 2008-04-30 2011-03-15 General Electric Company Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
DE202005019799U1 (de) * 2005-12-13 2006-03-02 Hahn-Meitner-Institut Berlin Gmbh Amorph/kristalline Silizium-Heterosolarzelle
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US20110020215A1 (en) * 2009-07-23 2011-01-27 Ryu Wonhyoung Chemical hydride formulation and system design for controlled generation of hydrogen
KR101194243B1 (ko) * 2010-04-20 2012-10-29 한국철강 주식회사 탠덤형 광기전력 장치 및 이의 제조 방법
US8878055B2 (en) * 2010-08-09 2014-11-04 International Business Machines Corporation Efficient nanoscale solar cell and fabrication method
US8628996B2 (en) 2011-06-15 2014-01-14 International Business Machines Corporation Uniformly distributed self-assembled cone-shaped pillars for high efficiency solar cells
TWI443846B (zh) * 2011-11-01 2014-07-01 Ind Tech Res Inst 透明導電層結構
TWI453295B (zh) * 2012-10-12 2014-09-21 Iner Aec Executive Yuan 氣體隔離腔及其電漿鍍膜裝置
CN114613882B (zh) * 2022-03-11 2023-12-22 安徽华晟新能源科技有限公司 一种异质结电池的处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658971B2 (ja) * 1984-02-23 1994-08-03 キヤノン株式会社 光起電力素子の製造方法
JPH065774B2 (ja) * 1985-08-07 1994-01-19 工業技術院長 太陽電池
JPH05109638A (ja) 1988-09-30 1993-04-30 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2740284B2 (ja) * 1989-08-09 1998-04-15 三洋電機株式会社 光起電力素子
JP3197036B2 (ja) 1991-11-14 2001-08-13 鐘淵化学工業株式会社 結晶質シリコン薄膜の形成方法
JPH0697070A (ja) * 1992-09-11 1994-04-08 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法
IT1277856B1 (it) * 1995-02-09 1997-11-12 Univ Roma Rivelatore di radiazione ultravioletta in film sottile, con opzione di elevata selettivita' spettrale.
US5981934A (en) 1996-09-12 1999-11-09 Canon Kabushiki Kaisha Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
JPH11274539A (ja) 1998-01-21 1999-10-08 Canon Inc 透明導電層付き基板及び光起電力素子
JP3710311B2 (ja) 1998-01-23 2005-10-26 キヤノン株式会社 光起電力素子
US6211454B1 (en) 1998-01-23 2001-04-03 Canon Kabushiki Kaisha Photovoltaic element
US6165844A (en) * 1998-11-19 2000-12-26 United Microelectronics Corp. Method for forming a textured surface on a semiconductor substrate and a tunneling oxide layer on the textured surface
JP3056200B1 (ja) * 1999-02-26 2000-06-26 鐘淵化学工業株式会社 薄膜光電変換装置の製造方法

Also Published As

Publication number Publication date
US6812499B2 (en) 2004-11-02
US20020117661A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
JP4433131B2 (ja) シリコン系薄膜の形成方法
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US6331672B1 (en) Photovoltaic cell and method for manufacturing the same
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
US6184456B1 (en) Photovoltaic device
JP2003007629A (ja) シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2002206168A (ja) シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2004289034A (ja) 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP2001345272A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002371357A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
JP2004055745A (ja) 積層体形成方法、積層体、光起電力素子
JP2002305315A (ja) 半導体素子の形成方法及び半導体素子
JP2001345273A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JP2004296615A (ja) 積層型光起電力素子
JP3027670B2 (ja) 光起電力素子
JP3710312B2 (ja) 光起電力素子及びその製造方法
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP2000004036A (ja) 微結晶半導体層の形成方法、および光起電力素子
JP2001358350A (ja) 光起電力素子
JP3029169B2 (ja) 光起電力素子
JP2002134773A (ja) 光起電力素子
JP2004296616A (ja) 光起電力素子
JPH11274530A (ja) 光起電力素子
JP2005317855A (ja) 微結晶シリコン膜の形成方法及び光起電力素子

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070330

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108