JP2002305315A - 半導体素子の形成方法及び半導体素子 - Google Patents

半導体素子の形成方法及び半導体素子

Info

Publication number
JP2002305315A
JP2002305315A JP2002018443A JP2002018443A JP2002305315A JP 2002305315 A JP2002305315 A JP 2002305315A JP 2002018443 A JP2002018443 A JP 2002018443A JP 2002018443 A JP2002018443 A JP 2002018443A JP 2002305315 A JP2002305315 A JP 2002305315A
Authority
JP
Japan
Prior art keywords
layer
forming
oxygen
substrate
containing atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002018443A
Other languages
English (en)
Inventor
Takaharu Kondo
隆治 近藤
Masafumi Sano
政史 佐野
Akira Sakai
明 酒井
Koichi Matsuda
高一 松田
Sunao Yoshisato
直 芳里
Yuzo Koda
勇蔵 幸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002018443A priority Critical patent/JP2002305315A/ja
Priority to US10/058,322 priority patent/US6653165B2/en
Publication of JP2002305315A publication Critical patent/JP2002305315A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 密着性、耐環境性に優れた半導体素子を効率
よく形成する。 【解決手段】 大気圧以下の圧力での高周波プラズマＣ
ＶＤ法によって基板上にシリコン系材料からなる複数の
ｐｉｎ接合を形成する工程を有する半導体素子の形成方
法であって、前記ｐｉｎ接合のうち一のｐｉｎ接合のｐ
層、ｉ層及びｎ層の一部を形成した後、もしくは、ｎ
層、ｉ層及びｐ層の一部を形成した後に、その表面に露
出しているｐ層もしくはｎ層を酸素含有雰囲気に曝す工
程と、該酸素含有雰囲気に曝されたｐ層もしくはｎ層上
に、該ｐ層もしくはｎ層と同一の導電型を有する層を形
成することにより一のｐｉｎ接合を完成する工程と、、
前記一のｐｉｎ接合に隣接する他のｐｉｎ接合のｎ層も
しくはｐ層を形成してｐｎ界面を形成する工程と、を有
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の形成方
法及び半導体素子に関するものである。本発明の半導体
素子の形成方法は、太陽電池などの光電変換素子の形成
方法として特に好適である。
【０００２】
【従来の技術】高周波プラズマＣＶＤ法は、大面積化や
低温形成が容易であり、プロセススループットが向上す
るという利点を有し、シリコン系薄膜の形成方法として
有力な手段の一つである。
【０００３】シリコン系薄膜からなる半導体接合を有す
る半導体素子の例として太陽電池について考えてみる
と、化石燃料を利用した既存のエネルギーに比べて、シ
リコン系薄膜を用いた太陽電池は、エネルギー源が無尽
蔵であること、発電過程がクリーンであるという利点が
あるものの、その普及を進めるためには、発電電力量あ
たりの単価をさらに下げることが必要である。そのため
に、低コスト化を実現する生産技術の確立や、光電変換
効率を高めるための技術の確立、さらには安定して所望
の特性をもつ半導体素子を形成するための均一性に関す
る技術の確立や、屋外に設置されることが多いという実
使用条件を考慮した耐環境性を高めるための技術の確立
は、重要な技術課題となっている。
【０００４】シリコン系薄膜からなる半導体接合を有す
る半導体素子の生産方法としては、単一の半導体形成容
器で所望の導電型の半導体層を順次形成する方法、ｐ
層、ｉ層、ｎ層を独立の半導体形成容器で形成し不純物
ガスの混入を防ぐことができるバッチ方式と呼ばれる方
法などが知られている。
【０００５】不純物の混合を防ぎ、かつさらなる低コス
ト化を実現する生産方法として、米国特許４，４００，
４０９号には、ロール・ツー・ロール（ＲｏｌｌｔｏＲ
ｏｌｌ）方式を採用した、連続プラズマＣＶＤ法が開示
されている。この方法では、不純物ガスの混入を防ぐべ
く設けられたガスゲートを介して設けられた複数のグロ
ー放電領域を通過するように基板を搬送することによ
り、所望の導電型の半導体層を順次形成することが可能
である。ロール・ツー・ロール方式では、基板をロール
から巻きだしつつ搬送し他のロールに巻き取るという工
程を行っている。
【０００６】
【発明が解決しようとする課題】これまでに提案されて
いる高周波プラズマＣＶＤ法は、半導体素子の形成方法
として優れたものであるが、ｐｉｎ接合が複数含まれて
いる場合や、ｐ層、ｉ層、ｎ層が多層構成になっている
場合には、必要となる半導体形成容器の数が増加するこ
とになる。ここで、半導体素子の形成工程において、す
べての半導体形成容器がガスゲートを介して、もしくは
直接連結され、半導体層を連続的に形成する構成とした
場合には、一部の半導体形成容器のメンテナス・点検・
修理などが必要となる度に、装置全体の稼動を静止させ
る必要がある。また、長時間にわたって放電を継続させ
る形成方法においては、長時間の放電中によって生じる
熱や脱ガス量の変化などに起因する特性の時間依存性が
生じ、半導体素子の特性にばらつきを生じる問題点が生
じる。
【０００７】本発明は、多数のシリコン系薄膜が積層さ
れた構成をもつ半導体素子を、効率よく形成することが
できる半導体素子の形成方法、さらには、より優れた均
一性と特性をもつ半導体素子の形成方法、および密着
性、耐環境性などに優れた半導体素子を提供することを
目的としている。
【０００８】
【課題を解決するための手段】本発明は、大気圧以下の
圧力での高周波プラズマＣＶＤ法によって基板上にシリ
コン系材料からなる複数のｐｉｎ接合を形成する工程を
有する半導体素子の形成方法であって、前記ｐｉｎ接合
のうち一のｐｉｎ接合のｐ層（ｐ型半導体層）、ｉ層
（ｉ型半導体層）及びｎ層（ｎ型半導体層）の一部を形
成した後、もしくは、ｎ層、ｉ層及びｐ層の一部を形成
した後に、その表面に露出しているｐ層もしくはｎ層を
酸素含有雰囲気に曝す工程と、該酸素含有雰囲気に曝さ
れたｐ層もしくはｎ層上に、該ｐ層もしくはｎ層と同一
の導電型を有する層を形成することにより一のｐｉｎ接
合を完成する工程と、前記一のｐｉｎ接合に隣接する他
のｐｉｎ接合のｎ層もしくはｐ層を形成してｐｎ界面を
形成する工程と、を有することを特徴とする半導体素子
の形成方法を提供する。
【０００９】本発明の好適な態様は、あるｐｉｎ接合の
うち最後に形成される層（ｐ層もしくはｎ層）を形成す
る途中で、形成途中の層（ｐ層もしくはｎ層）を酸素含
有雰囲気に曝し、その後に、該酸素含有雰囲気に曝され
たｐ層もしくはｎ層上に、ｐ層もしくはｎ層（酸素雰囲
気に曝された層と同じ導電型の層）を再度形成すること
により一のｐｉｎ接合を完成したあとに、隣接するｐｉ
ｎ接合のうち最初に形成される層（ｎ層もしくはｐ層：
酸素雰囲気に曝された層と反対の導電型の層）を形成す
る。
【００１０】より具体的な本発明の方法としては、ｐ
型層を形成する工程と、その上にｉ型層を形成する工程
と、その上にｎ型層を形成する工程と、該ｎ型層を酸素
雰囲気に曝す工程と、該酸素雰囲気に曝されたｎ型層上
にｎ型層を形成する工程と（以上の工程で一のｐｉｎ接
合が形成される）、該ｎ型層上にｐ型層、ｉ型層、ｎ型
層を順に形成する工程とを有する半導体素子の形成方
法、及びｎ型層を形成する工程と、その上にｉ型層を
形成する工程と、その上にｐ型層を形成する工程と、該
ｐ型層を酸素雰囲気に曝す工程と、該酸素雰囲気に曝さ
れたｐ型層上にｐ型層を形成する工程と（以上の工程で
一のｐｉｎ接合が形成される）、該ｐ型層上にｎ型層、
ｉ型層、ｐ型層を順に形成する工程とを有する半導体素
子の形成方法、が挙げられる。
【００１１】本発明において、前記酸素含有雰囲気に曝
す工程の直前に形成されたｎ層もしくはｐ層のドーパン
ト濃度が、前記酸素含有雰囲気に曝す工程の直後に形成
されたｎ層もしくはｐ層のドーパント濃度よりも小さく
なるようにすることが好ましい。
【００１２】本発明において、酸素含有雰囲気における
酸素分圧は１Ｐａ以上であることが好ましい。また、か
かる酸素含有雰囲気として大気を用いてもよい。
【００１３】本発明において、前記一のｐｉｎ接合及び
前記他のｐｉｎ接合の一方のｉ層が非晶質であり他方の
ｉ層が結晶相を含むものであることが好ましい。かかる
態様の好適な例としては、非晶質ｉ層を有するｐｉｎ接
合のうち最後に形成される層（ｐ層もしくはｎ層）の一
部が形成された段階で、それ（形成途中の層）を酸素含
有雰囲気に曝した後に、該酸素含有雰囲気に曝されたｐ
層もしくはｎ層上に、ｐ層もしくはｎ層（酸素雰囲気に
曝された層と同じ導電型の層）を形成して形成途中の層
を完成させることにより一のｐｉｎ接合を形成したあと
に、隣接するｐｉｎ接合（ｉ層が微結晶、多結晶などの
結晶性層、もしくは結晶相を含む層）のうち最初に形成
される層（ｎ層もしくはｐ層：酸素雰囲気に曝された層
と反対の導電型の層）を形成する方法が挙げられる。ま
た逆に、微結晶、多結晶などの結晶性のｉ層、あるいは
結晶相を含むｉ層を有するｐｉｎ接合のうち最後に形成
される層（ｐ層もしくはｎ層）の一部が形成された段階
で、それ（形成途中の層）を酸素含有雰囲気に曝した後
に、該酸素含有雰囲気に曝されたｐ層もしくはｎ層上
に、ｐ層もしくはｎ層（酸素雰囲気に曝された層と同じ
導電型の層）を形成して形成途中の層を完成させること
により一のｐｉｎ接合を形成したあとに、隣接するｐｉ
ｎ接合（ｉ層が非晶質層）のうち最初に形成される層
（ｎ層もしくはｐ層：酸素雰囲気に曝された層と反対の
導電型の層）を形成するものも好適な例として挙げられ
る。
【００１４】本発明において、前記酸素含有雰囲気に曝
す工程の後に、加熱、冷却、加熱の工程を少なくとも１
回行なった後に、ｐ層もしくはｎ層（酸素雰囲気に曝さ
れた層と同じ導電型の層）を再度形成して一のｐｉｎ接
合を完成することが好ましい。かかる態様の好適な例
は、酸素含有雰囲気に曝された基板及び形成済みの半導
体層を加熱し、冷却し、再度加熱するというものであ
る。かかる加熱、冷却の手段としては、基板を半導体層
と反対側にヒーターを設けるのが簡便である。ヒーター
の温度が低い場合には冷却手段にも成り得る。冷却は自
然冷却でもよい。加熱、冷却、加熱の工程は、水素雰囲
気中で行うことが好ましい。
【００１５】本発明の好適な態様は、ロール・ツー・ロ
ール方式のプラズマＣＶＤ法を用いるものである。その
好ましい例としては、高周波プラズマＣＶＤ法によって
前記一のｐｉｎ接合を形成しながらロール・ツー・ロー
ル方式で前記基板を搬送しロールに巻き取る工程と、ロ
ールに巻き取られた状態で該基板を酸素含有雰囲気に曝
す工程と、ロール・ツー・ロール方式で該基板をロール
から引き出しながら搬送し高周波プラズマＣＶＤ法によ
って該酸素含有雰囲気に曝されたｐ層もしくはｎ層上
に、該ｐ層もしくはｎ層と同一の導電型を有する層を形
成して一のｐｉｎ接合を完成したあとに前記他のｐｉｎ
接合を形成する工程と、を有するものが挙げられる。ロ
ール・ツー・ロール方式を用いる場合、前記、加熱、冷
却、加熱の工程は、温度差を有する空間内（例えば、部
分的にヒーターが設けられた空間内）を基板を搬送する
ことによって行うことが好ましい。
【００１６】また、本発明においては、前記酸素含有雰
囲気に曝す工程の前後で、前記基板に異なった引っ張り
応力をかけることが好ましい。より具体的には、前記酸
素含有雰囲気に曝す工程の前に前記基板にかけられる引
っ張り応力が、前記酸素含有雰囲気に曝す工程の後に前
記基板にかけられる引っ張り応力よりも大きいことが好
ましい。
【００１７】このように引っ張り応力を変化させる具体
的手段としては、ロールに巻き取られた状態で基板を酸
素含有雰囲気に曝し、その前後でのロール・ツー・ロー
ル方式による搬送工程で基板にかけられる引っ張り応力
を変化させる手段が挙げられる。
【００１８】本発明において、前記ロール・ツー・ロー
ル方式で基板を搬送していく工程の途中で、引っ張り応
力を低下させる過程を含むことが好ましい。より具体的
には、前記酸素含有雰囲気に曝す工程の前後に前記基板
にかけられる引張り応力の少なくとも一方を、基板を搬
送する工程の途中で低下させる。
【００１９】また、本発明は、高周波プラズマＣＶＤ法
によって基板上にシリコン系材料からなるｐｉｎ接合を
形成する工程を有する半導体素子の形成方法であって、
前記ｐｉｎ接合のうちのｐ層の一部もしくはｎ層の一部
を形成した後にその表面に露出しているｐ層もしくはｎ
層を酸素含有雰囲気に曝す工程と、該酸素含有雰囲気に
曝されたｐ層もしくはｎ層上に、該ｐ層もしくはｎ層と
同一導電型を有する層を形成する工程と、を有すること
を特徴とする半導体素子の形成方法を提供する。この場
合、前述した好適な態様も適宜好適に使用できる。
【００２０】例えば、前記酸素含有雰囲気に曝す工程の
直前に形成されたｐ層もしくｎ層のドーパント濃度と、
前記酸素含有雰囲気に曝す工程の直後に形成されたｐ層
もしくはｎ層のドーパント濃度と、を異ならせ、それぞ
れのドーパント濃度にうち、ｉ層に近いｐ層もしくはｎ
層のドーパント濃度がｉ層から遠いｐ層もしくはｎ層の
ドーパント濃度よりも小さくなるようにすることが好ま
しい。これにより、ｐ層（もしくはｎ層）を酸素含有雰
囲気にさらす界面を境にわけて考えた場合に、隣接する
ｉ層に近い側のドーパント濃度が小さくなるようにし
て、ｉ層へのドーパントの拡散を抑制することができ
る。
【００２１】他の好適な具体例としては、高周波プラズ
マＣＶＤ法によって前記ｐｉｎ接合の少なくとも一部を
形成しながらロール・ツー・ロール方式で前記基板を搬
送しロールに巻き取る工程と、ロールに巻き取られた状
態で該基板を酸素含有雰囲気に曝す工程と、ロール・ツ
ー・ロール方式で該基板をロールから引き出しながら搬
送し高周波プラズマＣＶＤ法によって該酸素含有雰囲気
に曝されたｐ層もしくはｎ層上に該ｐ層もしくはｎ層と
同一導電型を有する層を形成する工程と、を有するもの
が挙げられる。
【００２２】また、本発明の別の好適な具体例は、大気
圧以下の圧力での高周波プラズマＣＶＤ法によって基板
上にシリコン系材料からなる複数のｐｉｎ接合を形成す
る工程を有する半導体素子の形成方法であって、前記ｐ
ｉｎ接合のうち一のｐｉｎ接合を形成する工程と、該一
のｐｉｎ接合に隣接する他のｐｉｎ接合のｎ層の一部も
しくはｐ層の一部を形成してｐｎ界面を形成する工程
と、その表面に露出しているｐ層もしくはｎ層を酸素含
有雰囲気に曝す工程と、該酸素含有雰囲気に曝されたｐ
層もしくはｎ層上に、該ｐ層もしくはｎ層と同一の導電
型を有する層を形成する工程と、を少なくとも有するこ
とを特徴とする半導体素子の形成方法である。
【００２３】また、本発明は、上述した方法で形成され
た半導体素子を提供する。
【００２４】なお、本明細書中では、形成途中で酸素雰
囲気に曝す層全体と一つの層（ｎ層もしくはｐ層）とし
て記述する場合と、酸素雰囲気に曝す前に形成する層と
酸素雰囲気に曝した後に形成する層とを別の層として記
述する場合とがあるが、これは便宜上の記述形式の相違
であって、一方の記述形式を採った場合であっても他方
の記述形式を採った場合と実質的な差異はない。
【００２５】
【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果本発明者は、本発明の提供する半導
体素子の形成方法では、多数のシリコン系薄膜が積層さ
れた構成をもつ半導体素子を、効率よく形成することが
でき、さらには、より優れた均一性と特性をもつ半導体
素子を形成することが可能であり、さらには、密着性、
耐環境性などに優れた半導体素子を形成することが可能
であることを見出した。
【００２６】上記の構成にすることにより、以下の作用
がある。
【００２７】複数のｐｉｎ接合をもつ半導体素子では、
ｐｉｎ接合同士が接する部分にｐｎ界面が形成される。
ｐｎ界面が形成される部分では、ｐ型、ｎ型半導体層中
のドーパントが拡散することによって実効的なドーパン
ト濃度が低下することにより、導電層としての機能が低
下する。これを防止し、ドーパントの拡散が起きても導
電層として十分な機能を保持させるために、ｐ型半導体
層、ｎ型半導体層の少なくとも一方のドーパント濃度
を、単独のｐｉｎ接合で必要とされる濃度よりも高めに
する手段が採用されている。これは、実効的なドーパン
ト濃度を保持する点では一定の効果を示すものである
が、一方でｉ型半導体側へのドーパント原子の拡散を誘
発し、半導体素子の特性低下を引き起こす要因となる。
【００２８】ここで一のｐｉｎ接合のｐ層、ｉ層及びｎ
層の一部を形成した後、もしくは、ｎ層、ｉ層及びｐ層
の一部を形成した後に、その表面に露出しているｐ層も
しくはｎ層を酸素含有雰囲気にし、該酸素含有雰囲気に
曝されたｐ層もしくはｎ層上に、該ｐ層もしくはｎ層と
同一の導電型を有する層を形成することによって、一の
ｐｉｎ接合のｐ層もしくはｎ層の内部に微小な厚さの酸
素原子層あるいは酸化物層（以下、これらを包含する概
念として「酸素原子層」という言葉を用いる。即ち、本
発明で特に断りなく「酸素原子層」という言葉を用いた
場合、酸素原子のみからなる層だけでなく酸素を含有す
る層全般を指す）が形成される。該酸素含有雰囲気に曝
されたｐ層もしくはｎ層上に形成された、ｐ層もしくは
ｎ層（ｐｎ接合界面に隣接する層）に含まれるドーパン
ト濃度を高くしても、前記酸素原子層により前記一のｐ
ｉｎ接合のｉ型半導体層へのドーパントの拡散を抑制す
ることができるため、上記の問題点が抑制される。かか
る効果は、ｉ層を形成する前のｐ層もしくはｎ層中に酸
素原子層を形成した場合についても同様に発現する。ま
た、酸素原子層を内部に形成することにより、ワイドギ
ャップ化がはかられ、入射光の吸収を抑制することがで
きるために好ましい。さらに、酸素原子層が入射光を散
乱される効果をもつために、光吸収層として機能するｉ
型層内の入射光の走行路が拡大され、入射光の吸収量が
増加することが期待できる。
【００２９】酸素含有雰囲気に曝す好適なタイミングと
の例しては、ｐｉｎ接合を１つ有する半導体素子の場合
には、ｎｉｐ／酸素含有雰囲気／ｐ、ｐｉｎ接合を２つ
有する半導体素子の場合には、ｎｉｐ／酸素含有雰囲気
／ｐｎｉｐ、ｎｉｐｎ／酸素含有雰囲気／ｎｉｐ、ｎｉ
ｐｎｉｐ／酸素含有雰囲気／ｐが挙げられ、ｐｉｎ接合
を３つ有する半導体素子の場合には、ｎｉｐ／酸素含有
雰囲気／ｐｎｉｐｎｉｐ、ｎｉｐｎｉｐ／酸素含有雰囲
気／ｐｎｉｐ、ｎｉｐ／酸素含有雰囲気／ｐｎｉｐ／酸
素含有雰囲気／ｐｎｉｐがあげられる。ｐｉｎ接合を４
つ以上有する半導体素子の場合も同様に考えることがで
きる。なお、ｐｉｎ接合は、上記のようにｎ層、ｉ層、
ｐ層の順で形成する場合だけでなく、ｐ層、ｉ層、ｎ層
の順で形成する場合も含む。例えば、ｐｉｎ／酸素含有
雰囲気／ｎなどである。さらに、ｐｎ界面に隣接するｐ
層、ｎ層を形成する際にいずれも酸素雰囲気に曝すこ
と、より具体的にはｎｉｐ／酸素含有雰囲気／ｐｎ／酸
素含有雰囲気／ｎｉｐやｐｉｎ／酸素含有雰囲気／ｎｐ
／酸素含有雰囲気／ｐｉｎといった構成とすることも、
ドーパントの拡散を抑制するという観点から好ましい。
なお、前述した入射光の吸収の抑制という効果との関係
からは、ｉ層から見て光入射側のｐ層もしくはｎ層を形
成する際に酸素含有雰囲気に曝すことがより好ましい。
【００３０】ここで、酸素含有雰囲気としては、酸素分
圧が１Ｐａ以上であることが望ましいものである。これ
により、微小な厚さの酸素原子層を均一に形成すること
ができる。さらに、前記酸素含有雰囲気に曝す工程が、
大気暴露を行なうものとすると、より高速で酸素原子層
を形成することが可能であり、また簡便な方法であるこ
とからも好ましいものである。
【００３１】また酸素含有雰囲気の工程は、プラズマ処
理のような原子打ち込み効果を発現するものでなく、下
地のシリコン構造を変化させない酸素含有雰囲気に曝す
工程であるのが好ましいものである。
【００３２】酸素含有雰囲気に曝した場合には、半導体
層の表面に過剰な酸素原子が、また大気暴露を行なった
場合には、半導体層の表面に大気中のガスや水分などが
吸着する場合がある。前記の吸着物は、酸素含有雰囲気
に曝したあとに半導体層を形成する際に、半導体層を負
圧環境下に置いたり、加熱・冷却・加熱の工程を経るこ
とで効果的に除去することが可能である。ここで、少な
くとも最初の加熱は、半導体形成雰囲気とは別の雰囲気
下で行なうことが脱離物質が半導体層中に混入しないた
めにより好ましいものである。具体的には、ある雰囲気
下で加熱をして表面の不要物質を脱離させた後、ゲート
やガスゲートを介して、別の雰囲気下に搬送する工程と
冷却の工程を経たあとで、半導体形成雰囲気内で再度加
熱をして半導体層の形成を行なうのが好ましいものであ
る。加熱手段としては、シースヒーターやランプヒータ
ーを用いて間接的に加熱する方法や、シースヒーターや
ランプヒーターを組み込んだヒーターブロックで直接的
に接して加熱する方法などがあげれる。冷却方法として
は、液体や気体を通した冷却パイプを用いる方法や、冷
却ガスを吹き付ける方法などが好ましいものとしてあげ
られる。また、温度の低いヒーターを用いた冷却や自然
冷却、水素などの気体の吹き付けによる冷却を用いるこ
ともできる。
【００３３】また前記加熱、冷却、加熱の工程を水素雰
囲気中で行なうことは、半導体表面が清浄化され、且つ
半導体層表面を水素原子で覆うことで半導体層表面をパ
シベーションすることにより膜質が向上し、さらに酸素
含有雰囲気に曝す工程の前後に形成された層の密着性が
向上するので、好ましいものである。
【００３４】高周波プラズマＣＶＤ法で半導体素子を形
成する場合、半導体素子にｐｉｎ接合が複数含まれてい
る場合や、ｐ層、ｉ層、ｎ層が多層構成になっている場
合に、それぞれの半導体層の形成を別々の半導体形成容
器で行なう場合には、必要となる半導体形成容器の数が
増加することになる。ここで、半導体素子の形成工程に
おいて、すべての半導体形成容器が連続的に連結され、
半導体層を連続的に形成する構成とした場合には、一部
の半導体形成容器のメンテナス・点検・修理などが必要
となる度に、装置全体の稼動を静止させる必要がある。
これらの半導体形成容器では、必要となるメンテナンス
の頻度は一般的にそれぞれ異なる。半導体素子を形成す
る各層のなかでも、膜厚の大きな層を形成する工程で
は、より大きな成膜速度が求められ、成膜速度が大きな
条件になるとともに、半導体形成容器内への膜の付着
や、粉の発生量が相対的に大きくなり、その結果、必要
となるメンテナンスの頻度も高くなり、装置全体の稼働
率に大きな影響を与える。
【００３５】ここで半導体素子の例としてｐｉｎ接合を
有する光電変換素子について考えてみると、光吸収層と
して機能するｉ型半導体層は、ｐ型半導体層やｎ型半導
体層と比較して大きな膜厚が必要であり、半導体層に占
める割合がもっとも大きい部分である。そこで、半導体
素子の生産性を上げたり、装置を小型化することなどを
目的に、ｉ型半導体層の成膜速度を高めるためのさまざ
まな方法が検討されている。堆積速度を高めるための成
膜条件としては、導入する高周波パワーを増加させた
り、原料ガスの流量を増加させたり、基板と高周波導入
部の距離を近づけたり、プラズマ空間あたりの高周波パ
ワーを増大するなどの処方が考えられるが、これらは、
半導体形成容器内への膜の付着や、粉の発生量の増加を
誘発するため、メンテナンスの頻度を高める要因ともな
っている。
【００３６】一方、光電変換素子の特性を向上させるた
めのものとして、異なったエネルギーギャップをもつ半
導体層を積層させるように複数のｐｉｎ接合を設け、よ
り広い光エネルギースペクトルを収集することができる
いわゆるスタック型が有力な手段の一つとして知られて
いる。光入射側にワイドバンドギャップ材料を用い、ナ
ローバンドギャップ材料と組み合わせることで、光電変
換素子全体としてのスペクトル感度を高めることができ
る。この具体的な構成例としては、ａ−Ｓｉ／ａ−Ｓｉ
Ｇｅ、ａ−ＳｉＣ／ａ−Ｓｉ、ａ−Ｓｉ／μＣ−Ｓｉな
どがあげられる。これらは、３つ以上のｐｉｎ接合を組
み合わせた構造とすることも可能である。
【００３７】以上のように、光電変換素子をスタック型
の構成としたときには、ｉ型半導体層同士が離間して存
在しており、それらのｉ型半導体層は、一般的に膜厚、
組成が異なっているため、メンテナンスの頻度や必要と
なるメンテナンスにかかる時間も異なってくる。そのた
め、すべての半導体形成容器が連続的に連結され、半導
体層を連続的に形成する構成とした場合には、もっとも
メンテナンス頻度の高いｉ型半導体形成容器のメンテナ
ンスに、装置全体の稼働率が律速されてしまう。ここ
で、離間するｉ型半導体層を形成する間の工程で、大気
暴露するように装置を構成した場合には、メンテナンス
をしていない装置で、必要に応じて半導体素子の一部の
ｐｉｎ接合（もしくはｐｉｎ接合の一部）の領域を作り
溜めしておくことも可能であるため、半導体素子全体の
生産性を向上させることが可能になる。また半導体形成
装置を複数台準備しておき、メンテナンス頻度の高い半
導体層をより多くの半導体形成装置で形成するように行
なうことにより、生産性をより高めることが可能にな
る。
【００３８】また、酸素含有雰囲気暴露（大気暴露の場
合も含む）を、上記の工程で行なった場合、複数のｐｉ
ｎ接合からなる半導体素子の一部の領域を、ｐｉｎ接合
という形態で抽出することができ、複数のシリコン系薄
膜からなるｐｉｎ接合をもつ半導体素子のなかの一部の
領域を、ｐｉｎ接合素子として特性を評価することが可
能になる。これにより、生産の過程の大気暴露の際に、
半導体素子の部分的な領域を抽出して特性チェックを行
なうことが可能になる。この特性チェックを、生産工程
の中に組み入れることで、よりきめ細かなチェックが可
能になる。中間チェックで不良が出た場合にすぐに原因
究明に取りかかれば、不良品の発生を抑制することが可
能であり、また不良の原因を絞り込むことができるた
め、原因の特定をより速やかに行なうことが可能にな
る。
【００３９】また、長時間にわたって成膜を連続的に行
なった場合、半導体形成容器内のプラズマを囲んでいる
領域が、長時間のプラズマ照射によって加熱され、プラ
ズマ雰囲気が時間の経過とともに変化したり、装置から
のプラズマ雰囲気中への脱ガスの量が変動するなどの影
響が現れると、形成される半導体素子の特性に時間依存
性を生じることになり、半導体素子の均一性を損なう要
因となる。
【００４０】ここで、本発明のように、半導体層形成の
工程中に酸素含有雰囲気暴露の工程を含む場合には、酸
素含有雰囲気暴露の前後の工程をそれぞれ第１の半導体
層（ｎ−ｉ−ｐ構造またはｐ−ｉ−ｎ構造）形成工程、
第２の半導体層（ｐ−ｎ−ｉ−ｐ構造またはｎ−ｐ−ｉ
−ｎ構造）形成工程とした場合、第１の半導体層形成工
程の初期段階で作成した領域を、第２の半導体層形成工
程の後期段階で作成し、第１の半導体層形成工程の後期
段階で作成した領域を、第２の半導体層形成工程の初期
段階で作成するように行なうことで、半導体素子の特性
の時間依存性が相殺され、形成される半導体素子の均一
性が向上する。
【００４１】半導体素子の形成をロール・ツー・ロール
法で行なった場合に、基板をロールに巻き取った状態で
酸素雰囲気暴露を行う場合には、第１の半導体形成工程
の初期の部分が、第１の半導体形成工程終了後に基板の
巻き取りを行なう際に、巻き取り部の内側に位置するよ
うに巻き取りが行なわれ、第１の半導体形成工程の後期
の部分が、巻き取り部においては外側に位置するように
巻き取りが行なわれる。このため、酸素雰囲気暴露後に
基板をロールから引き出しながら第２の半導体を形成す
る場合には、第２の半導体形成工程では、第１の半導体
形成工程で後期の部分が、必然的に第２の形成工程では
初期で行なわれることになるので、この場合には上記の
作用が自動的に行なわれることになる。そのため、煩雑
な工程管理をすることなく、上記の構成をとることが可
能になるので好ましい。また、基板を巻き取る際に、保
護材を同時に挟み込むように巻き取ることは、基板上の
傷の発生を防止することができるために好ましいもので
ある。保護材として特に合紙などの繊維質状のものを用
いた場合には、基板が保護材に密着されることによっ
て、材料中及び表面に酸素が含まれているために、より
均一な酸素原子層の形成が可能であり、好ましい。
【００４２】また、前に述べたように、複数のｐｉｎ接
合をもつ半導体素子では、ｉ型半導体層同士が離間して
複数存在しており、それらのｉ型半導体層は、一般的に
膜厚、組成や結晶性などの構造が異なっており、半導体
層形成時の条件、特に形成温度に違いがある場合が多
い。半導体素子をロール・ツー・ロール法で形成する場
合には、一般に図２に示すような基板送り出し容器、半
導体形成用真空容器、基板巻き取り容器を備えた堆積膜
形成装置を用い、基板に引っ張り応力を加えて半導体層
の形成を行なう。ここで、基板に加える引っ張り応力
は、スムースな基板搬送を可能とし、熱による基板に加
わる膨張と収縮による整合性がとれ、堆積する膜と基板
の良好な密着性を確保するという条件下で最適化され
る。複数のｐｉｎ接合をもつ半導体素子で、ｉ型半導体
層の形態が異なるために最適引っ張り応力が異なった場
合には、本発明の好適な態様のように、隣接するｐｉｎ
接合の間の少なくとも一箇所で、基板をロールに巻き取
った状態で酸素雰囲気暴露を行なうと、それぞれのｉ層
を独立に形成することが可能になるために、引っ張り応
力もそれぞれ制御することが可能になるので好ましい。
半導体形成工程における引っ張り応力の好ましい範囲と
しては、６．０Ｎ／ｍｍ２から２０Ｎ／ｍｍ２が挙げら
れる。また、後工程の引っ張り応力の方を大きくした場
合には、引っ張り応力を加えたときに基板の巻きずれが
発生して、その後の基板の取扱に不具合が生じたり、巻
き締まりによる傷を発生させてしまう場合があるので、
酸素雰囲気暴露前の引っ張り応力のほうが前記酸素雰囲
気暴露後の引っ張り応力よりも大きいことが好ましい。
【００４３】また、基板の搬送方向の長さ（ロールに巻
き取られる長さ）が長い場合には、巻きずれを防止する
ために、各半導体形成工程内で引っ張り応力を連続的
に、もしくは段階的に小さくすることが好ましいもので
ある。引っ張り応力の大きさとしては、開始時の引っ張
り応力に対して終了時の引っ張り応力が、５０％〜９０
％の範囲にあることが好ましい。
【００４４】次に本発明の半導体素子として光起電力素
子を例にあげ、その構成要素について説明する。
【００４５】図１は本発明の光起電力素子の一例を示す
模式的な断面図である。図中１０１は基板、１０２は半
導体層、１０３は第二の透明導電層、１０４は集電電極
である。また、１０１−１は基体、１０１−２は金属
層、１０１−３は第一の透明導電層である。これらは基
板１０１の構成部材である。
【００４６】（基体）基体１０１−１としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体１０１−
１の材料として好適である。
【００４７】（金属層）金属層１０１−２は電極として
の役割と、基体１０１−１にまで到達した光を反射して
半導体層１０２で再利用させる反射層としての役割とを
有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、
ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層１０１−２は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層１０２内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体１０１−１が導電性を有する場合に
は金属層１０１−２は形成しなくてもよい。
【００４８】（第一の透明導電層）第一の透明導電層１
０１−３は、入射光及び反射光の乱反射を増大し、半導
体層１０２内での光路長を伸ばす役割を有する。また、
金属層１０１−２の元素が半導体層１０２へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層１０１−３は、金属層１０１−２と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物か
らなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析
等の方法を用いて形成されることが好ましい。これらの
導電性酸化物に導電率を変化させる物質を添加してもよ
い。
【００４９】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法、あるいはこれらの方法を組み合
わせて形成されることが好ましい。
【００５０】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣ
マグネトロンスパッタ法で、酸化亜鉛ターゲットを用い
て酸化亜鉛膜を形成する場合には、ガスの種類としては
Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ２などがあげられ、
流量は、装置の大きさと排気速度によって異なるが、例
えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍ
から１００ｓｃｃｍが望ましい。また成膜時の内圧は１
×１０−４Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投
入電力は、ターゲットの大きさにもよるが、直径１５ｃ
ｍの場合、１０Ｗから１００ＫＷが望ましい。また基板
温度は、成膜速度によって好適な範囲が異なるが、１μ
ｍ／ｈで成膜する場合は、７０℃から４５０℃であるこ
とが望ましい。
【００５１】また電析法によって酸化亜鉛膜を形成する
条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを
含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛
イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏ
ｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌ
から０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、
０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にある
のがさらに望ましい。硝酸イオン、亜鉛イオンの供給源
としては特に限定するものではなく、両方のイオンの供
給源である硝酸亜鉛でもよいし、硝酸イオンの供給源で
ある硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イ
オンの供給源である硫酸亜鉛などの亜鉛塩の混合物であ
ってもよい。さらに、これらの水溶液に、異常成長を抑
制したり密着性を向上させるために、炭水化物を加える
ことも好ましいものである。炭水化物の種類は特に限定
されるものではないが、グルコース（ブドウ糖）、フル
クトース（果糖）などの単糖類、マルトース（麦芽
糖）、サッカロース（ショ糖）などの二糖類、デキスト
リン、デンプンなどの多糖類などや、これらを混合した
ものを用いることができる。水溶液中の炭水化物の量
は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌ
から３００ｇ／ｌの範囲にあるのが望ましく、０．００
５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望まし
く、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることが
さらに望ましい。電析法により酸化亜鉛膜を堆積する場
合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を
陰極にし、亜鉛、白金、炭素などを陽極とするのが好ま
しい。このとき負荷抵抗を通して流れる電流密度は、１
０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００５２】（基板）以上の方法により、基体１０１−
１上に必要に応じて、金属層１０１−２、第一の透明導
電層１０１−３を積層して基板１０１を形成する。ま
た、素子の集積化を容易にするために、基板１０１に中
間層として絶縁層を設けてもよい。
【００５３】（半導体層）本発明のシリコン系薄膜がそ
の一部を構成する半導体層１０２の主たる材料としては
Ｓｉが用いられる。Ｓｉに加えて、ＳｉとＣ又はＧｅと
の合金を用いても構わない。半導体層をｐ型半導体層と
するにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元
素を含有する。ｐ型層及びｎ型層の電気特性としては、
活性化エネルギーが０．２ｅＶ以下のものが好ましく、
０．１ｅＶ以下のものが最適である。また比抵抗として
は１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適で
ある。スタックセル場合は、光入射側に近いｐｉｎ接合
のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接
合になるにしたがいバンドギャップが狭くなるのが好ま
しい。光入射側のドープ層（ｐ型層もしくはｎ型層）は
光吸収の少ない結晶性の半導体か、又はバンドギャップ
の広い半導体が適している。
【００５４】本発明の構成要素である半導体層１０２に
ついてさらに説明を加えると、図３は本発明の光起電力
素子の一例として、二組のｐｉｎ接合をもつ半導体層１
０２を示す模式的な断面図である。図中１０２−１、１
０２−４は第一の導電型を示す半導体層であり、ｉ型半
導体層１０２−２、１０２−５、第二の導電型を示す半
導体層１０２−３、１０２−６である。
【００５５】ｐｉｎ接合を２組積層したスタックセルの
ｉ型シリコン系半導体層の組み合わせとしては、光入射
側から（アモルファスシリコン半導体層、アモルファス
シリコン半導体層）、（アモルファスシリコン半導体
層、微結晶を含んだシリコン半導体層）、（微結晶を含
んだシリコン半導体層、微結晶を含んだシリコン半導体
層）となるものがあげられる。また、ｐｉｎ接合を３組
積層した光起電力素子の例としてはｉ型シリコン系半導
体層の組み合わせとして、光入射側から（アモルファス
シリコン半導体層、アモルファスシリコン半導体層、ア
モルファスシリコン半導体層）、（アモルファスシリコ
ン半導体層、アモルファスシリコン半導体層、微結晶を
含んだシリコン半導体層）、（アモルファスシリコン半
導体層、微結晶を含んだシリコン半導体層、微結晶を含
んだシリコン半導体層）、（アモルファスシリコン半導
体層、微結晶を含んだシリコン半導体層、アモルファス
シリコンゲルマニウム半導体層）、（微結晶を含んだシ
リコン半導体層、微結晶を含んだシリコン半導体層、微
結晶を含んだシリコン半導体層）となるものがあげられ
る。ｉ型半導体層としては光（６３０ｎｍ）の吸収係数
（α）が５０００ｃｍ −１以上、ソーラーシミュレータ
ー（ＡＭ１．５、１００ｍＷ／ｃｍ２）による擬似太陽
光照射化の光伝導度（σｐ）が１０×１０−５Ｓ／ｃｍ
以上、暗伝導度（σｄ）が１０×１０−６Ｓ／ｃｍ以
下、コンスタントフォトカレントメソッド（ＣＰＭ）に
よるアーバックエナジーが５５ｍｅＶ以下であるのが好
ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型に
なっているものでも使用することができる。またｉ型半
導体層にシリコンゲルマニウム半導体層や、微結晶を含
んだシリコン半導体層を用いた場合には、界面準位低減
や開放電圧を高める目的で、ｐ／ｉ界面、ｎ／ｉ界面の
少なくともどちらか一方に、アモルファスシリコンｉ型
半導体層を挿入した構成をとってもよい。
【００５６】（半導体層の形成方法）本発明のシリコン
系薄膜及び半導体層１０２を形成するには、高周波プラ
ズマＣＶＤ法が適している。以下、高周波プラズマＣＶ
Ｄ法によって半導体層１０２を形成する手順の好適な例
を示す。 （１）減圧状態にできる半導体形成用真空容器内を所定
の堆積圧力に減圧する。 （２）堆積室内に原料ガス、希釈ガス等の材料ガスを導
入し、堆積室内を真空ポンプによって排気しつつ、堆積
室内を所定の堆積圧力に設定する。 （３）基板１０１をヒーターによって所定の温度に設定
する。 （４）高周波電源によって発振された高周波を前記堆積
室に導入する。前記堆積室への導入方法は、高周波がマ
イクロ波の場合には導波管によって導き石英、アルミ
ナ、窒化アルミニウムなどの誘電体窓を介して堆積室内
に導入したり、高周波がＶＨＦやＲＦの場合には同軸ケ
ーブルによって導き、金属電極を介して堆積室内に導入
したりする方法がある。 （５）堆積室内にプラズマを生起させて原料ガスを分解
し、堆積室内に配置された基板１０１上に堆積膜を形成
する。この手順を必要に応じて複数回繰り返して半導体
層１０２を形成する。
【００５７】半導体層１０２の形成条件としては、堆積
室内の基板温度は１００〜４５０℃、圧力は０．０６７
Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０４Ｐａ（１１
３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／
ｃｍ３が好適な条件としてあげられる。また、必要に応
じて高周波導入部にチョークコイルを介して直流電源を
接続し、高周波に直流成分を重畳させる方法などをとる
のも好ましいものである。
【００５８】本発明の半導体層１０２の形成に適した原
料ガスとしては、ＳｉＦ４、ＳｉＨ ２Ｆ２、ＳｉＨ
３Ｆ、Ｓｉ２Ｆ６などのフッ素化シリコン、ＳｉＨ４、
Ｓｉ２Ｈ ６等の水素化シリコン化合物、合金系にする場
合にはさらに、ＧｅＨ４やＣＨ４などのようにＧｅやＣ
を含有したガス化しうる化合物を水素ガスガスで希釈し
て堆積室内に導入することが望ましい。さらにＨｅなど
の不活性ガスを添加してもよい。半導体層をｐ型層とす
るためのドーパントガスとしてはＢ２Ｈ６、ＢＦ３等が
用いられる。また、半導体層をｎ型層とするためのドー
パントガスとしては、ＰＨ３、ＰＦ３等が用いられる。
結晶相の薄膜や、ＳｉＣ等の光吸収が少ないかバンドギ
ャップの広い層を堆積する場合には、原料ガスに対する
希釈ガスの割合を増やし、比較的高いパワー密度の高周
波を導入するのが好ましい。
【００５９】大面積で半導体層を形成するために、真空
容器内への原料ガスの導入方法として、高周波導入部に
複数の孔を設けて、ここを通してプラズマ空間へシャワ
ー状に原料ガスを導入する方法や、複数の孔を設けたガ
ス導入管をプラズマ空間内に配設する方法などは、均質
なプラズマを形成することができるために、好ましいも
のである。
【００６０】（第二の透明導電層）第二の透明導電層１
０３は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層１０３は、半導体層１０２
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは５５０
ｎｍにおける透過率が８０％以上、より好ましくは８５
％以上であることが望ましい。抵抗率は５×１０−３Ω
ｃｍ以下、より好ましくは１×１０−３Ωｃｍ以下であ
ることが好ましい。第二の透明導電層１０３の材料とし
ては、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等を好適に用いるこ
とができる。その形成方法としては、蒸着、ＣＶＤ、ス
プレー、スピンオン、浸漬などの方法が好適である。こ
れらの材料に導電率を変化させる物質を添加してもよ
い。
【００６１】（集電電極）集電電極１０４は集電効率を
向上するために透明電極１０３上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
【００６２】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面（光入射側と反射側）などに鋼板等の補教材を併用し
てもよい。
【００６３】
【実施例】以下の実施例では、半導体素子として太陽電
池を例に挙げて本発明を具体的にするが、これらの実施
例は本発明の内容を何ら限定するものではない。
【００６４】［実施例１］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図５に示した光起電力素子
を形成した。図５は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図１と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２
Ａと微結晶ｐ型半導体層１０２−３Ａ、アモルファスｎ
型半導体層１０２−４Ａとアモルファスｉ型半導体層１
０２−５Ａと微結晶ｐ型半導体層１０２−６Ａとからな
っている。すなわち、この光起電力素子はいわゆるｐｉ
ｎｐｉｎ型ダブルセル光起電力素子である。
【００６５】図２は、本発明のシリコン系薄膜及び光起
電力素子を製造する堆積膜形成装置の一例を示す模式的
な断面図である。図２に示す堆積膜形成装置２０１は、
基板送り出し容器２０２、半導体形成用真空容器２１１
〜２１４、基板巻き取り容器２０３が、ガスゲート２２
１〜２２５を介して結合することによって構成されてい
る。この堆積膜形成装置２０１には、各容器及び各ガス
ゲートを貫いて帯状の導電性基板２０４がセットされ
る。帯状の導電性基板２０４は、基板送り出し容器２０
２に設置されたボビンから巻き出され、基板巻き取り容
器２０３で別のボビンに巻き取られる。
【００６６】半導体形成用真空容器２１１〜２１４は、
それぞれプラズマ生起領域を形成する堆積室を有してい
る。概堆積室は、プラズマの生起している放電空間を、
前記導電性基板と前記高周波導入部で上下を限定し、高
周波導入部を取り囲むように設置された放電板で横方向
を限定するように構成されている。
【００６７】該堆積室内の平板状の高周波導入部２４１
〜２４４には、高周波電源２５１〜２５４から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板２０４上に半導体
層を堆積させる。高周波導入部２４１〜２４４は、導電
性基板２０４と対向しており、不図示の高さ調整機構が
具備されている。前記高さ調整機構により、前記導電性
基板と高周波導入部との間の距離を変えることができ、
同時に放電空間の体積を変えることができる。また、各
半導体形成用真空容器２１１〜２１４には、原料ガスや
希釈ガスを導入するためのガス導入管２３１〜２３４が
接続されている。
【００６８】また、各半導体形成用真空容器には、各堆
積室内での導電性基板２０４と放電空間との接触面積を
調整するための、不図示の成膜領域調整板が設けられて
いる。図２に示した堆積膜形成装置２０１は、半導体形
成用真空容器を４個具備しているが、すべての半導体形
成用真空容器でグロー放電を生起させる必要はなく、製
造する光起電力素子の層構成にあわせて各容器でのグロ
ー放電の有無を選択することができる。また、各半導体
形成用真空容器には、各堆積室内での導電性基板２０４
と放電空間との接触面積を調整するための、不図示の成
膜領域調整板が設けられている。
【００６９】まず、ステンレス（ＳＵＳ４３０ＢＡ）か
らなる帯状の基体（幅５０ｃｍ、長さ１５００ｍ、厚さ
０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続
スパッタリング装置に装着し、Ａｇ電極をターゲットと
して、厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させ
た。さらにＺｎＯターゲットを用いて、厚さ１．２μｍ
のＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の
導電性基板２０４を形成した。
【００７０】次に基板送り出し容器２０２に、導電性基
板２０４を巻いたボビンを装着し、導電性基板２０４を
搬入側のガスゲート、半導体形成用真空容器２１１、２
１２、２１３、２１４、搬出側のガスゲートを介し、基
板巻き取り容器２０３まで通し、帯状の導電性基板２０
４がたるまないように１２Ｎ／ｍｍ２で引っ張り応力を
加えた。そして、基板送り出し容器２０２、半導体形成
用真空容器２１１、２１２、２１３、２１４、基板巻き
取り容器２０３を不図示の真空ポンプからなる真空排気
系により、５．０×１０−４Ｐａ以下まで充分に真空排
気した。
【００７１】真空排気系を作動させつつ、半導体形成用
真空容器２１２、２１３、２１４へガス導入管２３２、
２３３、２３４から原料ガス及び希釈ガスを供給した。
ここで不図示の各ゲートガス供給管から、各ガスゲート
にゲートガスとして５００ｓｃｃｍのＨ２ガスを供給し
た。この状態で真空排気系の排気能力を調整して、半導
体形成用真空容器２１２、２１３、２１４内の圧力を所
定の圧力に調整した。形成条件は表１に示す通りであ
る。
【００７２】半導体形成用真空容器２１２、２１３、２
１４内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。
【００７３】次に、半導体形成用真空容器２１２、２１
３、２１４内の高周波導入部２４２、２４３、２４４に
高周波電源２５２、２５３、２５４より高周波を導入
し、半導体形成用真空容器２１２、２１３、２１４内の
堆積室内にグロー放電を生起し、導電性基板２０４上
に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結
晶ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体
層（膜厚５ｎｍ）を形成しボトムセルのｐｉｎ接合を形
成した。
【００７４】ここで、半導体形成用真空容器２１２には
周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の
高周波電力をＡｌ製の金属電極からなる高周波導入部２
４２から、半導体形成用真空容器２１３には、周波数６
０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３
になるように調整しながらＡｌ製の金属電極からなる高
周波導入部２４３から高周波を導入し、半導体形成用真
空容器２１４には周波数１３．５６ＭＨｚ、パワー密度
３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極から
なる高周波導入部２４４から導入した。
【００７５】ボトムセルのｐｉｎ接合の形成が終了した
ら、基板巻き取り容器２０３をリークして、導電性基板
２０４をボビンに巻き取られたままの状態で取り出して
大気雰囲気中に暴露した。このときの大気暴露条件（温
度、湿度、時間）は、２５℃、３０％、２０分とした。
【００７６】引き続き、ボトムセルのｐ型半導体層の一
部の形成とトップセルのｐｉｎ接合の形成を行なった。
基板送り出し容器２０２に、導電性基板２０４を巻いた
ボビンを装着し、導電性基板２０４を搬入側のガスゲー
ト、半導体形成用真空容器２１１、２１２、２１３、２
１４、搬出側のガスゲートを介し、基板巻き取り容器２
０３まで通し、帯状の導電性基板２０４がたるまないよ
うに１２Ｎ／ｍｍ２で引っ張り応力を加えた。そして、
基板送り出し容器２０２、半導体形成用真空容器２１
１、２１２、２１３、２１４、基板巻き取り容器２０３
を不図示の真空ポンプからなる真空排気系により、５．
０×１０−４Ｐａ以下まで充分に真空排気した。
【００７７】なお、トップセルの形成は、ボトムセルの
形成工程（途中まで）の後半で行なった部分が初期の形
成領域となるように行なった。具体的には、大気暴露し
た導電性基板２０４が巻きつけられているボビンをその
まま基板送り出し容器２０２にセットした。
【００７８】真空排気系を作動させつつ、半導体形成用
真空容器２１１、２１２、２１３、２１４へガス導入管
２３１、２３２、２３３、２３４から原料ガス及び希釈
ガスを供給した。同時に不図示の各ゲートガス供給管か
ら、各ガスゲートにゲートガスとして５００ｓｃｃｍの
Ｈ２ガスを供給した。この状態で真空排気系の排気能力
を調整して、半導体形成用真空容器２１１、２１２、２
１３、２１４内の圧力を所定の圧力に調整した。形成条
件は表２に示す通りである。
【００７９】半導体形成用真空容器２１１、２１２、２
１３、２１４内の圧力が安定したところで、基板送り出
し容器２０２から基板巻き取り容器２０３の方向に、導
電性基板２０４の移動を開始した。
【００８０】次に、半導体形成用真空容器２１１、２１
２、２１３、２１４内の高周波導入部２４１、２４２、
２４３、２４４に高周波電源２５１、２５２、２５３、
２５４より高周波を導入し、半導体形成用真空容器２１
１、２１２、２１３、２１４内の堆積室内にグロー放電
を生起し、導電性基板２０４上に、微結晶ｐ型半導体層
（膜厚５ｎｍ）、アモルファスｎ型半導体層（膜厚３０
ｎｍ）、アモルファスｉ型半導体層（膜厚３０ｎｍ）、
微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成しダブルセ
ルを完成させた。
【００８１】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３
の高周波電力をＡｌ製の金属電極からなる高周波導入部
２４１から、半導体形成用真空容器２１２には周波数１
３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電
力をＡｌ製の金属電極からなる高周波導入部２４２か
ら、半導体形成用真空容器２１３には、周波数６０ＭＨ
ｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になる
ように調整しながらＡｌ製の金属電極からなる高周波導
入部２４３から高周波を導入し、半導体形成用真空容器
２１４には周波数１３．５６ＭＨｚ、パワー密度３０ｍ
Ｗ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高
周波導入部２４４から導入した。
【００８２】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した（実施例１）。
【００８３】次に、図４に示した堆積膜形成装置２０１
−Ａを用い、ボトムセルの形成の工程中に大気暴露しな
かった以外は、実施例１と同様の処方を用いて太陽電池
モジュールを作成した。ダブルセルの構成は、基板側か
らアモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶
ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体層
（膜厚５ｎｍ）、微結晶ｐ型半導体層（膜厚５ｎｍ）、
アモルファスｎ型半導体層（膜厚３０ｎｍ）、アモルフ
ァスｉ型半導体層（膜厚３０ｎｍ）、微結晶ｐ型半導体
層（膜厚１０ｎｍ）とした（比較例１）。
【００８４】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。その
結果を表３に示す。
【００８５】表３より、実施例１の太陽電池モジュール
は、比較例１の太陽電池と比較して、相対的に光電変換
効率が高く、帯状の導電性基板にわたる光電変換効率の
均一性にも優れていた。以上のことより、本発明の半導
体素子を含む太陽電池は優れた特性をもつことがわか
る。
【００８６】［実施例２］図２及び図６に示した堆積膜
形成装置２０１及び２０１−Ｂを用い、図５に示した光
起電力素子を形成した。
【００８７】大気暴露後の工程を堆積膜形成装置２０１
−Ｂで行なった以外は、各半導体層を形成するときの条
件は、実施例１と同様の方法で行なって太陽電池モジュ
ールを作成した（実施例２）。ここで、堆積膜形成装置
２０１−Ｂの半導体形成用真空容器２１１−Ａでは、半
導体層の形成を行なう前に、ランプヒーターにより３０
０℃に加熱し、冷却水を通した冷却パイプにより１５０
℃に冷却し、再度３００℃に加熱した。
【００８８】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて太陽電池モジュールの密着性を調べ
た。これらの結果を表４に示す。
【００８９】表４より、実施例２の太陽電池モジュール
は、実施例１よりも光電変換効率が優れていた。はがれ
試験では実施例１、実施例２の太陽電池モジュールとも
優れていたが、実施例２の太陽電池モジュールのほうが
より優れていた。以上のことから本発明の半導体素子を
含む太陽電池モジュールは、優れた特長を持つことがわ
かる。
【００９０】［実施例３］図２に示した堆積膜形成装置
２０１を用い、図５に示した光起電力素子を形成した。
【００９１】トップセルを形成時に基板に加えた引っ張
り応力を１０Ｎ／ｍｍ２にした以外は実施例１と同様の
方法で行なって、太陽電池モジュールを作成した（実施
例３）。
【００９２】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。これらの結果を表５に示す。
【００９３】表５より、実施例３の太陽電池モジュール
は、実施例１よりも光電変換効率が優れていた。温湿度
試験では実施例１、実施例３の太陽電池モジュールとも
優れていたが、実施例３の太陽電池モジュールのほうが
よりすぐれていた。以上のことから本発明の半導体素子
を含む太陽電池モジュールは、優れた特長を持つことが
わかる。
【００９４】［実施例４］図２に示した堆積膜形成装置
２０１を用い、図５に示した光起電力素子を形成した。
【００９５】ボトムセルを形成時に基板に加えた引っ張
り応力を、成膜開始時を１３Ｎ／ｍｍ２とし、成膜の過
程で徐々に低下させ、成膜終了時に１１Ｎ／ｍｍ２と
し、トップセルを形成時に基板に加えた引っ張り応力
を、成膜開始時に１０Ｎ／ｍｍ２とし、成膜終了時に
８．０Ｎ／ｍｍ２にした以外は実施例３と同様の方法で
行なって、太陽電池モジュールを作成した（実施例
４）。
【００９６】実施例４の太陽電池モジュールは、実施例
３と同様に光電変換効率と温湿度試験の結果が優れてい
た。さらに実施例４では、基板巻き取り容器２０３でボ
ビンに巻き取られた際の巻きずれが小さかった。以上の
ことから本発明の半導体素子を含む太陽電池モジュール
は、優れた特長を持つことがわかる。
【００９７】［実施例５］図７に示した堆積膜形成装置
２０１−Ｃを用い、図５に示した光起電力素子を形成し
た。堆積膜形成装置２０１−Ｃは、ボトムセルのｐ層の
形成の間に、酸素雰囲気形成用真空容器２１７が配置さ
れたものであり、それ以外は堆積膜形成装置２０１−Ａ
と同等のものである。酸素雰囲気形成用真空容器２１７
には、ガス導入管２３７から酸素ガスを含むガスを導入
することができるようになっており、排気系の排気能力
を調整することで、酸素雰囲気形成用真空容器２１７内
の酸素分圧を調整することができる。またガスゲート２
２４、２２８によって、酸素雰囲気形成用真空容器２１
７内の酸素は、半導体形成用真空容器へ拡散することを
防いでいる。
【００９８】酸素雰囲気形成用真空容器２１７内の酸素
分圧を変化させながら、酸素雰囲気中での基板の滞留時
間は５分とし、他の条件は比較例１と同様な条件で行
い、太陽電池モジュールを作成した。
【００９９】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ２）を用いて測定した。その
結果を表６に示す。
【０１００】表６より、ボトムセルを作成した後に、１
Ｐａ以上の酸素分圧の雰囲気下を経由した太陽電池モジ
ュールは、光電変換効率が高かった。以上のことより、
本発明の半導体素子を含む太陽電池は優れた特性をもつ
ことがわかる。
【０１０１】
【発明の効果】本発明により、多数のシリコン系薄膜が
積層された構成をもつ半導体素子を、効率よく形成する
ことができ、さらには、より優れた均一性と特性をもつ
半導体素子を形成することが可能であり、さらには、密
着性、耐環境性などに優れた半導体素子を形成すること
できる。
【０１０２】
【表１】表１
【０１０３】
【表２】表２
【０１０４】
【表３】表３
【０１０５】基板位置は、帯状基板の、ボトムのセルを
作り始めた位置を０ｍとし、作り終わりの位置を１５０
０ｍとしたもの
【０１０６】
【表４】表４
【０１０７】基板位置は、帯状基板の、ボトムのセルを
作り始めた位置を０ｍとし、作り終わりの位置を１５０
０ｍとしたもの はがれ試験は、剥れたます目の数が◎０、○１〜２、△
３〜１０、×１０〜１００を意味する
【０１０８】
【表５】表５
【０１０９】基板位置は、帯状基板の、ボトムのセルを
作り始めた位置を０ｍとし、作り終わりの位置を１５０
０ｍとしたもの 温湿度試験は、（試験後の光電変換効率）／（試験前の
光電変換効率）の値
【０１１０】
【表６】表６
【０１１１】光電変換効率は、比較例１の０ｍ位置のも
のを１に規格化した値
【図面の簡単な説明】
【図１】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図
【図２】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図
【図３】本発明の半導体素子を含む半導体層の一例を示
す模式的な断面図
【図４】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図
【図５】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図
【図６】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図
【図７】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図
【符号の説明】
１０１ 基板 １０１−１ 基体 １０１−２ 金属層 １０１−３ 第一の透明導電層 １０２ 半導体層 １０２−１、１０２−４ 第一の導電型を示す半導体層 １０２−１Ａ、１０２−４Ａ アモルファスｎ型半導体
層 １０２−２、１０２−５ ｉ型半導体層 １０２−２Ａ 微結晶ｉ型半導体層 １０２−３、１０２−６ 第二の導電型を示す半導体層 １０２−３Ａ、１０２−６Ａ 微結晶ｐ型半導体層 １０２−５Ａ アモルファスｉ型半導体層 １０３ 透明電極 １０４ 集電電極 ２０１、２０１−Ａ、２０１−Ｂ、２０１−Ｃ 堆積膜
形成装置 ２０２ 基板送り出し容器 ２０３ 基板巻き取り容器 ２０４ 導電性基板 ２１１〜２１７、２１１−Ａ 半導体形成用真空容器 ２１８ 酸素雰囲気形成用真空容器 ２２１〜２２９ ガスゲート ２３１〜２３８ ガス導入管 ２４１〜２４７ 高周波導入部 ２５１〜２５７ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 松田 高一 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 幸田 勇蔵 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 5F051 AA03 AA04 AA05 CA02 CA03 CA04 CA16 CA32 DA04 DA15

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 大気圧以下の圧力での高周波プラズマＣ
    ＶＤ法によって基板上にシリコン系材料からなる複数の
    ｐｉｎ接合を形成する工程を有する半導体素子の形成方
    法であって、前記ｐｉｎ接合のうち一のｐｉｎ接合のｐ
    層、ｉ層及びｎ層の一部を形成した後、もしくは、ｎ
    層、ｉ層及びｐ層の一部を形成した後に、その表面に露
    出しているｐ層もしくはｎ層を酸素含有雰囲気に曝す工
    程と、該酸素含有雰囲気に曝されたｐ層もしくはｎ層上
    に、該ｐ層もしくはｎ層と同一の導電型を有する層を形
    成することにより一のｐｉｎ接合を完成する工程と、前
    記一のｐｉｎ接合に隣接する他のｐｉｎ接合のｎ層もし
    くはｐ層を形成してｐｎ界面を形成する工程と、を有す
    ることを特徴とする半導体素子の形成方法。
  2. 【請求項２】 前記酸素含有雰囲気に曝す工程の直前に
    形成されたｎ層もしくはｐ層のドーパント濃度が、前記
    酸素含有雰囲気に曝す工程の直後に形成されたｎ層もし
    くはｐ層のドーパント濃度よりも小さくなるようにする
    ことを特徴とする請求項１に記載の半導体素子の形成方
    法。
  3. 【請求項３】 前記酸素含有雰囲気が、酸素分圧が１Ｐ
    ａ以上の雰囲気であることを特徴とする請求項１に記載
    の半導体素子の形成方法。
  4. 【請求項４】 前記酸素含有雰囲気に曝す工程が、大気
    暴露を行なうものであることを特徴とする請求項１に記
    載の半導体素子の形成方法。
  5. 【請求項５】 前記一のｐｉｎ接合及び前記他のｐｉｎ
    接合の一方のｉ層が非晶質であり他方のｉ層が結晶相を
    含むものであることを特徴とする請求項１に記載の半導
    体素子の形成方法。
  6. 【請求項６】 前記酸素含有雰囲気に曝す工程の後に、
    加熱、冷却、加熱の工程を少なくとも１回行なった後
    に、ｐ層もしくはｎ層の形成を再度行ない、一のｐｉｎ
    接合を完成させることを特徴とする請求項１に記載の半
    導体素子の形成方法。
  7. 【請求項７】 前記加熱、冷却、加熱の工程を、水素雰
    囲気中で行なうことを特徴とする請求項６に記載の半導
    体素子の形成方法。
  8. 【請求項８】 前記高周波プラズマＣＶＤ法が、ロール
    ・ツー・ロール方式であることを特徴とする請求項１に
    記載の半導体素子の形成方法。
  9. 【請求項９】 前記酸素含有雰囲気に曝す工程の前後
    で、前記基板に異なった引っ張り応力をかけることを特
    徴とする請求項８に記載の半導体素子の形成方法。
  10. 【請求項１０】 前記酸素含有雰囲気に曝す工程の前に
    前記基板にかけられる引っ張り応力が、前記酸素含有雰
    囲気に曝す工程の後に前記基板にかけられる引っ張り応
    力よりも大きいことを特徴とする請求項９に記載の半導
    体素子の形成方法。
  11. 【請求項１１】 前記ロール・ツー・ロール方式で基板
    を搬送していく工程の途中で、引っ張り応力を低下させ
    る過程を含むことを特徴とする請求項８乃至１０に記載
    の半導体素子の形成方法。
  12. 【請求項１２】 高周波プラズマＣＶＤ法によって前記
    一のｐｉｎ接合を形成しながらロール・ツー・ロール方
    式で前記基板を搬送しロールに巻き取る工程と、ロール
    に巻き取られた状態で該基板を酸素含有雰囲気に曝す工
    程と、ロール・ツー・ロール方式で該基板をロールから
    引き出しながら搬送し高周波プラズマＣＶＤ法によって
    該酸素含有雰囲気に曝されたｐ層もしくはｎ層上に該ｐ
    層もしくはｎ層と同一の導電型を有する層を形成するこ
    とにより一のｐｉｎ接合を完成し、さらに前記他のｐｉ
    ｎ接合を形成する工程と、を有する請求項１に記載の半
    導体素子の形成方法。
  13. 【請求項１３】 前記酸素含有雰囲気に曝す工程の前後
    で、前記基板に異なった引っ張り応力をかけることを特
    徴とする請求項１２に記載の半導体素子の形成方法。
  14. 【請求項１４】 前記酸素含有雰囲気に曝す工程の前後
    で前記基板にかけられる引っ張り応力の少なくとも一方
    を、基板を搬送する工程の途中で低下させることを特徴
    とする請求項１２又は１３に記載の半導体素子の形成方
    法。
  15. 【請求項１５】 前記一のｐｉｎ接合に隣接するたのｐ
    ｉｎ接合のｎ層もしくはｐ層の一部を形成した後に酸素
    雰囲気に曝すことを特徴とする請求項１に記載の半導体
    素子の形成方法。
  16. 【請求項１６】 請求項１乃至１４に記載の半導体素子
    の形成方法によって形成されたことを特徴とする半導体
    素子。
  17. 【請求項１７】 高周波プラズマＣＶＤ法によって基板
    上にシリコン系材料からなるｐｉｎ接合を形成する工程
    を有する半導体素子の形成方法であって、前記ｐｉｎ接
    合のうちのｐ層の一部もしくはｎ層の一部を形成した後
    にその表面に露出しているｐ層もしくはｎ層を酸素含有
    雰囲気に曝す工程と、該酸素含有雰囲気に曝されたｐ層
    もしくはｎ層上に、該ｐ層もしくはｎ層と同一導電型を
    有する層を形成する工程と、を有することを特徴とする
    半導体素子の形成方法。
  18. 【請求項１８】 前記酸素含有雰囲気に曝す工程の直前
    に形成されたｐ層もしくｎ層のドーパント濃度と、前記
    酸素含有雰囲気に曝す工程の直後に形成されたｐ層もし
    くはｎ層のドーパント濃度と、を異ならせ、それぞれの
    ドーパント濃度にうち、ｉ層に近いｐ層もしくはｎ層の
    ドーパント濃度がｉ層から遠いｐ層もしくはｎ層のドー
    パント濃度よりも小さくなるようにすることを特徴とす
    る請求項１７に記載の半導体素子の形成方法。
  19. 【請求項１９】 高周波プラズマＣＶＤ法によって前記
    ｐｉｎ接合の少なくとも一部を形成しながらロール・ツ
    ー・ロール方式で前記基板を搬送しロールに巻き取る工
    程と、ロールに巻き取られた状態で該基板を酸素含有雰
    囲気に曝す工程と、ロール・ツー・ロール方式で該基板
    をロールから引き出しながら搬送し高周波プラズマＣＶ
    Ｄ法によって該酸素含有雰囲気に曝されたｐ層もしくは
    ｎ層上に該ｐ層もしくはｎ層と同一導電型を有する層を
    形成する工程と、を有することを特徴とする請求項１７
    に記載の半導体素子の形成方法。
  20. 【請求項２０】 大気圧以下の圧力での高周波プラズマ
    ＣＶＤ法によって基板上にシリコン系材料からなる複数
    のｐｉｎ接合を形成する工程を有する半導体素子の形成
    方法であって、前記ｐｉｎ接合のうち一のｐｉｎ接合を
    形成する工程と、該一のｐｉｎ接合に隣接する他のｐｉ
    ｎ接合のｎ層の一部もしくはｐ層の一部を形成してｐｎ
    界面を形成する工程と、その表面に露出しているｐ層も
    しくはｎ層を酸素含有雰囲気に曝す工程と、該酸素含有
    雰囲気に曝されたｐ層もしくはｎ層上に、該ｐ層もしく
    はｎ層と同一の導電型を有する層を形成する工程と、を
    少なくとも有することを特徴とする半導体素子の形成方
    法。
JP2002018443A 2001-01-31 2002-01-28 半導体素子の形成方法及び半導体素子 Withdrawn JP2002305315A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002018443A JP2002305315A (ja) 2001-01-31 2002-01-28 半導体素子の形成方法及び半導体素子
US10/058,322 US6653165B2 (en) 2001-01-31 2002-01-30 Methods of forming semiconductor element, and semiconductor elements

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-24169 2001-01-31
JP2001024169 2001-01-31
JP2002018443A JP2002305315A (ja) 2001-01-31 2002-01-28 半導体素子の形成方法及び半導体素子

Publications (1)

Publication Number Publication Date
JP2002305315A true JP2002305315A (ja) 2002-10-18

Family

ID=26608672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018443A Withdrawn JP2002305315A (ja) 2001-01-31 2002-01-28 半導体素子の形成方法及び半導体素子

Country Status (2)

Country Link
US (1) US6653165B2 (ja)
JP (1) JP2002305315A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP4433131B2 (ja) * 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
JP4733519B2 (ja) * 2002-10-25 2011-07-27 エリコン ソーラー アーゲー，トゥルーバッハ 半導体装置の製造方法及びこの方法で得られた半導体装置
US20050189012A1 (en) * 2002-10-30 2005-09-01 Canon Kabushiki Kaisha Zinc oxide film, photovoltaic device making use of the same, and zinc oxide film formation process
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP2004311965A (ja) * 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
US20050196584A1 (en) * 2004-03-08 2005-09-08 Eastman Kodak Company Continuous support interleaving
US20060273219A1 (en) * 2005-06-03 2006-12-07 Eastman Kodak Company Preconditioning method for flexible supports
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
WO2009062117A1 (en) * 2007-11-09 2009-05-14 Sunpreme, Inc. Low-cost solar cells and methods for their production

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400409A (en) 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
JPH07335935A (ja) 1994-06-07 1995-12-22 Canon Inc 光電変換装置の製造方法
JPH11103082A (ja) 1997-09-26 1999-04-13 Canon Inc 光起電力素子及びその作製方法
JPH11150282A (ja) 1997-11-17 1999-06-02 Canon Inc 光起電力素子及びその製造方法
JPH11186574A (ja) 1997-12-24 1999-07-09 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
US6261862B1 (en) 1998-07-24 2001-07-17 Canon Kabushiki Kaisha Process for producing photovoltaic element
JP2000138384A (ja) 1998-10-30 2000-05-16 Sanyo Electric Co Ltd 非晶質半導体素子及びその製造方法
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
JP2001316818A (ja) * 2000-02-29 2001-11-16 Canon Inc 膜形成方法及び形成装置、並びにシリコン系膜、起電力素子及びそれを用いた太陽電池、センサー及び撮像素子
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell

Also Published As

Publication number Publication date
US6653165B2 (en) 2003-11-25
US20020168794A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US6166319A (en) Multi-junction photovoltaic device with microcrystalline I-layer
JP4208281B2 (ja) 積層型光起電力素子
EP1548848A1 (en) Amorphous silicon solar cell
JP2002299670A (ja) シリコン系薄膜及び光起電力素子
JP4240933B2 (ja) 積層体形成方法
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
JP2002305315A (ja) 半導体素子の形成方法及び半導体素子
TW201733150A (zh) 光電轉換裝置之製造方法
WO2010023991A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP3025179B2 (ja) 光電変換素子の形成方法
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JPH098340A (ja) 光起電力素子及びその製造方法
JPH11261087A (ja) 光起電力素子
JPH11103082A (ja) 光起電力素子及びその作製方法
JP2004296615A (ja) 積層型光起電力素子
JP2001358350A (ja) 光起電力素子
JP2000349314A (ja) 光起電力素子の製造方法
JP2000004036A (ja) 微結晶半導体層の形成方法、および光起電力素子
US6897559B2 (en) Silicon-based thin film forming apparatus, silicon-based thin film forming method and semiconductor element
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP3542510B2 (ja) 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置
JP3142682B2 (ja) 太陽電池製造方法及び製造装置
JPH06318717A (ja) 光起電力素子
JP2001244488A (ja) 光起電力素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070720