JPH11261087A

JPH11261087A - 光起電力素子

Info

Publication number: JPH11261087A
Application number: JP10062898A
Authority: JP
Inventors: Koichi Matsuda; 高一松田; Fukateru Matsuyama; 深照松山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-03-13
Filing date: 1998-03-13
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】ｉ型半導体層とドーピング層の界面近傍に、
キャリアの逆拡散および界面順位が低く、かつバンドギ
ャップの広いｉ型層を有する光起電力素子を提供する。【解決手段】半導体層を接合する光起電力素子であっ
て、真性半導体層の主構成成分であるＩＶ族元素の密度
が小さくなっている領域（即ち、ＩＶ族元素低密度領
域）が当該真性半導体層の形成面内に散在することを特
徴とする光起電力素子とする。また、主成分であるＩＶ
族元素の密度が小さくなっている低密度領域が離散的に
存在するバッファー層と、少なくとも一部が微結晶から
成る実質的に真性の半導体層とを有することを特徴とす
る光起電力素子とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換効率の高
い光起電力素子に関する。

【０００２】

【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子は、電卓、腕時計など民生用のの小電力用電源
として広く応用されており、また、将来、石油、石炭な
どのいわゆる化石燃料の代替用電力として実用化可能な
技術として注目されている。

【０００３】従来の光起電力素子は半導体のｐｎ接合の
光起電力を利用した技術であり、シリコンなどの半導体
が太陽光を吸収し電子と正孔の光キャリヤーが生成し、
該光キャリヤーをｐｎ接合部の内部電界に依りドリフト
させ、外部に取り出すものである。この様な光起電力素
子の作製方法としては、ほぼ半導体プロセスを用いるこ
とにより行われる。具体的には、ＣＺ法などの結晶成長
法によりｐ型、あるいはｎ型に価電子制御したシリコン
の単結晶を作製し、該単結晶をスライスして約３００μ
ｍの厚みのシリコンウエハーを作る。さらに前記ウエハ
ーの導電型と反対の導電型となるように価電子制御剤を
拡散などの適当な手段により、異種の導電型の層を形成
することでｐｎ接合を作るものである。

【０００４】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているが、上述のように光起電力
素子作製は半導体プロセスを用いるため生産コストは高
いものとなっている。

【０００５】更に、結晶質であるがために面積の大きな
ウエハーは製造できず大面積化が困難であり、大きな電
力を取り出す場合には単位素子を直列化あるいは、並列
化をするための配線を行なわなければならないことや、
屋外で使用する際に光起電力素子を様々な気象条件によ
りもたらされる機械的損傷から保護するため、高価な実
装が必要になることなどから、単位発電量に対する生産
コストが既存の発電方法に比べて割高になってしまうと
いう問題がある。

【０００６】このような事情から光起電力素子の電力用
としての実用化を進めるに当たって、低コスト化及び大
面積化が重要な技術的課題であり、様々な検討がなされ
ており、コストの安い材料、変換効率の高い材料などの
材料の探求が行なわれてきたがこのような光起電力素子
の材料としては、非晶質シリコン、非晶質シリコンゲル
マニウム、非晶質炭化珪素などのテトラヘドラル系のＩ
Ｖ族の非晶質半導体や、ＣｄＳ，Ｃｕ2ＳなどのＩＩ-Ｖ
Ｉ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化
合物半導体等が挙げられる。とりわけ、非晶質半導体を
光起電力発生層に用いた薄膜光起電力素子は、単結晶光
起電力素子に比較して大面積の膜が作製できることや、
膜厚が薄くて済むこと、任意の基板材料に堆積できるこ
となどの長所があり有望視されている。

【０００７】しかしながら、上記非晶質半導体を用いた
光起電力素子は、電力用素子として実用化するために
は、光電変換効率の向上と信頼性の向上が検討課題とな
っている。

【０００８】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、さまざまな方法が有る
が、例えばｐｉｎ型の半導体接合を用いた光起電力素子
の場合、光電変換効率を向上させるためには、光起電力
素子を構成するｐ型半導体層、真性半導体層(以下ｉ型
半導体層と記す。)、ｎ型半導体層、透明電極、裏面電
極それぞれの層の特性を向上させる必要が有る。

【０００９】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許2,
949,498号明細書に開示されている。このスタックセル
にはｐｎ接合結晶半導体が用いられたがその思想は非晶
質あるいは結晶質いずれにも共通するものであり、太陽
光スペクトルを、異なるバンドギャップの光起電力素子
により効率よく吸収させ、Vocを増大させる事により発
電効率を向上させるものであった。

【００１０】スタックセルは、異なるバンドギャップの
素子を積層し太陽光線のスペクトルの各部分を効率よく
吸収することにより変換効率を向上させるものであり積
層する素子の光入射側に位置するいわゆるトップ層のバ
ンドギャップよりも該トップ層の下に位置するいわゆる
ボトム層のバンドギャップが狭くなる様に設計される。

【００１１】以上のような、スタックセルの場合も、単
一の半導体接合からなるセル(以下シングルセルと記
す。)の場合と同じく、光電変換効率を向上させるため
には、光起電力素子を構成するｐ型半導体層、ｉ型半導
体層、ｎ型半導体層、透明電極、裏面電極それぞれの層
の特性を向上させる必要がある。

【００１２】ｉ型半導体層の場合、シングルセル、スタ
ックセルの用途に応じて所望のバンドギャップを有する
必要があり、ギャップ内準位(局在準位)をできるだけ減
少させ、光キャリアの走行性を向上させることが重要で
ある。ｉ型半導体層の材料は、所望のバンドギャップに
応じて好適なものが選択されるが、光起電力素子の光電
変換効率を向上させるためには、少なくとも一部にバン
ドギャップが狭く光吸収係数の大きい材料(いわゆるナ
ローバンドギャップ材)を用いて、光起電力素子の短絡
電流を増大させる必要がある。そのような材料の例とし
ては、ＩＶ族元素を用いたものとして、非晶質シリコン
ゲルマニウムあるいは、微結晶シリコン、多結晶シリコ
ン等が挙げられる。さらに、非晶質シリコンや非晶質シ
リコンゲルマニウムをｉ型半導体層として用いる場合、
わずかにｎ型になっていることが多いため、ｉ層にわず
かにｐ型の価電子制御剤を混入させて、正孔の走行性を
向上させることも検討されている。

【００１３】またｉ型半導体層としては、最近、微結晶
シリコンをｉ型半導体層に用いて、ほとんど光劣化の認
められない光起電力素子が研究されている。(J.Meier e
t.al. Materials Reseach Society Symposium Proceedi
ngs vol.420,1996,p3)この光起電力素子は、従来の非晶
質系の光起電力素子の製造プロセスと同じく、グロー放
電によるプラズマＣＶＤを用いたものであり、従来の非
晶質系の光起電力素子と同様に安価な製造プロセスで大
面積の光起電力素子を製造できる可能性がある。しかし
ながら、この光起電力素子の光電変換効率は、従来の非
晶質シリコンのシングルセルの値(〜13%)に比べるとま
だ劣っている。このように、微結晶シリコンをｉ型半導
体層に用いた光起電力素子の場合も、重要な課題は光電
変換効率の向上である。

【００１４】一方、ｐ型半導体層やｎ型半導体層などの
いわゆるドーピング層のついては、まず、活性化したア
クセプターあるいはドナーの密度が高く、薄膜の活性化
エネルギーが小さいことが要求される。それによって、
ｐｉｎ接合を形成したときの拡散電位(ビルトインポテ
ンシャル)が大きくなり、光起電力素子の開放電圧(Voc)
が大きくなって、光電変換効率が向上する。次に、ドー
ピング層は基本的に光電流の発生に寄与しないため、光
電流を発生させるｉ型半導体層への光入射を極力妨げな
いことが要求される。そこで、光学的バンドギャップを
広くすることと、ドーピング層の膜厚を薄くすることが
重要である。また、ドーピング層とｉ型半導体層で、ホ
モあるいはヘテロのｐｉｎ接合が形成され、接合界面に
おける界面準位が少ないことが要求される。以上のよう
な、ドーピング層の材料としては、Ｓｉ、ＳｉC、Ｓｉ
Ｎ、ＳｉＯ等があげられ、非晶質あるいは微結晶の形態
のものが研究されてきた。

【００１５】ところが、前述のごとく、ｉ型半導体層と
ドーピング層は、要求される性能が異なることから、材
料も大きく異なり、ドーピング層とｉ型半導体層の接合
界面に界面準位が形成されて、光起電力素子の特性を低
下させるという問題がある。

【００１６】このような半導体接合界面の界面準位を低
減し、半導体の接合特性を向上させて、光起電力素子の
特性を向上させるために、例えば以下のような技術が開
示されている。

【００１７】例えば、米国特許4,471,155(対応ＪＰ特開
昭59-205770)には、ｉ型半導体層に広いバンドギャップ
を持つ領域と狭いバンドギャップを持つ領域を設け、広
いバンドギャップを持つ領域をドーピング層側に配置す
ることによって、ｉ型半導体層とドーピング層の界面準
位を低減し、光起電力素子の開放電圧を向上させる技術
が開示されている。

【００１８】また、米国特許4,542,256(対応ＪＰ特開昭
60-249376)には、ｉ型半導体層として非晶質半導体合金
材料を用いる場合に、合金の組成比をなだらかに変化さ
せることによって、ドーピング層とｉ型半導体層の間に
親和力勾配を設け、キャリアのバック拡散を減少させ
て、光起電力素子の特性を向上させる技術が開示されて
いる。

【００１９】さらに、特開昭59-96722には、微結晶を含
むドーピング層と微結晶を含まない非晶質ｉ型半導体層
の間に、微結晶の含有量が漸増するドーピング層を介在
させて接合を形成する技術が開示されている。

【００２０】以上の技術のように、界面準位を低減させ
る目的で、ドーピング層とｉ型半導体層の界面に挿入さ
れる層は、バッファー層と総称されている。バッファー
層として望ましい特性は、まず、前述の界面準位を低減
させるため、ドーピング層とｉ型半導体層の中間的な組
成及び／又はバンドギャップを持つことである。次に、
バッファー層は、ｉ型半導体層による光吸収を極力妨げ
ないことが要求される。ここで、バッファー層を真性半
導体で形成することによって、ドーピング層と異なりバ
ッファー層自体が光キャリアを生成できるので、バッフ
ァー層は、真性半導体で形成することが望ましい。した
がって、バッファー層はｉ型半導体層の一部であり、ｉ
型半導体層とバッファー層の間には明確な境界がない場
合もある。また、バッファー層を真性半導体で形成する
場合も、主たる光吸収層はｉ型半導体層であるので、バ
ッファー層の光吸収は少ない方が良い。さらに、バッフ
ァー層においてもｉ型半導体層と同じく光キャリアの輸
送が行われるので、バッファー層のギャップ内準位(局
在準位)をできるだけ減少させ、光キャリアの走行性を
向上させることが重要である。

【００２１】

【発明が解決しようとする課題】しかしながら、近年の
ドーピング層、ｉ型半導体層、それぞれの開発にしたが
って、ドーピング層とｉ型半導体層の組成あるいはバン
ドギャップの違いは拡大する傾向にあり、前述で開示さ
れた技術によって、前述の望ましい特性を持つバッファ
ー層を形成することが困難になってきており、光起電力
素子の光電変換効率を十分に向上させることができなか
った。さらに具体的には、ドーピング層とｉ型半導体層
の組成あるいはバンドギャップの差の拡大によって、中
間的な組成及び／又はバンドギャップを持つバッファー
層の選択が困難になると同時に、バッファー層の膜質が
悪化しやすくなり、バッファー層における光キャリアの
走行性を妨げて、光起電力素子の開放電圧及び／又はフ
ィルファクターを低下させ、光電変換効率を低下させる
原因になっていた。さらに具体的には、例えばバッファ
ー層のバンドギャップを大きくするために、バンドギャ
ップを増大させる元素を加えて、バッファー層の材料と
して半導体合金を用いた場合は、バッファー層の膜質が
低下しがちであった。また、バッファー層として、微結
晶を含む材料を用いた場合も、バッファー層の膜質が低
下したり、バッファー層を形成する下地の層にダメージ
を与えることがあった。

【００２２】本発明の目的は、上述した問題点を解決す
るために、特に新しいバッファー層の構造および形成方
法を導入することによって、実用に適した低いコストで
ありながら、信頼性が高くかつ光電変換効率の高い光起
電力素子を提供することである。

【００２３】

【課題を解決するための手段】本発明者らは、上述した
問題点を克服し、光電変換効率の高い光起電力素子を得
るために新しいバッファー層の構造および形成方法鋭意
検討した結果、以下のような構成の本発明の光起電力素
子によって達成できた。

【００２４】すなわち、真性半導体層を含む半導体接合
を有する光起電力素子において、該真性半導体層の主構
成成分であるＩＶ族元素の密度が小さくなっている領域
(以下低密度領域と記す) が、ドーピング層との界面近
傍の該真性半導体層の形成面内に散在することを特徴と
する光起電力素子である。

【００２５】ここで、低密度領域とは、ｉ型半導体層中
の他の部分に対してｉ型半導体層の主成分であるＩＶ族
元素の密度が小さくなっている領域であり、ｉ型半導体
層を形成した形成面の面内に間欠的に存在している。ま
た、前記低密度領域は、ｉ型半導体層内において、ドー
ピング層とｉ型半導体層の界面の近傍の膜厚部分に存在
している。したがって、前記低密度領域は、いわゆるバ
ッファー層の部分に存在しているといえる。しかしなが
ら、本発明では、いわゆるバッファー層とｉ型半導体層
の境界がなく、バッファー層とｉ型半導体層が連続的に
推移していて、バッファー層の部分をｉ型半導体層と明
確に区別しない場合もある。また、前記低密度領域の形
状は、球状でも、回転だ円体状でも、立体多角状でも、
不定形でも良い。また、隣り合う前記低密度領域が互い
に接して、不均一に連続していても良い。

【００２６】また、前記低密度領域の膜厚方向の平均高
さをd、半導体層の形成された基板面に平行方向の平均
径をLとしたとき、3nm≦d≦40nmかつ3nm≦L≦80nmであ
ることを特徴とする。また、前記低密度領域で、光学的
バンドギャップを増大させる元素の濃度が、真性半導体
層の他の部分より高くなっていることを特徴とする。ま
た、前記低密度領域が存在する真性半導体層の少なくと
も一部が微結晶半導体からなることを特徴とする。ま
た、前記真性半導体層の結晶の体積率が、膜厚方向に変
化していることを特徴とする。また、前記低密度領域は
非晶質であることを特徴とする。また、半導体接合を複
数積層したスタック型の光起電力素子において、少なく
とも一部に前記低密度領域が存在する真性半導体層を用
いたことを特徴とする。

【００２７】

【発明の実施の形態】以下では、本発明に係る各請求項
の作用に関して説明する。

【００２８】請求項１の発明によれば、以下のような作
用がある。

【００２９】すなわち、ドーピング層とｉ型半導体層の
界面の界面準位、およびｉ型半導体層のドーピング層近
傍の領域の局在準位が減少し、光起電力素子の開放電圧
とフィルファクター(FF)が増大して、光電変換効率が向
上した。また、ドーピング層からｉ型半導体層に不純物
が拡散することによる悪影響が減少し、光起電力素子の
光電変換効率が向上した。また、ｉ型半導体層の上にド
ーピング層を形成する場合のｉ型半導体層のダメージが
なくなり、光起電力素子の光電変換効率が向上した。ま
た、ドーピング層とｉ型半導体層の応力が緩和されて、
膜はがれがなくなり、光起電力素子の製造の歩留まりが
向上した。

【００３０】以上の作用の詳細なメカニズムはまだ十分
に解明できてはいないが、以下のようなことが考えられ
る。

【００３１】まず、ＩＶ族元素の密度が小さくなってい
る低密度領域が離散的に存在することによって、ＩＶ族
元素の密度が小さくなっている低密度領域の光学的バン
ドギャップが増大し、ｉ型半導体層のドーピング層との
界面近傍(以下ｉ層バッファー部分と記す。)での光吸収
が減少し、ｉ型半導体層への光入射が増大するととも
に、光学的バンドギャップの大きいドーピング層と光学
的バンドギャップの小さいｉ型半導体層のバンドギャッ
プの変化がなだらかになって、界面準位が減少したと考
えられる。また、ｉ層バッファー部分に、前記低密度領
域が離散的に存在することによって、ドーピング層とｉ
型半導体層の組成の違いによる応力の発生が低密度領域
によって吸収されたと考えられる。また、光起電力素子
の製造工程において、加熱されることによって、ドーピ
ング層の不純物がｉ型半導体層に拡散して、光起電力素
子のフィルファクターが低下する場合があるが、ｉ層バ
ッファー部分に、前記低密度領域が離散的に存在するこ
とによって、ドーピング層の不純物がｉ型半導体層に拡
散した場合でも、ｉ層バッファー部分の膜質の低下が抑
制され、ｉ層バッファー部分における光キャリアの再結
合が抑制されて、光起電力素子の光電変換効率が向上し
たと考えられる。また、ｉ型半導体層の上にドーピング
層を形成する場合、ドーピング層の形成条件はｉ型半導
体層の形成条件と大きく異なることが多いため、ドーピ
ング層を形成することによって、ｉ型半導体層の表面に
ダメージを与えることがあったが、前記低密度領域がｉ
層バッファー部分に離散的に存在することによって、ｉ
型半導体層の表面のダメージに対する耐性が向上し、ｉ
型半導体層のダメージが減少したと考えられる。

【００３２】また、請求項2の発明によれば、前記低密
度領域の膜厚方向の平均高さをd、半導体層の形成され
た基板面に平行方向の平均径をLとしたとき、3nm≦d≦4
0nmかつ3nm≦L≦80nmであることによって、請求項1の作
用がさらに強調され、光起電力素子の開放電圧とフィル
ファクターがさらに増大し、光電変換効率がさらに向上
した。この作用の詳細なメカニズムはまだ十分に解明で
きてはいないが、以下のようなことが考えられる。

【００３３】すなわち、前記低密度領域を上述のように
微小な大きさにして離散的に配置することによって、Ｉ
Ｖ族元素が通常密度の領域も上述の大きさと同様に微小
な大きさになり、ｉ型半導体層の形成面と平行な方向に
おいて、量子井戸効果がおこり、ＩＶ族元素が通常密度
の領域の光学的バンドギャップが増大して、前記ｉ層バ
ッファー部分での光吸収がさらに小さくなったと考えら
れる。

【００３４】また、請求項3の発明によれば、前記低密
度領域で、光学的バンドギャップを増大させる元素の濃
度が、ｉ型半導体層の他の部分より高くなっていること
によって、請求項1の作用がさらに強調され、光起電力
素子の開放電圧とフィルファクターがさらに増大し、光
電変換効率がさらに向上した。ここで、主成分であるＩ
Ｖ族元素がSiの場合、光学的バンドギャップを増大させ
る元素としては、H、C、N、O、あるいはハロゲン元素等
が挙げられる。従来の均一な組成のバッファー層では、
これらの元素の添加量を増大させると、バッファー層の
バンドギャップが増大して界面準位は減少するが、バッ
ファー層の膜質が低下して、光起電力素子の開放電圧が
低下しがちであった。これに対し、本発明の前記ｉ層バ
ッファー部分は、光学的バンドギャップを増大させる元
素の濃度が高くなっている領域が局所的で、離散的に配
置されているため、前記ｉ層バッファー部分のネットワ
ーク構造の乱れが抑制され、光キャリアの再結合が減少
してキャリアの走行性が向上し、また前記ｉ層バッファ
ー部分の内部電界が増大してドーピング層からｉ型半導
体層へのキャリアの逆拡散が抑制されて、光起電力素子
の開放電圧とフィルファクターが向上したと考えられ
る。

【００３５】また、請求項4の発明によれば、前記低密
度領域が存在するｉ型半導体層の少なくとも一部が微結
晶半導体からなることによって、以下のような作用があ
る。

【００３６】まず、ドーピング層とｉ型半導体層の一方
が主に微結晶半導体からなり、他方が主にアモルファス
半導体からなる場合、前記ｉ層バッファー部分の少なく
とも一部が微結晶半導体からなることによって、ドーピ
ング層とｉ型半導体層の間の結晶の体積率の変化がなだ
らかになって、界面準位が減少し、光起電力素子の開放
電圧とフィルファクターが増大した。

【００３７】また、ドーピング層が主に微結晶半導体か
らなりｉ型半導体層の上に形成される場合、少なくとも
一部が微結晶半導体からなる前記ｉ層バッファー部分の
上にドーピング層を積層することによって、ドーピング
層の結晶性が向上し、ドーピング層の活性化エネルギー
が低下して、光起電力素子のビルトインポテンシャルが
向上し、開放電圧とフィルファクターが増大した。

【００３８】また、ｉ型半導体層が主に微結晶半導体か
らなりドーピング層の上に形成される場合、少なくとも
一部が微結晶半導体からなる前記ｉ層バッファー部分の
上にｉ型半導体層を積層することによって、ｉ型半導体
層の結晶性が向上し、ｉ型半導体層の光吸収が増大し
て、光起電力素子の短絡電流が増大した。

【００３９】また、ｉ型半導体層がアモルファス半導体
からなり、前記ｉ層バッファー部分がｉ型半導体層の光
入射側にある場合、ｉ型半導体層の光キャリアの生成濃
度の最も高い膜厚部分の一部が微結晶半導体からなるこ
とによって、光起電力素子の光劣化率が減少し、安定化
後の光電変換効率が向上した。

【００４０】また、請求項5の発明によれば、前記真性
半導体層の結晶の体積率が、膜厚方向に変化しているこ
とによって、請求項4の作用がさらに強調される。

【００４１】ドーピング層とｉ型半導体層の一方が主に
微結晶半導体からなり、他方が主にアモルファス半導体
からなる場合、前記ｉ層バッファー部分の結晶の体積率
が、アモルファス半導体側から微結晶半導体側に向かう
につれて徐々に増大している場合、ドーピング層とｉ型
半導体層の間の結晶の体積率の変化がさらになだらかに
なって、界面準位が減少し、光起電力素子の開放電圧と
フィルファクターが増大した。

【００４２】また、請求項6の発明によれば、前記低密
度領域は非晶質であることによって、以下のような作用
がある。

【００４３】まず、前記低密度領域が存在する真性半導
体層の少なくとも一部が微結晶半導体からなる場合であ
っても、ドーピング層とｉ型半導体層の応力が緩和され
て、膜はがれがなくなり、光起電力素子の製造の歩留ま
りが向上した。

【００４４】また、ｉ型半導体層が主に微結晶半導体か
らなる場合、ドーピング層の不純物の熱拡散あるいは、
光起電力素子の電極あるいは裏面反射層を構成する物質
の熱拡散によって、光起電力素子の光電変換効率が低下
することがあったが、前記低密度領域は非晶質であるこ
とによって、熱拡散の影響を受け難くなり、またｉ型半
導体層の表面のパッシベーション効果によって、キャリ
アの再結合が減少して、光起電力素子の光電変換効率が
向上した。

【００４５】また、請求項7の発明によれば、半導体接
合を複数積層したスタック型の光起電力素子において、
少なくとも一部に前記低密度領域が存在する真性半導体
層を用いたことによって、光入射側から遠いｉ型半導体
層として、シングルセルに用いるよりもバンドギャップ
の小さい材料を用いて、ドーピング層とのバンドギャッ
プあるいは組成の差が大きい場合であっても、ドーピン
グ層とｉ型半導体層の界面準位、およびｉ型半導体層の
ドーピング層近傍の領域の局在準位が減少し、光起電力
素子の開放電圧とフィルファクターが増大して、光電変
換効率が向上した。

【００４６】以下では、本発明に係る実施態様例を説明
する。

【００４７】（光起電力素子の構成）以下、図面を参照
しながら、本発明の光起電力素子の構成とその製造方法
をさらに詳しく説明する。

【００４８】図1は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図1の構成の光起電力素子に限られるものではな
い。図1において、101は基板、102は裏面電極、103は透
明導電層、104はｎ型半導体層、105はｉ型半導体層、10
6はｐ型半導体層、107は透明電極、108は集電電極、10
9、110は本発明のｉ層バッファー部分である。また、11
1、112は、本発明の特徴である、ｉ型半導体層の主成分
であるＩＶ族元素の密度が小さくなっている低密度領域
である。また、図1はｐ型半導体層側から光入射する構
成であるが、ｎ型半導体層側から光入射する構成の光起
電力素子の場合は、104がｐ型半導体層、106がｎ型半導
体層となる。

【００４９】さらに、図1は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図1とは逆の順番に各層が積
層されることもある。

【００５０】また図2は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図2の本発明のスタック型の光起電力素子は、３
つのｐｉｎ接合が積層された構造をしており、215は光
入射側から数えて第一のｐｉｎ接合、216は第二のｐｉ
ｎ接合、217は第三のｐｉｎ接合である。これら３つの
ｐｉｎ接合は、基板201上に裏面電極202と透明導電層20
3を形成し、その上に積層されたものであり、３つのｐ
ｉｎ接合の最上部に、透明電極213と集電電極214が形成
されて、スタック型の光起電力素子を形成している。そ
して、それぞれのｐｉｎ接合は、ｎ型半導体層204、20
7、210、ｉ型半導体層205、208、211、ｐ型半導体層20
6、209、212から成る。また、251、261、252、262は本
発明のｉ層バッファー部分である。また、図1の光起電
力素子と同様に光の入射方向によって、ドーピング層や
電極の配置が入れ替わることもある。

【００５１】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。

【００５２】（基板）半導体層104〜106、204〜212は高
々１μｍ程度の薄膜であるため適当な基板上に堆積され
る。このような基板101、201としては、単結晶質もしく
は非単結晶質のものであってもよく、さらにそれらは導
電性のものであっても、また電気絶縁性のものであって
もよい。さらには、それらは透光性のものであっても、
また非透光性のものであってもよいが、変形、歪みが少
なく、所望の強度を有するものであることが好ましい。
具体的にはＦｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎ
ｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれら
の合金、例えば真鍮、ステンレス鋼等の薄板及びその複
合体、及びポリエステル、ポリエチレン、ポリカーボネ
ート、セルロースアセテート、ポリプロピレン、ポリ塩
化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリア
ミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィ
ルムまたはシート又はこれらとガラスファイバー、カー
ボンファイバー、ホウ素ファイバー、金属繊維等との複
合体、及びこれらの金属の薄板、樹脂シート等の表面に
異種材質の金属薄膜及び／またはＳｉＯ2 ，Ｓｉ3Ｎ4
，Ａｌ2Ｏ3 ，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸
着法、鍍金法等により表面コーティング処理を行ったも
のおよび、ガラス、セラミックスなどが挙げられる。

【００５３】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，
Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真ちゅう,ニクロ
ム,ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＺｎＯ，ＩＴＯ等のいわゆる
金属単体又は合金、及び透明導電性酸化物（ＴＣＯ）を
鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を
行って電流取り出し用の電極を形成しておくことが望ま
しい。

【００５４】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。

【００５５】また、前記基板の表面性としてはいわゆる
平滑面であっても、微小の凹凸面であっても良い。微小
の凹凸面とする場合にはその凹凸形状は球状、円錐状、
角錐状等であって、且つその最大高さ（Ｒmax ）が好ま
しくは０．０５μｍ乃至２μｍとすることにより、該表
面での光反射が乱反射となり、該表面での反射光の光路
長の増大をもたらす。基板の形状は、用途により平滑表
面或は凸凹表面の板状、長尺ベルト状、円筒状等である
ことができ、その厚さは、所望通りの光起電力素子を形
成し得るように適宜決定するが、光起電力素子として可
撓性が要求されるされる場合、または基板の側より光入
射がなされる場合には、基板としての機能が充分発揮さ
れる範囲内で可能な限り薄くすることが出来る。しかし
ながら、基板の製造上及び取扱い上、機械的強度等の点
から、通常は、１０μｍ以上とされる。

【００５６】(裏面電極)本発明に用いられる裏面電極10
2、202は光入射方向に対し半導体層の裏面に配される電
極である。したがって、図１の102の位置かあるいは、
基板101が透光性で、基板の方向から光を入射させる場
合には、107の位置に配置される。裏面電極の材料とし
ては、金、銀、銅、アルミニウム、ニッケル、鉄、クロ
ム、モリブデン、タングステン、チタン、コバルト、タ
ンタル、ニオブ、ジルコニウム等の金属またはステンレ
ス等の合金が挙げられる。なかでもアルミニウム、銅、
銀、金などの反射率の高い金属が特に好ましい。反射率
の高い金属を用いる場合には、裏面電極に半導体層で吸
収しきれなかった光を再び半導体層に反射する光反射層
の役割を兼ねさせる事ができる。

【００５７】また、裏面金属反射層は、2種類以上の材
料を2層以上積層して形成しても良い。

【００５８】また、裏面電極の形状は平坦であっても良
いが、光を散乱する凹凸形状を有する事がより好まし
い。光を散乱する凹凸形状を有する事によって、半導体
層で吸収しきれなかった長波長光を散乱させて半導体層
内での光路長を延ばし、光起電力素子の長波長感度を向
上させて短絡電流を増大させ、光電変換効率を向上させ
ることができる。光を散乱する凹凸形状は、凹凸の山と
谷の高さの差がＲｍａｘで０．２μｍから２．０μｍで
あることが望ましい。

【００５９】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。

【００６０】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするかあ
るいはウエットエッチングするかあるいはサンドブラス
トするかあるいは加熱すること等によって形成される。
また基板を加熱しながら前述の金属あるいは合金を蒸着
することにより光を散乱する凹凸形状を形成することも
できる。

【００６１】(透明導電層)透明導電層103は、主に以下
のような目的で、裏面金属反射層102と半導体層104の間
に配置される。まず、光起電力素子の裏面での乱反射を
向上させ、薄膜による多重干渉によって光を光起電力素
子内に閉じ込めて、半導体層内の光路長を延ばし、光起
電力素子の短絡電流を増大させること。次に、裏面電極
を兼ねる裏面金属反射層の金属が、半導体層に拡散する
かあるいはマイグレーションを起こして、光起電力素子
がシャントすることを防止すること。また、透明導電層
に若干の抵抗値をもたせることで、半導体層を挟んで設
けられた裏面金属反射層102と透明電極107との間に半導
体層のピンホール等の欠陥で発生するショートを防止す
ることである。

【００６２】透明導電層103は半導体層の吸収可能な波
長領域において高い透過率を有することと、適度の抵抗
率が要求される。好ましくは、650ｎｍ以上の透過率
が、８０％以上、より好ましくは、８５％以上、最適に
は90%以上であることが望ましい。また、抵抗率は好ま
しくは、1×10^-4Ωｃｍ以上、1×10⁶Ωｃｍ以下、より
好ましくは、1×10^-2Ωｃｍ以上、5×10⁴Ωｃｍ以下で
あることが望ましい。

【００６３】透明導電層103の材料としては、Ｉｎ2Ｏ
3、ＳｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、
ＣｄＯ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ
3、ＭｏＯ3、ＮａxＷＯ3等の導電性酸化物あるいはこれ
らを混合したものが好適に用いられる。また、これらの
化合物に、導電率を変化させる元素（ドーパント）を添
加しても良い。

【００６４】導電率を変化させる元素（ドーパント）と
しては、例えば透明導電層103がＺｎＯの場合には、Ａ
ｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ2Ｏ3の場
合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、また
ＳｎＯ2の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔ
ｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。

【００６５】また、透明導電層103の形成方法として
は、EB蒸着、スパッタ蒸着などの各種蒸着法、各種ＣＶ
Ｄ法、スプレー法、スピンオン法、デップ法等が好適に
用いられる。

【００６６】（半導体層）本発明に用いられる半導体層
の材料としては、Ｓｉ、Ｃ、Ｇｅ等のＩＶ族元素を用い
たもの、あるいはＳｉＧｅ、ＳｉＣ、ＳｉＳｎ等のＩＶ
族合金を用いたものが用いられる。また、半導体接合を
複数積層したスタック型の光起電力素子の場合には、Ｉ
Ｉ−ＶＩ族、Ｉ−ＩＩＩ−ＶＩ2族等の化合物半導体を
用いて、前述の材料と積層することもできる。

【００６７】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、ａ
−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ
−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：
Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及
びＩＶ族合金系非単結晶半導体材料が挙げられる。

【００６８】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御剤又は禁制帯幅制御剤となる元素を含
む原料化合物を単独で、又は前記堆積膜形成用原料ガス
又は前記希釈ガスに混合して成膜空間内に導入してやれ
ば良い。

【００６９】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも一組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合あるいはｐｎ接合を複数積層することによ
り、いわゆるスタックセルの構成になる。

【００７０】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ、イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。

【００７１】以下、本発明の光起電力装置に特に好適な
ＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。

【００７２】(1)ｉ型半導体層（真性半導体層）特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型半導体
層は照射光に対してキャリアを発生輸送する重要な層で
ある。

【００７３】ｉ型半導体層としては、僅かｐ型、僅かｎ
型の層も使用できるものである。本発明では、僅かｐ
型、僅かｎ型の層も実質的に真性な半導体層として、ｉ
型半導体層に含める。

【００７４】本発明のｉ型半導体層の特徴は、ドーピン
グ層とｉ型半導体層の界面近傍のｉ型半導体層の形成面
内に、主成分であるＩＶ族元素の密度が小さくなってい
る低密度領域が離散的に存在することである。

【００７５】また、前記低密度領域の膜厚方向の平均高
さをd、半導体層の形成された基板面に平行方向の平均
径をLとしたとき、好ましくは、3nm≦d≦40nmかつ3nm≦
L≦80nm、より好ましくは、4nm≦d≦30nmかつ4nm≦L≦6
0nm、最適には、5nm≦d≦20nmかつ5nm≦L≦40nm、が望
ましい。前記低密度領域の大きさが、前述の範囲よりも
小さい場合は、ドーピング層とｉ型半導体層の界面準位
が増大してしまうことが分かった。また、前述の範囲よ
りも大きい場合は、前記低密度領域が相互につながっ
て、連続的になりがちになる。その結果ｉ層バッファー
部分での光キャリアの再結合が増加して、光起電力素子
のフィルファクターが低下してしまった。前記低密度領
域の大きさを前述の範囲にすることによって、ドーピン
グ層とｉ型半導体層の界面準位を減少させ、光起電力素
子の開放電圧とフィルファクターを向上させることがで
きた。また、請求項1の作用がさらに強調された。

【００７６】ここで、前記低密度領域の形状は、球状で
も、回転だ円体状でも、立体多角状でも、不定形でも良
い。

【００７７】本発明のｉ型半導体層の前記低密度領域の
存在は、さまざまな方法で分析できるが、例えば光起電
力素子を基板に垂直な方向に切断した断面を透過電子顕
微鏡(TEM)で観察することによって確認できる。

【００７８】また本発明のｉ型半導体層は、前記低密度
領域で、光学的バンドギャップを増大させる元素の濃度
が、ｉ型半導体層の他の部分より高くなっていることを
特徴とする。ここで、主成分であるＩＶ族元素がＳｉの
場合、光学的バンドギャップを増大させる元素として
は、Ｈ、Ｃ、Ｎ、Ｏ、あるいはハロゲン元素等が挙げら
れる。

【００７９】また、前記光学的バンドギャップを増大さ
せる元素の好適な濃度は、元素によって異なるが、前記
低密度領域の中では、好ましくは1%から80%、より好ま
しくは、3%から60%が望ましい。また、ｉ型半導体層の
他の部分では、好ましくは0.1%から50%、より好ましく
は、1%から40%が望ましい。前記低密度領域の中の前記
光学的バンドギャップを増大させる元素の濃度の、ｉ型
半導体層の他の部分の濃度に対する比率は、好ましくは
2倍から200倍、より好ましくは3倍から100倍が望まし
い。

【００８０】また本発明のｉ型半導体層は、前記低密度
領域が存在するｉ型半導体層の少なくとも一部が微結晶
半導体からなることを特徴とする。

【００８１】また本発明のｉ型半導体層は、前記低密度
領域は非晶質であることを特徴とする。

【００８２】ｉ型半導体層のＩＶ族系非晶質材料（ａ−
と表示する）あるいは微結晶材料（μｃ−と表示する）
としては、例えばａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−
ＳｉＣ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ
−ＳｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅ
Ｃ：ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓ
ｉＮ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−
ＳｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣ
Ｎ：ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−
ＳｉＣ：Ｈ，μｃ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，
μｃ−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−Ｓｉ
Ｎ：ＨＸ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：
ＨＸ，μｃ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μ
ｃ−ＳｉＯＣＮ：Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ，等が挙
げられる。

【００８３】上述のごとく、ＩＶ族及びＩＶ族合金系非
晶質半導体材料には、ｉ層バッファー部分だけでなく、
全体にわたって、水素原子（Ｈ，Ｄ）またはハロゲン原
子（Ｘ）が含有され、これが重要な働きを持つ。

【００８４】すなわち、ｉ型半導体層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型半導
体層の未結合手（ダングリングボンド）を補償する働き
をし、ｉ型半導体層でのキァリアの移動度と寿命の積を
向上させるものである。

【００８５】ｉ型半導体層に含有される水素原子または
／及びハロゲン原子は１〜４０ａｔ％が最適な含有量と
して挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型
層の各界面近傍で水素原子または／及びハロゲン原子の
含有量が多く分布しているものが好ましい分布形態とし
て挙げられ、該界面近傍での水素原子または／及びハロ
ゲン原子の含有量はバルク内の含有量の１．１〜２倍の
範囲が好ましい範囲として挙げられる。更にシリコン原
子の含有量に対応して水素原子または／及びハロゲン原
子の含有量が変化していることが好ましいものである。

【００８６】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【００８７】ｉ型半導体層の少なくとも一部が微結晶半
導体から成る場合は、ｉ型半導体層中の微結晶の体積率
は、好ましくは50%以上、より好ましくは60%以上、最適
には70%以上が望ましい。また、微結晶の平均粒径は、
好ましくは3nm以上、より好ましくは4nm以上、最適には
5nm以上が望ましい。また、微結晶粒の半導体層の形成
面に対して垂直方向の平均径が水平方向の平均径の、好
ましくは2倍以上、より好ましくは3倍以上、最適には5
倍以上であることが望ましい。微結晶の体積率は、断面
を透過電子顕微鏡(TEM)で観察することによって、ある
いは、Raman分光でピークの比率を解析することによっ
て測定される。また、微結晶の平均粒径は、X線回折で
ピークの半値巾から計算される。i型半導体層が、上述
のような範囲の微結晶を有することによって、紫外光、
可視光、赤外光の吸収係数が増大し、光キャリアの走行
性が向上し、光起電力素子の光劣化が5%以下になった。
例えば、i型半導体層の半導体材料としてシリコンを用
いた場合、光の吸収係数と光のエネルギーのグラフから
見積もられたバンドギャップは、単結晶シリコン(1.1e
V)よりも小さい1.0eVと見積もられた。また、少なくと
も一部が微結晶からなるi型半導体層の好適な膜厚は材
料によって異なるが、例えばシリコンの場合は、好まし
くは0.2μm以上10μm以下、より好ましくは0.4μm以上5
μm以下が望ましい。

【００８８】さらに、本発明の光起電力素子のに好適な
非晶質のｉ型半導体層の特性としては、水素原子の含有
量（ＣH）が、１．０〜２５．０％、ＡＭ１．５、１０
０ｍＷ／ｃｍ2の疑似太陽光照射下の光電導度（σｐ）
が、１．０×１０^-7Ｓ／ｃｍ以上、暗電導度（σｄ）
が、１．０×１０^-9Ｓ／ｃｍ以下、コンスタントフォト
カレントメソッド（ＣＰＭ）によるアーバックエナジー
が、５５ｍｅＶ以下、局在準位密度は１０¹⁷／ｃｍ3以
下のものが好適に用いられる。また、微結晶を含むｉ型
半導体層の場合は、水素原子の含有量（ＣH）が、０．
１〜１５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑
似太陽光照射下の光電導度（σｐ）が、１．０×１０^-6
Ｓ／ｃｍ以上、暗電導度（σｄ）が、１．０×１０^-3Ｓ
／ｃｍ以下、コンスタントフォトカレントメソッド（Ｃ
ＰＭ）によるアーバックエナジーが、５７ｍｅＶ以下、
局在準位密度は１０¹⁷／ｃｍ3以下のものが好適に用い
られる。

【００８９】(2)ドーピング層(ｐ型半導体層またはｎ型
半導体層) ドーピング層も光起電力素子の特性を左右する重要な層
である。

【００９０】ドーピング層の非晶質材料（ａ−と表示す
る）あるいは微結晶材料（μｃ−と表示する）として
は、例えばａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μｃ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μｃ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μｃ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ，等にｐ型の価
電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，
Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第V族原
子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が
挙げられ、多結晶材料（ｐｏｌｙ−と表示する）として
は、例えばｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏ
ｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ
−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏ
ｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，
ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓｉ
Ｏ，ｐｏｌｙ−ＳｉＮ，等にｐ型の価電子制御剤（周期
率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）や
ｎ型の価電子制御剤（周期率表第V族原子Ｐ，Ａｓ，
Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。

【００９１】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。

【００９２】また、価電子制御剤の好適な濃度は、ドー
ピング層の材料によって異なるが、好ましくは0.05%か
ら50%、より好ましくは、0.1%から40%が望ましい。

【００９３】またドーピング層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子はドーピング層の未結
合手を補償する働きをしドーピング層のドーピング効率
を向上させるものである。ドーピング層へ添加される水
素原子またはハロゲン原子の好適な量は、ドーピング層
が非晶質の場合は、１〜４０at％が望ましく、ドーピン
グ層が微結晶あるいは多結晶の場合、０．１〜１０at％
が望ましい。

【００９４】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また比
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【００９５】(3)半導体層の形成方法本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非単結晶半導体層の形成方法として
は、公知の成膜方法を用いることができるが、中でも好
適な製造方法は、ＲＦプラズマＣＶＤ法あるいはマイク
ロ波プラズマＣＶＤ法等の交流あるいは高周波を用いた
プラズマＣＶＤ法である。

【００９６】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓（アルミナセラミックス等）を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力装置に適用可能
な堆積膜を形成することができる。

【００９７】本発明の光起電力素子用の半導体層を、マ
イクロ波プラズマＣＶＤ法で形成する場合の好ましい成
膜条件としては、基板温度は１００〜４５０℃、内圧は
０．５〜３０ｍＴｏｒｒ、マイクロ波パワーは０．０１
〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．1〜１０ＧＨ
ｚ、堆積速度は、０．０５〜２０nm/secが好ましい範囲
として挙げられる。

【００９８】また、ＲＦプラズマＣＶＤ法で形成する場
合の好ましい成膜条件としては、基板温度は、１００〜
３５０℃、内圧は、０．１〜１０ｔｏｒｒ、ＲＦパワー
は、０．００１〜０．５Ｗ／ｃｍ3、堆積速度は、０．
０１〜３nm/secが好ましい範囲として挙げられる。

【００９９】また、微結晶を含むi型半導体層を形成す
る場合は、マイクロ波プラズマＣＶＤ法により、０．1
〜１０ＧＨｚのマイクロ波プラズマに０．１〜１００MH
zのＲＦ高周波を重畳して用いると良い。ＲＦ高周波を
印加する電極(ＲＦ電極)には負のバイアス電圧が印加さ
れるようにすることが望ましい。またそれに加えて、Ｄ
Ｃバイアス電圧を重畳しても良い。また、０．1〜１０
ＧＨｚのマイクロ波をＲＦ高周波を印加する電極と共通
の電極から印加しても良い。ＲＦ電極には、好ましくは
−１００V以上、より好ましくは−２００V以上のバイア
ス電圧がかかるようにすることが望ましい。それによっ
て、正イオンによる体積膜表面のダメージが減少し、前
述したような望ましい特性の微結晶を含むi型半導体層
を形成することができる。また、水素希釈率(堆積膜の
構成元素を含む原料ガスの流量に対する水素ガスの流量
の比率)は、好ましくは、１０倍以上、より好ましく
は、２０倍以上にすることが望ましい。また、マイクロ
波のパワーより大きいＲＦパワーを投入することが望ま
しい。

【０１００】本発明の光起電力素子の作製に好適な装置
としては、例えば図4あるいは図6に示したものがある。

【０１０１】図４に示す成膜装置は、比較的小面積の本
発明の光起電力素子の作製に適したものである。図４に
示す成膜装置は、基本的には、接続された複数の搬送室
４０１、４０２、４０３、４０４、４０５、４０６と搬
送室の下部に設置された半導体層の堆積室４２０、４２
１、４２２、４２３、４２４と、基板加熱用のヒーター
４１４、４１５、４１６、４１７、４１８とＲＦ高周波
電源４２９、４３０、４３１、４３２、４３３とマイク
ロ波電源４３４と、ガス供給管４３５、４３６、４３
７、４３８、４３９と不図示の排気ポートと、不図示の
排気装置からなる。半導体層の堆積室４２０、４２１、
４２２、４２３、４２４は、それぞれ堆積される半導体
層の種類によって分けられており、堆積室４２０ではＲ
ＦプラズマＣＶＤ法によってｎ型半導体層が、堆積室４
２１および４２３ではＲＦプラズマＣＶＤ法によってバ
ッファーｉ型半導体層が、堆積室４２２ではマイクロ波
プラズマＣＶＤ法によってｉ型半導体層が、堆積室４２
４ではＲＦプラズマＣＶＤ法によってｐ型半導体層が、
それぞれ堆積される。図４の円の中の図は堆積室４２２
の内部の拡大図であり、マイクロ波導入に際して導入窓
を用いた場合(拡大図１)と、電極を用いた場合(拡大図
２)を示している。拡大図１ではマイクロ波導入窓４４
２から導入されるマイクロ波に加えて、バイアス電極４
４１からＲＦおよび／またはＤＣバイアス電力が印加さ
れる。拡大図２ではマイクロ波導入電極４４４から導入
されるマイクロ波に加えて、バイアス電極４４１からＲ
Ｆおよび／またはＤＣバイアス電力が印加される。ま
た、ＲＦ高周波電源４３０、４３１に接続された電極
は、上述した本発明の光起電力素子のバッファー層を形
成する方法に好適なように、プラズマに接する部分の表
面積を従来のＲＦ高周波電極よりも増大させてある。

【０１０２】図６に示す成膜装置は、本発明の光起電力
素子を連続的に製造するに適した装置であり、該成膜装
置は、複数の半導体形成室の中を長尺基板をその長さ方
向に搬送しながら通過させつつ該基板上に複数の半導体
層を連続的に積層形成する方法(いわゆるロール・ツー
・ロール法)を用いている。ロール・ツー・ロール法
は、製造コストの低減、均一性の向上を図る効果があり
特に好適に用いられる。

【０１０３】図６-aは、ロール・ツー・ロール法を用い
た連続成膜装置の概略図である。この装置は、基板送り
出し室６０１と、複数の堆積室６０２〜６１４と、基板
巻き取り室６１５を順次配置し、それらの間を分離通路
６１６で接続してなり、各堆積室には排気口があり、内
部を真空にすることができる。

【０１０４】帯状の基板６１７はこれらの堆積室、分離
通路を通って基板送り出し室から基板巻き取り室に巻き
取られていく。同時に各堆積室、分離通路のガス入り口
からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒ−タ−６１８が内部に設置され、各堆積室で所定の
温度に加熱される。

【０１０５】図６-bは堆積室を上から見た図で、各堆積
室には原料ガスの入り口６１９と排気口６２０があり、
ＲＦ電極621あるいはマイクロ波導入電極６２２が取り
付けられ、原料ガスの入り口６１９には原料ガス供給装
置（不図示）が接続されている。各堆積室の排気口には
油拡散ポンプ、メカニカルブ−スタ−ポンプなどの真空
排気ポンプ（不図示）が接続され、堆積室に接続された
分離通路６１６には掃気ガスを流入させる入り口６２４
がある。

【０１０６】マイクロ波ＣＶＤ法によるi層(ＭＷ-ｉ層)
の堆積室である堆積室６０４と６０９にはＲＦバイアス
電極６３１が配置されており、電源としてＲＦ電源（不
図示）が接続されている。基板送り出し室には送り出し
ロ−ル６２５と基板に適度の張力を与え、常に水平に保
つためのガイドロ−ラ−６２６があり、基板巻き取り室
には巻き取りロ−ルおよびガイドロ−ラ−がある。

【０１０７】本発明の光起電力素子に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層をプラズマＣＶＤ法で形成
する場合に使用する成膜用の原料ガスとしては、常温で
ガス状態であるかまたは容易にガス化し得る、シリコン
原子を含有した化合物、ゲルマニウム原子を含有した化
合物、炭素原子を含有した化合物等、及び該化合物の混
合ガスを挙げることができる。

【０１０８】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ
Ｆ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，
ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦ
Ｄ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（Ｓｉ
Ｆ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2
Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，Ｓｉ
Ｂｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ3，Ｓ
ｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【０１０９】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。

【０１１０】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ4，ＣＤ4，ＣｎＨ2ｎ+2（ｎは整
数）ＣｎＨ2ｎ（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。

【０１１１】窒素含有ガスとしてはＮ2，ＮＨ3，ＮＤ
3，ＮＯ，ＮＯ2，Ｎ2Ｏが挙げられる。

【０１１２】酸素含有ガスとしてはＯ2，ＣＯ，ＣＯ2，
ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3ＣＨ2ＯＨ，ＣＨ3ＯＨ,Ｈ2
Ｏ等が挙げられる。

【０１１３】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
及び第Ｖ族原子が挙げられる。

【０１１４】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウソ原子導
入用としては、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ
6Ｈ10，Ｂ6Ｈ12，Ｂ6Ｈ14等の水素化ホウソ、ＢＦ3，Ｂ
Ｃｌ3，等のハロゲン化ホウソ等を挙げることができ
る。このほかにＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，Ｔ
ｌＣｌ3等も挙げることができる。特にＢ2Ｈ6，ＢＦ3が
適している。

【０１１５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
3，Ｐ2Ｈ4等の水素化燐、ＰＨ4I，ＰＦ3，ＰＦ5，ＰＣ
ｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロゲン
化燐が挙げられる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣ
ｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ
5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，Ｂｉ
Ｂｒ3等も挙げることができる。特にＰＨ3，ＰＦ3が適
している。

【０１１６】また前記ガス化し得る化合物をＨ2，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１１７】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで原料ガスを希釈し、マイク
ロ波パワー、あるいはＲＦパワーは比較的高いパワーを
導入するのが好ましいものである。

【０１１８】(4)本発明のｉ層バッファー部分の製造方
法以下、本発明の特徴であるｉ層バッファー部分(ドーピ
ング層との界面近傍のｉ型半導体層)の製造方法につい
て述べる。

【０１１９】主成分であるＩＶ族元素の密度が小さくな
っている低密度領域が離散的に存在する本発明のｉ層バ
ッファー部分を形成するには、基本的には、前述の半導
体層の形成方法を用いることができるが、少なくとも以
下の形成条件を好適に調整することが必要である。

【０１２０】第1には、基板に対して高周波が印加され
る電極にかかるバイアス電圧である。第2には、水素ガ
スで成膜用原料ガスを希釈する場合の希釈率である。

【０１２１】これらの形成条件の好適な範囲は、半導体
層の成膜方法によって異なるので一概には決められない
が、例えば、周波数13.56MHzのＲＦプラズマＣＶＤ法を
用いる場合と、周波数2.45GHzのマイクロ波ＣＶＤを用
いる場合を例にとって、以下に説明する。

【０１２２】第1に、基板に対して高周波電極のバイア
ス電圧は、正のバイアス電圧がかかるようにすることが
重要である。それによって、正イオンが基板に入射し
て、本発明のｉ層バッファー部分を形成することができ
る。高周波電極のセルフバイアス電圧は、一般には負の
電圧が現れる。これは、高周波電極(カソード)の電極表
面積が、一般に小さいため、移動度が大きく高周波の周
波数に追従できる電子が高周波電極にチャージアップす
るためと考えられる。しかしながら、本発明では、例え
ば、高周波電極(カソード)の電極表面で、プラズマに接
してシースを形成する面積の方が、成膜室の内壁等の接
地された部分で、プラズマに接してシースを形成する面
積よりも大きくすることによって、カソードに正のセル
フバイアス電圧がかかるようになる。したがって、基板
が接地(アース)されている場合、基板に対して正のバイ
アス電圧がカソードに印加されることになる。本発明で
は、このような基板に対するカソードの正のバイアス電
圧を、例えば周波数13.56MHzのＲＦプラズマＣＶＤ法を
用いる場合には、好ましくは、５０V以上、より好まし
くは、７０V以上にすることが望ましい。ここで、基板
に対するカソードの正のバイアス電圧の値は、電極表面
積の比率の他に、投入するＲＦ電力と、成膜圧力に大き
く左右される。また、成膜用ガスの種類や混合比率によ
っても変動するので、上述の範囲のバイアス電圧が得ら
れるように適宜調整が必要である。さらに、基板に対し
てカソードを正のバイアス電圧にするには、以下のよう
な方法もある。ひとつには、カソードに正のＤＣ電圧を
重畳すること。他には、基板をフローティングにして、
基板側に負のＤＣ電圧を重畳することである。

【０１２３】また、高周波の周波数が高い場合、例えば
周波数2.45GHzのマイクロ波ＣＶＤを用いる場合には、
高周波電極を用いるよりも、誘電体の導入窓から成膜空
間の中にマイクロ波を投入することが望ましいので、基
板をフローティングにして、基板側に負のＤＣ電圧を重
畳するか、あるいはマイクロ波プラズマ中にＤＣあるい
はＲＦのバイアスを印加できる電極を設置して、該電極
に基板に対して正のバイアス電圧がかかるように調節す
ると良い。

【０１２４】第2に、水素希釈率は、堆積膜の構成元素
を含む原料ガスの流量に対する水素ガスの流量の比率で
あって、形成する堆積膜の種類によって好適な範囲が異
なるが、例えば、非単結晶Ｓｉのｉ層バッファー部分を
形成する場合、好ましくは、２０倍以上、より好ましく
は、３０倍以上にすることが望ましい。その場合、堆積
膜に微結晶を含むこともある。水素希釈率の上限は、材
料ガスによって差が大きいので、一概には決められな
い。例えば、ＳｉＣ膜を形成する場合は、Ｓｉ膜を形成
する場合よりも高い希釈率が好適である。

【０１２５】以上のように、基板に対するバイアス電圧
および水素希釈率を好適な値に調整することによって、
主成分であるＩＶ族元素の密度が小さくなっている低密
度領域が離散的に存在する本発明のｉ層バッファー部分
を形成することができた。

【０１２６】このメカニズムの詳細は十分に解明できて
はいないが、基板に対するカソードのバイアス電圧を正
にして、あるいは基板のバイアス電圧を相対的に負にし
て、上述の好適な値に調整することと、かつ水素希釈率
を上述の好適な値に調整することによって、水素の正イ
オン、バンドギャップを増大する元素の正イオン、価電
子制御剤の正イオンの少なくともいずれかが基板に対し
て、適度なエネルギーで加速されることにより、主成分
であるＩＶ族元素の密度が小さくなっている低密度領域
が離散的に形成されたと考えられる。

【０１２７】また、ｉ型半導体層のバルク部分の形成条
件と、前述のｉ層バッファー部分の形成条件は、異なる
条件であるが、これらの異なる条件の間を徐々に変化さ
せて連続的に形成することによって、ｉ型半導体層のバ
ルク部分とｉ層バッファー部分の界面がなくなり、光起
電力素子の開放電圧とフィルファクターをさらに向上さ
せることができる。

【０１２８】（透明電極）本発明に於て、透明電極107
は光を透過する、光入射側の電極であるとともに、その
膜厚を最適化する事によって反射防止膜としての役割も
兼ねる。透明電極107は半導体層の吸収可能な波長領域
において高い透過率を有することと、抵抗率が低いこと
が要求される。好ましくは、５５０ｎｍにおける透過率
が、８０％以上、より好ましくは、８５％以上であるこ
とが望ましい。また、抵抗率は好ましくは、５×１０^-3
Ωｃｍ以下、より好ましくは、１×１０^-3Ωｃｍ以下で
あることが望ましい。その材料としては、Ｉｎ2Ｏ3、Ｓ
ｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、Ｃｄ
Ｏ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、Ｍ
ｏＯ3、ＮａxＷＯ3等の導電性酸化物あるいはこれらを
混合したものが好適に用いられる。また、これらの化合
物に、導電率を変化させる元素（ドーパント）を添加し
ても良い。

【０１２９】導電率を変化させる元素（ドーパント）と
しては、例えば透明電極107がＺｎＯの場合には、Ａ
ｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ2Ｏ3の場
合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、また
ＳｎＯ2の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔ
ｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。

【０１３０】また、透明電極107の形成方法としては、
蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デップ
法等が好適に用いられる。

【０１３１】（集電電極）本発明に於いて、集電電極10
8は、透明電極107の抵抗率が充分低くできない場合に必
要に応じて透明電極107上の一部分に形成され、電極の
抵抗率を下げ光起電力素子の直列抵抗を下げる働きをす
る。その材料としては、金、銀、銅、アルミニウム、ニ
ッケル、鉄、クロム、モリブデン、タングステン、チタ
ン、コバルト、タンタル、ニオブ、ジルコニウム等の金
属、またはステンレス等の合金、あるいは粉末状金属を
用いた導電ペーストなどが挙げられる。そしてその形状
は、できるだけ半導体層への入射光を遮らないように、
例えば枝状あるいは櫛状に形成される。

【０１３２】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。

【０１３３】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。また、金属からな
るワイヤーを貼り付けることによって、集電電極を形成
することもできる。

【０１３４】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。ま
た、本発明の光起電力素子を直列接続する場合、バイパ
スダイオード、逆流防止用のダイオードを組み込むこと
がある。

【０１３５】また、本発明の光起電力素子を用いて、屋
根材と一体化したモジュール、および屋根一体型太陽光
発電システムが、好適に製造される。

【０１３６】

【実施例】（実施例1）図４に示す堆積装置を用いて図
１の光起電力素子を作製した。当該光起電力素子は、以
下に述べる工程を順次行って作製した。 (1)基板１０１を洗浄し、(2)裏面電極１０２を形成し、
(3)透明導電層１０３を形成し、(4)n型の水素化アモル
ファスシリコン層(a-n層と略記する。)を形成し、(5)n
型の微結晶シリコン層(μc-n層と略記する。)を形成
し、(6)微結晶シリコン(μc-Si)からなる真性半導体(μ
c-i層と略記する。)バッファー層１０９を形成し、(7)
微結晶シリコン(μc-Si)からなる真性半導体層(μc-i層
と略記する。)１０５を形成し、(8)微結晶シリコン(μc
-Si)からなる真性半導体(μc-i層と略記する。)バッフ
ァー層１１０を形成し、(9)p型の微結晶シリコン層(μc
-p層と略記する。)１０６を形成し、(10)透明電極１０
７を形成し、(11)集電電極１０８を形成して、本発明の
一例の光起電力素子を完成した。このとき、(6)および
(8)のμc-ｉバッファー層の形成条件を変化させること
により、離散的に存在するさまざまな大きさの、シリコ
ンの密度が小さくなっている泡状の領域をバッファー層
中に形成することができた。

【０１３７】以下、作製工程を詳細に説明する。

【０１３８】<工程(1)>まず、基板の作製を行った。厚
さ0.5mm、５0x５0mm2のステンレス(SUS430BA)製の支持
体１０１をアセトンとイソプロパノ−ルで超音波で脱脂
洗浄し、温風乾燥させた。

【０１３９】<工程(2)>次に、DCマグネトロンスパッタ
法を用いて室温でステンレス性の支持体１０１表面上に
層厚0．3μmのＡｇの裏面電極１０２を形成した。

【０１４０】<工程(3)>その上にＤＣマグネトロンスパ
ッタ法により、基板温度３５０℃で層厚 1.0μmのＺnＯ
の透明導電層１０３を形成した。

【０１４１】<工程(4)>その上に、第4図の堆積装置によ
って、膜厚20nmのa-n層を形成した。

【０１４２】堆積装置400は、搬入室４０１と搬出室４
０７を備え、複数の成膜室の間を減圧下で基板を搬送し
て、複数の半導体層を積層する装置である。またマイク
ロ波プラズマCVD法とRFプラズマCVD法の両方を実施する
ことができる。これを用いて、基板上に各半導体層が形
成される。

【０１４３】堆積装置には不図示の原料ガスボンベがガ
ス導入管を通して接続されている。原料ガスボンベはい
ずれも超高純度に精製されたもので、SiH4ガスボンベ、
SiF4ガスボンベ、CH4ガスボンベ、GeH4ガスボンベ、GeF
4ガスボンベ、Si2H6ガスボンベ、PH3/H2（H2で希釈した
PH3ガス、濃度：2%）ガスボンベ、ＢF3/H2（濃度：2%）
ガスボンベ、H2ガスボンベ、Heガスボンベ、SiH4/H2
（濃度：10%）ガスボンベを接続した。

【０１４４】次に、ＺｎＯまで形成された基板４９０を
搬入室４０１内の基板搬送用レール４１９上に配置し、
不図示の真空排気ポンプにより搬入室４０１内を圧力
が1x10^-5Torr以下になるまで真空排気した。

【０１４５】次にあらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー４０２及び堆積
チャンバー４２０内へゲートバルブ４０８を開けて搬送
した。基板４９０の裏面を基板加熱用ヒ−タ−４１４に
密着させて加熱し、堆積チャンバー４２０内を不図示の
真空排気ポンプにより圧力が1x10^-5Torr以下になるまで
真空排気した。以上のようにして成膜の準備が完了し
た。

【０１４６】そして、ＲＦプラズマＣＶＤ法によって、
以下の工程でa-n層を形成した。

【０１４７】まず、H2ガスを堆積チャンバー４２０内に
ガス導入管４３５を通して導入し、H2ガスが50sccmにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４２０内の圧力が
１.２Torrになるように不図示のコンダクタンスバルブ
で調整した。基板４９０の温度が３５０℃になるように
基板加熱用ヒ−タ−４１４を設定し、基板温度が安定し
たところで、SiH4ガス、PH3/H2ガスを堆積チャンバー４
２０内に不図示のバルブを操作してガス導入管４３５を
通して導入した。

【０１４８】この時、SiH4ガスが2sccm、H2ガスが50scc
m、PH3/H2ガスが 0.5sccmとなるようにマスフローコン
トローラーで調整し、堆積チャンバー４２０内の圧力は
１.２ Torr となるように調整した。13.56MHzのＲＦ高
周波（以下「ＲＦ」と略記する）電源４２９の電力を8
mＷ/cm3に設定し、RF電極であるプラズマ形成用カップ
４２５にＲＦ電力を導入し、グロ−放電を生起させ、基
板上にa-n層の形成を開始し、層厚20 nmのa-n層を形成
したところでＲＦ電源を切って、グロ−放電を止め、a-
n層の形成を終えた。このとき、基板は接地されてお
り、ＲＦ電極４２０には＋１３Vのセルフバイアスがか
かっていた。

【０１４９】<工程(5)>次に、同じ堆積装置を用いて、
膜厚30nmのμc-n層を形成した。形成工程は(4)のa-n層
と同様であるが、このときSiH4ガスはH2で希釈して10%
の濃度にしたSiH4/H2ガスを用いて、マスフローで流量
をコントロールした。また、PH3/H2ガスは、SiH4/H2ガ
スの1/4の流量にコントロールした。また基板温度は３
００℃、ガス圧力は１.０Torrにコントロールした。Ｒ
Ｆ電源４２９の電力を６０mＷ/cm3に設定し、RF電極カ
ップ４２５にＲＦ電力を導入し、グロ−放電を生起さ
せ、基板上にμc-n層の形成を開始し、層厚30 nmのμc-
n層を形成したところでＲＦ電源を切って、グロ−放電
を止め、μc-n層の形成を終えた。このとき、基板は接
地されており、ＲＦ電極４２０には＋５０Vのセルフバ
イアスがかかっていた。この後、堆積チャンバー417内
へのSiH4ガス、PH3/H2の流入を止め、５分間、堆積室内
へH2ガスを流し続けたのち、H2の流入も止め、堆積室内
およびガス配管内を1x10^-5Torr以下まで真空排気した。

【０１５０】<工程(6)>次に、あらかじめ不図示の真空
排気ポンプにより真空引きしておいた搬送チャンバー
４０３及び堆積チャンバー４２１内へゲートバルブ４０
９を開けて搬送した。基板４９０の裏面を基板加熱用ヒ
−タ−４１５に密着させて加熱し、堆積チャンバー４２
１内を不図示の真空排気ポンプにより圧力が1x10^-5Torr
以下になるまで真空排気した。以上のようにして成膜の
準備が完了した。そして、ＲＦプラズマＣＶＤ法によっ
て、以下の工程でμc-ｉバッファー層を形成した。

【０１５１】まず、H2ガスを堆積チャンバー４２１内に
ガス導入管４３６を通して導入し、H2ガスが80sccmにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４２１内の圧力が0.
5Torrになるように不図示のコンダクタンスバルブで調
整した。基板４９０の温度が２５０℃になるように基板
加熱用ヒ−タ−４１５を設定し、基板温度が安定したと
ころで、SiH4ガスを堆積チャンバー４２１内に不図示の
バルブを操作してガス導入管４３６を通して導入した。
この時、SiH4ガスが0.7sccm、H2ガスが80sccmとなるよ
うにマスフローコントローラーで調整し、堆積チャンバ
ー４２１内の圧力は0.5 Torr となるように調整した。
ＲＦ電源４３０の電力を５０mＷ/cm3に設定し、RF電極
であるプラズマ形成用カップ４２６にＲＦ電力を導入
し、グロ−放電を生起させ、基板上にμc-ｉバッファー
層の形成を開始し、層厚４５nmのμc-ｉバッファー層を
形成したところでＲＦ電源を切って、グロ−放電を止
め、μc-ｉバッファー層の形成を終えた。このとき、基
板は接地されており、ＲＦ電極４２６には＋８０Ｖのセ
ルフバイアスがかかっていた。膜形成の際、形成条件を
表1の様に変化させることにより、離散的に存在するさ
まざまな大きさの、シリコンの密度が小さくなっている
シリコン元素低密度領域をバッファー層中に形成するこ
とができた。

【０１５２】なお、光起電力素子の形成後、光起電力素
子を基板に垂直に切断して断面TEMによって観察した結
果、前記低密度領域の膜厚方向の平均高さをd、半導体
層の形成面に平行方向の平均径をLとしたとき、各形成
条件における、dとLの値は、以下の表1に示されるよう
になった。また、前記シリコン低密度領域の内部は、非
晶質であった。

【０１５３】<工程(7)>次に以下の工程で、マイクロ波
プラズマCVD法によって、μc-Siからなるi型半導体層１
０５を膜厚2μm形成した。

【０１５４】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０４及びi
層堆積チャンバー４２２内へゲートバルブ４１０を開け
て基板４９０を搬送した。基板４９０の裏面を基板加熱
用ヒ−タ−４１６に密着させ加熱し、i層堆積チャンバ
ー４２２内を不図示の真空排気ポンプにより圧力が1x10
^-5Torr以下になるまで真空排気した。

【０１５５】i層を作製するには、基板４９０の温度が
２５0℃になるように基板加熱用ヒ−タ−４１６を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、SiH4ガス、H2ガスをガス導入管４３７を通
じてi層堆積チャンバー４２２内に流入させた。この
時、SiH4ガスが５０sccm、H2ガスが１５００sccmとなる
ように各々の不図示のマスコントローラーで調整した。
i層堆積チャンバー４２２内の圧力は、２００mTorrとな
るように不図示のコンダクタンスバルブの開口を調整し
た。次に、不図示の周波数0.1GHzのマイクロ波電源の電
力から６０mＷ/cm3のマイクロ波を、マイクロ波導入電
極４４４を通じてi層堆積チャンバー４２２内に導入
し、グロ−放電を生起させた。その後、周波数13.56MHz
のRF電源４３３から５０mＷ/cm3のRF電力をバイアス棒
４４１に印加し、シャッター４４０を開けることでバッ
ファー層上にμc-i層の作製を開始し、膜厚2μmのi層を
作製したところでマイクロ波グロ−放電を止め、RF電源
４３３の出力を切り、i層１０５の作製を終えた。ここ
でRF電力を印加するバイアス棒４４１は、接地された堆
積チャンバーおよび接地された基板に対して、フローテ
ィング状態にされており、-200Vのセルフバイアスが生
じた。不図示のバルブを閉じて、i層堆積チャンバー４
２２内へのSiH4ガスの流入を止め、2分間i層堆積チャン
バー４２２内へH2ガスを流し続けたのち、不図示のバル
ブを閉じ、i層堆積チャンバー４２２内およびガス配管
内を1x10-5Torr以下まで真空排気した。

【０１５６】光起電力素子の形成後、光起電力素子を基
板に垂直に切断して断面TEMによって観察した結果、i型
半導体層は微結晶シリコンであり、微結晶の体積率は、
85%で、微結晶粒の径の半導体層の形成面に対して垂直
方向の平均長さは、水平方向の平均長さの4倍であっ
た。また、X線回折の測定から、微結晶の平均粒径は、2
0nmと見積もられた。

【０１５７】<工程(8)>次に、あらかじめ不図示の真空
排気ポンプにより真空引きしておいた搬送チャンバー４
０５及び堆積チャンバー４２３内へゲートバルブ４１１
を開けて搬送した。基板４９０の裏面を基板加熱用ヒ−
タ−４１７に密着させて加熱し、堆積チャンバー４２３
内を不図示の真空排気ポンプにより圧力が1x10^-5Torr以
下になるまで真空排気した。以上のようにして成膜の準
備が完了した。

【０１５８】そして、ＲＦプラズマＣＶＤ法によって、
工程(6)と同様にμc-ｉバッファー層を形成した。

【０１５９】まず、H2ガスを堆積チャンバー４２３内に
ガス導入管４３８を通して導入し、H2ガスが100sccmに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４２３内の圧力が
0.5Torrになるように不図示のコンダクタスバルブで調
整した。基板４９０の温度が２２５℃になるように基板
加熱用ヒ−タ−４１７を設定し、基板温度が安定したと
ころで、SiH4ガスを堆積チャンバー４２３内に不図示の
バルブを操作してガス導入管４３８を通して導入した。
この時、SiH4ガスが2.0sccm、H2ガスが100sccmとなるよ
うにマスフローコントローラーで調整し、堆積チャンバ
ー４２３内の圧力は0.5Torrとなるように調整した。Ｒ
Ｆ電源４３８の電力を３５mＷ/cm3に設定し、RF電極で
あるプラズマ形成用カップ４２７にＲＦ電力を導入し、
グロ−放電を生起させ、基板上にμc-ｉバッファー層の
形成を開始し、層厚２５nmのμc-ｉバッファー層を形成
したところでＲＦ電源を切って、グロ−放電を止め、μ
c-ｉバッファー層の形成を終えた。このとき、基板は接
地されており、ＲＦ電極４２７には＋３０Ｖのセルフバ
イアスがかかっていた。なお、断面TEMによって観察し
た結果、バッファー層中にd、Lともに約２nmのシリコン
の密度が小さくなっているシリコン元素低密度領域が離
散的に観察された。

【０１６０】<工程(9)>次に、以下の手順で、微結晶シ
リコンからなるp層を膜厚10nm形成した。

【０１６１】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０６及びp
層堆積チャンバー４２４内へゲートバルブ４１２を開け
て基板４９０を搬送した。基板４９０の裏面を基板加熱
用ヒ−タ−４１８に密着させ加熱し、p層堆積チャンバ
ー４２４内を不図示の真空排気ポンプにより圧力が1x10
^-5Torr以下になるまで真空排気した。基板４９０の温度
が２００℃になるように基板加熱用ヒ−タ−４１８を設
定し、基板温度が安定したところで、H2ガス、ＢF3/H2
ガスを堆積チャンバー４２４内に不図示のバルブを操作
してガス導入管４３９を通して導入した。この時、Ｈ2
ガスが４０sccm、10%の濃度のSiH4/H2ガスを0.3sccm、2
%の濃度のＢF3/H2ガスが1.0sccmとなるようにマスフロ
ーコントローラーで調整し層堆積チャンバー４２４内の
圧力は2.0Torrとなるように不図示のコンダクタンスバ
ルブの開口を調整した。RF電源４３２の電力を200mＷ/c
m3に設定し、プラズマ形成用カップ４２８にRF電力を導
入し、グロ−放電を生起させ、μc-p層を膜厚10nmを形
成したところでRF電源を切って、グロ−放電を止め、μ
c-p層１０６の形成を終えた。このとき、基板は接地さ
れており、RF電極４２８には＋１６０Vのセルフバイア
スがかかっていた。次に不図示のバルブを閉じてp層堆
積チャンバー４２４内へのSiH4/H2ガス、ＢF3/H2ガスの
流入を止め、３分間、p層堆積チャンバー４２４内へH2
ガスを流し続けたのち、不図示のバルブを閉じてH2の流
入も止め、p層堆積チャンバ４２４内およびガス配管内
を1x10-5Torr以下まで真空排気した。次にあらかじめ不
図示の真空排気ポンプにより真空引きしておいた搬出室
４０７内へゲートバルブ４１３を開けて基板４９０を搬
送し不図示のリ−クバルブを開けて、搬出室４０７をリ
−クした。

【０１６２】<工程(10)>次に、ｐ層上に、25個(面積0.2
5cm2)の穴の開いたマスクを乗せ、透明導電層１０７と
して、層厚70nmのＩＴＯ(Ｉｎ2Ｏ3＋ＳｎＯ2)を抵抗加
熱真空蒸着法で形成した。

【０１６３】<工程(11)>次に透明導電層107上に十字型
の穴が開いたマスクを乗せ、Cr(40nm)/Ag(1000nm)/Cr(4
0nm)からなる十字形の集電電極113を電子ビーム真空蒸
着法で形成した。

【０１６４】以上の工程で、本発明の一例である光起電
力素子の作製を終えた。μc-ｉバッファー層１０９の形
成条件によって、実施例(実1-1〜実1-5)の各サンプルを
作製した。これらの光起電力素子を、AM1.5、100mW/cm2
の光照射下に設置して、25℃でV-I特性を測定し、光電
変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線因
子(F.F.)の平均値を求めた。

【０１６５】（比較例1）実施例１の工程(8)のμc-iバ
ッファー層１０９の形成において形成条件を表1に示す
ように変更した以外は、実施例１と同様にして、３つの
光起電力素子サンプル(比1-1〜1-3)を作製した。

【０１６６】なお、サンプル比１-１およびサンプル比
１-２のバッファー層１０９は全体がアモルファスであ
った。また、サンプル比１-１にはシリコンの密度が小
さくなっているシリコン低密度領域は観測されなかっ
た。これらの光起電力素子を、実施例１と同様にAM1.
5、100mW/cm2の光照射下に設置して、25℃でV-I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短絡電流
(Jsc)、曲線因子(F.F.)の平均値を求めた。

【０１６７】測定結果は、比１−１のサンプルの値を１
として、図３(ａ)にまとめて示した。

【０１６８】グラフから明らかなように、主成分である
IV族元素の密度が小さくなっている低密度の領域が離散
的に存在する本発明のバッファー層と微結晶のi型半導
体層の接合によって、光起電力素子の開放電圧(Voc)、
短絡電流(Jsc)、フィルファクター(FF)が向上し、光電
変換効率が向上した。また、透過型電子顕微鏡(TEM)観
察を行った結果、前記泡状の領域の膜厚方向の平均高さ
をd、半導体層の形成された基板面に平行方向の平均径
をLとしたとき、3nm≦d≦40nm かつ 3nm≦L≦80nmの範
囲にあるときに、著しく光電変換効率が向上した。ま
た、光起電力素子の製造の歩留まりが向上した。製造の
歩留まりは、ここでは、0.25cm2の光起電力素子を100個
ずつ作製し、シャント抵抗が、5×104Ω/cm2以上のもの
の割合とした。また、光起電力素子を180℃の大気中で2
4時間耐熱試験を実施したところ、表1及び表1からわか
るように光起電力素子の熱劣化率(熱劣化24時間後の光
電変換効率の初期値に対する低下率)が減少し、耐熱性
が向上した。

【０１６９】また、実施例１−３から実施例１−５およ
び比較例１−３のバッファー層の部分を、2次イオン質
量分析(SIMS)で、シリコン、水素、フッ素の濃度を分析
した結果、シリコンの密度が小さくなっている低密度の
領域の大きさが大きくなるにつれて、Siの検出強度の若
干の低下とともに水素、フッ素の強度が増加していたこ
とから、前記泡状の領域における水素、フッ素の濃度が
他の部分より高くなっていると考えられる。その比率
は、水素が他の部分の約４倍、フッ素が他の部分の約３
倍と見積もられた。

【０１７０】（実施例２）実施例１における光起電力素
子サンプル実1-5の作製手法において、工程(6)のμc-i
バッファー層i型半導体層１０９の堆積に際して、作製
条件として基板温度を250℃、層厚を２５nmとしたうえ
で工程(8)のμc-iバッファー層１１０の作製条件と同じ
とし、工程(8)のμc-ｉバッファー層１１０の層厚を４
５nmとし、作製条件を表２に示した条件とした以外は実
施例1と同様にして実２−１〜実２−５の光起電力素子
サンプルを作製した。これらの光起電力素子を、AM1.
5、100mW/cm2の光照射下に設置して、25℃でV-I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短絡電流
(Jsc)、曲線因子(F.F.)の平均値を求めた。

【０１７１】（比較例２）実施例２のμc-iバッファー
層１１０の形成において形成条件を表2に示すように変
更した以外は、実施例２と同様にして、３つの光起電力
素子サンプル(比２−１〜２−３)を作製した。

【０１７２】なお、サンプル比２-１およびサンプル比
２-２のバッファー層１１０は全体がアモルファスであ
った。また、サンプル比２-１にはシリコンの密度が小
さくなっているシリコン低密度領域は観測されなかっ
た。これらの光起電力素子を、実施例２と同様にAM1.
5、100mW/cm2の光照射下に設置して、25℃でV-I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短絡電流
(Jsc)、曲線因子(F.F.)の平均値を求めた。

【０１７３】測定結果は、比２−１のサンプルの値を１
として、図３(b)にまとめて示す。

【０１７４】グラフから明らかなように、実施例１と同
様に、主成分であるIV族元素の密度が小さくなっている
低密度の領域が離散的に存在する本発明のバッファー層
と微結晶のi型半導体層の接合によって、光起電力素子
の開放電圧(Voc)、短絡電流(Jsc)、フィルファクター(F
F)が向上し、光電変換効率が向上した。また、3nm≦d≦
40nm かつ 3nm≦L≦80nmの範囲にあるときに、著しく光
電変換効率が向上した。さらにまた、光起電力素子の製
造の歩留まりが向上した。製造の歩留まりは、実施例1
と同様、0.25cm2の光起電力素子を100個ずつ作製し、シ
ャント抵抗が、5×10⁴Ω/cm2以上のものの割合とした。
また、実施例1と同様に、180℃の大気中で24時間耐熱試
験を実施したところ、表2及び表2からわかるように光起
電力素子の熱劣化率(熱劣化24時間後の光電変換効率の
初期値に対する低下率)が減少し、耐熱性が向上した。

【０１７５】（実施例３）実施例２において、工程(6)
に相当するμc-iバッファー層１０９の作成工程をなく
し、工程(8)に相当するμc-iバッファー層の作製条件を
表３に示すようにした以外は実施例２と同様にして光起
電力素子を作製した。表3に示すように、バッファー層
１０９の作製条件はｉ型層１０５からｐ型層１０６に向
かって、ＳｉＨ4流量、Ｈ2流量、ＲＦ電力密度を変化さ
せた。変化させたパラメータはそれぞれ矢印の方向に時
間に対して直線的に変化させた。その結果、作製したサ
ンプル実３−１〜サンプル実３−３のバッファー層の構
造はｉ型層１０５からｐ型層１０６に向かってアモルフ
ァス構造から微結晶構造に変化していることが分かっ
た。これらの光起電力素子を、AM1.5、100mW/cm2の光照
射下に設置して、25℃でV-I特性を測定し、光電変換効
率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線因子(F.
F.)の平均値を求めた。測定結果は、表3にまとめて示
す。結果は比３−１の特性を１として規格化したもので
ある。

【０１７６】（比較例３）実施例３のμc-iバッファー
層１１０の形成において形成条件を表3に示すように変
更した以外は、実施例２と同様にして、３つの光起電力
素子サンプル(比３−１〜３−３)を作製した。

【０１７７】なお、サンプル比３-１およびサンプル比
３-２のバッファー層１１０は全体がアモルファス構造
であった。また、サンプル比３-１にはシリコンの密度
が小さくなっているシリコン低密度領域は観測されなか
った。これらの光起電力素子を、実施例２と同様にAM1.
5、100mW/cm2の光照射下に設置して、25℃でV-I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短絡電流
(Jsc)、曲線因子(F.F.)の平均値を求めた。測定結果
は、表3にまとめて示す。結果は比３−１の特性を１と
して規格化したものである。

【０１７８】表3から明らかなように、実施例２と同様
に、主成分であるシリコン元素の低密度領域が離散的に
存在する本発明のバッファー層と微結晶のi型半導体層
の接合によって、光起電力素子の開放電圧(Voc)、短絡
電流(Jsc)、フィルファクター(FF)が向上し、光電変換
効率が向上した。また、3nm≦d≦40nm かつ 3nm≦L≦80
nmの範囲にあるときに、著しく光電変換効率が向上し
た。さらにまた、光起電力素子の製造の歩留まりが向上
した。製造の歩留まりは、実施例２と同様、0.25cm2の
光起電力素子を100個ずつ作製し、シャント抵抗が、5×
10⁴Ω/cm2以上のものの割合とした。また、実施例２と
同様に、180℃の大気中で24時間耐熱試験を実施したと
ころ、表3及び表3からわかるように光起電力素子の熱劣
化率(熱劣化24時間後の光電変換効率の初期値に対する
低下率)が減少し、耐熱性が向上した。

【０１７９】（実施例４）実施例３において、工程(8)
に相当するバッファー層の作製条件を表4に示すように
した以外は実施例３と同様にして光起電力素子を作製し
た。表4に示すように、原料ガスとしてSi2H6ガスを用い
アモルファス構造を有するバッファー層１０９を用い
た。ここで、Si2H6ガスの流量、H2ガス流量、ＲＦ電力
密度を変化させることにより、表4に示されるごとくa-S
iバッファー層中のシリコンの密度が小さくなっている
シリコン低密度領域大きさが異なる２種類の光起電力素
子（実４−１、実４−２）を作製した。

【０１８０】これらの光起電力素子を、AM1.5、100mW/c
m2の光照射下に設置して、25℃でV-I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線
因子(F.F.)の平均値を求めた。測定結果は、表4にまと
めて示す。結果は比４−１の特性を１として規格化した
ものである。

【０１８１】（比較例４）実施例４のa-Siバッファー層
１１０の形成において形成条件を表4に示すように変更
した以外は、実施例４と同様にして、光起電力素子サン
プル(比４−１)を作製した。

【０１８２】なお、サンプル比４-１のバッファー層１
１０はサンプル実４−１、サンプル実４−２同様、全体
がアモルファス構造であった。これらの光起電力素子
を、実施例３と同様にAM1.5、100mW/cm2の光照射下に設
置して、25℃でV-I特性を測定し、光電変換効率(η)、
開放電圧(Voc)、短絡電流(Jsc)、曲線因子(F.F.)の平均
値を求めた。測定結果は、表4にまとめて示す。結果は
比４−１の特性を１として規格化したものである。

【０１８３】表4から明らかなように、実施例３と同様
に、主成分であるシリコン元素の低密度領域が離散的に
存在する本発明のバッファー層と微結晶のi型半導体層
の接合によって、光起電力素子の開放電圧(Voc)、短絡
電流(Jsc)、フィルファクター(FF)が向上し、光電変換
効率が向上し、さらにまた、光起電力素子の製造の歩留
まりが向上した。製造の歩留まりは、実施例３と同様、
0.25cm2の光起電力素子を100個ずつ作製し、シャント抵
抗が、5×10⁴Ω/cm2以上のものの割合とした。また、実
施例３と同様に、180℃の大気中で24時間耐熱試験を実
施したところ、表4及び表4からわかるように光起電力素
子の熱劣化率(熱劣化24時間後の光電変換効率の初期値
に対する低下率)が減少し、耐熱性が向上した。

【０１８４】（実施例５）実施例４において、工程(8)
に相当するバッファー層をアモルファス炭化珪素(a-SiC
と略記する)として光起電力素子を作製した。作製条件
を表5に示す。

【０１８５】ここで、a-SiCの作製条件を変化させるこ
とにより、表5に示されるがごとくa-SiCバッファー層中
のシリコンの低密度領域の大きさが異なる２種類の光起
電力素子(実５−１、実５−２)を作製した。a-SiCバッ
ファー層の作製には、実施例４に記した成膜ガスに加え
て、CH4ガスを用いた。

【０１８６】これらの光起電力素子を、AM1.5、100mW/c
m2の光照射下に設置して、25℃でV-I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線
因子(F.F.)の平均値を求めた。測定結果は、表5にまと
めて示す。結果は比５−１の特性を１として規格化した
ものである。

【０１８７】（比較例５）実施例５のa-Siバッファー層
１１０の形成において形成条件を表5に示すように変更
した以外は、実施例５と同様にして、光起電力素子サン
プル(比５−１)を作製した。

【０１８８】なお、サンプル比５-１のバッファー層１
１０はサンプル実５−１、サンプル実５−２同様、全体
がアモルファス構造であった。これらの光起電力素子
を、実施例３と同様にAM1.5、100mW/cm2の光照射下に設
置して、25℃でV-I特性を測定し、光電変換効率(η)、
開放電圧(Voc)、短絡電流(Jsc)、曲線因子(F.F.)の平均
値を求めた。測定結果は、表5にまとめて示す。結果は
比５−１の特性を１として規格化したものである。

【０１８９】表5および表5から明らかなように、実施例
４と同様に、水素希釈率を高め、ＲＦ電力密度を高め
て、バイアス値を表5のように増大させた結果、シリコ
ンの低密度領域の大きさが適度に大きくなり、光起電力
素子の開放電圧(Voc)と短絡電流(Jsc)とフィルファクタ
ー(FF)が向上して、光電変換効率は向上した。また歩留
まりも向上した。

【０１９０】（実施例６）実施例５において、工程(8)
に相当するバッファー層をアモルファス窒化珪素(a-SiN
と略記する)として光起電力素子を作製した。作製条件
を表6に示す。

【０１９１】ここで、a-SiNの作製条件を変化させるこ
とにより、表6に示されるがごとくa-SiNバッファー層中
のシリコンの低密度領域の大きさが異なる２種類の光起
電力素子(実６−１、実６−２)を作製した。a-SiNバッ
ファー層の作製には、実施例４に記した成膜ガスに加え
て、NH3ガスを用いた。

【０１９２】これらの光起電力素子を、AM1.5、100mW/c
m2の光照射下に設置して、25℃でV-I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線
因子(F.F.)の平均値を求めた。測定結果は、表6にまと
めて示す。結果は比６−１の特性を１として規格化した
ものである。

【０１９３】（比較例６）実施例６のa-Siバッファー層
１１０の形成において形成条件を表6に示すように変更
した以外は、実施例６と同様にして、光起電力素子サン
プル(比６−１)を作製した。

【０１９４】なお、サンプル比６-１のバッファー層１
１０はサンプル実６−１、サンプル実６−２同様、全体
がアモルファス構造であった。これらの光起電力素子
を、実施例３と同様にAM1.5、100mW/cm2の光照射下に設
置して、25℃でV-I特性を測定し、光電変換効率(η)、
開放電圧(Voc)、短絡電流(Jsc)、曲線因子(F.F.)の平均
値を求めた。測定結果は、表6にまとめて示す。結果は
比６−１の特性を１として規格化したものである。

【０１９５】表6および表6から明らかなように、実施例
５と同様に、水素希釈率を高め、ＲＦ電力密度を高め
て、バイアス値を表6のように増大させた結果、シリコ
ンの低密度領域の大きさが適度に大きくなり、光起電力
素子の開放電圧(Voc)と短絡電流(Jsc)とフィルファクタ
ー(FF)が向上して、光電変換効率は向上した。また歩留
まりも向上した。

【０１９６】（実施例７）実施例６において、工程(8)
に相当するバッファー層をアモルファス酸化珪素(a-SiO
と略記する)として光起電力素子を作製した。作製条件
を表7に示す。

【０１９７】ここで、a-SiOの作製条件を変化させるこ
とにより、表7に示されるがごとくa-SiOバッファー層中
のシリコンの低密度領域の大きさが異なる２種類の光起
電力素子(実７−１、実７−２)を作製した。a-SiNバッ
ファー層の作製には、実施例４に記した成膜ガスに加え
て、H2Oを用いた。

【０１９８】これらの光起電力素子を、AM1.5、100mW/c
m2の光照射下に設置して、25℃でV-I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線
因子(F.F.)の平均値を求めた。測定結果は、表7にまと
めて示す。結果は比７−１の特性を１として規格化した
ものである。

【０１９９】（比較例７）実施例７のa-Siバッファー層
１１０の形成において形成条件を表7に示すように変更
した以外は、実施例７と同様にして、光起電力素子サン
プル(比７−１)を作製した。

【０２００】なお、サンプル比７-１のバッファー層１
１０はサンプル実７−１、サンプル実７−２同様、全体
がアモルファス構造であった。これらの光起電力素子
を、実施例３と同様にAM1.5、100mW/cm2の光照射下に設
置して、25℃でV-I特性を測定し、光電変換効率(η)、
開放電圧(Voc)、短絡電流(Jsc)、曲線因子(F.F.)の平均
値を求めた。測定結果は、表7にまとめて示す。結果は
比７−１の特性を１として規格化したものである。

【０２０１】表7および表7から明らかなように、実施例
６と同様に、水素希釈率を高め、ＲＦ電力密度を高め
て、バイアス値を表7のように増大させた結果、シリコ
ンの低密度領域の大きさが適度に大きくなり、光起電力
素子の開放電圧(Voc)と短絡電流(Jsc)とフィルファクタ
ー(FF)が向上して、光電変換効率は向上した。また歩留
まりも向上した。

【０２０２】（実施例８）半導体層以外、実施例１と同
様の工程で、図２に示すトリプルセル(Si／SiGe/SiGe)
構成の光起電力素子を作製した。このトリプルセル構成
の光起電力素子は、第1のpin接合２１５のｉ型半導体層
２１１が、アモルファスシリコンからなり、第２のpin
接合２１６のi型半導体層２０８と第３のpin接合２１７
のi型半導体層２０５とが、アモルファスシリコンゲル
マニウムからなるスタック型の光起電力素子である。
(表8参照)

【０２０３】このトリプルセルは、図６のロール・ツー
・ロール法を用いた成膜装置を用いて、以下に述べる手
法で制作した。

【０２０４】基板は長さ３００ｍ、幅３０cm、厚さ0.15
ｍｍの帯状のステンレス(SUS430BA)シ−トを用いた。SU
S430BAシ−トは真空容器(不図示)中の送りボビン(不図
示)に巻き、一方の端を接続した巻き取りボビンを回転
させSUS430BAシ−トを送り込みながらArプラズマによる
RFプラズマエッチングを行った。その後ロール・ツー・
ロール法のDCマグネトロンスパッタにより表8に示す条
件でSiを1%含むAlSiからなる反射層およびZnOからなる
透明導電層を形成し、ロール・ツー・ロール法によるCV
D装置により表9に示す条件で光起電力素子を作成した。

【０２０５】図６はロ−ル・ツ−・ロ−ル法を用いた光
起電力素子の連続形成装置の概略図である。

【０２０６】この装置は基板送り出し室６０１と、複数
の堆積室６０２〜６１４と、基板巻き取り室６１５を順
次配置し、それらの間を分離通路６１６で接続してな
り、各堆積室には排気口があり、内部を真空にすること
ができる。

【０２０７】帯状の基板６１７はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するランプヒ−タ
−６１８が内部に設置され、各堆積室で所定の温度に加
熱される。

【０２０８】図６中の上面図によれば、各堆積室には原
料ガスの入り口６１９と排気口６２０があり、ＲＦ電極
６２１あるいはマイクロ波導入部６２２が取り付けら
れ、原料ガスの入り口６１９には原料ガス供給装置（不
図示）が接続されている。各堆積室の排気口には油拡散
ポンプ、メカニカルブ−スタ−ポンプなどの真空排気ポ
ンプ（不図示）が接続され、堆積室に接続された分離通
路６１６には掃気ガスを流入させる入り口６２４があ
る。

【０２０９】マイクロ波CVD法によるi層(MW-ｉ層)の堆
積室である堆積室６０４と６０９にはRFバイアス電極６
３１が配置されており、電源としてＲＦ電源（不図示）
が接続されている。基板送り出し室６０１には送り出し
ロ−ル６２５と基板に適度の張力を与え、常に水平に保
つためのガイドロ−ラ−６２６があり、基板巻き取り室
には巻き取りロ−ルとガイドロ−ラ−がある。

【０２１０】まず、前記のSUS430BAシ−トを送り出しロ
−ル６２５に巻き付け（平均曲率半径30ｃｍ）、基板送
り出し室６０１にセットし、各堆積室内を通過させた後
に基板の端を基板巻き取りロ−ルに巻き付ける。装置全
体を真空排気ポンプで真空排気し、各堆積室のランプヒ
−タ−を点灯させ、各堆積室内の基板温度が所定の温度
になるように設定する。装置全体の圧力が１mTorr以下
になったら掃気ガスの入り口６１９から掃気ガスを流入
させ、基板を図の矢印の方向に移動させながら、巻き取
りロ−ルで巻き取っていく。各堆積室にそれぞれの原料
ガスを流入させる。この際、各堆積室に流入させる原料
ガスが他の堆積室に拡散しないように各分離通路に流入
させる掃気ガスの流量、あるいは各堆積室の圧力を調整
する。次にＲＦ電力、またはマイクロ波電力およびRFバ
イアス電力を導入してプラズマを生起し、表9に示す条
件で第１のpin接合として堆積室６０２でn1層、堆積室
６０３、６０５でRFCVD法によるi層(RF-i1層)、６０４
でマイクロ波CVD法によるi層(MW-i1層)、堆積室６０６
でp1層を堆積し、第２のpin接合として堆積室６０７でn
1層、堆積室６０８、６１０でRFCVD法によるi層(RF-i2
層)、６０９でMW-i2層を堆積し、堆積室６１１でp2層を
堆積し、第3のpin接合として堆積室６１２でn3層、堆積
室６１３でi3層、堆積室６１４でp3層を堆積し3層のpin
接合からなる光起電力素子を形成していった。なお、Ge
H4ガスについては、一つの堆積室に対し、複数のガス導
入口６２９から、６３０のように流量を変えて導入し
た。基板の巻き取り終わったところで、すべてのマイク
ロ波電源、ＲＦ電源、からの電力の導入を停止し、プラ
ズマを消滅させ、原料ガス、掃気ガスの流入を止めた。
基板巻き取り室６１５をリ−クし、巻き取りロ−ルを取
りだした。

【０２１１】次に反応性スパッタリング装置を用いて表
８に示す透明電極２１３を３層のpin接合上に作成し
た。

【０２１２】次にスクリ−ン印刷法で層厚5μｍ、線幅
0.5ｍｍのカ−ボンペ−ストを印刷し、その上に層厚10
μｍ、線幅0.5ｍｍの銀ペ−ストを印刷し、集電電極を
形成し、ロ−ル状の太陽電池を250ｍｍ×100ｍｍの大き
さに切断した。

【０２１３】以上でロ−ル・ツ−・ロ−ル法を用いた３
層スタック型光起電力素子の作製を終えた。

【０２１４】かくして得られた帯状の光起電力素子を25
0mm×100mmの大きさに切断し、nipnipnip型光起電力素
子を複数個作製した。

【０２１５】ここで、RF-i1バッファー層、RF-i2バッフ
ァー層をともに表10中の実８−１の条件で作製したとこ
ろ、微結晶シリコンからなるバッファー層中の、シリコ
ン低密度領域の実８−１に示すような光起電力素子がで
きた。

【０２１６】（比較例８）実施例８のRF-i1バッファー
層、RF-i2バッファー層をともに表10中の比８−１の条
件に変更した以外は、実施例８と同様にして、光起電力
素子サンプル(比８−１)を作製した。

【０２１７】これらの光起電力素子を、AM1.5、100mW/c
m2の光照射下に設置して、25℃でV-I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(Jsc)、曲線
因子(F.F.)の平均値を求めた。測定結果は、表10にまと
めて示す。結果は比８−１の特性を１として規格化した
ものである。

【０２１８】表10から明らかなように、実施例８と同様
に、水素希釈率を高め、ＲＦ電力密度を高めて、バイア
ス値を表10のように増大させた結果、シリコンの低密度
領域の大きさが適度に大きくなり、光起電力素子の開放
電圧(Voc)と短絡電流(Jsc)とフィルファクター(FF)が向
上して、光電変換効率は向上した。また歩留まりも向上
した。

【０２１９】

【表１】

【０２２０】

【表２】

【０２２１】

【表３】

【０２２２】

【表４】

【０２２３】

【表５】

【０２２４】

【表６】

【０２２５】

【表７】

【０２２６】

【表８】

【０２２７】

【表９】

【０２２８】

【表１０】

【０２２９】

【発明の効果】請求項１の発明によれば、真性半導体層
を含む半導体接合を有する光起電力素子において、該真
性半導体層の主構成成分であるＩＶ族元素の密度が小さ
くなっている領域(以下低密度領域と記す) が、ドー
ピング層との界面近傍の該真性半導体層の形成面内に散
在することによって、以下のような効果がある。

【０２３０】すなわち、ドーピング層とｉ型半導体層の
界面の界面準位、およびｉ型半導体層のドーピング層近
傍の領域の局在準位が減少し、光起電力素子の開放電圧
とフィルファクター(FF)が増大して、光電変換効率が向
上した。また、ドーピング層からｉ型半導体層に不純物
が拡散することによる悪影響が減少し、光起電力素子の
光電変換効率が向上した。また、ｉ型半導体層の上にド
ーピング層を形成する場合のｉ型半導体層のダメージが
なくなり、光起電力素子の光電変換効率が向上した。ま
た、ドーピング層とｉ型半導体層の応力が緩和されて、
膜はがれがなくなり、光起電力素子の製造の歩留まりが
向上した。

【０２３１】また、請求項2の発明によれば、前記低密
度領域の膜厚方向の平均高さをd、半導体層の形成され
た基板面に平行方向の平均径をLとしたとき、3nm≦d≦4
0nmかつ3nm≦L≦80nmであることによって、請求項1の効
果がさらに強調され、光起電力素子の開放電圧(Voc)と
短絡電流(Jsc)とフィルファクター(FF)がさらに増大
し、光電変換効率がさらに向上した。

【０２３２】また、請求項3の発明によれば、記低密度
領域で、、光学的バンドギャップを拡大させる元素の濃
度が、真性半導体層の他の部分より高くなっていること
によって、請求項1の効果がさらに強調され、光起電力
素子の開放電圧(Voc)とフィルファクターがさらに増大
し、光電変換効率がさらに向上した。

【０２３３】また、請求項4の発明によれば、記低密度
領域が存在する真性半導体層の少なくとも一部が微結晶
半導体からなることによって、ドーピング層とｉ型半導
体層の間の結晶の体積率の変化がなだらかになって、界
面準位が減少し、光起電力素子の開放電圧とフィルファ
クターが増大した。

【０２３４】また、請求項5の発明によれば、前記真性
半導体層の結晶の体積率が、膜厚方向に変化しているこ
とによって、請求項4の作用がさらに強調される。

【０２３５】また、請求項6の発明によれば、前記低密
度領域は非晶質であることによって、前記低密度領域が
存在する真性半導体層の少なくとも一部が微結晶半導体
からなる場合であっても、ドーピング層とｉ型半導体層
の応力が緩和されて、膜はがれがなくなり、光起電力素
子の製造の歩留まりが向上した。

【０２３６】また、請求項7の発明によれば、半導体接
合を複数積層したスタック型の光起電力素子において、
少なくとも一部に前記低密度領域が存在する真性半導体
層を用いたことによって、光入射側から遠いｉ型半導体
層として、シングルセルに用いるよりもバンドギャップ
の小さい材料を用いて、ドーピング層とのバンドギャッ
プあるいは組成の差が大きい場合であっても、ドーピン
グ層とｉ型半導体層の界面準位、およびｉ型半導体層の
ドーピング層近傍の領域の局在準位が減少し、光起電力
素子の開放電圧とフィルファクターが増大して、光電変
換効率が向上した。

【図面の簡単な説明】

【図１】本発明の光起電力素子の一例の断面図である。

【図２】本発明のスタック型の光起電力素子の一例の断
面図である。

【図３】実施例1で、前記泡状の領域の平均高さdを横軸
にとった、光起電力素子の光電変換効率と開放電圧(Vo
c)と短絡電流(Jsc)とフィルファクター(FF)のグラフで
ある。

【図４】本発明の光起電力素子の半導体層を作製する堆
積装置の一例の説明図である。

【図５】本発明の光起電力素子を上から見た図の一例で
ある。

【図６】本発明のトリプル型光起電力素子をロール・ツ
ー・ロール方式で作製する場合用いる堆積装置の一例の
説明図である。

【符号の説明】１０１基板１０２裏面電極１０３透明導電層１０４ｎ型半導体層１０５ｉ型半導体層１０６ｐ型半導体層１０７透明電極１０８集電電極１０９、１１０ｉ型バッファー層１１１、１１２低密度領域２０１基板２０２裏面電極２０３透明導電層２０４、２０７、２１０ｎ型半導体層２０５、２０８、２１１ｉ型半導体層２０６、２０９、２１２ｐ型半導体層２１３透明電極２１４集電電極２１５第１のｐｉｎ接合２１６第２のｐｉｎ接合２１７第３のｐｉｎ接合２５１、２５２、２６１、２６２ｉ型バッファー層４００多室分離型の堆積装置４０１基板搬入室４０２ｎ型層搬送室４０３ＲＦ−ｉ層搬送室４０４ＭＷ−ｉ層搬送室４０５ＲＦ−ｉ層搬送室４０６ｐ型層搬送室４０７基板搬出室４０８、４０９、４１０、４１１、４１２、４１３ゲ
ートバルブ４１４、４１５、４１６、４１７、４１８基板加熱用
ヒーター４１９基板搬送用レール４２０ｎ型層堆積室４２１ｉ型バッファー層堆積室４２２ＭＷ−ｉ層堆積室４２３ｉ型バッファー層堆積室４２４ｐ型層堆積室４２５、４２６、４２７、４２８ＲＦ導入用カップ型
電極４２９、４３０、４３１、４３２ＲＦ電源４３４ＭＷ電源４３３バイアス印加用電源４４２ＭＷ導入用窓４４３ＭＷ導入用導波管４４４ＭＷ導入電極４４０ＭＷ−ｉ層堆積用シャッター４４１バイアス電極４３５、４３６、４３７、４３８、４３９ガス供給管４９０基板５０１光起電力素子の光入射面５０２取り出し電極６０１基板送り出し室６０２〜６１４堆積室６１５基板巻き取り室６１６分離通路６１７基板６１８ランプヒーター６１９原料ガス入口６２０排気口６２１ＲＦ電極６２２マイクロ波導入部６２４掃気ガス入口６２５送り出しロール６２６ガイドロール６２９複数個のガス導入口６３０ＧｅＨ４ガスの流量６３１ＲＦバイアス電極

Claims

【特許請求の範囲】

【請求項１】真性半導体層を含む半導体接合を有する
光起電力素子において、該真性半導体層の主構成成分で
あるＩＶ族元素の密度が小さくなっているＩＶ族元素低
密度領域が、ドーピング層との界面近傍の該真性半導体
層の形成面内に散在することを特徴とする光起電力素
子。
【請求項２】前記低密度領域の膜厚方向の平均高さを
ｄ、半導体層の形成された基板面に平行方向の平均径を
Ｌとしたとき、３ｎｍ≦ｄ≦４０ｎｍかつ３ｎｍ≦Ｌ≦
８０ｎｍであることを特徴とする請求項１に記載の光起
電力素子。
【請求項３】前記低密度領域で、光学的バンドギャッ
プを増大させる元素の濃度が、真性半導体層の他の部分
より高くなっていることを特徴とする請求項１または２
に記載の光起電力素子。
【請求項４】前記低密度領域が存在する真性半導体層
の少なくとも一部が微結晶半導体からなることを特徴と
する請求項１から３のいずれかに記載の光起電力素子。
【請求項５】前記真性半導体層の結晶の体積率が、膜
厚方向に変化していることを特徴とする請求項４に記載
の光起電力素子。
【請求項６】前記低密度領域は非晶質であることを特
徴とする請求項４ないし５に記載の光起電力素子。
【請求項７】半導体接合を複数積層したスタック型の
光起電力素子において、少なくとも一部に前記低密度領
域が存在する真性半導体層を用いたことを特徴とする請
求項１から６のいずれかに記載の光起電力素子。