JP2918815B2 - 光起電力素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。

【０００２】

【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子である光起電力素子は、電卓、腕時計など民生
用の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のｐｎ接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリアが生成し、該光キャリアをｐｎ接合部の内
部電界に依りドリフトさせ、外部に取り出すものであ
る。

【０００３】この様な光起電力素子の作成方法として
は、ほぼ半導体プロセスを用いることにより行われる。
具体的には、ＣＺ法などの結晶成長法によりｐ型、ある
いはｎ型に価電子制御したシリコンの単結晶を作成し、
該単結晶をスライスして約３００μｍの厚みのシリコン
ウエハーを作る。さらに前記ウエハーの導電型と反対の
導電型となるように価電子制御剤を拡散などの適当な手
段により、異種の導電型の層を形成することでｐｎ接合
を作るものである。

【０００４】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているが、上述のように光起電力
素子作成は半導体プロセスを用いるため生産コストは高
いものとなっている。

【０００５】単結晶シリコン光起電力素子の他の欠点
は、単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギャップが約１．１ｅＶであり光起電力
素子として好適な１．５ｅＶよりも狭いため長波長成分
を有効に利用できないことである。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、間接遷
移の問題は残り、光起電力素子の厚さを減らすことはで
きない。さらに多結晶シリコンには粒界その他の問題を
合わせ持っている。

【０００６】さらに、結晶質であるがために面積の大き
なウエハーは製造できず大面積化が困難であり、大きな
電力を取り出す場合には単位素子を直列化あるいは、並
列化するための配線を行なわなければならないことや、
屋外で使用する際に光起電力素子を様々な気象条件によ
りもたらされる機械的損傷から保護するため、高価な実
装が必要になることなどから、単位発電量に対する生産
コストが既存の発電方法に比べて割高になってしまうと
いう問題がある。このような事情から光起電力素子の電
力用としての実用化を進めるに当たって、低コスト化及
び大面積化が重要な技術的課題であり、様々な検討がな
されている。

【０００７】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ₂ＳなどのＩＩ−Ｖ
Ｉ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化
合物半導体等が挙げられる。とりわけ、非晶質半導体を
光起電力発生層に用いた薄膜光起電力素子は、単結晶光
起電力素子に比較して大面積の膜が作成できることや、
膜厚が薄くて済むこと、任意の基板材料に堆積できるこ
となどの長所があり有望視されている。

【０００８】しかしながら、上記非晶質半導体を用いた
光起電力素子を電力用素子として実用化するためには、
光電変換効率の向上と信頼性の向上が検討課題となって
いる。

【０００９】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、さまざまな方法が有る
が、例えばｐｉｎ型の半導体接合を用いた光起電力素子
の場合、光電変換効率を向上させるためには、光起電力
素子を構成するｐ型半導体層、ｉ型半導体層、ｎ型半導
体層、透明電極、裏面電極それぞれの層の特性を向上さ
せる必要が有る。

【００１０】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、開放電圧
（Ｖ_OC）を増大させる事により発電効率を向上させるも
のであった。

【００１１】スタックセルは、異なるバンドギャップの
素子を積層し太陽光線のスペクトルの各部分を効率よく
吸収することにより変換効率を向上させるものであり積
層する素子の光入射側に位置するいわゆるトップ層のバ
ンドギャップよりも該トップ層の下に位置するいわゆる
ボトム層のバンドギャップが狭くなる様に設計される。
これに対して浜川ら（Y.Hamakawa, H.Okamoto, and Y.N
itta “Applied Physics Letters” 35(1979), P.187）
は同じバンドギャップの非晶質シリコンを光起電力素子
間に絶縁層を持たない形で多重積層し素子全体の開放電
圧（Ｖ_OC）を増加させるいわゆるカスケード型電池を報
告している。この方法では同じバンドギャップの非晶質
シリコン材料から作られる単位素子を積層する方法であ
る。

【００１２】以上のような、スタックセルの場合も、単
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。

【００１３】例えば、ｉ型半導体層の場合、シングルセ
ル、スタックセルの用途に応じて所望のバンドギャップ
を有する必要があり、ギャップ内準位（局在準位）をで
きるだけ減少させ、光キャリアの走行性を向上させるこ
とが重要である。

【００１４】また、このようなｉ型半導体層の膜質の本
質的な向上以外の方法でも光起電力素子特性の向上が検
討されている。その一例としてｐ型半導体及び／または
ｎ型半導体とｉ型半導体層との接合界面に於てバンド幅
の傾斜を持たせるいわゆるバッファ層を用いる方法が米
国特許４，２５４，４２９号明細書、米国特許４，３７
７，７２３号明細書に開示されている。該バッファ層の
目的は非晶質シリコンによって作成されるｐ型半導体ま
たはｎ型半導体と非晶質シリコンゲルマニウムで作成さ
れるｉ型半導体との接合界面には、格子定数の違いによ
り多数の準位が生成されるため接合界面に非晶質シリコ
ンを用いることにより準位を無くして接合を良くしキャ
リアの走行性を損なわないようにして開放電圧（Ｖ_OC）
を向上させることにある。

【００１５】さらに、他の方法として、例えば、ｉ型半
導体層として、非晶質シリコンゲルマニウムを用い、シ
リコンとゲルマニウムの組成比を変化させることにより
イントリンジック層中に組成の分布を設け特性を向上さ
せる、いわゆる、傾斜層を設ける方法が開示されてい
る。例えば、米国特許４，８１６，０８２号に依れば、
光入射側の第１の価電子制御された半導体層に接する部
分のｉ層のバンドギャップを広くし、中央部に向かうに
従い徐々にバンドギャップを狭くし、さらに、第２の価
電子制御された半導体層に向かうに従い徐々にバンドギ
ャップを広くしていく方法が開示されている。該方法に
依れば、光により発生したキャリアは、内部電界の働き
により、効率良く分離でき光電変換効率が向上する。

【００１６】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。

【００１７】ところで、ｐ型半導体層やｎ型半導体層な
どのいわゆるドーピング層については、まず、活性化し
たアクセプターあるいはドナーの密度が高く、活性化エ
ネルギーが小さいことが要求される。それによって、ｐ
ｉｎ接合を形成したときの拡散電位（ビルトインポテン
シャル）が大きくなり、光起電力素子の開放電圧
（Ｖ _OC）が大きくなって、光電変換効率が向上する。

【００１８】次に、ドーピング層は基本的に光電流の発
生に寄与しないため、光電流を発生させるｉ型半導体層
への光入射を極力妨げないことが要求される。そこで、
光学的バンドギャップを広くすることと、ドーピング層
の膜厚を薄くすることが重要である。

【００１９】また、ドーピング層とｉ型半導体層で、ホ
モあるいはヘテロのｐｉｎ接合が形成され、接合界面に
おける界面準位が少ないことが要求される。

【００２０】以上のような、特性を備えたドーピング層
の材料およびその形成方法が、一般に研究されてきた。

【００２１】ドーピング層の材料としては、Ｓｉ，Ｓｉ
Ｃ，ＳｉＮ，ＳｉＯ等が挙げられ、非晶質あるいは微結
晶の形態のものが研究されてきた。形成方法としては、
ＲＦプラズマＣＶＤ、ＥＣＲプラズマＣＶＤ、光ＣＶＤ
等の方法が研究されてきた。

【００２２】以上のドーピング層の材料の中では、光入
射方向に対してｉ型半導体層の裏側のドーピング層とし
て、形成のし易さからアモルファスシリコン（ａ−Ｓ
ｉ）が広く用いられ、ｉ型半導体層の光入射側のドーピ
ング層として、吸収係数の小さいことから、アモルファ
ス炭化シリコン（ａ−ＳｉＣ）が、吸収係数の小さいこ
とと活性化エネルギーが小さいことから、微結晶シリコ
ン（μｃ−Ｓｉ）が用いられてきた。

【００２３】ここで、非晶質のドーピング層と微結晶の
ドーピング層を比較すると、一般に微結晶の方が、吸収
係数が小さくて光学的バンドギャップが大きく、活性化
エネルギーが小さいことから、ドーピング層として望ま
しいと考えられている。

【００２４】しかしながら、活性化したアクセプターあ
るいはドナーの密度が高く、活性化エネルギーが小さい
微結晶材料を形成することは容易ではなく、微結晶Ｓｉ
以外の材料では、開放電圧（Ｖ_OC）が大きく光電変換効
率の高い光起電力素子の発表例は少なく、実用化のめど
は立っていない。また、非晶質のｉ型半導体層の上に、
微結晶あるいは多結晶のドーピング層を堆積する場合、
特にｉ型半導体層とドーピング層がヘテロ接合になる場
合は、界面準位が多くなることによって、ｐｉｎ接合に
悪影響を及ぼすことが懸念される。

【００２５】また上述の材料を組み合わせて、多層膜の
構造にすることにより、量子井戸効果によってドーピン
グ層の吸収係数を小さくすることも検討されているが、
総膜厚を薄くすべきドーピング層の多層膜構造を制御す
る困難さと、形成するための装置コストが高くなること
から実用向きではないと考えられる。

【００２６】以上のごとく、非晶質光起電力素子のドー
ピング層の開発はまだ十分ではなかった。非晶質光起電
力素子に於いては、光電変換効率の向上のためには、ｉ
型半導体層の開発も重要ではあるが、同時に理想的なド
ーピング層の開発も重要である。

【００２７】一方、非晶質光起電力素子は、結晶系シリ
コン光起電力素子に比べ膜質が劣るため変換効率が充分
ではなく、１ワット当りの発電コストは既存の原子力、
火力、水力発電等よりも高いものとなっている。非晶質
シリコン系の光起電力素子が既存の発電方法と伍して電
力用途に用いられるためには変換効率をさらに向上させ
ることが求められている。

【００２８】

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。

【００２９】

【課題を解決するための手段】本発明者は、ドーピング
層の構造及び形成方法を鋭意検討した結果、以下の構成
からなるドーピング層を有する光起電力素子及びその製
造方法において、大きな開放電圧（Ｖ_OC）と高い光電変
換効率がえられることを見いだした。

【００３０】すなわち、本発明の光起電力素子の製造方
法は、ｐ型半導体層及びｎ型半導体層からなる２つのド
ーピング層がｉ型半導体層を介して積層されたｐｉｎ型
の半導体接合を有し、かつ、少なくとも前記ｉ型半導体
層の上に位置する前記ドーピング層Ｄの結晶形態が非単
結晶である光起電力素子の製造方法において、前記ドー
ピング層Ｄのバンドギャップを拡大する元素をα、前記
ドーピング層Ｄと同型の価電子制御剤をβとしたとき、
前記ｉ型半導体層の上に前記ドーピング層Ｄを形成した
後、前記ドーピング層Ｄの表面を、前記α及び前記βを
含むプラズマに曝すことを特徴とする。

【００３１】本発明の第１の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層がｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
有し、かつ、少なくとも前記ｉ型半導体層の上に位置す
る前記ドーピング層Ｄの結晶形態が非単結晶である光起
電力素子において、前記ドーピング層Ｄが、請求項１に
記載の光起電力素子の製造方法によって形成されたこと
を特徴とする。

【００３２】本発明の第２の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層がｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
２回以上積層した構造体を有するスタックセル型の光起
電力素子において、前記ドーピング層Ｄのうち少なくと
も１つの層が、請求項１に記載の光起電力素子の製造方
法によって形成されたことを特徴とする。

【００３３】上述したドーピング層Ｄに含有される前記
αの組成比は、膜厚方向にわたって、変化していること
を特徴とする。また、上述したドーピング層Ｄは、膜厚
方向にわたって、一部が微結晶化又は多結晶化している
ことを特徴とする。さらに、上述したドーピング層Ｄに
含有される前記βの濃度は、膜厚方向にわたって、変化
していることを特徴とする。

【００３４】

【作用】（請求項１） 請求項１に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子の製造
方法において、前記ドーピング層Ｄのバンドギャップを
拡大する元素をα、前記ドーピング層Ｄと同型の価電子
制御剤をβとしたとき、前記ｉ型半導体層の上に前記ド
ーピング層Ｄを形成した後、前記ドーピング層Ｄの表面
を、前記α及び前記βを含むプラズマに曝すことによっ
て、前記ドーピング層Ｄの光学的バンドギャップを増大
させることができた。

【００３５】その結果、活性化したアクセプターあるい
はドナーの密度が高く活性化エネルギーが小さいこと
と、光学的バンドギャップが大きく吸収係数が小さいこ
ととを両立させたドーピング層を形成することができ
た。

【００３６】（請求項２） 請求項２に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子におい
て、前記ドーピング層Ｄが、請求項１に記載の光起電力
素子の製造方法によって形成されたことによって、ドー
ピング層による光の吸収が減少し、光起電力素子のビル
トインポテンシャルが増大して、光起電力素子の開放電
圧（Ｖ_OC）と短絡電流（Ｊ_SC）が増大し、光電変換効率
が向上した。

【００３７】（請求項３） 請求項３に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を２回以上積層し
た構造体を有するスタックセル型の光起電力素子におい
て、前記ドーピング層Ｄのうち少なくとも１つの層が、
請求項１に記載の光起電力素子の製造方法によって形成
されたことによって、その部分のｐｉｎ接合のビルトイ
ンポテンシャルが増大して、スタック型の光起電力素子
全体の開放電圧（Ｖ_OC）が増大し、ドーピング層による
光の吸収が減少して短絡電流（Ｊ_SC）が増大して、光電
変換効率が向上した。

【００３８】（請求項４） 請求項４に係る発明によれば、前記ドーピング層Ｄに含
有される前記αの組成比が、膜厚方向にわたって、変化
しているため、光起電力素子のビルトインポテンシャル
がさらに増大して、光起電力素子の開放電圧（Ｖ_OC）が
増大し、光電変換効率がさらに向上した。

【００３９】（請求項５） 請求項５に係る発明によれば、前記ドーピング層Ｄが、
膜厚方向にわたって、一部が微結晶化又は多結晶化して
いるため、光起電力素子のビルトインポテンシャルがさ
らに増大して、光起電力素子の開放電圧（Ｖ_OC）が増大
し、ドーピング層による光の吸収がさらに減少して短絡
電流（Ｊ_SC）が増大し、光電変換効率がさらに向上し
た。

【００４０】（請求項６） 請求項６に係る発明によれば、前記ドーピング層Ｄに含
有される前記βの濃度が、膜厚方向にわたって、変化し
ているため、光起電力素子のビルトインポテンシャルが
さらに増大して、光起電力素子の開放電圧（Ｖ_OC）が増
大し、光電変換効率がさらに向上した。上述した作用の
詳細なメカニズムはまだ明らかになっていないが、以下
のようなことが考えられる。

【００４１】まず、ｉ型半導体層の上にｐ型あるいはｎ
型のドーピング層を形成した後、ドーピング層の表面を
ドーピング層のバンドギャップを拡大する元素および堆
積したドーピング層と同型の価電子制御剤を含むプラズ
マにさらすことによって、ドーピング層にバンドギャッ
プを拡大する元素が注入され、光学的バンドギャップが
増大する。

【００４２】この方法によれば、ドーピング層を堆積す
る時に、原料ガスとしてドーピング層のバンドギャップ
を拡大する元素を含むガスを混合ガスの一部として用い
て分解することにより光学的バンドギャップの広いドー
ピング層を形成する場合に比ベて、同じ光学的バンドギ
ャップで、導電率が高く、活性化エネルギーの低いドー
ピング層を形成することができた。これは、以下のよう
な理由に依ると思われる。

【００４３】すなわち、所望の光学的バンドギャップを
持つドーピング層を堆積によって形成する場合、一般に
光学的バンドギャップを広げるほど、導電率が高く活性
化エネルギーの低いドーピング層を得るのが困難にな
る。これはバンドギャップの拡大に伴って、真性状態の
暗導電率が下がり、活性化エネルギーが大きくなるため
だけではなく、バンドギャップの拡大に伴ってドーピン
グ層の局在準位が増大し、活性化したドナーやアクセプ
ターの密度が減少するためと考えられる。この問題は、
ひとつには、ドーピング層を堆積する時の原料ガスとし
て、ドーピング層の主たる構成元素を含む原料ガスとバ
ンドギャップを拡大する元素を含む原料ガスの混合ガス
を用いなければならないが、一般にこれら２種類の原料
ガスの同じエネルギーに対する分解効率は異なるので、
バンドギャップを拡大する元素が膜中で偏析し易いとい
う原因が考えられる。従来、この課題を解決するため
に、ドーピング層の材料ガスの種類を検討したり、材料
ガスの分解方法を工夫した成膜方法が検討されたりして
きたが、製造コストや制御性あるいはドーピング層の下
地の層に対するダメージの点で問題があった。

【００４４】これに対し、本発明のドーピング層の形成
方法によれば、ドーピング層を堆積した後にドーピング
層のバンドギャップを拡大する元素が注入されるので、
堆積の時は、導電率が高く、活性化エネルギーが低く、
局在準位の少ない薄膜のできる最適な堆積条件で堆積す
れば良い。その後、バンドギャップを拡大する元素をプ
ラズマ処理によってドーピング層に注入するのである
が、このような、グロー放電プラズマによるバンドギャ
ップを拡大する元素の注入は、結晶シリコン等に用いら
れている従来のイオン注入とは全く異なる。従来のイオ
ン注入は、イオンをビーム状にして加速するものであ
り、イオンのエネルギーが高いのに対し、グロー放電プ
ラズマによる注入は、注入される物質のエネルギーが低
く、被処理層の表面から極浅い領域のみに注入される。
したがって、加速されたイオンによって被処理層がダメ
ージを受けるということはない。

【００４５】また、堆積の場合のように２種類の原料ガ
スを同じエネルギーで分散するわけではないので、最適
な処理条件を探し易くバンドギャップを拡大する元素が
膜中で偏析することが少ない。ゆえに、ドーピング層の
膜質を損なうことなく、局在準位が少なくかつ光学的バ
ンドギャップの大きいドーピング層を形成することがで
きる。したがって、活性化したドナーやアクセプターの
密度が維持されるので、ドーピング層の光学的ハンドギ
ャップを広げても、高い導電率と低い活性化エネルギー
を維持できたと考えられる。

【００４６】また、前述の２種類の原料ガスを分解し
て、ドーピング層を大面積にわたって均一に堆積するに
は、堆積装置に工夫が必要であるが、本発明によれば、
ドーピング層の光学的バンドギャップを拡大する元素を
注入する深さの微妙な制御も容易であり、大面積にわた
って均一な注入が容易にできる。

【００４７】また、本発明によれば、グロー放電プラズ
マによるプラズマ処理によって、バンドギャップを拡大
する元素と同時に、堆積したドーピング層と同型の価電
子制御剤が注入される。それによって、バンドギャップ
を拡大したドーピング層中のドナーやアクセプターの密
度が大きくなって、ドーピング層の活性化エネルギーが
さらに小さくなり、光起電力素子のビルトインポテンシ
ャルが増大して、開放電圧（Ｖ_OC）が増大した。

【００４８】ここで、バンドギャップを拡大する元素と
同時に価電子制御剤を注入することにより、堆積するド
ーピング層をあらかじめヘビードープしておくよりも、
価電子制御剤の偏析が起こりにくく、活性化したドナー
やアクセプターの密度が向上し、またヘビードープによ
る光学的バンドギャップの低下が起こりにくいと考えら
れる。

【００４９】また、バンドギャップを拡大する元素の注
入と同様に、グロー放電のプラズマ処理によって、ドー
ピング層に価電子制御剤を注入することにより、価電子
制御剤を注入する深さの微妙な制御も容易であり、大面
積にわたって均一な注入が容易にできる。すなわち、大
面積にわたって均一なドーピング層を形成できる。

【００５０】また、光学的バンドギャップの大きなドー
ピング層や微結晶あるいは多結晶からなるドーピング層
を堆積する場合、イオンのエネルギーが大きい条件が必
要となって、ドーピング層の下地の層にダメージを与え
てしまうことがあったが、本発明の場合は、光学的バン
ドギャップの大きなドーピング層や微結晶あるいは多結
晶からなるドーピング層を形成する場合も、堆積すると
きにはイオンのエネルギーが大きい条件を必要としない
ので、ドーピング層の下地の層にダメージを与えること
はない。特に、ｉ型半導体層の上にｐ型あるいはｎ型の
ドーピング層を形成する場合には、ドーピング層の下地
の層がｉ型半導体層であるので、ｉ型半導体層にダメー
ジを与えてしまうと、光起電力素子の特性に深刻な影響
があるが、本発明のドーピング層の場合には、ｉ型半導
体層にダメージを与えることがないので、ｉ層とドーピ
ング層の界面準位が減少して、光起電力素子の開放電圧
（Ｖ_OC）とフィルファクター（Ｆ.Ｆ.）が増大した。

【００５１】さらに、本発明によれば、ドーピング層の
光学的バンドギャップを拡大する元素を注入する深さの
微妙な制御が容易であるので、ドーピング層の膜厚方向
にわたって、バンドギャップを拡大する元素の組成比を
変化させ、ドーピング層のバンドギャップを膜厚方向に
変化させることができる。例えば、ドーピング層の表面
すなわちｉ型半導体層と界面と反対側のバンドギャップ
を特に大きくした場合、ドーピング層のバンドギャップ
が膜厚方向に均一な場合と比べて、ドーピング層とｉ型
半導体層の間のバンドギャップの差が少なくなるので、
ドーピング層とｉ型半導体層の界面準位が減少し、光起
電力素子の開放電圧（Ｖ_OC）とフィルファクター（Ｆ.
Ｆ.）が増大したと考えられる。

【００５２】さらに、本発明によれば、ドーピング層の
バンドギャップを拡大する元素および堆積したドーピン
グ層と同型の価電子制御剤を注入するプラズマ処理の条
件を調整することによって、堆積した非晶質のドーピン
グ層の表面近傍を、微結晶化あるいは多結晶化したり、
堆積した微結晶あるいは多結晶のドーピング層の表面近
傍を、非結晶化したりすることができる。

【００５３】例えば、堆積した非晶質のドーピング層の
表面近傍を、バンドギャップを拡大すると同時に微結晶
化あるいは多結晶化することあるいは堆積した微結晶あ
るいは多結晶ドーピング層の表面近傍の結晶化度を向上
させることにより、ドーピング層の吸収係数が減少し
て、光起電力素子の短絡電流（Ｊ_SC）が増大した。ま
た、ドーピング層の活性化エネルギーが小さくなり、光
起電力素子のビルトインポテンシャルが増大して、開放
電圧（Ｖ_OC）が向上した。また、微結晶あるいは多結晶
からなるドーピング層をｉ型半導体層の上に積層した場
合に比べて、光起電力素子のフィルファクター（Ｆ.
Ｆ.）が向上した。

【００５４】これは、一般に微結晶あるいは多結晶半導
体からなるドーピング層と非晶質半導体からなるｉ型半
導体層が接することによってｐ／ｉ界面あるいはｎ／ｉ
界面が形成される場合、ｐ／ｉ界面あるいはｎ／ｉ界面
に界面準位が生じると考えられるが、上述の場合、微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体の間に非晶質半導体からなる
ドーピング層が存在するので、微結晶あるいは多結晶半
導体と非晶質半導体が接することによって生じる界面準
位は、ｐ／ｐ界面あるいはｎ／ｎ界面にあるので、界面
準位による悪影響が大幅に低減され、ビルトインポテン
シャルが高められたと考えられる。さらに、微結晶ある
いは多結晶半導体からなるドーピング層と非晶質半導体
からなるｉ型半導体層の間に微結晶あるいは多結晶半導
体よりもバンドギャップの広い非晶質半導体からなるド
ーピング層が存在することにより、ビルトインポテンシ
ャルが高められたと考えられる。

【００５５】さらに、本発明によれば、堆積したドーピ
ング層と同型の価電子制御剤を含むグロー放電プラズマ
によるプラズマ処理の条件を調整することによって、ド
ーピング層に価電子制御剤を注入する深さの微妙な制御
が可能であり、それによって、ドーピング層がその膜厚
方向にわたって、価電子制御剤の濃度が分布しているよ
うにすることができる。例えば、ドーピング層の表面側
の価電子制御剤の濃度を高くしてやることによって、価
電子制御剤がドーピング層全体に均一に分布している場
合に比べて、価電子制御剤がドーピング層の下地のｉ型
半導体層に熱拡散する量を減少させることができる。ま
た、ドーピング層とｉ型半導体層の間の薄膜の組織の差
が減少し界面準位が減少すると考えられる。また、ドー
ピング層とｉ型半導体層から離れた側が、高濃度にドー
ピングされていることによって、フォトキャリアの逆拡
散による再結合が減少すると考えられる。それらの結
果、光起電力素子のビルトインポテンシャルが増大し、
開放電圧（Ｖ_OC）が増大した。

【００５６】また、ドーピング層のバンドギャップを拡
大する元素の組成比をドーピング層の膜厚方向に変化さ
せた場合や、ドーピング層の結晶化度を膜厚方向に変化
させた場合に、それらの変化に合わせて価電子制御剤の
濃度を変化させることができる。それによって、ドーピ
ング層のバンドギャップあるいは結晶化度に応じた好適
な価電子制御剤の濃度を得ることができる。すなわち、
価電子制御剤の不足による活性化エネルギーの増大や、
価電子制御剤の過剰によるドーピング層の膜質の低下を
防止し、光起電力素子のビルトインポテンシャルをさら
に高めることができる。例えば、ドーピング層の表面近
傍のバンドギャップを特に大きくした場合、それに合わ
せて価電子制御剤の濃度を増大させることによって、ド
ーピング層に活性化エネルギーを小さくして、光起電力
素子のビルトインポテンシャルを増大させることができ
た。また、例えば、堆積した非晶質のドーピング層の表
面近傍を、バンドギャップを拡大すると同時に微結晶化
あるいは多結晶化した場合に、それに合わせて価電子制
御剤の濃度を増大させることによって、ドーピング層の
活性化エネルギーをさらに小さくして、光起電力素子の
ビルトインポテンシャルを増大させることができた。

【００５７】

【実施態様例】

（光起電力素子の構成）本発明の光起電力素子の構成と
しては、図１に示したシングルセル型、及び、図２に示
したスタックセル型の２種類が挙げられる。以下では、
各図面を参照して、本発明の光起電力素子の構成とその
製造方法を説明する。

【００５８】図１は、本発明に係るシングルセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図１の構成の光起電力素子に限られるものでは
ない。図１において、１０１は基板、１０２は裏面電
極、１０３はｎ型半導体層、１０４はｉ型半導体層、１
０５は本発明の特徴であるｐ型半導体層、１０６は透明
電極、１０７は集電電極である。また、図１はｐ型半導
体層側から光入射する構成であるが、ｎ型半導体層側か
ら光入射する構成の光起電力素子の場合は、１０３がｐ
型半導体層、１０５が本発明の特徴であるｎ型半導体層
となる。さらに、図１は基板と逆側から光を入射する構
成であるが、基板側から光を入射する構成の光起電力素
子では、透明電極と裏面電極の位置が逆になり１０２が
透明電極、１０３がｐ型半導体層、１０５がｎ型半導体
層、１０６が裏面電極となることもある。

【００５９】図２は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１６は光入
射側から数えて第１のｐｉｎ接合、２１５は第２のｐｉ
ｎ接合、２１４は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１２と集電電極２１３が形成され
て、スタック型の光起電力素子を形成している。

【００６０】そして、それぞれのｐｉｎ接合は、ｎ型半
導体層２０３、２０６、２０９、ｉ型半導体層２０４、
２０７、２１０、ｐ型半導体層２０５、２０８、２１１
から成る。また、図１の光起電力素子と同様に光の入射
方向によって、ドーピング層や電極の配置が入れ替わる
こともある。

【００６１】以下では、上述した本発明の光起電力素子
を構成する各層について、形成する順に詳しく説明す
る。

【００６２】（基板）本発明における基板は、その表面
上に、膜厚が約１μｍの薄膜からなる半導体層１０３〜
１０５、２０３〜２１１を堆積するために用いられる。
このような基板１０１、２０１としては、結晶形態（単
結晶質又は非単結晶質）、電気的な性質（導電性又は絶
縁性）及び光学的な性質（透光性又は非透光性）は問わ
ない。しかしながら、変形及び歪みが少なく、かつ、所
望の強度を有するものが好ましい。

【００６３】基板の材料としては、例えば、Ｆｅ，Ｎ
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。

【００６４】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，
Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真鍮，ニクロム，
ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＺｎＯ，ＩＴＯ等のいわゆる金属
単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍
金、蒸着、スパッタ等の方法であらかじめ表面処理を行
って電流取り出し用の電極を形成しておくことが望まし
い。

【００６５】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。また、前記基板が
比較的透明であって、該基板の側から光入射を行う層構
成の光起電力素子とする場合には前記透明導電性酸化物
や金属薄膜等の導電性薄膜をあらかじめ堆積形成してお
くことが望ましい。

【００６６】また、前記基板の表面性としてはいわゆる
平滑面であっても、微小の凹凸面であっても良い。微小
の凹凸面とする場合にはその凹凸形状は球状、円錐状、
角錐状等であって、かつその最大高さ（Ｒ_max）が好ま
しくは０．０５μｍ乃至２μｍとすることにより、該表
面での光反射が乱反射となり、該表面での反射光の光路
長の増大をもたらす。

【００６７】基板の形状は、用途により平滑表面あるい
は凸凹表面の板状、長尺ベルト状、円筒状等であること
ができ、その厚さは、所望通りの光起電力素子を形成し
得るように適宜決定するが、光起電力素子として可撓性
が要求されるされる場合、または基板の側より光入射が
なされる場合には、基板としての機能が充分発揮される
範囲内で可能な限り薄くすることが出来る。しかしなが
ら、基板の製造上及び取扱い上、機械的強度等の点か
ら、通常は、１０μｍ以上とされる。

【００６８】（裏面電極、光反射層）本発明における裏
面電極１０２、２０２は、光入射方向に対し半導体層の
裏面に配される電極である。したがって、図１の１０２
の位置かあるいは、基板１０１が透光性で、基板の方向
から光を入射させる場合には、１０６の位置に配置され
る。

【００６９】裏面電極の材料としては、例えば、金、
銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブ
デン、タングステン、チタン、コバルト、タンタル、ニ
オブ、ジルコニウム等の金属またはステンレス等の合金
が挙げられる。なかでもアルミニウム、銅、銀、金など
の反射率の高い金属が特に好ましい。反射率の高い金属
を用いる場合には、裏面電極に半導体層で吸収しきれな
かった光を再び半導体層に反射する光反射層の役割を兼
ねさせる事ができる。

【００７０】また、裏面電極の形状は平坦であっても良
いが、光を散乱する凹凸形状を有する事がより好まし
い。光を散乱する凹凸形状を有する事によって、半導体
層で吸収しきれなかった長波長光を散乱させて半導体層
内での光路長を延ばし、光起電力素子の長波長感度を向
上させて短絡電流を増大させ、光電変換効率を向上させ
ることができる。光を散乱する凹凸形状は、凹凸の山と
谷の高さの差がＲ_maxで０．２μｍから２．０μｍであ
ることが望ましい。

【００７１】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。

【００７２】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするかあ
るいはウエットエッチングするかあるいはサンドブラス
トするかあるいは加熱すること等によって形成される。
また基板を加熱しながら前述の金属あるいは合金を蒸着
することにより光を散乱する凹凸形状を形成することも
できる。

【００７３】また、裏面電極１０２とｎ型半導体層１０
３との間に、図中には示されていないが、導電性酸化亜
鉛等の拡散防止層を設けても良い。該拡散防止層の効果
としては裏面電極１０２を構成する金属元素がｎ型半導
体層中へ拡散するのを防止するのみならず、若干の抵抗
値をもたせることで半導体層を挟んで設けられた裏面電
極１０２と透明電極１０６との間にピンホール等の欠陥
で発生するショートを防止すること、及び薄膜による多
重干渉を発生させ入射された光を光起電力素子内に閉じ
込める等の効果を挙げることができる。

【００７４】（半導体層）本発明における半導体層の材
料としては、例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を
用いたもの、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等の
ＩＶ族合金を用いたものが用いられる。

【００７５】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略
記），ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧ
ｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ
−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等
のＩＶ族及びＩＶ族合金系非晶質半導体材料が挙げられ
る。

【００７６】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には、半導体層を形成
する際に価電子制御剤又は禁制帯幅制御剤となる元素を
含む原料化合物を単独で、又は前記堆積膜形成用原料ガ
ス又は前記希釈ガスに混合して成膜空間内に導入してや
れば良い。

【００７７】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも１組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。

【００７８】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ，イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。

【００７９】以下では、本発明の光起電力装置に特に好
適なＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
半導体層について、さらに詳しく述べる。

【００８０】（１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照
射光に対してキャリアを発生輸送する重要な層である。
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用す
ることができる。

【００８１】ＩＶ族及びＩＶ族合金系非晶質半導体材料
には、上述のごとく、水素原子（Ｈ、Ｄ）またはハロゲ
ン原子（Ｘ）が含有され、これが重要な働きを持つ。

【００８２】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキァリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。

【００８３】ｉ型層に含有される水素原子または／及び
ハロゲン原子は１〜４０ａｔ％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布しているものが好ましい分布形態として挙げら
れ、該界面近傍での水素原子または／及びハロゲン原子
の含有量はバルク内の含有量の１．１〜２倍の範囲が好
ましい範囲として挙げられる。さらにシリコン原子の含
有量に対応して水素原子または／及びハロゲン原子の含
有量が変化していることが好ましいものである。

【００８４】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【００８５】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−
ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。

【００８６】さらに、本発明の光起電力素子のに好適な
ｉ型半導体層の特性としては、水素原子の含有量
（Ｃ_H）が、１．０〜２５．０％、ＡＭ１．５、１００
ｍＷ／ｃｍ²の疑似太陽光照射下の光電導度（σ_p）が、
１．０×１０^-7Ｓ／ｃｍ以上、暗電導度（σ_d）が、
１．０×１０^-9Ｓ／ｃｍ以下、コンスタントフォトカレ
ントメソッド（ＣＰＭ）によるアーバックエナジーが、
５５ｍｅＶ以下、局在準位密度は１０¹⁷／ｃｍ³以下の
ものが好適に用いられる。

【００８７】（２）ｐ型半導体層またはｎ型半導体層
（ドーピング層） 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力装置を特徴づける層であり、また、その
特性を左右する重要な層である。

【００８８】ｐ型半導体層またはｎ型半導体層の材料と
しては、非単結晶材料が好適に用いられる。本発明の非
単結晶材料とは、非晶質材料（ａ−と表示する）、微結
晶材料（μｃ−と表示する）、及び、多結晶材料（ｐｏ
ｌｙ−と表示する）を指す。

【００８９】非晶質材料（ａ−と表示する）あるいは微
結晶材料（μｃ−と表示する）としては、例えば、ａ−
Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−ＳｉＣ：Ｈ，ａ−Ｓｉ
Ｃ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：ＨＸ，ａ
−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：ＨＸ，ａ−Ｓｉ
Ｏ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−ＳｉＮ：Ｈ，ａ−Ｓｉ
Ｎ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−ＳｉＯＮ：ＨＸ，ａ
−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：ＨＸ，μｃ−Ｓ
ｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−ＳｉＣ：Ｈ，μｃ−
ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μｃ−ＳｉＯ：Ｈ
Ｘ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：ＨＸ，μｃ−Ｓ
ｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，μｃ−ＳｉＯ
Ｎ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−ＳｉＯＣＮ：
Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤
（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔ
ｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａ
ｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられ
る。

【００９０】多結晶材料（ｐｏｌｙ−と表示する）とし
ては、例えば、ｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：
ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，
ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，
ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ
Ｘ，ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓ
ｉＯ，ｐｏｌｙ−ＳｉＮ等にｐ型の価電子制御剤（周期
率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ
型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａｓ，Ｓ
ｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。

【００９１】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層か、バンドギャップの
広い非晶質半導体層が適している。

【００９２】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔ％が最適量として挙げられる。

【００９３】またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０ａｔ％が最適量として挙げられる。特にｐ
型層またはｎ型層が結晶性の場合、水素原子またはハロ
ゲン原子は０．１〜８ａｔ％が最適量として挙げられ
る。

【００９４】さらにｐ型層／ｉ型層、ｎ型層／ｉ型層の
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。

【００９５】このようにｐ型層／ｉ型層、ｎ型層／ｉ型
層の各界面近傍で水素原子またはハロゲン原子の含有量
を多くすることによって該界面近傍の欠陥準位や機械的
歪を減少させることができ、本発明の光起電力素子の光
起電力や光電流を増加させることができる。

【００９６】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【００９７】さらに、本発明の特徴であるドーピング層
は、堆積した後ドーピング層の表面をドーピング層のバ
ンドギャップを拡大する元素および堆積したドーピング
層と同型の価電子制御剤を含むプラズマにさらすことに
よって形成される。ドーピング層のバンドギャップを拡
大する元素としては、例えば、ドーピング層の主たる構
成元素がＳｉである場合、Ｃ，Ｏ，Ｎ等が挙げられる。
また価電子制御剤としては、上述の物質が用いられる。

【００９８】また、バンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤を含むプ
ラズマによる処理条件によって、本発明の特徴であるド
ーピング層が、その膜厚方向にわたって、バンドギャッ
プを拡大する元素の組成比が変化されたり、一部を微結
晶化あるいは多結晶化していたり、価電子制御剤の濃度
が変化している場合もある。

【００９９】（３）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。

【０１００】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空排気ポンプによって排
気しつつ、堆積室の内圧を一定にして、マイクロ波電源
によって発振されたマイクロ波を、導波管によって導
き、誘電体窓（アルミナセラミックス等）を介して前記
堆積室に導入して、材料ガスのプラズマを生起させて分
解し、堆積室内に配置された基板上に、所望の堆積膜を
形成する方法であり、広い堆積条件で光起電力装置に適
用可能な堆積膜を形成することができる。

【０１０１】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ²、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。

【０１０２】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は１００〜３５０℃、内圧は
０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．００１〜５．
０Ｗ／ｃｍ²、堆積速度は０．０１〜３ｎｍ／ｓｅｃが
好適な条件として挙げられる。

【０１０３】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物窒素原子を含有した
ガス化し得る化合物、酸素原子を含有したガス化し得る
化合物等、及び該化合物の混合ガスを挙げることができ
る。

【０１０４】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ₄，Ｓｉ₂Ｈ₆，Ｓｉ
Ｆ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，
ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，ＳｉＦ
Ｄ₃，ＳｉＦ₂Ｄ₂，Ｓｉ₂Ｄ₃Ｈ₃，（ＳｉＦ₂）₅，（Ｓｉ
Ｆ₂）₆，（ＳｉＦ₂）₄，Ｓｉ₂Ｆ₆，Ｓｉ₃Ｆ₈，Ｓｉ₂Ｈ₂
Ｆ₄，Ｓｉ₂Ｈ₃Ｆ₃，ＳｉＣｌ₄，（ＳｉＣｌ₂）₅，Ｓｉ
Ｂｒ₄，（ＳｉＢｒ₂）₅，Ｓｉ₂Ｃｌ₆，ＳｉＨＣｌ ₃，Ｓ
ｉＨ₂Ｂｒ₂，ＳｉＨ₂Ｃｌ₂，Ｓｉ₂Ｃｌ₃Ｆ₃などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【０１０５】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，
ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，Ｇｅ
Ｈ₂Ｄ ₂，ＧｅＨ₃Ｄ，Ｇｅ₂Ｈ₆，Ｇｅ₂Ｄ₆等が挙げられ
る。

【０１０６】具体的に炭素原子を含有するガス化し得る
化合物としては，ＣＨ₄，ＣＤ₄，Ｃ _nＨ_2n+2（ｎは整
数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，
ＣＯ等が挙げられる。

【０１０７】窒素含有ガスとしては、Ｎ₂，ＮＨ₃，ＮＤ
₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。酸素含有ガスと
しては、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ
₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。

【０１０８】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
及び第Ｖ族原子が挙げられる。

【０１０９】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはほう素原子導
入用としては、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ
₆Ｈ_{1 0}，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ほう素、ＢＦ₃，Ｂ
Ｃｌ₃等のハロゲン化ほう素等を挙げることができる。
このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃，ＴｌＣ
ｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適し
ている。

【０１１０】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的にはりん原子導入用としてはＰ
Ｈ₃，Ｐ₂Ｈ₄等の水素化りん、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，
ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロ
ゲン化りんが挙げられる。このほかＡｓＨ₃，ＡｓＦ₃，
ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＨ₃，ＳｂＦ₃，
ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣ
ｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，
ＰＦ₃が適している。

【０１１１】また前記ガス化し得る化合物をＨ₂，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１１２】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【０１１３】（４）ドーピング層のプラズマ処理の方法 以下では、本発明の特徴であるドーピング層のプラズマ
処理の方法について述べる。

【０１１４】ドーピング層のプラズマ処理には、減圧状
態にできる堆積室（真空チャンバー）に材料ガス、希釈
ガスなどを導入し、真空ポンプによって排気しつつ、堆
積室の内圧を一定にして、ＤＣあるいはＡＣあるいは高
周波を印加することによって、材料ガスのプラズマを生
起させるグロー放電プラズマが用いられる。周波数とし
てはＤＣから１０ＧＨｚ程度のマイクロ波までさまざま
な周波数を用いることができる。

【０１１５】材料ガスには、本発明の光起電力素子のド
ーピング層のバンドギャップを拡大する元素である炭
素、酸素、窒素等が含まれる。また、堆積したドーピン
グ層と同型の価電子制御剤が含まれる。

【０１１６】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整
数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，
ＣＯ等が挙げられる。

【０１１７】窒素含有ガスとしてはＮ₂，ＮＨ₃，Ｎ
Ｄ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。酸素含有ガス
としてはＯ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ
₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。

【０１１８】また、価電子制御剤を注入するための材料
ガスとしては、前述の第ＩＩＩ族原子あるいは第Ｖ族原
子導入用の出発物質が用いられる。

【０１１９】また希釈ガスとしては、Ｈ₂，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスを用いることができる。

【０１２０】また、半導体層を堆積するわけではないの
で、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスは、用いなくても良い。また、ＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスを
用いる場合も、堆積反応が起こらないように、通常の堆
積条件に比べて、プラズマを生起させるガスの圧力を低
くしたり、プラズマに印加するＤＣ電圧あるいはＡＣ電
力を高くしたり、希釈ガスによる希釈率を大きくしたり
することが望ましい。

【０１２１】以上のような、グロー放電プラズマによ
る、ドーピング層のバンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤の注入
は、結晶シリコン等に用いられている従来のイオン注入
とは全く異なる。従来のイオン注入は、イオンをビーム
状にして加速するものであり、イオンのエネルギーが高
いのに対し、グロー放電プラズマによる注入は、注入さ
れる物質のエネルギーが低く、堆積層の表面から極浅い
領域までのみに注入される。また注入する深さの微妙な
制御も容易であり、大面積にわたって均一な注入が容易
にできる。さらに、加速されたイオンによってｉ型半導
体層の表面がダメージを受けることがないので、堆積層
の膜質を損なうことなく、局在準位の少ないドーピング
層を形成することができる。したがって、ドーピング層
を良好な膜質で大面積にわたって均一に形成することが
できる。

【０１２２】グロー放電プラズマの条件の条件は、処理
するドーピング層の材料や、材料ガスの種類やプラズマ
に印加する電力の周波数等によって好適な条件が異なる
が、例えば、マイクロ波プラズマの場合、堆積室内の基
板温度は１００〜４５０℃、内圧は０．５〜３０ｍＴｏ
ｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ²、マ
イクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲
として挙げられる。また、ＤＣ，ＡＣ，ＬＦあるいはＲ
Ｆプラズマの場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、パワーは０．０１
〜５．０Ｗ／ｃｍ²が好適な条件として挙げられる。

【０１２３】さらに、グロー放電プラズマの条件によっ
て、ドーピング層のバンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤を注入す
る深さや濃度を制御したり、また、ドーピング層表面近
傍の結晶化度を変化させたりすることが可能である。以
下にその制御方法を述べる。

【０１２４】まず、ひとつには材料ガスの圧力を制御す
ることである。ガスの圧力を低くすることによって、ド
ーピング層のバンドギャップを拡大する元素および堆積
したドーピング層と同型の価電子制御剤の注入効率が高
くなる。このメカニズムの詳細は明らかになっていない
が、ガスの圧力を低くすると電極のセルフバイアスが高
くなることから、プラズマ状態で分解された正イオンの
エネルギーが高くなっているためと考えられる。また正
イオンの平均自由工程が増えていることも考えられる。

【０１２５】また、プラズマに印加するＤＣ電圧あるい
はＡＣ電力を、制御することである。ＤＣ電圧あるいは
ＡＣ電力を高くすることによって、ドーピング層のバン
ドギャップを拡大する元素および堆積したドーピング層
と同型の価電子制御剤の注入効率が高くなる。このメカ
ニズムの詳細は明らかになっていないが、ＤＣ電圧ある
いはＡＣ電力を高くするとプラズマ電位が高くなり、プ
ラズマ状態で分解された正イオンのエネルギーが高くな
っているためと考えられる。

【０１２６】さらに、プラズマ処理の混合ガスに水素が
含まれていることによって、特別の効果が生じる。すな
わち、第１に、プラズマによって水素のイオンあるいは
ラジカルが生成されるが、水素のイオンあるいはラジカ
ルは、エッチング作用を有するため、混合ガスに前述の
ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適した
原料ガスを含む場合であっても、水素ガスによる希釈率
を大きくすることによって、該原料ガスの堆積を抑制
し、ドーピング層のバンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤の注入を
行うことができる。

【０１２７】第２に、バンドギャップを拡大する元素お
よび価電子制御剤だけでなく水素原子が、ドーピング層
に注入されることにより、バンドギャップを拡大する元
素および価電子制御剤の注入によって生じたドーピング
層の未結合手（ダングリングボンド）を補償する働きが
あり、アクセプターあるいはドナーの活性化率を高める
ことができる。

【０１２８】第３に、水素原子が、ドーピング層の表面
近傍に注入されることにより、表面近傍のドーピング層
のバンドギャップがさらに大きくなり、ドーピング層に
おける光吸収が少なくなる。

【０１２９】第４に、水素ガスによる希釈率を高め、同
時にプラズマに印加するＤＣ電圧あるいはＡＣ電力を高
くすることによって、ドーピング層の表面近傍の結晶化
度を増大させることができる。

【０１３０】（透明電極）本発明における透明電極１０
６は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極１０６は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍにおける透過
率が、８０％以上、より好ましくは、８５％以上である
ことが望ましい。また、抵抗率は好ましくは、５×１０
^-3Ωｃｍ以下、より好ましくは、１×１０^-3Ωｃｍ以下
であることが望ましい。その材料としては、例えば、Ｉ
ｎ₂Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂
Ｏ₃，ＭｏＯ₃，Ｎａ_XＷＯ₃等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。

【０１３１】導電率を変化させる元素（ドーパント）と
しては、例えば、透明電極１０７がＺｎＯの場合には、
Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の
場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、ま
たＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【０１３２】また、透明電極１０６の形成方法として
は、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デ
ップ法等が好適に用いられる。

【０１３３】（集電電極）本発明における集電電極１０
７は、透明電極１０６の抵抗率が充分低くできない場合
に必要に応じて透明電極１０６上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状は、できるだけ半導体層への入射光を遮
らないように、例えば図３のように枝状に形成される。

【０１３４】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。

【０１３５】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。

【０１３６】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。ま
た、本発明の光起電力素子を直列接続する場合、逆流防
止用のダイオードを組み込むことがある。

【０１３７】

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。

【０１３８】（実施例１）本例では、図４の堆積装置を
用いて、図１に示したシングルセル型の光起電力素子を
作成した。本例では、ドーピング層Ｄのバンドギャップ
を拡大する元素をαとしたとき、ｉ型半導体層の上にド
ーピング層Ｄを形成した後、前記ドーピング層Ｄの表面
を、前記αを含むプラズマに曝した場合を検討した。

【０１３９】以下では、その作成方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【０１４０】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。

【０１４１】この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ₄ガ
スボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄／Ｈ₂（Ｈ₂で希
釈したＳｉＨ₄ガス、希釈度：１０％）ガスボンベ、Ｃ
Ｈ₄ガスボンベ、Ｃ₂Ｈ₆ガスボンベ、ＧｅＨ₄ガスボン
ベ、ＧｅＦ₄ガスボンベ、Ｓｉ₂Ｈ₆ガスボンベ、ＰＨ₃／
Ｈ₂（希釈度：２％）ガスボンベ、ＢＦ₃／Ｈ₂（希釈
度：１％）ガスボンベ、ＢＦ₃／Ｈｅ（希釈度：１％）
ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボンベ、ＮＨ₃ガ
スボンベ、Ｏ₂／Ｈｅ（希釈度：１％）ガスボンベ、Ｎ
Ｏガスボンベを接続した。

【０１４２】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０１４３】（４）あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０２及び堆
積チャンバー４１７内へゲートバルブ４０６を開けて搬
送した。基板４９０の裏面を基板加熱用ヒーター４１０
に密着させ加熱し、堆積チャンバー４１７内を不図示の
真空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒにな
るまで真空排気した。以上のようにして成膜の準備が完
了した。

【０１４４】（５）ａ−ＳｉからなるＲＦｎ型層（ＲＦ
プラズマＣＶＤ法によって形成したｎ型半導体層）を形
成するには、Ｈ₂ガスを堆積チャンバー４１７内にガス
導入管４２９を通して導入し、Ｈ₂ガスが２００ｓｃｃ
ｍになるように不図示のバルブを開け、不図示のマスフ
ローコントローラーで調整した。堆積チャンバー４１７
内の圧力が１．１Ｔｏｒｒになるように不図示のコンダ
クタンスバルブで調整した。

【０１４５】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。

【０１４６】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ²に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
を形成した。

【０１４７】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気
し、本発明のＲＦｎ型層１０３の形成を終えた。

【０１４８】（９）ａ−Ｓｉからなるｉ型層１０４はマ
イクロ波プラズマＣＶＤ法によって形成した。まず、あ
らかじめ不図示の真空排気ポンプにより真空引きしてお
いた搬送チャンバー４０３及びｉ型層堆積チャンバー４
１８内へゲートバルブ４０７を開けて基板４９０を搬送
した。基板４９０の裏面を基板加熱用ヒーター４１１に
密着させ加熱し、ｉ型層堆積チャンバー４１８内を不図
示の真空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒ
になるまで真空排気した。

【０１４９】（１０）ｉ型層を作成するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスフ
ローコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、５ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。

【０１５０】（１１）ＲＦ電源４２４を０．５０Ｗ／ｃ
ｍ²に設定し、バイアス棒４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ²に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｎ型層上にｉ型層の作成
を開始し、層厚０．１μｍのｉ型層を作成したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作成を終えた。

【０１５１】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。

【０１５２】（１３）以下の手順で、ａ−Ｓｉからなる
ｐ型半導体層１０５を形成した。まず、あらかじめ不図
示の真空排気ポンプにより真空引きしておいた搬送チャ
ンバー４０４及びｐ型層堆積チャンバー４１９内へゲー
トバルブ４０８を開けて基板４９０を搬送した。基板４
９０の裏面を基板加熱用ヒーター４１２に密着させ加熱
し、ｐ型層堆積チャンバー４１９内を不図示の真空排気
ポンプにより圧力が約１×１０^-5Ｔｏｒｒになるまで真
空排気した。

【０１５３】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈ₂ガス、ＳｉＨ₄ガス、ＢＦ₃／Ｈ₂ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、不図示のバ
ルブを操作して、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄ガス
が２ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが０．５ｓｃｃｍとなる
ようにマスフローコントローラーで調整し、堆積チャン
バー４１９内の圧力は１．１Ｔｏｒｒとなるように不図
示のコンダクタンスバルブの開口を調整した。

【０１５４】ＲＦ電源４２３の電力を０．０５Ｗ／ｃｍ
²に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉからなるｐ型
層の形成を開始し、層厚１０ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、形成を終えた。

【０１５５】（１４）不図示のバルブを閉じてｐ型層堆
積チャンバー４１９内へのＳｉＨ₄ガス、ＢＦ₃／Ｈ₂ガ
スの流入を止め、３分間、ｐ型層堆積チャンバー４１９
内へＨ ₂ガスを流し続けたのち、不図示のバルブを閉じ
てＨ₂の流入も止め、ｐ型層堆積チャンバー４１９内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１５６】（１５）ｉ型半導体層の上にｐ型のドーピ
ング層を形成した後、ドーピング層Ｄの表面を、ドーピ
ング層Ｄのバンドギャップを拡大する元素（α）、及
び、ドーピング層Ｄと同型の価電子制御剤（β）を含む
プラズマに曝すため、ＣＨ₄ガス、ＢＦ₃／Ｈｅガス、Ｈ
ｅガスを堆積チャンバー４１９内に不図示のバルブを操
作してガス導入管４６９を通して導入した。この時、Ｃ
Ｈ₄ガスを１０ｓｃｃｍ、ＢＦ₃／Ｈｅガスを５ｓｃｃ
ｍ、Ｈｅガスを２５ｓｃｃｍとなるようにマスフローコ
ントローラーで調整し、堆積チャンバー４１９内の圧力
は０．５Ｔｏｒｒとなるように調整した。また、ＲＦ電
力４２３の電力は０．０６Ｗ／ｃｍ²に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、前記α、及び、ドーピング層Ｄと同型の価
電子制御剤（β）を含むプラズマに３００秒間曝し、ａ
−ＳｉＣからなる本発明のｐ型層１０５を形成した。

【０１５７】（１６）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。

【０１５８】（１７）ｐ型層上に、透明導電層１０６と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。 （１８）透明導電層１０６上に櫛型の穴の開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）からなる図３の櫛形の集電電極１０７を
真空蒸着法で真空蒸着した。以上で光起電力素子の作成
を終えた。この光起電力素子を（ＳＣ実１）と呼ぶ。

【０１５９】（比較例１−１）本例では、ｉ型半導体層
の上にドーピング層Ｄを形成した後、前記ドーピング層
Ｄの表面を、前記α、及び、ドーピング層Ｄと同型の価
電子制御剤（β）を含むプラズマに曝さなかった点が
（実施例１）と異なる。

【０１６０】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−１）と呼称
することにした。

【０１６１】以下では、（実施例１）と（比較例１−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１６２】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１６３】表１は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１６４】

【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（Ｖ_OC）と短絡電流（Ｊ_SC）が優れ、光電変換効率
（η）も優れていることが分かった。

【０１６５】（比較例１−２）本例では、以下の３点が
（実施例１）と異なる。 （イ）ＲＦｎ型層を形成するとき、Ｈ₂ガスが５０ｓｃ
ｃｍ、ＳｉＨ₄ガスが２ｓｃｃｍ、ＣＨ₄ガスが０．２ｓ
ｃｃｍ、ＢＦ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるように
マスフローコントローラーで調整し、堆積チャンバー内
の圧力は１．１Ｔｏｒｒとなるように調整した。

【０１６６】（ロ）ＲＦｎ型層を形成するとき、ＲＦ電
源の電力を０．１０Ｗ／ｃｍ²に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
基板上にＲＦｐ型層の形成を開始し、層厚１０ｎｍのａ
−ＳｉＣのＲＦｐ型層を形成した。

【０１６７】（ハ）ｉ型半導体層の上にｐ型のドーピン
グ層を形成した後、ドーピング層の表面をドーピング層
のバンドギャップを拡大する元素（α）、及び、ドーピ
ング層Ｄと同型の価電子制御剤（β）を含むプラズマに
曝す過程は省いた。

【０１６８】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−２）と呼称
することにした。

【０１６９】以下では、（実施例１）と（比較例１−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１７０】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１７１】表２は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１７２】

【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）が
優れ、光電変換効率（η）も優れていることが分かっ
た。

【０１７３】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表３は、このような
試料に対して、開放電圧（Ｖ _OC）、曲線因子（Ｆ.Ｆ.）
の基板内のムラ、バラツキを調べた結果である。ただ
し、同一基板における最大値を１とした。

【０１７４】

【表３】 表３から、（ＳＣ実１）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。

【０１７５】（実施例２）本例では、以下に示すとお
り、ａ−ＳｉＧｅからなるＭＷｉ型層の形成条件、ａ−
Ｓｉからなるｐ型半導体層の形成条件、及び、ドーピン
グ層の表面をプラズマに曝す条件が、（実施例１）と異
なる。

【０１７６】（イ）ＲＦｎ型層を形成する条件 ＲＦｎ型層は、（実施例１）と同じ条件で作成した。

【０１７７】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）はａ−ＳｉＧｅで作成した。ＭＷｉ型層を作成する
には、基板温度が３８０℃になるように基板加熱用ヒー
ターを設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ
₂ガスをガス導入管を通じてｉ型層堆積チャンバー内に
流入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｇ
ｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍと
なるように各々の不図示のマスフローコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。次に、ＲＦ電源を０．２Ｗ／ｃｍ²に設定
し、バイアス棒に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ²に設定し、ｉ型層堆積
チャンバー内にマイクロ波電力導入し、グロー放電を生
起させ、シャッターを開けることでＲＦｉ型層上にＭＷ
ｉ型層の作成を開始し、層厚０．１μｍのｉ型層を作成
したところでマイクロ波グロー放電を止めＭＷｉ型層の
作成を終えた。

【０１７８】（ハ）ｐ型半導体層の形成する条件 以下の手順で、ａ−Ｓｉからなるｐ型半導体層を形成し
た。まず、基板の温度が２３０℃になるように基板加熱
用ヒーター設定し、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄ガ
スが２ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが０．５ｓｃｃｍとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー内の圧力は１．１Ｔｏｒｒとなるように調整し
た。ＲＦ電源の電力を０．０５Ｗ／ｃｍ²に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、ａ−Ｓｉからなるｐ型層の形成を開始し、層
厚１０ｎｍを形成したところでＲＦ電源を切って、グロ
ー放電を止め、形成を終えた。

【０１７９】（ニ）ドーピング層の表面をプラズマに曝
す条件 ｉ型半導体層の上にｐ型のドーピング層を形成した後、
ドーピング層Ｄの表面を、ドーピング層Ｄのバンドギャ
ップを拡大する元素（α）、及び、ドーピング層Ｄと同
型の価電子制御剤（β）を含むプラズマに曝すため、Ｎ
Ｈ₃ガス、ＢＦ₃／Ｈｅガス、Ｈｅガスを堆積チャンバー
内に不図示のバルブを操作してガス導入管を通して導入
した。この時、ＮＨ₃ガスを５ｓｃｃｍ、ＢＦ₃／Ｈｅガ
スを５ｓｃｃｍ、Ｈｅガスを３０ｓｃｃｍとなるように
マスフローコントローラーで調整し、堆積チャンバー内
の圧力は２．０Ｔｏｒｒとなるように調整した。ＲＦ電
源の電力を０．０６Ｗ／ｃｍ²に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
１００秒間ＲＦｐ型層をバンドギャップを拡大する元素
（α）を含むプラズマに曝しＲＦｐ型層の表面を非晶質
化してａ−ＳｉＮとして、本発明のｐ型層の作成を終え
た。

【０１８０】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実２）と呼称する
ことにした。

【０１８１】（比較例２−１）本例では、ｉ型半導体層
の上にドーピング層Ｄを形成した後、前記ドーピング層
Ｄの表面を、前記α、及び、ドーピング層Ｄと同型の価
電子制御剤（β）を含むプラズマに曝さなかった点が
（実施例２）と異なる。

【０１８２】他の点は、（実施例２）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比２−１）と呼称
することにした。

【０１８３】以下では、（実施例２）と（比較例２−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１８４】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１８５】表４は、（ＳＣ比２−１）の測定値で規格
化した（ＳＣ実２）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１８６】

【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）が優れ、光電変換効率
（η）も優れていることが分かった。

【０１８７】（実施例３）ａ−ＳｉからなるＲＦｎ型層 本例では、以下に示すとおり、ａ−ＳｉＣからなるＭＷ
ｉ型層の形成条件、ａ−Ｓｉからなるｐ型半導体層の形
成条件、ドーピング層の表面をプラズマに曝す条件が
（実施例１）と異なる。

【０１８８】（イ）ＲＦｎ型層を形成する条件 ＲＦｎ型層は、（実施例１）と同じ条件で作成した。

【０１８９】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層はａ−ＳｉＣで作成した。ＭＷｉ型層を作成
するには、基板温度が３８０℃になるように基板加熱用
ヒーターを設定し、基板が十分加熱されたところで不図
示のバルブを徐々に開いて、ＳｉＨ₄ガス、ＣＨ₄ガス、
Ｈ₂ガスをｉ型層堆積チャンバー内に流入させた。この
時、ＳｉＨ₄ガスが５０ｓｃｃｍ、ＣＨ₄ガスが３５ｓｃ
ｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるように各々の不
図示のマスフローコントローラーで調整した。ｉ型層堆
積チャンバー内の圧力は、６ｍＴｏｒｒとなるように調
整した。次に、ＲＦ電源を０．２Ｗ／ｃｍ²に設定し、
バイアス棒に印加した。その後、不図示のマイクロ波電
源の電力を０．１Ｗ／ｃｍ ²に設定し、ｉ型層堆積チャ
ンバー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の作成を開始し、層厚０．１μｍのｉ型層を作成した
ところでマイクロ波グロー放電を止めＭＷｉ型層の作成
を終えた。

【０１９０】（ハ）ｐ型半導体層を形成する条件 以下の手順で、ａ−Ｓｉからなるｐ型半導体層を形成し
た。まず、基板の温度が２３０℃になるように基板加熱
用ヒーター設定し、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄ガ
スが２ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが０．５ｓｃｃｍとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー内の圧力は１．１Ｔｏｒｒとなるように調整し
た。ＲＦ電源の電力を０．０５Ｗ／ｃｍ²に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、ａ−Ｓｉからなるｐ型層の形成を開始し、層
厚１０ｎｍを形成したところでＲＦ電源を切って、グロ
ー放電を止め、形成を終えた。

【０１９１】（ニ）ドーピング層の表面をプラズマに曝
す条件 ｉ型半導体層の上にｐ型のドーピング層を形成した後、
ドーピング層Ｄの表面を、ドーピング層Ｄのバンドギャ
ップを拡大する元素（α）、及び、ドーピング層Ｄと同
型の価電子制御剤（β）を含むプラズマに曝すため、Ｃ
Ｈ₄ガス、ＢＦ₃／Ｈ₂ガス、Ｈ₂ガスを堆積チャンバー内
に不図示のバルブを操作してガス導入管を通して導入し
た。この時、ＣＨ₄ガスを１０ｓｃｃｍ、ＢＦ₃／Ｈ₂ガ
スを５ｓｃｃｍ、Ｈ₂ガスを２５ｓｃｃｍとなるように
マスフローコントローラーで調整し、堆積チャンバー内
の圧力は１．０Ｔｏｒｒとなるように調整した。ＲＦ電
源の電力を０．０３Ｗ／ｃｍ²に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
１２０秒間ＲＦｐ型層をバンドギャップを拡大する元素
（α）、及び、ドーピング層Ｄと同型の価電子制御剤
（β）を含むプラズマに曝しＲＦｐ型層の表面を非晶質
化してμｃ−ＳｉＣとして、本発明のｐ型層の作成を終
えた。

【０１９２】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実３）と呼称する
ことにした。

【０１９３】（比較例３−１）本例では、ｉ型半導体層
の上にドーピング層Ｄを形成した後、、前記ドーピング
層Ｄの表面を、前記α、及び、ドーピング層Ｄと同型の
価電子制御剤（β）を含むプラズマに曝さなかった点が
（実施例３）と異なる。

【０１９４】他の点は、（実施例３）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比３−１）と呼称
することにした。

【０１９５】以下では、（実施例３）と（比較例３−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１９６】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１９７】表５は、（ＳＣ比３−１）の測定値で規格
化した（ＳＣ実３）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１９８】

【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、開放電
圧（Ｖ_OC）と短絡電流（Ｊ_SC）が優れ、光電変換効率
（η）も優れていることが分かった。

【０１９９】（実施例４）本例では、（実施例１）が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ層と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ層とした点が異なる。

【０２００】以下では、本例の光起電力素子の作成にお
ける、ａ−ＳｉからなるＲＦｐ型層の形成条件、ドーピ
ング層の表面をプラズマに曝す条件、ａ−ＳｉＣからな
るＭＷｉ型層の形成条件、及び、ａ−ＳｉからなるＲＦ
ｎ型層の形成条件に関して説明する。

【０２０１】（イ）ＲＦｎ型層を形成する条件 ＲＦｎ型層は、ＲＦプラズマＣＶＤ法でａ−Ｓｉになる
条件で堆積した。基板温度が３５０℃になるように基板
加熱用ヒーターを設定し、基板温度が安定したところ
で、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスを堆
積チャンバー内に導入した。この時、Ｈ₂ガスが５０ｓ
ｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．５ｓｃｃｍ、ＢＦ₃／
Ｈ₂ガスが５ｓｃｃｍとなるようにマスフローコントロ
ーラーで調整し、堆積チャンバー内の圧力は２．０Ｔｏ
ｒｒとなるように調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ²に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、基板上にＲＦｐ型層
の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を止め、ｐ型層の形成を終えた。

【０２０２】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）は、（実施例１）と同様の条件で作成した。

【０２０３】（ハ）ＲＦｎ型層を形成する条件 ＲＦｎ型層は、ＲＦプラズマＣＶＤ法でａ−Ｓｉになる
条件で堆積した。この時、Ｈ₂ガスが５０ｓｃｃｍ、Ｓ
ｉＨ₄ガスが２ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが０．５ｓｃ
ｃｍとなるようにマスフローコントローラーで調整し、
堆積チャンバー内の圧力は０．５Ｔｏｒｒとなるように
調整した。基板の温度が２３０℃になるように基板加熱
用ヒーターを設定し、基板温度が安定したところで、Ｒ
Ｆ電源の電力を０．００５Ｗ／ｃｍ²に設定し、プラズ
マ形成用カップにＲＦ電力を導入し、グロー放電を生起
させ、基板上にｎ型層の形成を開始し、層厚１０ｎｍの
ＲＦｎ型層を形成した。その後、ＲＦ電源を切って、グ
ロー放電を止め、ｎ型層の形成を終えた。

【０２０４】（ニ）ドーピング層の表面をプラズマに曝
す条件 ｉ型半導体層の上にｎ型のドーピング層を形成した後、
ドーピング層Ｄの表面をドーピング層Ｄのバンドギャッ
プを拡大する元素αおよび堆積したドーピング層と同型
の価電子制御剤（β）を含むプラズマにさらすため、Ｏ
₂／Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内に不
図示のバルブを操作してガス導入管を通して導入した。
この時、Ｏ₂／Ｈｅガスを３５ｓｃｃｍ、ＢＦ₃／Ｈｅガ
スを５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は０．５Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．０６Ｗ／ｃ
ｍ²に設定し、プラズマ形成用カップにＲＦ電力を導入
し、グロー放電を生起させ、１００秒間ＲＦｎ型層をバ
ンドギャップを拡大する元素（α）、及び、ドーピング
層Ｄと同型の価電子制御剤（β）を含むプラズマに曝し
ＲＦｎ型層の表面を非晶質化してａ−ＳｉＯとして、本
発明のｎ型層の作成を終えた。

【０２０５】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実４）と呼称する
ことにした。

【０２０６】（比較例４−１）本例では、ｉ型半導体層
の上にドーピング層Ｄを形成した後、前記ドーピング層
Ｄの表面を、前記α、及び、ドーピング層Ｄと同型の価
電子制御剤（β）を含むプラズマに曝さなかった点が
（実施例４）と異なる。

【０２０７】他の点は、（実施例４）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比４−１）と呼称
することにした。

【０２０８】以下では、（実施例４）と（比較例４−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２０９】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２１０】表６は、（ＳＣ比４−１）の測定値で規格
化した（ＳＣ実４）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２１１】

【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（Ｖ_OC）と短絡電流（Ｊ_SC）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２１２】（実施例５）本例では、（実施例１）が図
１に示したシングルセル型の光起電力素子を作成したの
に代えて、図２に示したトリプルセル型（ｐｉｎ型の半
導体接合を３回積層した構造体からなるスタックセル
型）の光起電力素子を作成した点が異なる。本例の光起
電力素子は、図４の堆積装置を用いた。

【０２１３】本例の光起電力素子の層構成は、基板２０
１／裏面電極２０２／第１のｐｉｎ接合２１４／第２の
ｐｉｎ接合２１５／第３のｐｉｎ接合２１６／透明電極
２１２／集電電極２１３である。また、各ｐｉｎ接合
は、基板側から以下の層構成とした。

【０２１４】以下に、本例における各ｐｉｎ接合の層構
成を示した。ただし、ドーピング層Ｄのバンドギャップ
を拡大する元素をα、及び、ドーピング層Ｄと同型の価
電子制御剤をβと表記した。

【０２１５】第１のｐｉｎ接合２１４は、裏面電極２０
２の側から順に、μｃ−ＳｉからなるＲＦｎ型層（ｎ１
層）２０３／ａ−ＳｉからなるＲＦｉ型層２５１／ａ−
ＳｉＧｅからなるＭＷｉ型層（ｉ１層）２０４／ａ−Ｓ
ｉからなるＲＦｉ型層２６１／ｉ型半導体層の上にドー
ピング層Ｄを形成した後、前記ドーピング層Ｄの表面
を、前記α、及び、ドーピング層Ｄと同型の価電子制御
剤（β）を含むプラズマに曝し形成する本発明のμｃ−
Ｓｉ，μｃ−ＳｉＣからなるｐ型層（ｐ１層）２０５と
した。

【０２１６】第２のｐｉｎ接合２１５は、第１のｐｉｎ
接合２１４の側から順に、μｃ−ＳｉからなるＲＦｎ型
層（ｎ２層）２０６／ａ−ＳｉからなるＲＦｉ型層２５
２／ａ−ＳｉＧｅからなるＭＷｉ型層（ｉ１層）２０７
／ａ−ＳｉからなるＲＦｉ型層２６２／本発明のμｃ−
Ｓｉ，μｃ−ＳｉＣからなるｐ型層（ｐ２層）２０８と
した。

【０２１７】第３のｐｉｎ接合２１６は、第２のｐｉｎ
接合２１５の側から順に、μｃ−ＳｉからなるＲＦｎ型
層（ｎ３層）２０９／ａ−ＳｉからなるＲＦｉ型層２１
０／本発明のμｃ−Ｓｉ，μｃ−ＳｉＣからなるｐ型層
（ｐ３層）２１１とした。

【０２１８】以下では、第１のｐｉｎ接合２１４の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （１）μｃ−ＳｉからなるＲＦｎ型層を形成するには、
基板温度が３８０℃に基板加熱用ヒーターを設定し、Ｓ
ｉＨ₄ガス、Ｈ₂ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー
内に導入した。この時、ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂
ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが０．５ｓｃｃｍ
となるようにマスフローコントローラーで調整し、堆積
チャンバー内の圧力は１．１Ｔｏｒｒとなるように調整
した。ＲＦ電源の電力を０．０４Ｗ／ｃｍ²に設定し、
プラズマ形成用カップにＲＦ電力を導入し、グロー放電
を生起させ、基板上にＲＦｎ型層の形成を開始し、層厚
１０ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切
って、グロー放電を止め、μｃ−ＳｉからなるＲＦｎ型
層の形成を終えた。

【０２１９】（２）ａ−ＳｉからなるＲＦｉ型層２５
１、ａ−ＳｉＧｅからなるＭＷｉ型層２０４、ａ−Ｓｉ
からなるＲＦｉ型層２６１を順次ＲＦプラズマＣＶＤ
法、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ
法によって形成した。

【０２２０】（２−１）ＲＦｉ型層を作成するには、基
板の温度を３５０℃に設定し、基板が十分加熱されたと
ころで、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをｉ型層堆積チャンバ
ー内に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃ
ｍ、Ｈ₂ガスが１００ｓｃｃｍとなるように各々のマス
フローコントローラーで調整した。ｉ型層堆積チャンバ
ー内の圧力は、０．８Ｔｏｒｒとなるように調整した。
次に、ＲＦ電源４２４を０．００７Ｗ／ｃｍ²に設定
し、バイアス棒に印加し、グロー放電を生起させ、シャ
ッターを開けることでＲＦｎ型層上にｉ型層の作成を開
始し、層厚１０ｎｍのｉ型層を作成したところでＲＦグ
ロー放電を止め、ＲＦ電源の出力を切り、ＲＦｉ型層の
作成を終えた。

【０２２１】（２−２）ＭＷｉ型層を作成するには、基
板の温度を３８０℃に設定し、基板が十分加熱されたと
ころで、ＳｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ₂ガスをｉ型層
堆積チャンバー内に流入させた。この時、ＳｉＨ₄ガス
が５０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガス
が１２０ｓｃｃｍとなるように各々のマスフローコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、６ｍＴｏｒｒに調整した。次に、ＲＦ電源を０．２
Ｗ／ｃｍ²に設定し、バイアス棒に印加した。その後、
マイクロ波電源の電力を０．１Ｗ／ｃｍ²に設定し、ｉ
型層堆積チャンバー内にマイクロ波電力導入し、グロー
放電を生起させ、シャッターを開けることでＲＦｉ型層
上にＭＷｉ型層の作成を開始し、層厚０．１μｍのｉ型
層を作成したところでマイクロ波グロー放電を止め、バ
イアス電源の出力を切り、ＭＷｉ型層の作成を終えた。

【０２２２】（２−３）ＲＦｉ型層を作成するには基板
の温度を２５０℃に設定し、基板が十分に加熱されたと
ころで、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをｉ型層堆積チャンバ
ー内に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃ
ｍ、Ｈ₂ガスが８０ｓｃｃｍとなるように各々のマスフ
ローコントローラーで調整した。ｉ型層堆積チャンバー
内の圧力は、０．７Ｔｏｒｒとなるように調整した。次
に、ＲＦ電源を０．００７Ｗ／ｃｍ²に設定し、バイア
ス棒に印加し、グロー放電を生起させ、シャッターを開
けることでＲＦｎ型層上にｉ型層の作成を開始し、層厚
２０ｎｍのｉ型層を作成したところでＲＦグロー放電を
止め、ＲＦ電源の出力を切り、ＲＦｉ型層の作成を終え
た。

【０２２３】（２−４）μｃ−Ｓｉからなるｐ型半導体
層２０５を形成した。基板の温度を２３０℃に設定し、
基板温度が安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂
ガス、ＢＦ₃／Ｈ₂ガスを堆積チャンバー内に導入した。
この時、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー内の圧力は２．０Ｔｏｒｒとなるように調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ²に設定
し、プラズマ形成用をカップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉからなるｐ型層の形成を
開始し、層厚１０ｎｍを形成したところでＲＦ電源を切
って、グロー放電を止め、形成を終えた。

【０２２４】（３）ｉ型半導体層の上にｐ型のドーピン
グ層を形成した後、ドーピング層Ｄの表面をドーピング
層Ｄのバンドギャップを拡大する元素αおよび堆積した
ドーピング層と同型の価電子制御剤（β）を含むプラズ
マにさらすため、ＣＨ₄ガス、ＢＦ₃／Ｈｅガス、Ｈｅガ
スを堆積チャンバー内に導入した。この時、ＣＨ₄ガス
を１０ｓｃｃｍ、ＢＦ₃／Ｈｅガスを５ｓｃｃｍ、Ｈｅ
ガスを２５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．０Ｔｏｒ
ｒとなるように調整した。ＲＦ電源の電力を０．０６Ｗ
／ｃｍ²に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、１００秒間ＲＦｐ型層
をバンドギャップを拡大する元素αおよび堆積したドー
ピング層Ｄと同型の価電子制御剤（β）を含むプラズマ
に曝しＲＦｐ型層の表面を非晶質化してμｃ−ＳｉＣと
して、本発明のｐ型層の作成を終えた。こうして、第１
のｐｉｎ接合の形成を終えた。

【０２２５】以下では、第２のｐｉｎ接合２１５の作成
方法に関して説明する。 （４）第２のｐｉｎ接合２１５の形成工程では、ａ−Ｓ
ｉＧｅからなるＭＷｉ型層を形成する条件のみ、第１の
ｐｉｎ接合２１４の形成工程と異なる。ａ−ＳｉＧｅか
らなるＭＷｉ型層を形成する条件で変更した点は、Ｓｉ
Ｈ₄ガスを５０ｓｃｃｍ、ＧｅＨ₄ガスを３０ｓｃｃｍ、
Ｈ₂ガスを１２０ｓｃｃｍとした点である。以上の工程
により、第２のｐｉｎ接合２１５の形成を終えた。

【０２２６】以下では、第３のｐｉｎ接合２１６の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （５）μｃ−ＳｉからなるＲＦｎ型層２０９を形成する
には、基板温度が３５０℃に基板加熱用ヒーターを設定
した。それ以外は、第２のｐｉｎ接合におけるＲＦｎ型
層と同様の方法で本発明のＲＦｎ型層作成した。

【０２２７】（６）ＲＦｉ型層２１０を作成するには、
基板の温度を２００℃に設定し、基板が十分加熱された
ところで、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー内に流入させた。この
時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃ
ｍとなるように各々のマスフローコントローラーで調整
した。ｉ型層堆積チャンバー内の圧力は、０．６Ｔｏｒ
ｒとなるように調整した。次に、ＲＦ電源を０．０７Ｗ
／ｃｍ²に設定し、バイアス棒に印加し、グロー放電を
生起させ、シャッターを開けることで、ＲＦｉ型層の作
成を開始し、層厚１２０ｎｍのｉ型層を作成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層の作成を終えた。

【０２２８】（７）μｃ−Ｓｉからなるｐ型半導体層２
１１を形成するには、基板の温度を１７０℃に設定し
た。それ以外は、第２のｐｉｎ接合におけるｐ型層と同
様の方法で作成した。以上の工程により、第３のｐｉｎ
接合２１６の形成を終えた。

【０２２９】（８）ＲＦｐ型層２１１上に、透明導電層
２１２として、層厚７０ｍｍのＩＴＯを真空蒸着法で真
空蒸着した。次に、透明導電層２１２上に櫛型の穴が開
いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００
ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極２１
３を真空蒸着法で真空蒸着した。本例で作成した光起電
力素子は、（ＳＣ実５）と呼称することにした。

【０２３０】（比較例５−１）本例では、ｉ型半導体層
の上にドーピング層Ｄを形成した後、前記ドーピング層
Ｄの表面を、前記α、及び、ドーピング層Ｄと同型の価
電子制御剤（β）を含むプラズマに曝さなかった点が
（実施例５）と異なる。

【０２３１】他の点は、（実施例５）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比５−１）と呼称
することにした。

【０２３２】以下では、（実施例５）と（比較例５−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２３３】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２３４】表７は、（ＳＣ比５−１）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２３５】

【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（Ｖ_OC）と短絡電流（Ｊ_SC）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２３６】（比較例５−２）本例では、以下の３点が
（実施例５）と異なる。 （イ）ＲＦｐ型層を形成するとき、Ｈ₂ガスが５０ｓｃ
ｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．５ｓｃｃｍ、ＣＨ₄ガス
が０．１ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが０．５ｓｃｃｍと
なるようにマスフローコントローラーで調整し、堆積チ
ャンバー内の圧力は２Ｔｏｒｒとなるように調整した。

【０２３７】（ロ）ＲＦｐ型層を形成するとき、ＲＦ電
源の電力を０．０２０Ｗ／ｃｍ²に設定し、プラズマ形
成用カップにＲＦ電力を導入し、グロー放電を生起さ
せ、μｃ−ＳｉＣからなるｐ型層の形成を開始し、層厚
１０ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、形成を終えた。

【０２３８】（ハ）ｉ型半導体層の上にｐ型のドーピン
グ層を形成した後、ドーピング層の表面をドーピング層
のバンドギャップを拡大する元素（α）、及び、ドーピ
ング層Ｄと同型の価電子制御剤（β）を含むプラズマに
曝す過程は省いた。

【０２３９】他の点は、（実施例５）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比５−２）と呼称
することにした。

【０２４０】以下では、（実施例５）と（比較例５−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２４１】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２４２】表８は、（ＳＣ比５−２）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２４３】

【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）および曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。

【０２４４】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表９は、このような
試料に対して、開放電圧（Ｖ _OC）、曲線因子（Ｆ.Ｆ.）
の基板内のムラ、バラツキを調べた結果である。ただ
し、同一基板における最大値を１とした。

【０２４５】

【表９】 表９から、（ＳＣ実５）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。

【０２４６】

【発明の効果】以上説明したように、請求項１に係る発
明によれば、ｐ型半導体層とｉ型半導体層とｎ型半導体
層を積層してｐｉｎ型の半導体接合を形成し、少なくと
も一部分に非晶質半導体を用いた光起電力素子の製造方
法に於て、ｉ型半導体層の上にｐ型あるいはｎ型のドー
ピング層を形成した後、ドーピング層の表面をドーピン
グ層のバンドギャップを拡大する元素および堆積したド
ーピング層と同型の価電子制御剤を含むプラズマにさら
すことによって、ドーピング層の光学的バンドギャップ
が増大し、活性化したアクセプターあるいはドナーの密
度が高く活性化エネルギーが小さいことと、光学的バン
ドギャップが大きく吸収係数が小さいこととを両立させ
たドーピング層を形成することができた。

【０２４７】請求項２に係る発明によれば、前述の光起
電力素子の製造方法によって、ドーピング層を形成した
ことによって、ドーピング層による光の吸収が減少し、
光起電力素子のビルトインポテンシャルが増大して、光
起電力素子の開放電圧（Ｖ_OC）と短絡電流（Ｊ_SC）が増
大し、光電変換効率が向上した。

【０２４８】請求項３に係る発明によれば、少なくとも
一部分に非晶質半導体を用い、ｐ型半導体層とｉ型半導
体層とｎ型半導体層を積層してｐｉｎ型の半導体接合を
形成したものを複数積層したいわゆるスタック型の光起
電力素子に於て、前述の光起電力素子の製造方法によっ
て、少なくとも一部のドーピング層を形成することによ
って、その部分のｐｉｎ接合のビルトインポテンシャル
が増大して、スタック型の光起電力素子全体の開放電圧
（Ｖ_OC）が増大し、ドーピング層による光の吸収が減少
して短絡電流（Ｊ_SC）が増大して、光電変換効率が向上
した。

【０２４９】請求項４に係る発明によれば、ドーピング
層に含有されるバンドギャップを拡大する元素の組成比
を、その膜厚方向にわたって、変化させることによっ
て、光起電力素子のビルトインポテンシャルがさらに増
大して、光起電力素子の開放電圧（Ｖ_OC）が増大し、光
電変換効率がさらに向上した。

【０２５０】請求項５に係る発明によれば、ドーピング
層が、その膜厚方向にわたって、一部が微結晶化あるい
は多結晶化していることによって、光起電力素子のビル
トインポテンシャルがさらに増大して、光起電力素子の
開放電圧（Ｖ_OC）が増大し、ドーピング層による光の吸
収がさらに減少して短絡電流（Ｊ _SC ）が増大し、光電変
換効率がさらに向上した。

【０２５１】請求項６に係る発明によれば、ドーピング
層に含有される価電子制御剤の濃度を、その膜厚方向に
わたって、変化させることによって、光起電力素子のビ
ルトインポテンシャルがさらに増大して、光起電力素子
の開放電圧（Ｖ_OC）が増大し、光電変換効率がさらに向
上した。

【０２５２】さらに、本発明の各請求項に共通する効果
として、ドーピング層を大面積に均一に形成することが
できて、光起電力素子を大面積に均一に形成することが
できた。ドーピング層は、膜厚が薄いため、大面積にお
けるその膜厚分布や特性分布が、光起電力素子の大面積
における特性分布に強く影響するが、本発明によれば、
ドーピング層の膜厚分布や特性分布を均一にできるの
で、光起電力素子の特性分布も均一になったものであ
る。

【０２５３】また、本発明によれば、ドーピング層の堆
積時にイオンのエネルギーの大きい条件が必要ではな
く、またプラズマ処理によってドーピング層内部の応力
が緩和されるので、ドーピング層の下地の層への密着性
を向上させることができて、光起電力素子の製造の歩留
を向上させることができた。

【図面の簡単な説明】

【図１】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。

【図２】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。

【図３】本発明に係る一例の光起電力素子を上面から見
た概略図である。

【図４】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。

【符号の説明】

１０１、２０１ 基板、 １０２、２０２ 裏面電極、 １０３ ｎ層、 １０４ ｉ層、 １０５ ｐ層、 １０６、２１２ 透明電極、 １０７、２１３ 集電電極、 ２０３ ｎ１層、 ２０４ ｉ１層、 ２０５ ｐ１、 ２０６ ｎ２層、 ２０７ ｉ２層、 ２０８ ｐ２層、 ２０９ ｎ３層、 ２１０ ｉ３層、 ２１１ ｐ３層、 ２１４ 第１のｐｉｎ接合、 ２１５ 第２のｐｉｎ接合、 ２１６ 第３のｐｉｎ接合、 ２５１、２５２、２６１、２６２ ＲＦｉ型層、 ４００ 多室分離型の堆積装置、 ４０１ ロードロック室、 ４０２ ｎ型層（またはｐ型層）用の搬送室、 ４０３ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の搬送室、 ４０４ ｐ型層（またはｎ型層）用の搬送室、 ４０５ アンロード室、 ４０６、４０７、４０８、４０９ ゲートバルブ、 ４１０、４１１、４１２ 基板加熱用ヒーター、 ４１３ 基板搬送用レール、 ４１７ ｎ型層（またはｐ型層）用の堆積室、 ４１８ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の堆積室、 ４１９ ｐ型層（またはｎ型層）用の堆積室、 ４２０、４２１ ＲＦ導入用カップ、 ４２２、４２３ ＲＦ電源、 ４２４ バイアス印加用電源、 ４２５ ＭＷ導入用窓、 ４２６ ＭＷ導入用導波管、 ４２７ ＭＷ−ｉ層堆積用シャッター、 ４２８ バイアス電極、 ４２９ ｎ型層（またはｐ型層）堆積用ガス供給設備の
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を有し、かつ、少なくとも前記ｉ
   型半導体層の上に位置する前記ドーピング層Ｄの結晶形
   態が非単結晶である光起電力素子の製造方法において、 前記ドーピング層Ｄのバンドギャップを拡大する元素を
   α、前記ドーピング層Ｄと同型の価電子制御剤をβとし
   たとき、 前記ｉ型半導体層の上に前記ドーピング層Ｄを形成した
   後、前記ドーピング層Ｄの表面を、前記α及び前記βを
   含むプラズマに曝すことを特徴とする光起電力素子の製
   造方法。
2. 【請求項２】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を有し、かつ、少なくとも前記ｉ
   型半導体層の上に位置する前記ドーピング層Ｄの結晶形
   態が非単結晶である光起電力素子において、 前記ドーピング層Ｄが、請求項１に記載の光起電力素子
   の製造方法によって形成されたことを特徴とする光起電
   力素子。
3. 【請求項３】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を２回以上積層した構造体を有す
   るスタックセル型の光起電力素子において、 前記ドーピング層Ｄのうち少なくとも１つの層が、請求
   項１に記載の光起電力素子の製造方法によって形成され
   たことを特徴とする光起電力素子。
4. 【請求項４】 前記ドーピング層Ｄに含有される前記α
   の組成比が、膜厚方向にわたって、変化していることを
   特徴とする請求項２又は３に記載の光起電力素子。
5. 【請求項５】 前記ドーピング層Ｄが、膜厚方向にわた
   って、一部が微結晶化又は多結晶化していることを特徴
   とする請求項２乃至４のいずれか１つに記載の光起電力
   素子。
6. 【請求項６】 前記ドーピング層Ｄに含有される前記β
   の濃度が、膜厚方向にわたって、変化していることを特
   徴とする請求項２乃至５のいずれか１つに記載の光起電
   力素子。