JP2000004036A

JP2000004036A - 微結晶半導体層の形成方法、および光起電力素子

Info

Publication number: JP2000004036A
Application number: JP10167927A
Authority: JP
Inventors: Koichi Matsuda; 高一松田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-06-16
Filing date: 1998-06-16
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】形成速度を高速にしても、電気的、光学的特
性に優れた微結晶半導体層を形成できる微結晶半導体層
の形成方法、および光起電力素子を提供する【解決手段】原料ガスを反応容器の放電空間内へ導入
し、原料ガスをプラズマ放電により分解し、微結晶半導
体層を形成する方法において、反応容器内の基板と対向
する面に複数のカソード電極を配置し、主たるカソード
電極に原料ガスを分解するための主たる高周波電力を印
加してプラズマを生成し、異なるカソード電極に主たる
高周波電力よりも低い周波数の高周波電力を印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波プラズマＣ
ＶＤ法を利用した微結晶半導体層の形成方法、および光
起電力素子に係り、特に光電変換素子、ラインセンサ
ー、その他各種デバイス等に有用な微結晶シリコン層を
高品質に高速で形成する微結晶半導体層の形成方法、お
よびｉ型層として微結晶シリコン層を有する光起電力素
子に関する。

【０００２】

【従来の技術】１９７０年代の後期において、非晶質シ
リコン系薄膜の価電子制御が可能になると、非晶質シリ
コン系薄膜を、様々な半導体デバイスに応用するための
研究・開発が進められるようになった。

【０００３】例えば、非晶質シリコン系薄膜を有する薄
膜起電力素子は、一般的にはｐｉｎ接合構造を有してお
り、光電変換は主にｉ型層で行われる。接合特性を改善
するためにｐ型層やｎ型層を微結晶化する試みは、これ
まで数多くなされてきたものの、ｉ型層が非晶質シリコ
ンからなるｐｉｎ型太陽電池では、光照射時にｉ型層の
欠陥密度が増加し、光電変換率の低下を引き起こす現象
（所謂Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）の抑制
が困難であり、実用上の大きな問題となっていた。

【０００４】近年、非晶質シリコン系薄膜起電力素子の
光電変換層にｉ型の微結晶シリコンを用いる試みがなさ
れている。例えば、Ｎｅｕｃｈａｔｅｌ大学のＳｈａｈ
らのグループは、２５ｔｈＩＥＥＥＰＶＳｐｅｃ
ｉａｌｉｓｔｓＣｏｎｆｅｒｅｒｎｃｅ，Ｗａｓｈｉ
ｎｇｔｏｎ，Ｍａｙ１３−１７，１９９６において、
ｐ型層、ｉ型層、ｎ型層の全層に微結晶シリコンを用い
て作製した光電変換効率７．７％の光劣化を伴わないｐ
ｉｎ型微結晶シリコン太陽電池を報告している。

【０００５】これら半導体デバイスの製造における薄膜
半導体層の形成には、いわゆるＲＦプラズマＣＶＤ法が
汎用されている。ＲＦプラズマＣＶＤ法においては、１
３．５６ＭＨｚの高周波が電波法に基づく観点から一般
的に使用されている。ＲＦプラズマＣＶＤ法は、放電条
件の制御が比較的容易であり、得られる膜の膜質が優れ
ているといった利点を有するが、ガスの利用効率が低
く、薄膜形成速度を大きくするにつれ、形成膜の品質が
急激に低下する傾向が確認されており、量産時のスルー
プットを向上させにくいという欠点があった。

【０００６】一方、薄膜形成速度を比較的大きくしても
良質の薄膜半導体を形成することができるものとして、
２．４５ＧＨｚに代表されるマイクロ波を用いたプラズ
マＣＶＤ法が提案されている。マイクロ波プラズマＣＶ
Ｄ法は、ＲＦプラズマＣＶＤ法に比べて、原料ガスの利
用効率が高く、薄膜形成速度を高くすることができる反
面、形成される薄膜の品質は充分満足できるものとは限
らなかった。

【０００７】近年、ＲＦ周波数よりも高く、マイクロ波
周波数よりも低い５０〜５５０ＭＨｚ程度のいわゆるＶ
ＨＦ（ＶｅｒｙＨｉｇｈＦｒｅｑｕｅｎｃｙ）領域
の周波数を用いたＶＨＦプラズマＣＶＤ法が検討されて
いる。このＶＨＦプラズマＣＶＤ法についての検討は、
例えば、ＰｌａｓｍａＣｈｅｍｉｓｔｒｙａｎｄＰ
ｌａｓｍａＰｒｏｃｅｓｓｉｎｇ，Ｖｏｌ７，Ｎｏ．
３，（１９８７）ｐ２６７−２７３に説明されている。
同文献には、容量結合型のグロー放電分解装置を使用
し、原料ガス（シランガス）を周波数２５〜１５０ＭＨ
ｚの超短波エネルギーで分解して、非晶質シリコン膜を
形成することが記載されている。具体的には、周波数を
２５ＭＨｚ〜１５０ＭＨｚの範囲で変化させて、非晶質
シリコン膜の形成を行い、７０ＭＨｚを使用した場合に
膜堆積速度が、２１Å／ｓｅｃと最も大きくなり、上述
のＲＦプラズマＣＶＤ法の５〜８倍程度の形成速度であ
ることが記載されている。さらに、膜中の欠陥密度、光
バンドギャップおよび導電率は、励起周波数によってあ
まり影響を受けないことが記載されている。

【０００８】また、特開平７−１３０７１９号公報に
は、複数の周波数の高周波電力を成膜炉内に投入するこ
とで、積極的にプラズマ組成を制御し、所望のプラズマ
を得て均一で安定したプラズマ処理を行うことが開示さ
れている。具体的には、プラズマ処理装置内において、
処理される基板は電極上に設置され、これと対向する面
に独立した電極が設置される。プラズマ処理は、いずれ
か一方の電極に、異なる周波数の高周波電力を合成した
電力を投入するというものである。

【０００９】しかしながら、このプラズマ処理方法はエ
ッチング処理に関するものであり、微結晶半導体層の形
成条件のような場合に、自由にプラズマ電位や電子密
度、その他の条件を効率よく制御することができるかが
不明である。

【００１０】さらに加えて、微結晶シリコン層などのよ
うに、非晶質シリコン層と比較して格子緩和に必要なエ
ネルギーが高い半導体層を作成する場合、その半導体層
を形成する速度に応じた放電エネルギーをプラズマ中に
供給することが必要であり、高品質の微結晶シリコン層
を形成させる条件は限られていた。

【００１１】例えば、前述のＮｅｕｃｈａｔｅｌ大学の
Ｓｈａｈらのグループが採用したｉ型の微結晶シリコン
層の形成方法は、１１０ＭＨｚのＶＨＦ帯周波数を採用
していた。

【００１２】

【発明が解決しようとする課題】上述のように、ｉ型層
に微結晶シリコン膜を用いたｐｉｎ型太陽電池は、光劣
化を伴わないという大きな利点を有する。

【００１３】前述のＮｅｕｃｈａｔｅｌ大学のＳｈａｈ
らのグループの報告によると、ｉ型微結晶シリコン層の
堆積速度は１．２Å／ｓｅｃで、その層厚は３．６μｍ
であった。簡単な計算によって、ｉ型微結晶シリコン層
の形成時間は、８時間以上もの長時間を要することとな
り、タクトタイムの上昇から、低コスト化を図るのが困
難となってしまう。

【００１４】したがって、微結晶シリコン膜を太陽電池
のｉ型層などの層厚の厚い層に適用するためには、ｉ型
微結晶シリコン層の形成速度を飛躍的に向上させること
が必須である。微結晶シリコン膜の形成速度を大きくす
るためには、原料ガスや投入する高周波電力の増加が必
要となるが、この形成速度の上昇方法は非晶質を形成し
やすい方法でもある。

【００１５】一般に、微結晶構造の促進のためには、層
形成の最表面での格子緩和が必要とされており、基板温
度の上昇等によって解決されていたものの、微結晶層を
高速度で形成するには限界があった。

【００１６】結果として形成膜の最表面での格子緩和が
阻害され、形成膜の品質は低下する傾向があることが、
これまでの多くの研究より明らかにされている。基板温
度の上昇も、ｉ型層と他の層（下地のｎ型層あるいはｐ
型層）からのドーパントの拡散が顕著となってｉ型層の
品質を損ない、結果的に作製した薄膜太陽電池の特性も
低下させてしまうというおそれがあった。

【００１７】本発明は、形成速度を数〜数十Å／ｓｅｃ
という高速にしても、電気的、光学的特性に優れた微結
晶半導体層を形成することができる微結晶半導体層の形
成方法、および微結晶半導体層を光電変換層として有す
る光起電力素子を提供することを目的とする。

【００１８】すなわち、本発明は、効率良く半導体デバ
イスを形成しうるＶＨＦプラズマＣＶＤ法を利用して、
基板上に、層中の欠陥を極力抑えながら高品質な堆積層
を高速度で形成することができる微結晶半導体層の形成
方法、および光起電力素子を提供することを目的とす
る。

【００１９】

【課題を解決するための手段】上記の目的を達成すべ
く、本発明の微結晶半導体層の形成方法は、原料ガスを
反応容器の放電空間内へ導入し、電力を印加して原料ガ
スをプラズマ放電により分解し、微結晶半導体層を形成
する微結晶半導体層の形成方法において、反応容器内の
基板と対向する面に複数のカソード電極を配置し、主た
るカソード電極に原料ガスを分解するための主たる高周
波電力を印加してプラズマを生成し、異なるカソード電
極に主たる高周波電力よりも低い周波数の高周波電力を
印加するものである。

【００２０】低い周波数の高周波電力を印加した際のプ
ラズマ電位は、５Ｖ〜１００Ｖの範囲にあることが好ま
しい。

【００２１】また、低い周波数の高周波電力を印加する
カソード電極は、基板と主たるカソード電極との間以外
の放電空間にあることが好ましい。

【００２２】さらに、各カソード電極に印加する電力を
変化させ、プラズマ電位を変化させることにより、微結
晶半導体層の結晶粒径を制御することが好ましい。

【００２３】そして、主たる原料ガスを分解するための
高周波電力の周波数は、５０ＭＨｚ〜５５０ＭＨｚの範
囲にあることが好ましい。

【００２４】この主たる原料ガスを分解するための高周
波電力は、カソード電極の電力密度で０．４Ｗ／ｃｍ²
〜２０Ｗ／ｃｍ² であることが好ましい。

【００２５】また、各カソード電極に投入する高周波の
周波数は、１３．５６ＭＨｚ〜１００ＭＨｚの範囲にあ
ることが好ましい。

【００２６】さらに、カソード電極と基板を内包する放
電空間は実質的に接地されたメッシュ状の電極で囲まれ
ていることが好ましい。

【００２７】そして、基板温度は、１５０℃〜４５０℃
であることが好ましい。

【００２８】また、微結晶半導体層の形成圧力は、１０
ｍｔｏｒｒ〜４００ｍｔｏｒｒであることが好ましい。

【００２９】この微結晶半導体層の形成速度は、１０Å
／ｓｅｃ以上であることが好ましい。

【００３０】一方、本発明の光起電力素子は、以上のい
ずれかの形成方法により形成された微結晶半導体層を光
電変換層として有することを特徴とする。

【００３１】また、ロール・ツー・ロール方式により、
帯状基板上に半導体層が連続的に形成されるものであ
る。

【００３２】本発明の微結晶半導体層の形成方法、およ
び光起電力素子により、良質で低コストの微結晶シリコ
ン層を用いた光起電力素子の作製が可能となる。微結晶
シリコン層形成の詳細なメカニズム、および構造と光起
電力素子特性との関係には不明な点が多いが、次のよう
に予想することができる。

【００３３】上記の高周波プラズマＣＶＤ法による層形
成条件においては、従来の高周波周波数１３．５６ＭＨ
ｚよりも高い周波数であるため、プラズマ中の電子密度
が高く、比較的低温度で微結晶半導体層を形成すること
ができる。

【００３４】ただし、高い周波数の選択のみでは、電子
密度は高まるもののイオン種が増加し、高形成速度を実
現する条件では半導体層にダメージを及ぼし、却ってキ
ャリアの走行性を妨げるものである。

【００３５】そこで、まず、主たる原料ガスの分解のた
めの高周波電力の周波数を、好ましくは５０〜５５０Ｍ
Ｈｚの範囲としてプラズマを生起させ、高形成速度を維
持する。この条件では、プラズマ電位は炉内圧力、導入
ガス種、投入電力、投入周波数に依存する。炉内圧力が
下がればプラズマ電位は上がるものの、水素希釈率の大
きい微結晶作成条件では、低圧力による過剰な水素イオ
ンの形成層へのアタックが層質の低下を招くと考えられ
る。

【００３６】また、投入電力を上昇させればプラズマ電
位も上昇し、層形成速度も上昇するが、アモルファスに
近い構造となってしまい、キャリアの走行性も低下して
しまう。さらに、投入周波数を低くすればプラズマ電位
は上昇するが、プラズマ中の電子密度の低下により励起
される活性種の持つエネルギーが低下することとなり、
結果として層形成表面での緩和が抑制されてしまい、膜
質は低下する。

【００３７】本発明の形成方法は、前述の主たる高周波
によりプラズマを生起させた後、より低い周波数、好ま
しくは１３．５６〜１００ＭＨｚの高周波を異なるカソ
ード電極からプラズマ中に投入する。その結果、主たる
プラズマ中のプラズマ電位は引きずられ上昇し、活性種
はより高いポテンシャルから基板に向かって加速される
ことで、電子密度を高めることなく、所望の形成速度
で、結晶粒径の大きい良質な微結晶層を形成することが
できるものである。

【００３８】また、水素ラジカルの活性化によるダング
リングボンドの補償も促進され、結晶粒界におけるキャ
リアトラップも減少するため、光起電力素子としてＦＦ
の向上をもたらすものである。

【００３９】プラズマ電位の制御は高周波エネルギーの
付加によるものであり、ＤＣ電界を印加してもカソード
電位の変化にとどまり、劇的な膜質の変化は少ないと考
えられる。

【００４０】この場合の良質な微結晶半導体層とは、結
晶粒径が大きいことは言うまでもないが、微結晶の長手
方向が層形成方向に平行であり、光起電力素子として機
能させる場合にはキャリアの進行方向と同じである。し
たがって、キャリアの進行方向に存在する結晶粒界は少
なくなるため、フィルファクター（ＦＦ）の高い優れた
光起電力素子を作成することができるものである。

【００４１】

【発明の実施の形態】以下、本発明の微結晶半導体層の
形成方法、および光起電力素子の実施形態を説明する
が、本発明はこれらによって何ら限定されるものではな
い。

【００４２】図２は、従来の半導体層形成装置を模式的
に示す概略図である。

【００４３】図２において、反応容器１００内のヒータ
ー１０２に密着するように基板１０１を設置し、排気装
置を用いて容器内を真空にした後、基板１０１を所望の
温度まで加熱する。基板温度が安定したところでガス導
入バルブ１０６を開け、マスフローコントローラー１０
７で流量を調整し、ガス導入管１０５を介してシリコン
原子を含有する原料ガスを容器内に導入する。

【００４４】次に、高周波電源１０４より高周波をカソ
ード電極１０３に印加し、プラズマ１０８を生起させ
る。その際、容器壁と基板はともに接地されており、プ
ラズマは容器内に一様に広がる。したがって、基板１０
１上に形成される層の特性は、導入されるガス種、形成
時の圧力、形成時の基板温度、投入される高周波パワー
等で決定されてしまうことになる。また、このようにし
て形成された半導体層の特性は、互いにトレードオフの
関係にあり、トータルで特性を向上させることは難しい
ものである。

【００４５】図１は、本発明の微結晶半導体層の形成方
法を実施するための半導体層形成装置の一例を模式的に
示す概略図である。

【００４６】図１において、反応容器２００内のヒータ
ー２０２に密着するように基板２０１を設置し、排気装
置を用いて容器内を真空にした後、基板２０１を所望の
温度まで加熱する。基板温度が安定したところでガス導
入バルブ２０６を開け、マスフローコントローラー２０
７で流量を調整し、ガス導入管２０５を介してシリコン
原子を含有する原料ガスを容器内に導入する。

【００４７】次に、電源２０４より、主たる原料ガス分
解のための高周波をカソード電極２０３に印加し、プラ
ズマを生起させる。

【００４８】さらに、電源２１３より、主たる周波数よ
り低い周波数の高周波をカソード電極２１２に印加す
る。その際、１３．５６〜１００ＭＨｚの周波数を用い
れば、４００ｍｔｏｒｒ以下の周波数でも放電を維持す
ることが可能である。

【００４９】したがって、低い周波数が投入された側２
０９および２１０のプラズマインピーダンスは、主たる
カソード電極と基板との間に生起される２０８のプラズ
マインピーダンスと比べて低くなり、空間のプラズマ分
布の調整が可能となる。さらに、カソード電極２１２と
基板２０１との間に生起されるプラズマの周波数は低い
ため、そのプラズマの電位が高くなり、主たるプラズマ
の電位をも引き上げる。

【００５０】その結果、高形成速度を維持したままで、
高膜質を実現することが可能となったものである。ま
た、プラズマの周囲に沿ってメッシュ状の実質的に接地
された電極２１１を設置することで、実際の平均自由行
程、ガスの滞留時間に係る容器の容積よりも狭い空間に
プラズマが閉じ込められるので、放電が安定するもので
ある。

【００５１】図３は、本発明の光起電力素子の一実施形
態の模式的な説明図であり、半導体層はｐｉｎ型であ
る。図３において、本発明の光起電力素子は、基体６０
１、光反射層６０２、ｎ型半導体層６０３、ｉ型半導体
層６０４、ｐ型半導体層６０５、透明電極層６０６、お
よび集電電極６０７から構成されており、以下に各構成
要素について説明する。

【００５２】（基体）プラズマ放電空間中に置かれる基
体については、基板表面のシース電圧が形成される膜の
特性を左右するため重要である。基板の最表面は導電性
の方が望ましく、導電材料の単体で構成されたものでも
よく、絶縁性材料または導電性材料で構成された支持体
上に導電層を形成したものであってもよい。

【００５３】導電性材料としては、例えば、めっき鋼
板、ＮｉＣｒ、ステンレス鋼、ＣｕＭｇ、Ａｌ、Ｃｒ、
Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ、Ｓｎ
等の金属、またはこれらの合金、及び各金属のシリコン
化合物が挙げられる。これらの材料を支持体として使用
するには、シート状、あるいは長尺状のシートを円筒状
に巻き付けたロール状、あるいは円筒体であることが望
ましい。

【００５４】光起電力素子の集積化を図る場合には、絶
縁性基板上に導電性処理を施したものを基板として用い
ることが望ましい。絶縁性材料としては、ポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド等の合成樹脂、ま
たはガラス、セラミックス、紙などが挙げられる。これ
らの材料を支持体として使用するには、シート状、ある
いは長尺状のシートを円筒状に巻き付けたロール状、あ
るいは円筒状であることが望ましい。これらの絶縁性支
持体は、少なくともその一方の表面に導電層を形成し、
該導電層を形成した表面上に本発明の半導体層を形成す
る。

【００５５】例えばガラスであれば、表面上にＮｉＣ
ｒ、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｒ、Ｎｂ、Ｔ
ａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ、Ｉｎ₂ Ｏ₃ 、ＩＴＯ、Ｚｎ
Ｏ、ＣｕＭｇ等の材料、またはその合金からなる導電層
を形成する。また、ポリエステルフィルム等の合成樹脂
シートであれば、その表面上にＮｉＣｒ、Ａｌ、Ｃｒ、
Ａｇ、Ｐｂ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ
等の材料、またはその合金からなる導電層を形成する。
さらに、ステンレス鋼であれば、可視光から近赤外で高
い反射率を有する層、例えば、ＮｉＣｒ、Ａｌ、Ａｇ、
Ｃｒ、Ｍｇ、Ｍｏ、Ｉｒ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐ
ｔ、Ｐｂ、Ｉｎ₂ Ｏ₃ 、ＩＴＯ、ＺｎＯ等、またはその
合金からなる導電層を形成する。

【００５６】導電層の形成方法としては、真空蒸着法、
スパッタリング法、スクリーン印刷法が挙げられる。

【００５７】支持体の表面形状は、平滑、あるいは山の
高さが最大０．１〜１．０μｍの凹凸（テクスチャー
化）であることが望ましい。例えば、ステンレス基体の
表面をテクスチャー化する１つの方法として、被処理基
体を酸性溶液によりエッチング処理することが挙げられ
る。

【００５８】基体の厚さは、所望通りの光起電力素子を
形成しうるように適宜決定するが、光起電力素子として
の柔軟性が要求される場合には、支持体としての機能が
十分発揮される範囲で可能な限り薄くすることが好まし
い。しかしながら、支持体の製造上、取り扱い上、およ
び機械的強度の点から、通常１０μｍ以上とされる。

【００５９】（光反射層）本発明の光起電力素子におけ
る望ましい基板形態としては、上記支持体上に、Ａｇ、
Ａｌ、Ｃｕ、ＡｌＳｉ、ＣｕＭｇ等の可視光から近赤外
で反射率の高い金属からなる導電層（光反射層）を形成
することが挙げられる。光反射層は、真空蒸着法、スパ
ッタリング法、水溶液からの電解析出法等で形成するの
が適している。光反射層としての金属層の層厚として
は、１０ｎｍから５０００ｎｍの範囲が適している。

【００６０】本発明の光起電力素子における更に望まし
い基板形態としては、光反射層上にＺｎＯ、ＳｎＯ₂ 、
Ｉｎ₂ Ｏ₃ 、ＩＴＯ、ＴｉＯ₂ 、ＣｄＯ、Ｃｄ₂ ＳｎＯ
₄ 、Ｂｉ₂ Ｏ₃ 、ＭｏＯ₃ 、Ｎａ_x ＷＯ₃ 等からなる透
明導電層を形成することが挙げられる。

【００６１】透明導電膜の形成方法としては、真空蒸着
法、スパッタリング法、電解析出法、ＣＶＤ法、スプレ
ー法、スピンオン法、ディッピング法等が適した方法と
して挙げられる。また、透明電極の層厚は、その屈折率
により最適な層厚が異なるが、好ましい層厚の範囲とし
ては５０ｎｍ〜１０μｍが挙げられる。

【００６２】更に、透明導電層をテクスチャー化するに
は、例えば、スパッタリング法においては、その形成温
度を２００℃以上とすれば良い。また、いずれの形成方
法においても、透明導電層の形成後に弱酸により表面を
エッチング処理することが、テクスチャー化の効果を高
める点で有効である。

【００６３】（ｎ型層およびｐ型層）ｎ型層およびｐ型
層の母材は、非晶質シリコン系あるいは微結晶シリコン
系半導体から構成される。非晶質（以下、ａ−と略記す
る）シリコン系半導体としては、ａ−Ｓｉ、ａ−Ｓｉ
Ｃ、ａ−ＳｉＯ、ａ−ＳｉＮ、ａ−ＳｉＣＯ、ａ−Ｓｉ
ＯＮ、ａ−ＳｉＮＣ、ａ−ＳｉＣＯＮ、ａ−ＳｉＧｅＣ
等が挙げられる。

【００６４】微結晶（以下、μｃ−と略記する）シリコ
ン系半導体としては、μｃ−Ｓｉ、μｃ−ＳｉＣ、μｃ
−ＳｉＯ、μｃ−ＳｉＮ、μｃ−ＳｉＣＯ、μｃ−Ｓｉ
ＯＮ、μｃ−ＳｉＮＣ、μｃ−ＳｉＣＯＮ等が挙げられ
る。母材は、微結晶シリコンを含有した非晶質シリコン
系半導体であってもよい。

【００６５】伝導型をｐ型またはｎ型にするためにドー
ピングされる価電子制御剤の導入量は、１０００ｐｐｍ
から８０％が好ましい範囲として挙げられる。

【００６６】水素（Ｈ、Ｄ）及びフッ素は、未結合手を
補償する働きをし、荷電子制御効率を向上させるもので
ある。水素及びフッ素含有量は０．１〜３０ａｔｏｍ％
が最適値として挙げられる。特に、ｎ型半導体層、ｐ型
半導体層が微結晶シリコンを含有する場合、０．０１〜
１０ａｔｏｍ％が最適量として挙げられる。

【００６７】炭素、酸素、窒素原子の導入量は０．１ｐ
ｐｍ〜２０％、微量に含有させる場合には０．１ｐｐｍ
〜１％が好適な範囲である。

【００６８】また、電気特性としては活性化エネルギー
が０．２ｅＶ以下のものが好ましく、比抵抗としては１
００Ωｃｍ以下のものが好ましく、１Ωｃｍ以下が最適
である。

【００６９】（ｉ型半導体層）本発明の光起電力素子に
おいて、ｉ型半導体層は光励起キャリアを発生、輸送す
る最も重要な層であり、前記した本発明の微結晶半導体
層の形成方法により形成される。よって、当該ｉ型半導
体層の好ましい形成条件も先に記載した、本発明の微結
晶半導体層の形成方法における好ましい形成条件と同じ
である。

【００７０】本発明において、ｉ型半導体層としては、
μｃ−Ｓｉ、μｃ−ＳｉＣ、μｃ−ＳｉＯ、μｃ−Ｓｉ
Ｎ、μｃ−ＳｉＧｅ等が挙げられる。

【００７１】微結晶シリコン系半導体層中においては、
水素（Ｈ、Ｄ）及びフッ素が、未結合手を補償する働き
をしており、水素及びフッ素含有量は０．０１〜２０ａ
ｔ％が最適値として挙げられる。

【００７２】また、本発明の微結晶半導体層の形成方法
により作成されたｉ型微結晶シリコン層は、ｐ型半導体
層、ｎ型半導体層にも使用することができるものであ
る。

【００７３】（透明電極層）インジウム酸化物（Ｉｎ₂
Ｏ₃ ）、スズ酸化物（ＳｎＯ₂ 、ＩＴＯ（Ｉｎ₂ Ｏ₃ −
ＳｎＯ₂ ）等が適した材料であり、これらの材料にフッ
素を含有させても良い。透明電極層の堆積には、スパッ
タリング法または真空蒸着法が最適な堆積方法である。

【００７４】スパッタリング法で堆積する場合、金属タ
ーゲット、あるいは酸化物ターゲット等のターゲットを
適宜組み合わせて用いられる。スパッタリング法で堆積
する場合、基板温度は重要な因子であって、５０℃〜６
００℃が好ましい温度範囲として挙げられる。

【００７５】透明電極層をスパッタリング法で堆積する
場合のスパッタリング用のガスとしては、Ａｒガス、Ｈ
ｅガス等の不活性ガスが挙げられる。また、不活性ガス
に酸素ガス（Ｏ₂ ）を必要に応じて添加することも好ま
しい。特に、金属をターゲットにしている場合には、酸
素ガス（Ｏ₂ ）の添加は必須である。

【００７６】不活性ガス等によってターゲットをスパッ
タリングする場合の放電空間内の圧力は、効果的にスパ
ッタリングを行うために、０．１〜５０ｍｔｏｒｒが好
ましい範囲として挙げられる。

【００７７】透明電極の堆積速度は、放電空間内の圧力
や放電圧力に依存し、最適な堆積速度は、０．０１〜１
０ｎｍ／ｓｅｃの範囲である。

【００７８】真空蒸着法により透明電極を堆積するのに
適した蒸着源としては、金属スズ、金属インジウムス
ズ、インジウム−スズ合金等が挙げられる。

【００７９】真空蒸着法により透明電極を堆積する場合
の基板温度としては、２５℃〜６００℃の範囲が適して
いる。

【００８０】さらに、酸素ガス（Ｏ₂ ）を導入し、圧力
が５×１０^-5Ｔｏｒｒ〜９×１０^-4Ｔｏｒｒの範囲で堆
積することが好ましい。この範囲で酸素を導入すること
により、蒸着源から気化した金属が気相中の酸素と反応
して、良好な透明電極層が堆積される。

【００８１】上記の条件による透明電極層の好ましい堆
積速度の範囲としては、０．０１〜１０ｎｍ／ｓｅｃで
ある。堆積速度が０．０１ｎｍ／ｓｅｃ未満であると生
産性が低下し、１０ｎｍ／ｓｅｃより大きくなると粗な
膜となり透過率、導電率や密着性の上からは好ましくな
い。

【００８２】透明電極層の層厚は、反射防止膜の条件を
満たすような条件に堆積するのが好ましく、具体的な層
厚としては５０〜５００ｎｍが好ましい範囲として挙げ
られる。

【００８３】（集電電極）光起電力層であるｉ型半導体
層に多くの光を入射させ、発生したキャリアを効率よく
電極に集めるためには、集電電極の形（光の入射方向か
ら見た形）、及び材質は重要である。通常、集電電極の
形は櫛型が使用され、その線幅、線数などは、光起電力
素子の光入射方向からみた形状および大きさ、集電電極
の材質などによって決定される。線幅は、通常、０．１
ｍｍ〜５ｍｍ程度である。

【００８４】集電電極の材質としては、Ｆｅ、Ｃｒ、Ｎ
ｉ、Ａｕ、Ｔｉ、Ｐｄ、Ａｇ、Ａｌ、Ｃｕ、ＡｌＳｉ、
Ｃ（グラファイト）等が用いられ、通常、比抵抗の小さ
いＡｇ、Ｃｕ、Ａｌ、Ｃｒ、Ｃなどの金属、あるいはこ
れらの合金が適している。

【００８５】集電電極の層構造としては、単一の層から
なるものでもよいし、複数の層からなるものであっても
よい。

【００８６】これらの金属は、真空蒸着法、スパッタリ
ング法、めっき法、印刷法等で形成するのが好ましい。
層厚としては、１０ｎｍ〜０．５ｍｍが適している。

【００８７】真空蒸着法で形成する場合には、透明電極
層上に集電電極の形状をなしたマスクを密着させ、真空
中で電子ビームまたは抵抗加熱により所望の金属蒸着源
を蒸発させ、透明電極上に所望の形状をした集電電極を
形成する。

【００８８】スパッタリング法で形成する場合には、透
明電極層上に集電電極の形状をなしたマスクを密着さ
せ、真空中にＡｒガスを導入し、所望の金属スパッタリ
ングターゲットに直流電圧（ＤＣ）を印加し、グロー放
電を発生させることによって、金属をスパッタさせ、透
明電極層上に所望の形状をした集電電極を形成する。

【００８９】印刷法で形成する場合には、Ａｇペース
ト、Ａｌペースト、あるいはカーボンペーストをスクリ
ーン印刷機で印刷する。

【００９０】以上、ｐｉｎ構造の半導体層を有する光起
電力素子について説明したが、ｐｉｎｐｉｎ構造やｐｉ
ｎｐｉｎｐｉｎ構造などのｐｉｎ構造の半導体層を複数
積層した光起電力素子、あるいはｎｉｐ構造やｎｉｐｎ
ｉｐ構造やｎｉｐｎｉｐｎｉｐ構造等のｎｉｐ構造の半
導体層を複数積層した光起電力素子についても適用する
ことができるものである。

【００９１】

【実施例】以下、本発明の光起電力素子の作製例を挙げ
て詳細に説明するが、本発明はこれによって何ら限定さ
れるものではない。

【００９２】〈予備実施例〉図１に示した装置を用い
て、本発明の微結晶半導体層の形成方法について実験を
行った。

【００９３】まず、下記に示す条件で、ステンレス基板
（ＳＵＳ３０４ＢＡ）２０１をヒーター２０２により加
熱し、圧力および原料ガス流量を安定させた。その後、
高周波電源２０４より１０５ＭＨｚの高周波電力をカソ
ード電極２０３に印加した後、高周波電源２１３より１
３．５６ＭＨｚの高周波電力をカソード電極２１２に印
加した。

【００９４】ｉ型微結晶半導体層形成条件ＳｉＨ₄ ：８０ｓｃｃｍＨ₂ ：２４００ｓｃｃｍ基板温度：３００℃ 圧力：１０〜２５０ｍｔｏｒｒ１０５ＭＨｚ：０．５〜２．５Ｗ／ｃｍ² １３．５６ＭＨｚ：０．１〜０．５Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【００９５】放電が安定したところで、不図示のシャッ
ターを開け、基板２０１上に１μｍの微結晶半導体層を
形成した。放電中は、プラズマ電位をモニターするため
に、不図示のプローブをプラズマ２０８中に設置した。
このようにして作成したサンプルをサンプル１〜１０と
する。

【００９６】次に、ラマン散乱法、Ｘ線回折法、および
反射赤外吸収法（ＩＲ法）を用いて、形成した微結晶半
導体層の評価を行った。その結果を表１に示す。

【００９７】

【表１】

【００９８】ラマンシフトは、５２０ｃｍ^-1付近にピー
クが観測され、微結晶化していることが確認された。ま
た、Ｘ線ピーク位置より、この微結晶層中に含まれる結
晶構造は、（１１１）配向および（２２０）配向してい
ることが判った。Ｓｃｈｅｒｒｅｒの式を用いて、（１
１１）配向面について膜厚方向の結晶粒径を調べた結
果、結晶粒径は５０〜５００Åであり、プラズマ制御に
より結晶性の調整が可能であることが判った。また、Ｉ
Ｒ法により、２１００ｃｍ^-1のピーク面積から膜中水素
含有量を求めた結果、１０ａｔｏｍ％であった。

【００９９】〈実施例１〉図４に示す装置を用いて、図
５（ａ）に示す光起電力素子を作成した。以下に、本発
明の微結晶半導体層の形成方法を手順にしたがって説明
する。

【０１００】１）基板セット：下部電極としてＣｕＭｇ
合金４０１ａを１００ｎｍ、ＺｎＯ薄膜４０２ａを１μ
ｍ蒸着してあるステンレス基板（ＳＵＳ３０４ＢＡ）３
１０（５０ｍｍ×５０ｍｍ）を、充分に脱脂洗浄を行っ
た後、基板搬送機構３１１を有するロードロック室３０
７内の不図示の基板ホルダーにセットし、真空ポンプ３
４２ｆにより１０^-6ｔｏｒｒまで真空排気した。

【０１０１】２）搬送：ｎ型層形成炉３０６を真空ポン
プ３４２ｅにより１０^-6ｔｏｒｒまで排気した後、ゲー
トバルブ３０８ｅを開け、基板ホルダーをｎ型半導体層
形成炉３０６内に移動させた。

【０１０２】３）加熱：ゲートバルブ３０８ｅを閉め、
基板加熱ヒーター３０９ｅを下降させて基板３１０に密
着させた。基板温度が表２に示す３００℃に上昇し、安
定したところで、表２に示すｎ型半導体層４０３ａ形成
の原料ガス（Ｓｉ₂ Ｈ₆ ：１．０ｓｃｃｍ、ＰＨ₃ ／Ｈ
₂ ：０．５ｓｃｃｍ、Ｈ₂ ：５０ｓｃｃｍ）をマスフロ
ーコントローラー３４１ｅを介して形成炉３０６内に導
入した。

【０１０３】４）ｎ型半導体層４０３ａ形成：上記の条
件の原料ガスをマスフローコントローラー３４１ｅを介
してカップ型電極３２２中に導入した後、表２に示す圧
力（１．２ｔｏｒｒ）および高周波電力（ＲＦ電力：
０．０１Ｗ／ｃｍ³ ）で、表２に示す層厚（２０ｎｍ）
のａ−Ｓｉからなるｎ型半導体層４０３ａを形成した。
所望の層厚まで達したところで、高周波電力の供給を止
め、放電を終了させた。

【０１０４】５）ｎ型半導体層４０４ａ形成：マスフロ
ーコントローラー３４１ｅからの原料ガスの導入を止
め、ｎ型半導体層形成炉３０６を真空ポンプ３４２ｅに
より１０^-6ｔｏｒｒまで排気した後、ゲートバルブ３０
８ｄを開け、ｎ型半導体層４０３ａまで形成された基板
３１０をｎ型半導体層形成炉３０５内に移動させた。

【０１０５】次に、表２のｎ型半導体層４０４ａ形成条
件に示す原料ガス（ＳｉＨ₄ ：０．５ｓｃｃｍ、ＰＨ₃
／Ｈ₂ ：０．５ｓｃｃｍ、Ｈ₂ ：１００ｓｃｃｍ）をマ
スフローコントローラー３４１ｄを介してカップ型電極
３２０中に導入した後、ｎ型半導体層４０３ａと同様
に、表２に示す層厚（１０ｎｍ）のμｃ−Ｓｉからなる
ｎ型半導体層４０４ａを形成した。所望の層厚まで達し
たところで、高周波電力の供給を止め、放電を終了させ
た。

【０１０６】６）ｉ型半導体層４０５ａ形成：マスフロ
ーコントローラー３４１ｄからの原料ガスの導入を止
め、ｎ型半導体層形成炉３０５を真空ポンプ３４２ｄに
より１０^-6ｔｏｒｒまで排気した後、ゲートバルブ３０
８ｃを開けｎ型半導体層４０４ａまで形成された基板３
１０をｉ型半導体層形成炉３０４内に移動させた。

【０１０７】次に、表２のｉ型半導体層形成条件に示す
原料ガス（ＳｉＨ₄ ：１００ｓｃｃｍ、Ｈ₂ ：２０００
ｓｃｃｍ）をマスフローコントローラー３４１ｃを介し
て放電空間内に導入した後、まず表２に示す１０５ＭＨ
ｚの高周波電力（２Ｗ／ｃｍ² ）をカソード電極３１８
に印加し、プラズマを発生させた。

【０１０８】その後、対向する基板と反対の面に設置さ
れたカソード電極３１６に、表２に示す１３．５６ＭＨ
ｚの高周波電力（０〜１．０Ｗ／ｃｍ² ）を印加し、放
電空間中のプラズマ電位を上昇させた。なお、放電空間
は不図示の接地されたメッシュ電極により囲まれている
ものである。

【０１０９】放電が安定した後、不図示のシャッターを
開け、表２に示す層厚（１０００ｎｍ）のμｃ−Ｓｉ半
導体層を形成した。所望の層厚まで達したところで、高
周波電力の供給を止め、放電を終了させた。その際、カ
ソード電極３１６に印加する高周波電力を調整し、基板
３１０およびカソード電極３１８の間に生成したプラズ
マ空間の電位が２．５Ｖから５０Ｖになるようにして、
ｉ型微結晶半導体層４０５ａの形成を行った。

【０１１０】７）ｐ／ｉ型半導体層４０６ａ形成：マス
フローコントロ−ラー３４１ｃからの原料ガスの導入を
止め、ｉ型半導体層形成炉３０４を真空ポンプ３４２ｃ
により１０^-6ｔｏｒｒまで排気した後、ゲートバルブ３
０８ｂを開け、ｉ型半導体層４０５ａまで形成された基
板３１０をｐ／ｉ型半導体層形成炉３０３内に移動させ
た。

【０１１１】次に、表２のｐ／ｉ型半導体層形成条件に
示す原料ガス（Ｓｉ₂ Ｈ₆ ：４．０ｓｃｃｍ、Ｈ₂ ：１
００ｓｃｃｍ）をマスフローコントローラー３４１ｂを
介してカップ型電極３１４中に導入した後、ｎ型半導体
層４０３ａおよびｎ型半導体層４０４ａと同様に、表２
に示す層厚（３０ｎｍ）のａ−Ｓｉからなるｐ／ｉ型半
導体層４０６ａを形成した。所望の層厚まで達したとこ
ろで、高周波電力の供給を止め、放電を終了させた。

【０１１２】８）ｐ型半導体層４０７ａ形成：マスフロ
ーコントロ−ラー３４１ｂからの原料ガスの導入を止
め、ｐ／ｉ型半導体層形成炉３０３を真空ポンプ３４２
ｂにより１０^-6ｔｏｒｒまで排気した後、ゲートバルブ
３０８ａを開けｐ／ｉ型半導体層４０６ａまで形成され
た基板３１０をｐ型半導体層形成炉３０２内に移動させ
た。次に、表２のｐ型半導体層形成条件に示す原料ガス
（ＳｉＨ₄ ／Ｈ₂ ：０．５ｓｃｃｍ、ＢＦ₃ ／Ｈ₂ ：５
ｓｃｃｍ、Ｈ₂ ：１００ｓｃｃｍ）をマスフローコント
ローラー３４１ａを介してカップ型電極３１２中に導入
した後、ｎ型半導体層４０３ａおよびｎ型半導体層４０
４ａと同様に、表２に示す層厚（１０ｎｍ）のμｃ−Ｓ
ｉからなるｐ型半導体層４０７ａを形成した。所望の層
厚まで達したところで、高周波電力の供給を止め、放電
を終了させた。

【０１１３】放電終了後、ｐ型半導体形成炉３０２内を
十分に不活性ガスによりパージした後、真空ポンプ３４
２ａにより１０^-6ｔｏｒｒまで排気し、ゲートバルブ３
０８ｆを開けｐ型半導体層４０７ａまで形成された基板
３１０をロードロック室３０１内に移動させた。充分冷
却した後に、ｐ型半導体層４０７ａまで形成された基板
３１０を取り出した。

【０１１４】９）透明電極４０８ａおよび集電電極４０
９ａ：取り出した基板３１０は、不図示の蒸着装置にセ
ットし、表２に示す条件で真空蒸着法によりＩＴＯから
なる透明導電層４０８ａを蒸着した。

【０１１５】続いて、集電電極４０９ａとして、Ａｕを
電子ビームを用いた真空蒸着法により約８０００Å堆積
した。このｐｉｎ型光起電力素子をセル１−１〜２０と
する。

【０１１６】

【表２】

【０１１７】このようにして作成された光起電力素子セ
ル１−１〜２０はＡＭ１．５（１００ｍＷ／ｃｍ² ）の
光照射下で初期光電変換効率を測定した。また、微結晶
のｉ型半導体層４０５ａの層厚をＣＶ法により測定し
た。

【０１１８】その結果を表３及び表４に示す。表３は、
１３．５６ＭＨｚの高周波電力が投入された場合のプラ
ズマ電位と初期特性の結果であり、表４は、１３．５６
ＭＨｚの高周波電力が投入されなかった場合のプラズマ
電位と初期特性の結果である。初期特性の値は、１３．
５６ＭＨｚの高周波電力を同時に印加した場合のプラズ
マ電位５Ｖでの特性を１．０として規格化したものであ
る。

【０１１９】ｉ型半導体層４０５ａの層厚については、
全て１μｍ前後に収まっており、形成速度は約８Å／ｓ
ｅｃであることが判った。

【０１２０】セル１−４〜１０は、開放電圧が約０．４
６Ｖ、短絡電流密度は約２０ｍＡ／ｃｍ² 以上あり、微
結晶シリコンをｉ型半導体層として用いる光起電力素子
としては十分な特性を示した。ｉ型半導体層４０５ａ形
成の前に低形成速度で形成された微結晶のｎ型半導体層
４０４ａが１０ｎｍ挿入されているため、表２の条件で
形成したシリコン膜は微結晶シリコン化が促進したもの
と考えられる。

【０１２１】セル１−１〜３およびセル１−１１〜２０
はＦＦおよびＶ_oc（短絡電流）が低く、結果とし初期特
性は低下した。

【０１２２】このことから、ｉ型半導体層４０５ａ形成
中に主たる高周波放電によりプラズマを生起すると同時
に、異なる周波数の高周波を投入してプラズマ電位を５
Ｖ以上とすることにより、光起電力素子は優れた光電変
換効率を示すことが判った。

【０１２３】

【表３】

【０１２４】

【表４】

【０１２５】〈実施例２〉ｉ型半導体層４０５ａの形成
条件を下記の条件とした以外は、全て実施例１と同様に
してステンレス基板（ＳＵＳ）上にｐｉｎ型光起電力素
子を作成した。その際、１０５ＭＨｚの投入電力を変化
させて微結晶ｉ型層の形成速度を変化させたが、プラズ
マ電位は３Ｖおよび５Ｖとなるように１３．５６ＭＨｚ
の投入電力を調整した。この光起電力素子をセル２−１
〜２０とする。

【０１２６】ｉ型半導体層４０５ａ形成条件ＳｉＨ₄ ：８０ｓｃｃｍＨ₂ ：２４００ｓｃｃｍ基板温度：３００℃ 圧力：２５０ｍｔｏｒｒ１０５ＭＨｚ：０．５〜５．０Ｗ／ｃｍ² １３．５６ＭＨｚ：０．１〜１．０Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【０１２７】実施例１と同様に、作成された光起電力素
子（セル２−１〜２０）について、光照射下（ＡＭ１．
５）で光電変換効率を測定した。その結果を表５、表６
に示す。

【０１２８】次に、実施例１と同様にセル２−１〜２０
のｉ型半導体層４０５ａの層厚をＣＶ法により測定した
ところ、ｉ型半導体層４０５ａの形成速度は約０．８〜
２０Å／ｓｅｃに分布していることが判った。

【０１２９】形成速度が低い場合（セル２−１〜３およ
びセル２−１１〜１３）の光起電力素子の特性は総じて
満足の得られるものであったが、形成速度が高い場合
（セル２−４〜１０およびセル２−１４〜２０）の光起
電力素子は、プラズマ電位の低い方で形成速度の上昇に
伴う効率の低下が大きいものとなった。一方、プラズマ
電位が高い場合には、形成速度の上昇によりＦＦが若干
低下するものの、特性の急激な低下は見られなかった。

【０１３０】このことから、微結晶のｉ型半導体層４０
５ａ形成中にプラズマ電位を５Ｖ以上とすることによ
り、１０Å／ｓｅｃ以上の高形成速度下においても、光
起電力素子は優れた光電変換効率を示すことが判った。

【０１３１】

【表５】

【０１３２】

【表６】

【０１３３】〈実施例３〉ｉ型半導体層４０５ａの形成
条件を以下の条件とした以外は、全て実施例１と同様に
してステンレス基板（ＳＵＳ）上にｐｉｎ型光起電力素
子を作成した。この光起電力素子をセル３−１〜１０と
する。

【０１３４】ｉ型半導体層４０５ａ形成条件ＳｉＨ₄ ：６５ｓｃｃｍＨ₂ ：１９５０ｓｃｃｍ基板温度：３００℃ 圧力：３〜３０ｍｔｏｒｒ１０５ＭＨｚ：０．５〜５．０Ｗ／ｃｍ² １３．５６ＭＨｚ：０．１〜１．０Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【０１３５】実施例１と同様に、作成された光起電力素
子（セル３−１〜１０）について、光照射下（ＡＭ１．
５）で光電変換効率を測定した。その結果を表７に示
す。

【０１３６】次に、実施例１と同様に、セル３−１〜１
０のｉ型半導体層４０５ａの層厚をＣＶ法により測定し
たところ、ｉ型半導体層４０５ａの形成速度は約２０Å
／ｓｅｃであった。

【０１３７】セル３−４〜１０は、開放電圧が約０．４
０Ｖ、短絡電流密度は約１９ｍＡ／ｃｍ² 以上あり、微
結晶シリコンをｉ型半導体層として用いる光起電力素子
としては十分な特性を示した。実施例１と同様に、ｉ型
半導体層４０５ａ形成の前に低形成速度で形成された微
結晶のｎ型半導体層４０４ａが１０ｎｍ挿入されている
ため、本実施例の条件で形成したシリコン膜は微結晶シ
リコン化が促進したものと考えられる。

【０１３８】セル３−１〜３は、ＦＦおよびＶ_oc（短絡
電流）が低く結果として初期特性は低下した。

【０１３９】このことから、ｉ型半導体層４０５ａ形成
中に、プラズマ電位を１００Ｖ以下とすることにより、
光起電力素子は優れた光電変換効率を示すことが分かっ
た。

【０１４０】

【表７】

【０１４１】〈実施例４〉ｉ型半導体層４０５ａの形成
条件を以下の条件とした以外は、全て実施例１と同様に
してステンレス基板（ＳＵＳ）上にｐｉｎ型光起電力素
子を作成した。

【０１４２】ｉ型半導体層４０５ａ形成条件ＳｉＨ₄ ：６５ｓｃｃｍＨ₂ ：１９５０ｓｃｃｍ基板温度：３００℃ 圧力：３０〜５００ｍｔｏｒｒカソード電極３１８：１３．５６〜８００ＭＨｚ，０．
５〜５．０Ｗ／ｃｍ² カソード電極３１６：ＤＣ〜１２０ＭＨｚ，０．１〜
１．０Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【０１４３】実施例１と同様に、作成された光起電力素
子（セル４−１〜１０）について、光照射下（ＡＭ１．
５）で光電変換効率を測定した。

【０１４４】また、実施例１と同様に、セル４−１〜１
０のｉ型半導体層４０５ａの層厚をＣＶ法により測定
し、該ｉ型半導体層４０５ａの形成速度が約１５Å／ｓ
ｅｃのものを選んで評価の対象とした。

【０１４５】その結果、直流電圧（ＤＣ）を印加しても
持性に変化は見られず、１３．５６ＭＨｚ以上の高周波
を印加した場合にのみ、特性の向上が見られた。また、
１００ＭＨｚ以上に周波数を上昇させると、主たる高周
波と干渉を起こし、プラズマが不安定になる現象が発生
した。さらに、カソード３１８に印加する高周波電力の
周波数がカソード３１６に印加する高周波電力の周波数
よりも低い場合には、高周波電力がカソード３１６側に
局在するためか、投入電力の割には形成速度が上がら
ず、初期特性も低いものであった。

【０１４６】また、カソード３１６に印加する高周波周
波数が、１３．５６ＭＨｚ〜１００ＭＨｚの範囲にある
場合には、開放電圧が約０．４５Ｖ、短絡電流密度は約
２１ｍＡ／ｃｍ２以上であり、微結晶シリコンをｉ型半
導体層として用いる光起電力素子としては十分な特性を
示した。また、１３．５６ＭＨｚ以下の場合には、ＦＦ
が低く結果として初期特性は低下した。

【０１４７】このことから、ｉ型半導体層４０５ａ形成
中に、放電空間中に異なる電極から導入する高周波電力
の周波数は、１３．５６ＭＨｚ〜１００ＭＨｚの範囲に
ある場合に優れた光電変換効率を示すことが判った。

【０１４８】〈実施例５−０〉ｉ型半導体層４０５ａの
形成条件を以下の条件とした以外は、全て実施例１と同
様にしてステンレス基板（ＳＵＳ）上にｐｉｎ型光起電
力素子を作成した。作成したｐｉｎ型光起電力素子をセ
ル５−０とする。

【０１４９】ｉ型半導体層４０５ａ形成条件ＳｉＨ₄ ：２５ｓｃｃｍＨ₂ ：８５０ｓｃｃｍ基板温度：２００℃ 圧力：１７０ｍｔｏｒｒ１０５ＭＨｚ：１．７Ｗ／ｃｍ² １３．５６：１．０Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【０１５０】〈実施例５−１〉カソード電極３１６の位
置をカソード電極３１８と基板の間に設置して作成した
以外は、実施例５−０と全く同様にして光起電力素子を
作成した。作成したｐｉｎ型光起電力素子をセル５−１
とする。

【０１５１】〈実施例５−２〉カソード電極３１６と基
板との間の距離が、基板からカソード電極３１８までの
距離と等しくなるように設置して作成した以外は、実施
例５−０と全く同様にして光起電力素子を作成した。作
成したｐｉｎ型光起電力素子をセル５−２とする。

【０１５２】実施例１と同様に、作成された光起電力素
子（セル５−０、５−１、５−２）について、光照射下
（ＡＭ１．５）で光電変換効率を測定した。

【０１５３】また、実施例１と同様に、セル５−０、５
−１、５−２のｉ型半導体層の層厚をＣＶ法により測定
したところ、主たる分解高周波に変化が無いことから、
ｉ型層の形成速度は約１２Å／ｓｅｃで一定であった。

【０１５４】その結果、１３．５６ＭＨｚの高周波を印
加する場所は、基板からの距離が主たるカソード電極ま
での距離と同じか、または、より遠い場所にある方が優
れた光起電力素子特性を示すことが分かった。

【０１５５】〈実施例６−０〉ｉ型半導体層４０５ａの
形成条件を下記の条件とした以外は、全て実施例１と同
様にしてステンレス基板（ＳＵＳ）上にｐｉｎ型光起電
力素子を作成した。作成したｐｉｎ型光起電力素子をセ
ル６−０とする。

【０１５６】ｉ型半導体層４０５ａ形成条件ＳｉＨ₄ ：９０ｓｃｃｍＨ₂ ：２８００ｓｃｃｍ基板温度：３５０℃ 圧力：１５００ｍｔｏｒｒ１０５ＭＨｚ：１．２Ｗ／ｃｍ² １３．５６：０．８Ｗ／ｃｍ² 膜厚：１０００ｎｍ

【０１５７】〈実施例６−１〉プラズマ空間を囲む接地
されたメッシュ電極を取り除いた以外は、実施例６−０
と全く同様にして光起電力素子を作成した。

【０１５８】このようにして作成したｐｉｎ型光起電力
素子をセル６−１とする。

【０１５９】実施例１と同様に、作成された光起電力素
子（セル６−０、６−１）について、光照射下（ＡＭ
１．５）で光電変換効率を測定した。また、実施例１と
同様に、セル６−０、６−１のｉ型半導体層４０５ａの
層厚をＣＶ法により測定した。メッシュ接地電極のない
方がプラズマ空間が広がりすぎるためか、若干形成速度
は低下したものの、１０Å／ｓｅｃ以上であった。

【０１６０】その結果、メッシュ接地電極を用いて形成
した方が、取り除いて形成したときよりも放電を安定し
て維持することができるため、歩留まりの向上につなが
った。また、光起電力素子のリーク電流も抑えられるた
め、ＦＦも向上した。

【０１６１】このように、プラズマ空間をメッシュ接地
電極で囲むことにより、優れた光起電力素子特性を得ら
れることが判った。

【０１６２】〈実施例７〉図６に示す装置を用いて、図
５（ｂ）に示す光起電力素子を作成した。以下にその工
程を説明する。

【０１６３】１）基板の設置：基板送り出し機構を有す
る真空容器５０１内に、充分に脱脂洗浄を行い、下部電
極として、スパッタリング法により銀薄膜４０１ｂを１
００ｎｍ、ＺｎＯ薄膜４０２ｂを１μｍ蒸着してあるス
テンレス鋼製帯状基板（ＳＵＳ４３０ＢＡ）５３０（幅
３００ｍｍ×長さ３００ｍ×厚さ０．２ｍｍ）の巻き付
けられたボビンをセットし、第１のｎ型半導体層成膜容
器５０２および５０３、第１のｉ型半導体層成膜容器５
０４および５０５、第１のｐ型半導体層成膜容器５０
６、第２のｎ型半導体層成膜容器５０７、第２のｉ型半
導体層成膜容器５０８、第２のｐ型半導体層成膜容器５
０９を帯状基板５３０が順に通過するように、ガスゲー
トを介して帯状基板巻き取り機構を有する真空容器５１
０まで通し、帯状基板５３０に弛みのない程度に張力の
調整を行った。

【０１６４】２）真空引き：各真空容器５０１〜５１０
を不図示の真空ポンプで１×１０^-6ｔｏｒｒ以下まで真
空引きした。

【０１６５】３）成膜前の加熱処理：ガスゲートに不図
示のゲートガス導入管よりゲートガス（Ｈ₂ ）を各々５
００ｓｃｃｍ流し、各成膜容器にガス導入管よりＨｅを
各々５００ｓｃｃｍ導入し、各真空容器５０１〜５１０
の内圧が１．０ｔｏｒｒになるように不図示のスロット
ルバルブの開度を調節して、各真空容器の排気管を通し
て、各真空容器ごとに真空ポンプで排気した。その後、
加熱用ランプヒーター５１１ａ〜５１１ｈにより、帯状
基板５３０ならびに真空容器内部材を４００℃に加熱
し、１時間放置した。

【０１６６】４）真空引き：各真空容器５０１〜５１０
を真空ポンプで１×１０^-6ｔｏｒｒ以下まで真空引きし
た。

【０１６７】５）成膜時のゲートガス導入：各ガスゲー
トにゲートガス導入管よりゲートガス（Ｈ₂ ）を６００
ｓｃｃｍ導入した。

【０１６８】６）第１のｎ型半導体層形成準備：不図示
の熱電対の温度指示値が２７０℃になるよう、不図示の
温度制御装置を設定し、赤外線ランプヒーター５１１ａ
により成膜容器５０２内の帯状基板５３０を加熱した。

【０１６９】ガス導入口より、ＳｉＨ₄ ガスを１００ｓ
ｃｃｍ、ＰＨ₃ ／Ｈ₂ （１％）ガスを５００ｓｃｃｍ、
Ｈ₂ ガスを７００ｓｃｃｍ導入した。放電室の圧力が
１．０ｔｏｒｒになるように、不図示のコンダクタンス
調整バルブの開度を調節して、排気管を通して、真空ポ
ンプで排気した。

【０１７０】１３．５６ＭＨｚの高周波電源５１３の出
力値が１００Ｗになるように設定し、カソード電極５１
２を通じて放電室内に放電を生起させた。

【０１７１】同様に、熱電対の温度指示値が２５０℃に
なるように、不図示の温度制御装置を設定し、赤外線ラ
ンプヒーター５１１ｂにより成膜容器５０３内の帯状基
板５３０を加熱した。

【０１７２】ガス導入口より、ＳｉＨ₄ ガスを３０ｓｃ
ｃｍ、ＰＨ₃ ／Ｈ₂ （１％）ガスを５００ｓｃｃｍ、Ｈ
₂ ガスを５０００ｓｃｃｍ導入した。放電室の圧力が
０．５ｔｏｒｒになるように、コンダクタンス調整バル
ブの開度を調節して、排気管を通して、真空ポンプで排
気した。

【０１７３】１３．５６ＭＨｚの高周波電源５１５の出
力値が５００Ｗになるように設定し、カソード電極５１
４を通じて放電室内にプラズマを生起させた。

【０１７４】７）第１のｉ型半導体層成膜準備：熱電対
の温度指示値が３６０℃になるよう、温度制御装置を設
定し、赤外線ランプヒーター５１１ｃにより成膜容器５
０４中の帯状基板５３０を加熱した。

【０１７５】ガス導入管よりＳｉＨ₄ ガスを２４０ｓｃ
ｃｍ、Ｈ₂ ガスを６５００ｓｃｃｍ導入した。放電室の
圧力は、コンダクタンス調整バルブの開度を調節して行
った。

【０１７６】高周波電源５１７より１０５ＭＨｚの高周
波電力をカソード電極５１６に印加した後、高周波電源
５１９より１３．５６ＭＨｚの高周波電力をカソード電
極５１８に印加し、放電室内にプラズマを生起させた。
それぞれの高周波電力および放電空間内圧力は、表８に
示す条件で行った。

【０１７７】また、プラズマ空間内には、プラズマ電位
を測定するための不図示のプローブを設置し、それぞれ
の条件下でのプラズマ電位を測定した。

【０１７８】同様に、熱電対の温度指示値が２５０℃に
なるように、温度制御装置を設定し、赤外線ランプヒー
ター５１１ｄにより成膜容器５０５内の帯状基板５３０
を加熱した。

【０１７９】ガス導入口より、ＳｉＨ₄ ガスを２００ｓ
ｃｃｍ、Ｈ₂ ガスを１０００ｓｃｃｍ導入した。放電室
の圧力が０．５ｔｏｒｒになるように、コンダクタンス
調整バルブの開度を調節して、排気管を通して、真空ポ
ンプで排気した。

【０１８０】１３．５６ＭＨｚの高周波電源５２１の出
力値が１２０Ｗになるように設定し、カソード電極５２
０を通じて放電室内にプラズマを生起させた。

【０１８１】８）第１のｐ型半導体層成膜準備：熱電対
の温度指示値が２７０℃になるように、温度制御装置を
設定し、赤外線ランプヒーター５１１ｅにより成膜容器
５０６内の帯状基板５３０を加熱した。

【０１８２】ガス導入口より、ＳｉＨ₄ ガスを１０ｓｃ
ｃｍ、ＢＦ₃ ／Ｈ₂ （１％）ガスを２００ｓｃｃｍ、Ｈ
₂ ガスを１０００ｓｃｃｍ導入した。放電室の圧力が
１．５ｔｏｒｒになるようにコンダクタンス調整バルブ
の開度を調節して、排気管を通して、真空ポンプで排気
した。

【０１８３】高周波電源５２３の出力値が５００Ｗにな
るように設定し、カソード電極５２２を通じて放電室内
にプラズマを生起させた。

【０１８４】９）第２のｎ型半導体層形成準備：熱電対
の温度指示値が２００℃になるよう、温度制御装置を設
定し、赤外線ランプヒーター５１１ｆにより成膜容器５
０７内の帯状基板５３０を加熱した。

【０１８５】ガス導入口より、ＳｉＨ₄ ガスを８０ｓｃ
ｃｍ、ＰＨ₃ ／Ｈ₂ （１％）ガスを４００ｓｃｃｍ、Ｈ
₂ ガスを５００ｓｃｃｍ導入した。放電室の圧力が１．
２ｔｏｒｒになるように、コンダクタンス調整バルブの
開度を調節して、排気管を通して、真空ポンプで排気し
た。

【０１８６】１３．５６ＭＨｚの高周波電源５２５の出
力値が１００Ｗになるように設定し、カソード電極５２
４を通じて放電室内に放電を生起させた。

【０１８７】１０）第２のｉ型半導体層成膜準備：熱電
対の温度指示値が２２５℃になるように、温度制御装置
を設定し、赤外線ランプヒーター５１１ｇにより成膜容
器５０８中の帯状基板５３０を加熱した。

【０１８８】ガス導入管より、ＳｉＨ₄ ガスを２００ｓ
ｃｃｍ、Ｈ₂ ガスを１０００ｓｃｃｍ導入した。放電室
の圧力が１．５ｔｏｒｒになるように、コンダクタンス
調整バルブの開度を調節して、真空ポンプで排気した。

【０１８９】高周波電源５２７より、１３．５６ＭＨｚ
の高周波電力をカソード電極５２６に印加し、放電室内
にプラズマを生起させた。

【０１９０】１１）第２のｐ型半導体層成膜準備：熱電
対の温度指示値が２７０℃になるように、温度制御装置
を設定し、赤外線ランプヒーター５１１ｈにより成膜容
器５０９内の帯状基板５３０を加熱した。

【０１９１】ガス導入口より、ＳｉＨ₄ ガスを１０ｓｃ
ｃｍ、ＢＦ₃ ／Ｈ₂ （１％）ガスを２００ｓｃｃｍ、Ｈ
₂ ガスを１０００ｓｃｃｍ導入した。放電室の圧力が
２．０ｔｏｒｒになるように、コンダクタンス調整バル
ブの開度を調節して、排気管を通して、真空ポンプで排
気した。

【０１９２】高周波電源５２９の出力値が５００Ｗにな
るように設定し、カソード電極５２８を通じて放電室内
にプラズマを生起させた。

【０１９３】１２）半導体層の作製：帯状基板５３０を
図中の矢印の方向に１０００ｍｍ／ｍｉｎの速度で搬送
させ、帯状基板に第１のｎ型半導体層４０３ａ、第１の
ｎ型半導体層４０４ｂ、第１のｉ型微結晶半導体層４０
５ｂ、第１のｉ型アモルファス半導体層４０６ｂ、第１
のｐ型半導体層４０７ｂ、第２のｎ型半導体層４０８
ｂ、第２のｉ型アモルファス半導体層４０９ｂ、第２の
ｐ型半導体層４１０ｂを作製した。

【０１９４】１３）帯状基板５３０の１ロール分を搬送
させた後、全てのプラズマ、全てのガス供給、全てのラ
ンプヒーターの通電、および帯状基板５３０の搬送を停
止した。

【０１９５】次に、チャンバーリーク用のＮ₂ ガスを不
図示の導入部材を介してチャンバーに導入し、大気圧に
戻した後、巻き取り用ボビンに巻き取られた帯状基板５
３０を取り出した。

【０１９６】１４）第２のｐ型半導体層４１０ｂ上に、
透明電極４１１ｂとしてＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ
₂ ）を真空蒸着にて１００ｎｍ蒸着し、さらに集電電極
４１２ｂとしてＡｌを真空蒸着にて１μｍ蒸着し、図５
（ｂ）に示す光起電力素子を作製した。

【０１９７】以上の光起電力素子の作製条件を表８に示
す。

【０１９８】

【表８】

【０１９９】こうして作成された光起電力素子は、ｉ型
微結晶半導体層４０５ｂ形成中のプラズマ電位の値によ
って分類した。その結果、比較的低圧力で高電力を投入
した場合は高プラズマ電位を、比較的高圧力で低電力を
投入した場合は低プラズマ電位を示すことが判った。

【０２００】それぞれのプラズマ電位を示した光起電力
素子について、ポリフッ化ビニリデン（ＶＤＦ）からな
る保護フィルムで真空封止し、ＡＭ１．５（１００ｍＷ
／ｃｍ² ）光照射下において電流電圧特性を測定した。
その結果を表９に示す。

【０２０１】プラズマ電位が５Ｖ以上であった場合のセ
ル７−４〜１０は、開放電圧が約０．５０Ｖ、短絡電流
密度は約１９ｍＡ／ｃｍ² 以上あり、微結晶シリコンを
ｉ型半導体層として用いる光起電力素子としては十分な
特性を示した。

【０２０２】セル７−１〜３は、ＦＦおよびＶ_oc（短絡
電流）が低く、結果として初期特性は低下した。

【０２０３】このことから、ｉ型微結晶半導体層４０５
ｂ形成中にのプラズマ電位を５Ｖ以上とすることによ
り、光起電力素子は優れた光電変換効率を示すことが分
かった。

【０２０４】

【表９】

【０２０５】

【０２０６】

【発明の効果】以上説明したように、本発明によれば、
光電変換効率および光安定性の優れた光起電力素子を高
速で形成することができるため、低コスト化を図ること
ができる。また、本発明の光起電力素子は、高周波プラ
ズマＣＶＤ法を用いて作製されるため、大面積化が容易
で、量産性にも優れている。

【図面の簡単な説明】

【図１】本実施形態における半導体層形成装置を示す概
略図である。

【図２】比較形態における半導体層形成装置を示す概略
図である。

【図３】本発明の光起電力素子の断面構造を模式的に示
す説明図である。

【図４】本発明の微結晶半導体層の形成方法に使用する
半導体層形成装置を示す概略図である。

【図５】本発明の実施例の光起電力素子の断面構造を模
式的に示す説明図である。

【図６】本発明の光起電力素子の微結晶半導体層の形成
方法に使用するロール・ツー・ロール方式の半導体層連
続形成装置を示す概略図である。

【符号の説明】

１００反応容器１０１基板１０２ヒーター１０３カソード電極１０４高周波電源１０５ガス導入管１０６ガス導入バルブ１０７マスフローコントローラー２００反応容器２００２０１基板２０２ヒーター２０３カソード電極２０４電源２０５ガス導入管２０６ガス導入バルブ２０７マスフローコントローラー２１１メッシュ電極２１２カソード電極２１３電源３０１ロードロック室３０２ｐ型半導体層形成炉３０３ｉ型半導体層形成炉３０４ｉ型半導体層形成炉３０５ｎ型半導体層形成炉３０６ｎ型半導体層形成炉３０７ロードロック室３０８ゲートバルブ３０９基板加熱ヒーター３１０基板３１１基板搬送機構３１２カップ型電極３１１、３１３、３１５、３１９、３２１ＲＦ電源３１６カソード電極３１７ＶＨＦ電源３１８カソード電極３２０カップ型電極３２２カップ型電極３４１ａ〜３４１ｅマスフローコントローラー３４２ａ〜３４２ｅ真空ポンプ４０１ａＣｕＭｇ合金４０２ａＺｎＯ薄膜４０３ａｎ型半導体層４０４ａｎ型半導体層４０５ａｉ型半導体層４０６ａｐ／ｉ型半導体層４０７ａｐ型半導体層４０８ａ透明導電層４０９ａ集電電極４００ｂステンレス基板４０１ｂ銀薄膜４０２ｂＺｎＯ薄膜４０３ｂ第１のｎ型半導体層４０４ｂ第１のｎ型半導体層４０５ｂ第１のｉ型微結晶半導体層４０６ｂ第１のｉ型アモルファス半導体層４０７ｂ第１のｐ型半導体層４０８ｂ第２のｎ型半導体層４０９ｂ第２のｉ型アモルファスｉ導体層４１０ｂ第２のｐ型半導体層４１１ｂ透明導電層４１２ｂ集電電極５０１〜５１０真空容器５０２、５０３第１のｎ型半導体層成膜容器５０４、５０５第１のｉ型半導体層成膜容器５０６第１のｐ型半導体層成膜容器５０７第２のｎ型半導体層成膜容器５０８第２のｉ型半導体層成膜容器５０９第２のｐ型半導体層成膜容器５１１ａ〜５１１ｈ赤外線ランプヒーター５１３、５１５、５１９、５２１、５２３、５２５、５
２７、５２９ＲＦ電源５１７ＶＨＦ電源５１２、５１４、５１６、５１８、５２０、５２２、５
２４、５２６、５２８カソード電極５３０帯状基板６０１基体６０２光反射層６０３ｎ型半導体層６０４ｉ型半導体層６０５ｐ型半導体層６０６透明電極層６０７集電電極

Claims

【特許請求の範囲】

【請求項１】原料ガスを反応容器の放電空間内へ導入
し、電力を印加して原料ガスをプラズマ放電により分解
し、微結晶半導体層を形成する微結晶半導体層の形成方
法において、反応容器内の基板と対向する面に複数のカソード電極を
配置し、主たるカソード電極に原料ガスを分解するため
の主たる高周波電力を印加してプラズマを生成し、異な
るカソード電極に主たる高周波電力よりも低い周波数の
高周波電力を印加することを特徴とする微結晶半導体層
の形成方法。
【請求項２】低い周波数の高周波電力を印加した際の
プラズマ電位が、５Ｖ〜１００Ｖの範囲にあることを特
徴とする請求項１に記載の微結晶半導体層の形成方法。
【請求項３】低い周波数の高周波電力を印加するカソ
ード電極が、基板と主たるカソード電極との間以外の放
電空間にあることを特徴とする請求項１または２のいず
れかに記載の微結晶半導体層の形成方法。
【請求項４】各カソード電極に印加する電力を変化さ
せ、プラズマ電位を変化させることにより、微結晶半導
体層の結晶粒径を制御することを特徴とする請求項１か
ら３のいずれかに記載の微結晶半導体層の形成方法。
【請求項５】主たる原料ガスを分解するための高周波
電力の周波数が、５０ＭＨｚ〜５５０ＭＨｚの範囲にあ
ることを特徴とする請求項１〜４のいずれかに記載の微
結晶半導体層の形成方法。
【請求項６】主たる原料ガスを分解するための高周波
電力が、カソード電極の電力密度で０．４Ｗ／ｃｍ² 〜
２０Ｗ／ｃｍ² であることを特徴とする請求項１〜５の
いずれかに記載の微結晶半導体層の形成方法。
【請求項７】各カソード電極に投入する高周波の周波
数が、１３．５６ＭＨｚ〜１００ＭＨｚの範囲にあるこ
とを特徴とする請求項１〜６のいずれかに記載の微結晶
半導体層の形成方法。
【請求項８】カソード電極と基板を内包する放電空間
が実質的に接地されたメッシュ状の電極で囲まれている
ことを特徴とする請求項１〜７のいずれかに記載の微結
晶半導体層の形成方法。
【請求項９】基板温度が、１５０℃〜４５０℃である
ことを特徴とする請求項１から８のいずれかに記載の微
結晶半導体層の形成方法。
【請求項１０】微結晶半導体層の形成圧力が、１０ｍ
ｔｏｒｒ〜４００ｍｔｏｒｒであることを特徴とする請
求項１から９のいずれかに記載の微結晶半導体層の形成
方法。
【請求項１１】微結晶半導体層の形成速度が、１０Å
／ｓｅｃ以上であることを持微とする請求項１から１０
のいずれかに記載の微結晶半導体層の形成方法。
【請求項１２】請求項１〜１１のいずれかの形成方法
により形成された微結晶半導体層を光電変換層として有
することを特徴とする光起電力素子。
【請求項１３】ロール・ツー・ロール方式により、帯
状基板上に半導体層が連続的に形成されることを特徴と
する請求項１２に記載の光起電力素子。