JP2002299670A - シリコン系薄膜及び光起電力素子 - Google Patents

シリコン系薄膜及び光起電力素子

Info

Publication number
JP2002299670A
JP2002299670A JP2001105020A JP2001105020A JP2002299670A JP 2002299670 A JP2002299670 A JP 2002299670A JP 2001105020 A JP2001105020 A JP 2001105020A JP 2001105020 A JP2001105020 A JP 2001105020A JP 2002299670 A JP2002299670 A JP 2002299670A
Authority
JP
Japan
Prior art keywords
silicon
thin film
based thin
substrate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001105020A
Other languages
English (en)
Other versions
JP2002299670A5 (ja
Inventor
Takaharu Kondo
隆治 近藤
Toshimitsu Kariya
俊光 狩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001105020A priority Critical patent/JP2002299670A/ja
Publication of JP2002299670A publication Critical patent/JP2002299670A/ja
Publication of JP2002299670A5 publication Critical patent/JP2002299670A5/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 本発明は、低コストで、優れた性能をもつ光
起電力素子を提供するために、タクトタイムが短くて、
高速の成膜速度で特性のすぐれたシリコン系薄膜を形成
する方法により形成されたシリコン系薄膜、さらにこの
シリコン系薄膜を用いた特性、密着性、耐環境性、均一
性に優れ、光劣化率が極めて小さい光起電力素子を提供
することを目的としている。 【解決手段】 本発明のシリコン系薄膜は、シリコン原
子を主成分とするシリコン系薄膜であって、前記シリコ
ン系薄膜は、非晶質相の中にダイヤモンド構造の構造秩
序をもつ領域が分散して存在する領域を有し、 前記非
晶質相の中にダイヤモンド構造の構造秩序をもつ領域が
分散して存在する領域におけるダイヤモンド構造の構造
秩序距離の最大値が0.5nm以上20nm以下である領域が、
前記シリコン系薄膜の７５％以上を占めていることを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はシリコン系薄膜、pi
n接合を一組以上堆積して形成される太陽電池、センサ
ー等の光起電力素子に関するものである。
【０００２】
【従来の技術】高周波プラズマＣＶＤ法は、大面積化や
低温形成が容易であり、プロセススループットが向上す
る点からも、シリコン系薄膜の量産化に対してすぐれた
方法の一つである。シリコン系薄膜を製品へと応用した
例として太陽電池について考えると、化石燃料を利用し
た既存のエネルギーに比べて、シリコン系薄膜を用いた
太陽電池は、エネルギー源が無尽蔵であること、発電過
程がクリーンであるという利点があるものの、普及を進
めるためには、発電電力量あたりの単価をさらに下げる
が必要である。そのためには、高周波プラズマＣＶＤ法
による成膜速度を向上し、光電変換効率を高めるための
技術の確立は重要な技術課題の一つとなっている。
【０００３】成膜速度を増大させた高周波プラズマＣＶ
Ｄ法に関しては、無定形水素化シリコンの形成方法とし
て、特公平７−１０５３５４号公報に、高周波の周波数
をｆ（ＭＨｚ）、基板と電極間の距離をｄ（ｃｍ）とし
たときに、ｆが２５〜１５０ＭＨｚの範囲において、高
周波の周波数ｆと基板と電極間の距離ｄの関係に着目
し、f/dを３０〜１００MHz/cmの範囲で行なうのが好ま
しく、特にｄが１〜３ｃｍの領域や、圧力が０．１〜
０．５mbarの領域で行われる方法が好ましいものである
と開示されている。
【０００４】また結晶質シリコン系薄膜層の製造方法に
関しては、特開平１１−３３０５２０号公報に、シラン
系ガスと水素ガスを含み、反応室内の圧力が５Torr以上
に設定され、基板と電極間距離が１ｃｍ以内という条件
下で製造されたシリコン系薄膜層は高速で成膜すること
が可能であり、これを用いた光電変換装置は高い変換効
率を持つと開示されている。
【０００５】また、特開平９−２３２２３５号公報に
は、結晶子を含む非晶質からなり、該結晶子が柱状もし
くは円錐状に集合して構成される層を非晶質中に有する
構成からなる半導体薄膜を、実質的に真性な半導体薄膜
層に適用することで、短絡光電流、曲線因子を著しく低
下させることなく、開放端電圧、成膜速度を改善するこ
とによる変換効率の向上、および光安定性、生産性を高
めることができると開示されている。
【０００６】
【発明が解決しようとする課題】ところが特公平７−１
０５３５４号公報で開示されている高周波プラズマＣＶ
Ｄ法は、f/dの値に着目したものであり、特にｄが小さ
い場合に、堆積速度が大きくて欠陥密度の小さな良質な
膜の形成が可能であるとしているが、ｄは他の現象によ
る影響のために１ｃｍが最小のものとしており、さらな
る小さいｄの領域でのさらなる高速成膜の手法について
はふれられていない。さらに、膜の特性評価は、専ら単
膜における欠陥密度の評価によって行なっており、デバ
イス形成時などで膜を積層化した際にこの方法を適応し
た場合の、下地層へ与えるダメージや、密着性、耐環境
性などに与える影響については特にふれられていない。
【０００７】また特開平１１−３３０５２０号公報で開
示されている方法では、基板の堆積面と対向する電極表
面との距離が１ｃｍ以内に限定されており、さらに基板
は放電電極上に装着されているとあり、バッチ式に限定
された技術である。さらに、原料ガスに関しては、シラ
ン系ガスと水素ガスの流量比のみに着目しており、放電
空間の体積と原料ガスの流量で規定される滞留時間が、
膜質や、反応副生成物の生成に与える影響についてはふ
れられていない。
【０００８】また特開平９−２３２２３５号公報で開示
されている半導体薄膜は、所望の半導体薄膜を形成する
ために、まず0.01〜0.1nm/秒という堆積速度で結晶子集
合相形成の起点核を形成したあとに、0.1〜2nm/秒の堆
積速度で半導体薄膜を形成するという二段階の成膜過程
が必要であった。また、結晶子が柱状もしくは円錐状に
集合して構成される層を非晶質中に有する構成からなる
ために、該半導体薄膜を真性半導体層に用いた光電変換
素子においては、従来から知られている非晶質相のみか
らなる真性半導体層を用いた光電変換素子と比較する
と、開放電圧は相対的に低い値をもつものであった。ま
た、光劣化後の変換効率も十分なものではなかった。
【０００９】本発明は、さらなる低コストで、優れた性
能をもつ光起電力素子を提供するために、タクトタイム
が短くて、さらなる高速の成膜速度で特性のすぐれたシ
リコン系薄膜を形成する方法により形成されたシリコン
系薄膜、さらにこのシリコン系薄膜を用いた特性、密着
性、耐環境性、均一性に優れ、光劣化率が極めて小さい
光起電力素子を提供することを目的としている。特に、
波長感度の異なった光起電力素子を積層したスタック型
の光起電力素子における、短波長光に波長感度をもつ光
起電力素子において、前記の効果をもつ光起電力素子を
提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、シリコン原子
を主成分とするシリコン系薄膜であって、前記シリコン
系薄膜は、非晶質相の中にダイヤモンド構造の構造秩序
をもつ領域が分散して存在する領域を含み、前記非晶質
相の中にダイヤモンド構造の構造秩序をもつ領域が分散
して存在する領域におけるダイヤモンド構造の構造秩序
距離の最大値が0.5nm以上20nm以下である領域が、前記
シリコン系薄膜の７５％以上を占めていることを特徴と
したシリコン系薄膜を提供する。
【００１１】本発明は、基板上に少なくとも一組のｐｉ
ｎ接合からなる半導体層を含んだ光起電力素子の少なく
とも一つのｉ型半導体層が、シリコン原子を主成分とす
るシリコン系薄膜を含み、前記シリコン系薄膜が、非晶
質相の中にダイヤモンド構造の構造秩序をもつ領域が分
散して存在する領域を含み、前記非晶質相の中にダイヤ
モンド構造の構造秩序をもつ領域が分散して存在する領
域におけるダイヤモンド構造の構造秩序距離の最大値が
0.5nm以上20nm以下である領域が、前記シリコン系薄膜
の７５％以上を占めていることを特徴とした光起電力素
子を提供する。
【００１２】前記最大値が0.5nm以上20nm以下であるダ
イヤモンド構造の構造秩序距離をもつ領域の形状が、概
球状であることが好ましい。前記シリコン系薄膜の光学
的バンドギャップが1.5eV以上1.8eV以下であることが好
ましい。前記シリコン系薄膜の結晶成分に起因するラマ
ン散乱強度がアモルファス成分に起因するラマン散乱強
度以下であることが好ましい。前記シリコン系薄膜が、
真空容器内に原料ガスを導入し、前記真空容器内に導入
した基板上に、前記真空容器内に設けられた高周波導入
部から高周波を導入することによって行われる高周波プ
ラズマＣＶＤ法を用いて形成されたものであって、プラ
ズマの生起している放電空間の一部が前記基板の少なく
とも一部で覆われており、高周波導入部と前記基板とが
対向しており、前記高周波導入部と前記基板との距離が
３ｍｍ以上３０ｍｍ以下であり、放電空間内の圧力が９
０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０4Ｐａ
（１１３Ｔｏｒｒ）以下であり、前記プラズマの生起し
ている放電空間の体積をＶ（ｍ3）、前記原料ガスの流
量をＱ（ｃｍ3/min（normal））、放電空間の圧力をＰ
（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義
される滞留時間τが、０．０１秒以上１０秒以下である
ことが好ましい。前記原料ガスが、水素化シリコン化合
物と水素を含む混合ガスからなることが好ましい。前記
高周波導入部と前記基板との距離を変化させながら形成
を行ったことが好ましい。前記高周波導入部と前記基板
との距離の変化が周期的な変化であることが好ましい。
前記高周波の出力が、前記原料ガスを１００％分解する
のに必要な出力以下であることが好ましい。前記高周波
の出力が、前記原料ガスを１００％分解するのに必要な
出力の１／３以上であることが好ましい。
【００１３】
【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果本発明者は、シリコン原子を主成分
とするシリコン系薄膜であって、前記シリコン系薄膜
は、非晶質相の中にダイヤモンド構造の構造秩序をもつ
領域が分散して存在する領域を含み、前記非晶質相の中
にダイヤモンド構造の構造秩序をもつ領域が分散して存
在する領域におけるダイヤモンド構造の構造秩序距離の
最大値が0.5nm以上20nm以下である領域が、前記シリコ
ン系薄膜の７５％以上を占めていることを特徴としたシ
リコン系薄膜は、欠陥密度が少なく優れた特性をもち、
さらもに光劣化率を極めて小さくすることが可能であ
り、前記シリコン系薄膜を基板上に少なくとも一組のｐ
ｉｎ接合からなる半導体層を含んだ光起電力素子の少な
くとも一つのｉ型半導体層の少なくとも一部に用いるこ
とにより、良好な光電変換効率をもち、密着性、耐環境
性、均一性に優れ、光劣化率の極めて小さい光起電力素
子を、低コストで形成することが可能になったことを見
出した。
【００１４】上記の構成にすることにより、以下の作用
がある。
【００１５】シリコン系薄膜を非晶質相の中にダイヤモ
ンド構造の構造秩序をもつ領域が分散して存在する領域
を含み、前記非晶質相の中にダイヤモンド構造の構造秩
序をもつ領域が分散して存在する領域におけるダイヤモ
ンド構造の構造秩序距離の最大値が0.5nm以上20nm以下
である領域が、前記シリコン系薄膜の７５％以上を占め
ている構成にすることで、前記の構成をもたない非晶質
シリコンの場合に問題になるステブラー−ロンスキー
（Staebler-Wronski）効果による光劣化現象を大きく抑
制することができるメリットがある。
【００１６】この効果は、光照射によって引き起こされ
る非晶質シリコン相におけるSi-Siの弱い結合の歪みに
起因するシリコンネットワーク全体に生じる歪みの駆動
力に対して、光照射によっても構造歪みを発現しないダ
イヤモンド構造における原子配列の構造秩序をもつ領域
が非晶質シリコン相中に存在することによって、ダイヤ
モンド構造における原子配列の構造秩序をもつ領域のSi
-Siの強い結合が、ネットワークの構造歪みを引き起こ
す駆動力に対する抑止力として働き、その結果として、
シリコン系薄膜の微小な体積変化や、それに伴なう力学
的な内部応力によるSi-Siの弱い結合の切断、結合角の
揺らぎを抑制することによって出現するのではないかと
考えられる。
【００１７】Si-Siの弱い結合の切断が起こると、それ
を引き金とする結合の切断現象が連続で誘発されると考
えられる。そのために、非晶質シリコン相の中のダイヤ
モンド構造における原子配列の構造秩序をもつ領域の分
布が、偏在化して存在しているよりも、非晶質領域をよ
り細分化するように散在化して存在することによって、
ネットワーク全体の歪みに対する抑止力としての作用が
より効率的に発現するものと思われる。
【００１８】ここで、ダイヤモンド構造の構造秩序をも
つ領域の内容積が小さい場合には、ネットワークの歪み
に対するピン止め効果が十分に働かないと考えられる。
ダイヤモンド構造の構造秩序が、少なくとも第３近接以
上の範囲において存在することによって、結合距離及び
結合角を含めた３次元的に安定なSP3混成軌道による共
有結合が形成されていることになると考えられるため
に、最大値が0.5nm以上であるダイヤモンド構造の構造
秩序距離をもつ領域をもつことにより、上記の作用が発
現すると考えられる。
【００１９】また、ダイヤモンド構造の構造秩序をもつ
領域が大きくなりすぎると、これを含むシリコン系薄膜
のナローバンドギャップ化が起こるために、特に、ワイ
ドバンドギャップを維持して短波長光に波長感度をもつ
光起電力素子に前記シリコン系薄膜を用いる場合には、
好ましいものではない。ここで可視光の短波長側に主な
波長感度をもつためには、前記シリコン系薄膜の光学的
バンドギャップは、1.5eV以上1.8eV以下が好ましい範囲
としてあげられるが、概バンドギャップを維持するとい
う観点から、ダイヤモンド構造の構造秩序距離は20nm以
下であることが好ましいものである。さらに、前記シリ
コン系薄膜の結晶成分に起因するラマン散乱強度がアモ
ルファス成分に起因するラマン散乱強度以下であること
が好ましいものである。
【００２０】また、シリコン系薄膜内で生じうる内部応
力の様々なベクトル成分に対して上記の作用が効果的に
働くためには、ダイヤモンド構造における原子配列の構
造秩序をもつ領域の形状が、特定の方向性をもたない概
球状をしており、これらが非晶質相の中に分散している
構成をとっていることが、特に好ましいものであると考
えられる。同時に原子配列の構造秩序をもつ領域は、基
板面に対して特定の配向性を持たないことが好ましいも
のである。
【００２１】前記ダイヤモンド構造の構造秩序をもつ領
域は、非晶質相との界面において、粒界を形成してもよ
いし、構造の連続的な変化をもつものであってもよい
し、これらが混合した状態であっても構わない。
【００２２】以上の構成をもつシリコン系薄膜を、ｐｉ
ｎ接合の半導体層を含む光起電力素子の各層に適応した
場合には、優れた特性の光起電力素子が形成されること
が期待できる。とくに、キャリアの発生、輸送を行なう
ｉ型半導体層に用いた場合にはその効果は特に大きいも
のと考えられる。ここで、一組のｐｉｎ接合の半導体層
を含む光起電力素子のｉ型半導体層に用いたときにはも
ちろんであるが、二組以上のｐｉｎ接合の半導体層を含
む光起電力素子のうち、特に光入射側に位置するｐｉｎ
接合のｉ型半導体層にもちいることにより、光劣化を抑
制する効果がより大きく発現できるために好ましいもの
である。
【００２３】上記の構成をもつシリコン系薄膜の形成手
段としては、高周波を用いたプラズマＣＶＤ法が優れた
方法である。高周波を用いたプラズマＣＶＤ法によりシ
リコン系薄膜を形成する方法は、固相反応と比較してプ
ロセス時間が短く、プロセス温度も低くすることが可能
なため低コスト化に有利である。特に、ｐｉｎ接合を有
する光起電力素子において、膜厚の大きなｉ型半導体層
に適用することで、この効果は大きく発揮される。具体
的には、周波数が１０ＭＨｚ〜１０ＧＨｚの高周波を用
いたＣＶＤ法で形成する方法は、特に好ましいものであ
る。
【００２４】真空容器内に原料ガスを導入し、前記真空
容器内に導入した基板上に高周波プラズマＣＶＤ法を用
いてシリコン系薄膜を形成する方法において、高周波導
入部と基板の距離を近づけることにより、放電空間体積
当りのプラズマ密度が増大し、堆積膜形成に寄与する反
応種を高密度で形成させることが可能になり、成膜速度
のより高速化が実現できると考えられる。
【００２５】一方で、高周波導入部と基板の距離を近づ
けたときには、プラズマ中の電子密度が増大し、それに
伴ないイオンの発生量が増加することが考えられる。イ
オンは放電空間内のシース領域において静電引力によっ
て加速されるため、イオン衝撃としてバルク内の原子配
置を歪ませたり、膜中にボイドを形成する要因となり、
高品質のシリコン系薄膜形成のための阻害要因となり得
るものと思われる。ここで、成膜空間内の圧力を増大さ
せることにより、プラズマ中のイオンは、他のイオン、
活性種などとの衝突機会が増加することにより、イオン
の衝撃力が低下し、またイオンの量そのものを減少させ
たりすることが可能になると考えられ、相対的にイオン
衝撃が低下することが期待できる。一方、圧力を高めて
いくと、プラズマが高周波導入部付近に集中し、大面積
にシリコン系薄膜を形成するときに均一性を高めるのが
困難となる現象が起こる。
【００２６】また、原料ガスに水素化シリコン化合物と
してＳｉＨ4を用いた場合、上記のように高周波導入部
と基板の距離を近づけたときは、単位放電空間体積当り
に吸収される高周波パワーが増大することによりＳｉＨ
4の分解が促進され、成膜速度の高速化に寄与すること
ができると思われる。ここで、シリコン系薄膜の形成
は、気相中から基板表面への反応種の移動、基板表面の
拡散、堆積という過程を経て行われると考えられるが、
十分に表面拡散が行われ安定なサイトで化学結合を行な
う過程が十分に行われるためには、ラジカルの寿命など
を考慮して、ＳｉＨ3ラジカルが反応種となることが望
ましいものと考えられる。さらにＳｉＨやＳｉＨ2など
の様々なラジカルが反応種となった場合には、表面での
反応形態が複雑化し、それにともなって欠陥密度が上昇
すると思われるため、専らＳｉＨ3ラジカルが反応種と
して機能することが望ましいと考えられる。ここで、Ｓ
ｉＨやＳｉＨ2などのラジカルの密度が増加する要因と
しては、プラズマ中の電子密度の増大により、プラズマ
雰囲気中のＳｉＨ4ガスの枯渇が起こり、ＳｉＨやＳｉ
Ｈ2などのラジカルとＳiＨ4との２次反応が減少するた
めにＳｉＨやＳｉＨ2などのラジカルの消滅速度が減少
するためであると考えられる。 プラズマ中の電子密度
が増大した雰囲気の中で、ＳｉＨやＳｉＨ2などのラジ
カルの密度を増加させないためには、プラズマ雰囲気中
のＳｉＨ4の密度の低下を抑制するようにガスの導入を
行ない、プラズマを制御することで可能になると考えら
れる。ここでプラズマのパラメータとして、プラズマの
生起している放電空間の体積をＶ（ｍ3）、前記原料ガ
スの流量をＱ（ｃｍ3/min（normal））、放電空間の圧
力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑ
で定義される滞留時間τ（秒）をプラズマ制御のパラメ
ータとして着目することで、プラズマ雰囲気中のＳｉＨ
4の密度の低下を抑制したプラズマの生起が可能になる
と考えられる。これは滞留時間が長くなるとＳｉＨ4ガ
スの分解が促進されるために、ＳｉＨ4の枯渇が進み、
滞留時間が短すぎると気相反応が十分に進まないといっ
た知見から得られたものである。高品質なシリコン系薄
膜を得るためには、高周波導入部と基板の距離圧力とい
った上記のパラメータに加えて、滞留時間を制御するこ
とが重要であると考えられる。また、圧力が高くイオン
衝撃を抑えた状態下で、活発なＳｉＨ 3の表面拡散が起
こることにより、表面近傍の応力歪みが特にすすんだ領
域においては、ダイヤモンド構造における原子配列の構
造秩序をもつ領域が形成されると考えられる。
【００２７】以上のことを鑑み、本発明者が鋭意検討を
重ねた結果、欠陥密度の少なく優れた特性のシリコン系
薄膜をさらなる高速度で成膜するためには、前記高周波
導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下で
あり、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒ
ｒ）以上１．５×１０4Ｐａ（１１３Ｔｏｒｒ）以下で
あり、前記プラズマの生起している放電空間の体積をＶ
（ｍ3）、前記原料ガスの流量をＱ（ｃｍ3/min（norma
l））、放電空間の圧力をＰ（Ｐａ）としたときに、τ
＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τを、０．
０１秒以上１０秒以下にすることで、プラズマ雰囲気中
に十分な量のＳｉＨ4が供給され、所望のシリコン系薄
膜の形成が可能であることを見出したものである。ここ
で周波数が３０ＭＨｚ〜３００ＭＨｚの高周波を用いた
ＣＶＤ法で形成する方法は、特に好ましいものである。
【００２８】ｐｉｎ接合を有する光起電力素子におい
て、光吸収層として機能するｉ型半導体層は、半導体層
全体に占める割合が大きいため、より大きな成膜速度で
形成することは望ましいものであり、特に成膜速度が
２．０nm以上であることは望ましい。このような高速成
膜を実現するという点に鑑みると、上記で記した前記高
周波導入部と前記基板との距離は３ｍｍ以上３０ｍｍ以
下がより好ましい範囲としてあげられる。
【００２９】また光起電力素子などのデバイスの形成時
に、上記された範囲においてはプラズマ雰囲気中の水素
による還元作用によって下地層の成分、膜質、特性など
が変質してしまうのを抑制し、下地への悪影響を排除す
ることができる。下地層として酸化亜鉛などの金属の酸
化物からなる透明導電膜を用いた場合には、還元による
透明導電膜の透過率の低下、それにともなう光起電力素
子の特性の低下を防止できるので、特に効果的である。
【００３０】さらに別の作用としては、シリコン系薄膜
と下地層との密着性が向上することがあげられる。これ
は、大量のＳｉＨ3ラジカルの活発な表面拡散および水
素原子の表面層への活発な関与が起こることにより、表
面近傍の応力歪みを常に緩和させながら堆積膜が形成さ
れるために、この効果が発現されるのではないかと思わ
れる。また、水素分圧が相対的に高まるために、シリコ
ンネットワーク中に組み込まれた水素原子の急激な離脱
が抑制され、シリコンネットワーク内の不規則領域の発
生に起因する塑性流動や、それにともったクラックや凝
集の発生を防ぐことができるために、膜質や密着性に優
れたシリコン系薄膜の形成が可能になり、このシリコン
系薄膜を含んだ構成にすることによって、耐環境性に優
れた光起電力素子を提供することができると考えられ
る。
【００３１】下地への影響や密着性、耐環境性、均一
性、光劣化率の低減の効果の点に鑑みると、圧力が１０
０Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．
５Torr）以下、滞留時間が０．１秒以上３秒以下がより
好ましい範囲としてあげられる。
【００３２】また、前記高周波導入部と前記基板との距
離を変化させながらシリコン系薄膜の形成を行うことに
より、ＳｉＨ3の表面の拡散の仕方、水素原子の表面層
への関与の度合いが変化するために、非晶質シリコン相
の中に、原子配列の構造秩序をもつ領域を分散した構成
を容易に形成することが可能になる。ここで、前記高周
波導入部と前記基板との距離の変化が周期的にすること
によって、分散の仕方が均一なシリコン系薄膜の形成が
可能になると思われる。前記高周波導入部と前記基板と
の距離を変化させる手段としては、前記高周波導入部の
位置を変動させる機構を用いたり、ロール・ツー・ロー
ル法などのように、基板を移動させながらシリコン系薄
膜を堆積させる場合には、前記高周波導入部と前記基板
を非平行に配置する方法も有効である。また、前記高周
波導入部の前記基板と対抗する表面に凹凸形状を設ける
構成も好ましいものである。凹凸形状としては、ドーム
形状の凹部あるいは凸部、角状の凹部あるいは凸部、こ
れらの類似形の凹部あるいは凸部、またはこれらの組み
合わせ、さらに、これらの形状が一方向に伸びた形状で
あっても構わない。それぞれの凹部あるいは凸部が互い
違いになっている構成も好ましいものである。さらに凹
部あるいは凸部が基板の搬送方向に対して斜め方向に構
成されている構成も、ダイヤモンド構造における原子配
列の構造秩序をもつ領域をより分散させることが容易に
なるために、好ましいものである。
【００３３】また、前記高周波の出力が、前記原料ガス
を１００％分解するのに必要な出力以下であることによ
り、より高品質のシリコン系薄膜を形成することができ
るために好ましいものである。この要因としては、原料
ガスを１００％分解する出力下では、相対的にＳｉＨや
ＳｉＨ2などのラジカル密度が増大し、電子密度の高い
プラズマ中では、これを核とした結晶化が、放電空間中
及び、堆積膜表面において起こりやすくなるために、前
者の場合は反応副生成物の形成が、後者の場合には結晶
粒径拡大に対する阻害要因として働いてしまうからでは
ないかと思われる。また、成膜速度を確保しつつ良質な
シリコン系薄膜を形成する好ましい高周波出力として
は、前記原料ガスを１００％分解するのに必要な出力の
１／３以上であることが好ましい。
【００３４】次に本発明の光起電力素子の構成要素につ
いて説明する。
【００３５】図１は本発明の光起電力素子の一例を示す
模式的な断面図である。図中１０１は基板、１０２は半
導体層、１０３は第二の透明導電層、１０４は集電電極
である。また、１０１−１は基体、１０１−２は金属
層、１０１−３は第一の透明導電層である。これらは基
板１０１の構成部材である。
【００３６】(基体)基体１０１−１としては、金属、樹
脂、ガラス、セラミックス、半導体バルク等からなる板
状部材やシート状部材が好適に用いられる。その表面に
は微細な凸凹を有していてもよい。透明基体を用いて基
体側から光が入射する構成としてもよい。また、基体を
長尺の形状とすることによってロール・ツー・ロール法
を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体１０１−
１の材料として好適である。
【００３７】(金属層)金属層１０１−２は電極としての
役割と、基体１０１−１にまで到達した光を反射して半
導体層１０２で再利用させる反射層としての役割とを有
する。その材料としては、Al、Cu、Ag、Au、CuMg、Ａｌ
Ｓｉ等を好適に用いることができる。その形成方法とし
ては、蒸着、スパッタ、電析、印刷等の方法が好適であ
る。金属層１０１−２は、その表面に凸凹を有すること
が好ましい。それにより反射光の半導体層１０２内での
光路長を伸ばし、短絡電流を増大させることができる。
基体１０１−１が導電性を有する場合には金属層１０１
−２は形成しなくてもよい。
【００３８】（第一の透明導電層）第一の透明導電層１
０１−３は、入射光及び反射光の乱反射を増大し、半導
体層１０２内での光路長を伸ばす役割を有する。また、
金属層１０１−２の元素が半導体層１０２へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層１０１−３は、金属層１０１−２と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層１０１−３は、ZnO、ITO等の導電性酸化物からなる
ことが好ましく、蒸着、スパッタ、CVD、電析等の方法
を用いて形成されることが好ましい。これらの導電性酸
化物に導電率を変化させる物質を添加してもよい。
【００３９】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法、あるいはこれらの方法を組み合
わせて形成されることが好ましい。
【００４０】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣ
マグネトロンスパッタ法で、酸化亜鉛ターゲットを用い
て酸化亜鉛膜を形成する場合には、ガスの種類としては
Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ2などがあげられ、
流量は、装置の大きさと排気速度によって異なるが、例
えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍ
から１００ｓｃｃｍが望ましい。また成膜時の内圧は１
×１０-4Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投入
電力は、ターゲットの大きさにもよるが、直径１５ｃｍ
の場合、１０Ｗから１００ＫＷが望ましい。また基板温
度は、成膜速度によって好適な範囲が異なるが、１μｍ
／ｈで成膜する場合は、７０℃から４５０℃であること
が望ましい。
【００４１】また電析法によって酸化亜鉛膜を形成する
条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを
含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛
イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏ
ｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌ
から０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、
０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にある
のがさらに望ましい。硝酸イオン、亜鉛イオンの供給源
としては特に限定するものではなく、両方のイオンの供
給源である硝酸亜鉛でもよいし、硝酸イオンの供給源で
ある硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イ
オンの供給源である硫酸亜鉛などの亜鉛塩の混合物であ
ってもよい。さらに、これらの水溶液に、異常成長を抑
制したり密着性を向上させるために、炭水化物を加える
ことも好ましいものである。炭水化物の種類は特に限定
されるものではないが、グルコース（ブドウ糖）、フル
クトース（果糖）などの単糖類、マルトース（麦芽
糖）、サッカロース（ショ糖）などの二糖類、デキスト
リン、デンプンなどの多糖類などや、これらを混合した
ものを用いることができる。水溶液中の炭水化物の量
は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌ
から３００ｇ／ｌの範囲にあるのが望ましく、０．００
５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望まし
く、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることが
さらに望ましい。電析法により酸化亜鉛膜を堆積する場
合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を
陰極にし、亜鉛、白金、炭素などを陽極とするのが好ま
しい。このとき負荷抵抗を通して流れる電流密度は、１
０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００４２】（基板）以上の方法により、基体１０１−
１上に必要に応じて、金属層１０１−２、第一の透明導
電層１０１−３を積層して基板１０１を形成する。ま
た、素子の集積化を容易にするために、基板１０１に中
間層として絶縁層を設けてもよい。
【００４３】（半導体層）本発明のシリコン系薄膜が少
なくともその一部を構成する半導体層１０２の主たる材
料としてはＳｉが用いられる。Ｓｉに代えて、ＳｉとＣ
又はＧｅとの合金を用いても構わない。半導体層１０２
には同時に、水素及び／又はハロゲン原子が含有され
る。その好ましい含有量は０．１〜４０原子％である。
さらに半導体層１０２は、酸素、窒素などを含有しても
よい。半導体層をｐ型半導体層とするにはＩＩＩ属元
素、ｎ型半導体層とするにはＶ属元素を含有する。 ｐ
型層及びｎ型層の電気特性としては、活性化エネルギー
が0.2eV以下のものが好ましく、0.1eV以下のものが最適
である。また比抵抗としては100Ωｃｍ以下が好まし
く、1Ωcm以下が最適である。スタックセル（pin接合を
複数有する光起電力素子）の場合、光入射側に近いｐｉ
ｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐ
ｉｎ接合になるに随いバンドギャップが狭くなるのが好
ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）
は光吸収の少ない結晶性の半導体か、又はバンドギャッ
プの広い半導体が適している。
【００４４】pin接合を２組積層したスタックセルの例
としては、 ｉ型シリコン系半導体層の組み合わせとし
て、光入射側から（アモルファスシリコン半導体層、ア
モルファスシリコン半導体層）、（アモルファスシリコ
ン半導体層、アモルファスシリコンゲルマニウム半導体
層）となるものがあげられる。また、pin接合を３組積
層した光起電力素子の例としては ｉ型シリコン系半導
体層の組み合わせとして、光入射側から（アモルファス
シリコン半導体層、アモルファスシリコン半導体層、ア
モルファスシリコンゲルマニウム半導体層）、（アモル
ファスシリコン半導体層、アモルファスシリコンゲルマ
ニウム半導体層、アモルファスシリコンゲルマニウム半
導体層）、となるものがあげられる。ｉ型半導体層とし
ては光（630nm）の吸収係数（α）が5000cm-1以上、 ソ
ーラーシミュレーター（ＡＭ1.5、100ｍＷ／ｃｍ2）に
よる擬似太陽光照射化の光伝導度（σｐ）が１０×１０
-5Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×１０-6Ｓ／
ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰ
Ｍ）によるアーバックエナジーが５５meV以下であるの
が好ましい。ｉ型半導体層としては、わずかにｐ型、ｎ
型になっているものでも使用することができる。またｉ
型半導体層にシリコンゲルマニウム半導体層を用いた場
合には、界面準位低減や開放電圧を高める目的で、p/ｉ
界面、n/ｉ界面の少なくともどちらか一方に、ゲルマニ
ウムを含有していないｉ型半導体層を挿入した構成をと
ってもよい。
【００４５】本発明の構成要素である半導体層１０２に
ついてさらに説明を加えると、図３は本発明の光起電力
素子の一例として、一組のｐｉｎ接合をもつ半導体層１
０２を示す模式的な断面図である。図中１０２−１は第
一の導電型を示す半導体層であり、さらに、本発明のシ
リコン系薄膜からなるｉ型半導体層１０２−２、第二の
導電型を示す半導体層１０２−３を積層する。ｐｉｎ接
合を複数持つ半導体層においては、そのなかのうちの少
なくとも一つが前記の構成であることが好ましい。
【００４６】（半導体層の形成方法）本発明のシリコン
系薄膜及び半導体層１０２を形成するには、高周波プラ
ズマCVD法が適している。以下、高周波プラズマＣＶＤ
法によって半導体層１０２を形成する手順の好適な例を
示す。
【００４７】減圧状態にできる半導体形成用真空容器内
を所定の堆積圧力に減圧する。
【００４８】堆積室内に原料ガス、希釈ガス等の材料ガ
スを導入し、堆積室内を真空ポンプによって排気しつ
つ、堆積室内を所定の堆積圧力に設定する。
【００４９】基板１０１をヒーターによって所定の温度
に設定する。
【００５０】高周波電源によって発振された高周波を前
記堆積室に導入する。前記堆積室への導入方法は、高周
波がマイクロ波の場合には導波管によって導き石英、ア
ルミナ、窒化アルミニウムなどの誘電体窓を介して堆積
室内に導入したり、高周波がＶＨＦやＲＦの場合には同
軸ケーブルによって導き、金属電極を介して堆積室内に
導入したりする方法がある。
【００５１】堆積室内にプラズマを生起させて原料ガス
を分解し、堆積室内に配置された基板１０１上に堆積膜
を形成する。この手順を必要に応じて複数回繰り返して
半導体層１０２を形成する。
【００５２】半導体層１０２の形成条件としては、堆積
室内の基板温度は１００〜４５０℃、圧力は０．０６７
Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０4Ｐａ（１１
３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／
ｃｍ3が好適な条件としてあげられる。また本発明のシ
リコン系薄膜を形成する条件は、前に示した通りであ
る。
【００５３】本発明のシリコン系薄膜及び半導体層１０
２の形成に適した原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ
6等の水素化シリコン化合物、合金系にする場合にはさ
らに、ＧｅＨ4やＣＨ4などのようにＧｅやＣを含有した
ガス化しうる化合物を水素ガスで希釈して堆積室内に導
入することが望ましい。さらにＨｅなどの不活性ガスを
添加してもよい。さらに窒素、酸素等を含有したガス化
しうる化合物を原料ガス乃至希釈ガスとして添加しても
よい。半導体層をｐ型層とするためのドーパントガスと
してはＢ2Ｈ6、ＢＦ3等が用いられる。また、半導体層
をｎ型層とするためのドーパントガスとしては、Ｐ
Ｈ3、ＰＦ3等が用いられる。結晶相の薄膜や、ＳｉＣ等
の光吸収が少ないかバンドギャップの広い層を堆積する
場合には、原料ガスに対する希釈ガスの割合を増やし、
比較的高いパワー密度の高周波を導入するのが好まし
い。
【００５４】（第二の透明導電層）第二の透明導電層１
０３は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層１０３は、半導体層１０２
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは５５０
ｎｍにおける透過率が８０％以上、より好ましくは８５
％以上であることが望ましい。抵抗率は５×１０-3Ωｃ
ｍ以下、より好ましくは１×１０-3Ωｃｍ以下であるこ
とが好ましい。第二の透明導電層１０３の材料として
は、ITO、ZnO、In2O3等を好適に用いることができる。
その形成方法としては、蒸着、CVD、スプレー、スピン
オン、浸漬などの方法が好適である。これらの材料に導
電率を変化させる物質を添加してもよい。
【００５５】（集電電極）集電電極１０４は集電効率を
向上するために透明電極１０３上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
【００５６】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面（光入射側と反射側）などに鋼板等の補教材を併用し
てもよい。
【００５７】
【実施例】以下の実施例では、光起電力素子として太陽
電池を例に挙げて本発明を具体的にするが、これらの実
施例は本発明の内容を何ら限定するものではない。
【００５８】［実施例１］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図４に示した光起電力素子
を形成した。図４は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａとｉ型半導体層１０２−２と微結
晶ｐ型半導体層１０２−３Ａとからなっている。すなわ
ち、この光起電力素子はいわゆるpin型シングルセル光
起電力素子である。
【００５９】図２は、本発明のシリコン系薄膜及び光起
電力素子を製造する堆積膜形成装置の一例を示す模式的
な断面図である。図２に示す堆積膜形成装置２０１は、
基板送り出し容器２０２、半導体形成用真空容器２１１
〜２１９、基板巻き取り容器２０３が、ガスゲート２２
１〜２３０を介して結合することによって構成されてい
る。この堆積膜形成装置２０１には、各容器及び各ガス
ゲートを貫いて帯状の導電性基板２０４がセットされ
る。帯状の導電性基板２０４は、基板送り出し容器２０
２に設置されたボビンから巻き出され、基板巻き取り容
器２０３で別のボビンに巻き取られる。
【００６０】半導体形成用真空容器２１１〜２１９は、
それぞれプラズマ生起領域を形成する堆積室を有してい
る。概堆積室は、プラズマの生起している放電空間を、
前記導電性基板と前記高周波導入部で上下を限定し、高
周波導入部を取り囲むように設置された放電板で横方向
を限定するように構成されている。
【００６１】該堆積室内の平板状の高周波導入部２４１
〜２４９には、高周波電源２５１〜２５９から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板２０４上に半導体
層を堆積させる。高周波導入部２４１〜２４９は、導電
性基板２０４と対向しており、不図示の高さ調整機構が
具備されている。前記高さ調整機構により、前記導電性
基板と高周波導入部との間の距離を変えることができ、
同時に放電空間の体積を変えることができる。また、各
半導体形成用真空容器２１１〜２１９には、原料ガスや
希釈ガスを導入するためのガス導入管２３１〜２３９が
接続されている。
【００６２】図２に示した堆積膜形成装置２０１は、半
導体形成用真空容器を９個具備しているが、以下の実施
例においては、すべての半導体形成用真空容器でグロー
放電を生起させる必要はなく、製造する光起電力素子の
層構成にあわせて各容器でのグロー放電の有無を選択す
ることができる。また、各半導体形成用真空容器には、
各堆積室内での導電性基板２０４と放電空間との接触面
積を調整するための、不図示の成膜領域調整板が設けら
れている。
【００６３】まず、光起電力素子形成に先立って、ｉ型
半導体層の成膜速度の確認実験を行なった。ステンレス
（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃ
ｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱
脂、洗浄し、不図示の連続スパッタリング装置に装着
し、Ａｌ電極をターゲットとして、厚さ１００ｎｍのＡ
ｌ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲット
を用いて、厚さ１.２μｍのＺｎＯ薄膜をＡｌ薄膜の上
にスパッタ蒸着し、帯状の導電性基板２０４を形成し
た。
【００６４】次に基板送り出し容器２０２に、導電性基
板２０４を巻いたボビンを装着し、導電性基板２０４を
搬入側のガスゲート、半導体形成用真空容器２１１、２
１２、２１３、２１４、２１５、２１６、２１７、２１
８、２１９搬出側のガスゲートを介し、基板巻き取り容
器２０３まで通し、帯状の導電性基板２０４がたるまな
いように張力調整を行った。そして、基板送り出し容器
２０２、半導体形成用真空容器２１１、２１２、２１
３、２１４、２１５、２１６、２１７、２１８、２１
９、基板巻き取り容器２０３を不図示の真空ポンプから
なる真空排気系により、６．７×１０-4Ｐａ（５×１０
-6Torr）以下まで充分に真空排気した。
【００６５】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１８へガス導入管２３８から原料ガス
及び希釈ガスを供給した。ここで半導体形成用真空容器
２１８内の堆積室は、長手方向の長さが１ｍ、横幅は５
０ｃｍのものを用いた。また、半導体形成用真空容器２
１８以外の半導体形成用真空容器にはガス導入管から２
００cm3/min(normal)のＨ2ガスを供給し、同時に不図示
の各ゲートガス供給管から、各ガスゲートにゲートガス
として５００sccmのＨ2ガスを供給した。この状態で真
空排気系の排気能力を調整して、半導体形成用真空容器
２１８内の圧力を所定の圧力に調整した。形成条件は表
１の２１８の形成条件に示す通りである。
【００６６】半導体形成用真空容器２１８内の圧力が安
定したところで、基板送り出し容器２０２から基板巻き
取り容器２０３の方向に、導電性基板２０４の移動を開
始した。
【００６７】次に、半導体形成用真空容器２１８内の高
周波導入部２４８に高周波電源２５８より高周波を導入
し、高さ調整機構により前記導電性基板と高周波導入部
との間の距離を表２に示す所定の距離に変えながら、半
導体形成用真空容器２１８内の堆積室内にグロー放電を
生起し、導電性基板２０４上に、ｉ型半導体層を形成し
た。前記導電性基板と高周波導入部との間の距離は、前
記導電性基板と前記高周波導入部のフラットな部分との
距離に規定した。ここで、半導体形成用真空容器２１８
には周波数６０ＭＨｚの高周波を、パワー密度が１００
ｍＷ／ｃｍ3になるように調整しながらＡｌ製の金属電
極からなる高周波導入部２４８から導入した。ここで、
半導体形成容器２１８内の高周波導入部２４８は、導電
性基板２０４側を、図７-aに示すような深さ０．５ｍｍ
の円柱状の凹部を備えた形状のものを用いた。形成した
それぞれのｉ型半導体層の膜厚を、断面ＴＥＭ観察によ
り測定し、成膜速度を求めた。求めた成膜速度の値を表
2に示す。ここで、導電性基板と高周波導入部間の距離
が2mmのｉ型半導体層は、膜厚の均一性が悪く、平均的
な成膜速度を求めることができなかった。透過型電子顕
微鏡による評価では、導電性基板と高周波導入部間の距
離が3mm〜29mmのものは、非晶質相の中に結晶相が分散
している様子が観察できた。結晶相は概球形をしてお
り、概球形の直径の最大値はそれぞれ、18nm、15nm、17
nm、14nm、10nmであった。透過型電子顕微鏡の観察か
ら、非晶質相に結晶相が分散している領域の割合は、９
５％、９０％、８５％、９０％、９０％であった。また
光学的バンドギャップは、1.58 eV、1.60 eV 、1.65 eV
、1.65 eV 、1.68eVであった。導電性基板と高周波導
入部間の距離が50mmのものには結晶相が確認できなかっ
た。
【００６８】次に光起電力素子の作成を行なった。真空
排気系を作動させつつ、半導体形成用真空容器２１７、
２１８、２１９へガス導入管２３７、２３８、２３９か
ら原料ガス及び希釈ガスを供給した。ここで半導体形成
用真空容器２１８内の放電室は、長手方向の長さが１
ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成
用真空容器２１７、２１８、２１９以外の半導体形成用
真空容器にはガス導入管から２００cm3/min(normal)の
Ｈ2ガスを供給し、同時に不図示の各ゲートガス供給管
から、各ガスゲートにゲートガスとして５００sccmのＨ
2ガスを供給した。この状態で真空排気系の排気能力を
調整して、半導体形成用真空容器２１７、２１８、２１
９内の圧力を所定の圧力に調整した。形成条件は表１に
示す通りである。
【００６９】半導体形成用真空容器２１７、２１８、２
１９内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。
【００７０】次に、半導体形成用真空容器２１７〜２１
９内の高周波導入部２４７〜２４９に高周波電源２５７
〜２５９より高周波を導入し、半導体形成用真空容器２
１７〜２１９内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、ｉ型半導体層（膜厚５００ｎｍ）、微結晶ｐ
型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形
成した。ここで、半導体形成用真空容器２１７には周波
数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ 3の高周
波電力をＡｌ製の金属電極からなる高周波導入部２４７
から、半導体形成用真空容器２１８には上記のアモルフ
ァスｉ型半導体層と同様に、高さ調整機構により前記導
電性基板と高周波導入部との間の距離を表２に示す所定
の距離に変えながら（2mmは除く）周波数６０ＭＨｚの
高周波を、パワー密度が１００ｍＷ／ｃｍ3になるよう
に調整しながらＡｌ製の金属電極からなる高周波導入部
２４８から、半導体形成用真空容器２１９には周波数１
３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ3の高周波
電力をＡｌ製の金属電極からなる高周波導入部２４９か
ら導入した。ここで、半導体形成容器２１８内の高周波
導入部２４８は、導電性基板２０４側を、図７-aに示す
ような深さ０．５ｍｍの円柱状の凹部を備えた形状のも
のを用いた。ここで、各光起電力素子ごとに、求めた成
膜速度に応じて成膜領域調整板で膜厚を揃えた。次に不
図示の連続モジュール化装置を用いて、形成した帯状の
光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュー
ルに加工した。
【００７１】各太陽電池モジュールの光電変換効率をソ
ーラーシミュレーター（ＡＭ1.5、100ｍＷ／ｃｍ2）を
用いて測定した。結果を表２に示す。
【００７２】以上のことより、導電性基板と高周波導入
部間の距離が３ｍｍ以上３０ｍｍ以下の光起電力素子に
おいては、優れた光電変換効率を示し、特に、３ｍｍ以
上９ｍｍ以下の光起電力素子では、ｉ型半導体層の成膜
速度が２.０nm/秒以上であり、特にすぐれていた。以上
のことから本発明の光起電力素子を含む太陽電池モジュ
ールは、優れた特長を持つことがわかる。
【００７３】［実施例２］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図４に示した光起電力素子
を形成した。図４は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａとｉ型半導体層１０２−２と微結
晶ｐ型半導体層１０２−３Ａとからなっている。すなわ
ち、この光起電力素子はいわゆるpin型シングルセル光
起電力素子である。
【００７４】実施例１と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、２１９基板巻き取り容器２０３を不図示の真空ポン
プからなる真空排気系により、６．７×１０-4Ｐａ（５
×１０-6Torr）以下まで充分に真空排気した。
【００７５】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１７、２１８、２１９へガス導入管２
３７、２３８、２３９から原料ガス及び希釈ガスを供給
した。ここで半導体形成用真空容器２１８内の放電室
は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用
いた。また、半導体形成用真空容器２１７、２１８、２
１９以外の半導体形成用真空容器にはガス導入管から２
００cm3/min(normal)のＨ2ガスを供給し、同時に不図示
の各ゲートガス供給管から、各ガスゲートにゲートガス
として５００sccmのＨ2ガスを供給した。この状態で真
空排気系の排気能力を調整して、半導体形成用真空容器
２１７、２１８、２１９内の圧力を所定の圧力に調整し
た。形成条件は表３に示す通りである。
【００７６】半導体形成用真空容器２１７、２１８、２
１９内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。
【００７７】次に、半導体形成用真空容器２１７〜２１
９内の高周波導入部２４７〜２４９に高周波電源２５７
〜２５９より高周波を導入し、半導体形成用真空容器２
１７〜２１９内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、ｉ型半導体層（膜厚５００ｎｍ）、微結晶ｐ
型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形
成した。ここで、半導体形成用真空容器２１７には周波
数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ 3の高周
波電力をＡｌ製の金属電極からなる高周波導入部２４７
から、半導体形成用真空容器２１８には前記導電性基板
と高周波導入部との間の距離を５mmに設定し、周波数１
００ＭＨｚの高周波を、パワー密度が１５０ｍＷ／ｃｍ
3になるように調整しながらＡｌ製の金属電極からなる
高周波導入部２４８から、半導体形成用真空容器２１９
には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃ
ｍ 3の高周波電力をＡｌ製の金属電極からなる高周波導
入部２４９から導入した。ここで、半導体形成容器２１
８内の高周波導入部２４８は、導電性基板２０４側を、
図７-bに示すような深さ０．５ｍｍの四角柱状の凹部を
備えた形状のものを用いた。前記導電性基板と高周波導
入部との間の距離は、前記導電性基板と前記高周波導入
部のフラットな部分との距離に規定した。次に不図示の
連続モジュール化装置を用いて、形成した帯状の光起電
力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加
工した。以上を半導体形成用真空容器２１８内の圧力を
表4に示した圧力値ごとに行なった。その際に半導体形
成用真空容器２１８に導入する原料ガスは、前記τ=0.6
秒になるように流量を調整し、さらにSiH4とＨ2の比が
１：１０になるように調整して流した。
【００７８】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ1.
5、100ｍＷ／ｃｍ2）を用いて測定した。また碁盤目テ
ープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）
を用いて導電性基板と半導体層との間の密着性を調べ
た。またあらかじめ初期光電変換効率を測定しておいた
太陽電池モジュールを、温度８５℃、湿度８５％の暗所
に設置し３０分保持、その後７０分かけて温度−２０℃
まで下げ３０分保持、再び７０分かけて温度85℃ｍ湿度
８５％まで戻す、このサイクルを１００回繰り返した後
に再度光電変換効率を測定し、温湿度試験による光電変
換効率の変化を調べた。また、あらかじめ初期光電変換
効率を測定しておいた太陽電池モジュールを５０℃に保
持した状態で、 ＡＭ1.5、100ｍＷ／ｃｍ2の擬似太陽光
を５００時間照射した後に、再度光電変換効率を測定
し、光劣化試験による光電変換効率の変化を調べた。こ
れらの結果を表４に示す。
【００７９】透過型電子顕微鏡による評価では、半導体
容器２１８内の圧力が９０Ｐａ〜１５０００Ｐａのもの
は、非晶質相の中に結晶相が分散している様子が観察で
きた。結晶相は概球形をしており、概球形の直径の最大
値はそれぞれ、１２nm、15nm、17nm、１６nm、１７nm、
２０nmであった。透過型電子顕微鏡の観察から、非晶質
相に結晶相が分散している領域の割合は、９５％、９０
％、９０％、８５％、８０％、７５％であった。また、
圧力が２００００Ｐａのものは、結晶相が成長方向に最
長で３００nmの大きさで伸びた形状をしており、かつそ
れぞれの結晶相が凝集しているのが確認できた。結晶相
が凝集している領域が、全体の３０％を占めていた。
【００８０】実施例１と同様の方法で、それぞれの圧力
下でｉ型半導体層のみを形成して、ラマン散乱強度を測
定し、５２０ｃｍ-1付近（結晶成分に起因）と４８０ｃ
ｍ-1付近（アモルファスに起因）のラマン強度を比較し
たところ、半導体容器２１８内の圧力が５０Ｐａ〜１５
０００Ｐａのものは、４８０ｃｍ-1付近の強度の方が大
きかったが、圧力が２００００Ｐａのものは、５２０ｃ
ｍ-1付近の強度の方が大きかった。
【００８１】表４より、半導体形成容器２１８内の圧力
が、90Ｐａ以上１５０００Ｐａ以下で作製した光起電力
素子を含む太陽電池モジュールは、光電変換効率、はが
れ試験、温湿度試験、光劣化率の各項目ですぐれてお
り、特に、100Ｐａ以上5000Ｐａ以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。
【００８２】［実施例３］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図４に示した光起電力素子
を形成した。図４は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａとｉ型半導体層１０２−２と微結
晶ｐ型半導体層１０２−３Ａとからなっている。すなわ
ち、この光起電力素子はいわゆるpin型シングルセル光
起電力素子である。
【００８３】実施例１と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、２１９基板巻き取り容器２０３を不図示の真空ポン
プからなる真空排気系により、６．７×１０-4Ｐａ（５
×１０-6Torr）以下まで充分に真空排気した。
【００８４】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１７、２１８、２１９へガス導入管２
３７、２３８、２３９から原料ガス及び希釈ガスを供給
した。ここで半導体形成用真空容器２１８内の放電室
は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用
いた。また、半導体形成用真空容器２１７、２１８、２
１９以外の半導体形成用真空容器にはガス導入管から２
００cm3/min(normal)のＨ2ガスを供給し、同時に不図示
の各ゲートガス供給管から、各ガスゲートにゲートガス
として５００sccmのＨ2ガスを供給した。この状態で真
空排気系の排気能力を調整して、半導体形成用真空容器
２１７、２１８、２１９内の圧力を所定の圧力に調整し
た。形成条件は表５に示す通りである。
【００８５】半導体形成用真空容器２１７、２１８、２
１９内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。
【００８６】次に、半導体形成用真空容器２１７〜２１
９内の高周波導入部２４７〜２４９に高周波電源２５７
〜２５９より高周波を導入し、半導体形成用真空容器２
１７〜２１９内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、ｉ型半導体層（膜厚５００ｎｍ）、微結晶ｐ
型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形
成した。ここで、半導体形成用真空容器２１７には周波
数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ 3の高周
波電力をＡｌ製の金属電極からなる高周波導入部２４７
から、半導体形成用真空容器２１８には前記導電性基板
と高周波導入部との間の距離を５mmに設定し、周波数６
０ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ3
になるように調整しながらＡｌ製の金属電極からなる高
周波導入部２４８から、半導体形成用真空容器２１９に
は周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ
3の高周波電力をＡｌ製の金属電極からなる高周波導入
部２４９から導入した。ここで、半導体形成容器２１８
内の高周波導入部２４８は、導電性基板２０４側を、図
７-bに示すような深さ０．５ｍｍの四角柱状の凹部を備
えた形状のものを用いた。前記導電性基板と高周波導入
部との間の距離は、前記導電性基板と前記高周波導入部
のフラットな部分との距離に規定した。次に不図示の連
続モジュール化装置を用いて、形成した帯状の光起電力
素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工
した。以上を半導体形成用真空容器２１８内の圧力を表
６に示した滞留時間ごとに行なった。その際に半導体形
成用真空容器２１８に導入する原料ガスは、各滞留時間
を実現するように流量を調整し、さらにSiH4とＨ2の比
が１：１０になるように調整して流した。
【００８７】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ1.
5、100ｍＷ／ｃｍ2）を用いて測定した。また碁盤目テ
ープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）
を用いて導電性基板と半導体層との間の密着性を調べ
た。またあらかじめ初期光電変換効率を測定しておいた
太陽電池モジュールを、温度８５℃、湿度８５％の暗所
に設置し３０分保持、その後７０分かけて温度−２０℃
まで下げ３０分保持、再び７０分かけて温度85℃、湿度
８５％まで戻す、このサイクルを１００回繰り返した後
に再度光電変換効率を測定し、温湿度試験による光電変
換効率の変化を調べた。また、あらかじめ初期光電変換
効率を測定しておいた太陽電池モジュールを５０℃に保
持した状態で、 ＡＭ1.5、100ｍＷ／ｃｍ2の擬似太陽光
を５００時間照射した後に、再度光電変換効率を測定
し、光劣化試験による光電変換効率の変化を調べた。こ
れらの結果を表６に示す。
【００８８】透過型電子顕微鏡による評価では、半導体
容器２１８内の滞留時間が0.01秒〜10秒のものは、非晶
質相の中に結晶相が分散している様子が観察できた。結
晶相は概球形をしており、概球形の直径の最大値はそれ
ぞれ、10nm、13nm、14nm、１5nm、12nmであった。それ
以外のものには結晶相は確認できなかった。
【００８９】表６より、半導体形成容器２１８内の滞留
時間が、0.01秒以上10秒以下で作製した光起電力素子を
含む太陽電池モジュールは、光電変換効率、はがれ試
験、温湿度試験、光劣化率の各項目ですぐれており、特
に、0.1秒以上3.0秒以下で作製した光起電力素子を含む
太陽電池モジュールは、特にはがれ試験に優れた特長を
持つことがわかる。
【００９０】［実施例４］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図５に示した光起電力素子
を形成した。図５は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａ、１０２−４、１０２−７、ｉ型
半導体層１０２−２、１０２−５、１０２−８と微結晶
ｐ型半導体層１０２−３Ａ、１０２−６、１０２−９と
からなっている。すなわち、この光起電力素子はいわゆ
るpinpinpin型トリプルセル光起電力素子である。
【００９１】実施例１と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、２１９基板巻き取り容器２０３を不図示の真空ポン
プからなる真空排気系により、６．７×１０-4Ｐａ（５
×１０-6Torr）以下まで充分に真空排気した。
【００９２】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１１〜２１９へガス導入管２３１〜２
３９から原料ガス及び希釈ガスを供給した。ここで半導
体形成用真空容器２１２、２１５、２１８内の放電室
は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用
いた。また不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして５００sccmのＨ2ガスを供給し
た。この状態で真空排気系の排気能力を調整して、半導
体形成用真空容器２１１〜２１９内の圧力を所定の圧力
に調整した。形成条件は表７に示す通りである。
【００９３】半導体形成用真空容器２１１〜２１９内の
圧力が安定したところで、基板送り出し容器２０２から
基板巻き取り容器２０３の方向に、導電性基板２０４の
移動を開始した。
【００９４】次に、半導体形成用真空容器２１１〜２１
９内の高周波導入部２４１〜２４９に高周波電源２５１
〜２５９より高周波を導入し、半導体形成用真空容器２
１１〜２１９内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、ｉ型半導体層（膜厚１００ｎｍ）、微結晶ｐ
型半導体層（膜厚１０ｎｍ）、アモルファスｎ型半導体
層（膜厚３０ｎｍ）、ｉ型半導体層（膜厚１００ｎ
ｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルフ
ァスｎ型半導体層（膜厚３０ｎｍ）、ｉ型半導体層（膜
厚１５０ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）
を形成し光起電力素子を形成した。ここで、半導体形成
用真空容器２１１、２１４、２１７には周波数１３．５
６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡ
ｌ製の金属電極からなる高周波導入部２４１、２４４、
２４７から、半導体形成用真空容器２１２、２１５、２
１８には前記導電性基板と高周波導入部との間の距離を
５mmに設定し、周波数１００ＭＨｚの高周波を、パワー
密度が１２０ｍＷ／ｃｍ3になるように調整しながらＡ
ｌ製の金属電極からなる高周波導入部２４２、２４５、
２４８から、半導体形成用真空容器２１３、２１６、２
１９には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ
／ｃｍ3の高周波電力をＡｌ製の金属電極からなる高周
波導入部２４３、２４６、２４９から導入した。ここ
で、半導体形成容器２１８内の高周波導入部２４８は、
導電性基板２０４側を、図７-bに示すような深さ０．５
ｍｍの四角柱状の凹部を備えた形状のものを用いた。前
記導電性基板と高周波導入部との間の距離は、前記導電
性基板と前記高周波導入部のフラットな部分との距離に
規定した。次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した。
【００９５】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ1.
5、100ｍＷ／ｃｍ2）を用いて測定したところ、実施例3
における滞留時間が1.0秒のシングルの太陽電池モジュ
ールに比べて光電変換効率の値は１．３倍を示し、光劣
化率はさらに０．７倍に抑制することができた。または
がれ試験、温湿度試験においても良好な結果を示し、本
発明の光起電力素子を含む太陽電池モジュールは優れた
特長を持つことがわかる。
【００９６】［実施例５］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図７に示した光起電力素子
を形成した。図６は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａ、１０２−７、微結晶ｉ型半導体
層１０２−２Ｂ、ｉ型半導体層１０２−８と微結晶ｐ型
半導体層１０２−３Ａ、１０２−９とからなっている。
すなわち、この光起電力素子はいわゆるpinpin型ダブル
セル光起電力素子である。
【００９７】実施例１と同様に、帯状の導電性基板２０
４を作成し、堆積膜形成装置２０１に装着し、基板送り
出し容器２０２、半導体形成用真空容器２１１、２１
２、２１３、２１４、２１５、２１６、２１７、２１
８、２１９基板巻き取り容器２０３を不図示の真空ポン
プからなる真空排気系により、６．７×１０-4Ｐａ（５
×１０-6Torr）以下まで充分に真空排気した。
【００９８】次に、真空排気系を作動させつつ、半導体
形成用真空容器２１１〜２１６へガス導入管２３１〜２
３６から原料ガス及び希釈ガスを供給した。ここで半導
体形成用真空容器２１２、２１５内の放電室は、長手方
向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また
不図示の各ゲートガス供給管から、各ガスゲートにゲー
トガスとして５００sccmのＨ2ガスを供給した。この状
態で真空排気系の排気能力を調整して、半導体形成用真
空容器２１１〜２１６内の圧力を所定の圧力に調整し
た。形成条件は表８に示す通りである。
【００９９】半導体形成用真空容器２１１〜２１６内の
圧力が安定したところで、基板送り出し容器２０２から
基板巻き取り容器２０３の方向に、導電性基板２０４の
移動を開始した。
【０１００】次に、半導体形成用真空容器２１１〜２１
６内の高周波導入部２４１〜２４６に高周波電源２５１
〜２５６より高周波を導入し、半導体形成用真空容器２
１１〜２１６内の堆積室内にグロー放電を生起し、導電
性基板２０４上に、アモルファスｎ型半導体層（膜厚３
０ｎｍ）、微結晶ｉ型半導体層（膜厚２．０μｍ）、微
結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルファスｎ型
半導体層（膜厚３０ｎｍ）、ｉ型半導体層（膜厚３００
ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し
光起電力素子を形成した。ここで、半導体形成用真空容
器２１１、２１４には周波数１３．５６ＭＨｚ、パワー
密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極か
らなる高周波導入部２４１、２４４から、半導体形成用
真空容器２１２には周波数１００ＭＨｚの高周波を、パ
ワー密度が４００ｍＷ／ｃｍ3になるように調整しなが
らＡｌ製の金属電極からなる高周波導入部２４２から、
半導体形成用真空容器２１５には前記導電性基板と高周
波導入部との間の距離を５mmに設定し、周波数１００Ｍ
Ｈｚの高周波を、パワー密度が１００ｍＷ／ｃｍ3にな
るように調整しながらＡｌ製の金属電極からなる高周波
導入部２４５から、半導体形成用真空容器２１３、２１
６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／
ｃｍ3の高周波電力をＡｌ製の金属電極からなる高周波
導入部２４３、２４６から導入した。ここで、半導体形
成容器２１５内の高周波導入部２４５は、導電性基板２
０４側を、図７-ｃに示すような深さ０．５ｍｍの溝状
の凹部を備えた形状のものを用いた。前記導電性基板と
高周波導入部との間の距離は、前記導電性基板と前記高
周波導入部のフラットな部分との距離に規定した。次に
不図示の連続モジュール化装置を用いて、形成した帯状
の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュ
ールに加工した。
【０１０１】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ1.
5、100ｍＷ／ｃｍ2）を用いて測定したところ、実施例
３における滞留時間が1.0秒のシングルの太陽電池モジ
ュールに比べて光電変換効率の値は１．２倍を示した。
またはがれ試験、温湿度試験においても良好な結果を示
し、以上のことから、本発明の光起電力素子を含む太陽
電池モジュールは優れた特長を持つことがわかる。
【０１０２】
【発明の効果】本発明者は、シリコン原子を主成分とす
るシリコン系薄膜であって、前記シリコン系薄膜は、非
晶質相の中にダイヤモンド構造の構造秩序をもつ領域が
分散して存在する領域を含み、前記非晶質相の中にダイ
ヤモンド構造の構造秩序をもつ領域が分散して存在する
領域におけるダイヤモンド構造の構造秩序距離の最大値
が0.5nm以上20nm以下である領域が、前記シリコン系薄
膜の７５％以上を占めていることを特徴としたシリコン
系薄膜は、欠陥密度が少なく優れた特性をもち、さらも
に光劣化率を極めて小さくすることが可能であり、前記
シリコン系薄膜を基板上に少なくとも一組のｐｉｎ接合
からなる半導体層を含んだ光起電力素子の少なくとも一
つのｉ型半導体層の少なくとも一部に用いることによ
り、良好な光電変換効率をもち、密着性、耐環境性、均
一性に優れ、光劣化率の極めて小さい光起電力素子を、
低コストで形成することが可能になったことを見出し
た。
【表１】
【表２】 光電変換効率は、導電性基板と高周波導入部間の距離3m
mのときの値を１に規格化した値。
【表３】
【表４】 光電変換効率は、半導体形成容器２１８内の圧力が５０
Ｐａのときの値を１に規格化した値はがれ試験は、剥れ
たます目の数が◎0、○1〜2、△3〜10、×10〜100を意
味する温湿度試験は、（試験後の光電変換効率）／（試
験前の光電変換効率）の値光劣化率は（光照射後の光電
変換効率）／（光照射前の光電変換効率）の値
【表５】
【表６】 光電変換効率は、半導体形成容器２１８内の滞留時間が
0.08秒のときの値を１に規格化した値はがれ試験は、剥
れたます目の数が◎0、○1〜2、△3〜10、×10〜100を
意味する温湿度試験は、（試験後の光電変換効率）／
（試験前の光電変換効率）の値
【表７】
【表８】
【図面の簡単な説明】
【図１】本発明の光起電力素子の一例を示す模式的な断
面図である。
【図２】本発明のシリコン系薄膜及び光起電力素子を製
造する堆積膜形成装置の一例を示す模式的な断面図であ
る。
【図３】本発明の半導体層の一例を示す模式的な断面図
である。
【図４】本発明のシリコン系薄膜を含む光起電力素子の
一例を示す模式的な断面図である。
【図５】本発明のシリコン系薄膜を含む光起電力素子の
一例を示す模式的な断面図である。
【図６】本発明のシリコン系薄膜を含む光起電力素子の
一例を示す模式的な断面図である。
【図７】本発明の高周波導入部の一例を示す模式的な図
である。
【符号の説明】
１０１ 基板、 １０１−１ 基体、 １０１−２ 金属層、 １０１−３ 第一の透明導電層、 １０２ 半導体層、 １０２−１ 第一の導電型を示す半導体層、 １０２−１Ａ アモルファスｎ型半導体層、 １０２−２ ｉ型半導体層、 １０２−２Ｂ 微結晶ｉ型半導体層、 １０２−３ 第二の導電型を示す半導体層、 １０２−３Ａ 微結晶ｐ型半導体層、 １０２−４ アモルファスｎ型半導体層、 １０２−５ ｉ型半導体層、 １０２−６ 微結晶ｐ型半導体層、 １０２−７ アモルファスｎ型半導体層、 １０２−８ ｉ型半導体層、 １０２−９ 微結晶ｐ型半導体層、 １０３ 透明電極、 １０４ 集電電極、 ２０１ 堆積膜形成装置、 ２０２ 基板送り出し容器、 ２０３ 基板巻き取り容器、 ２０４ 導電性基板、 ２１１〜２１９ 半導体形成用真空容器、 ２２１〜２３０ ガスゲート、 ２３１〜２３９ ガス導入管、 ２４１〜２４９ 高周波導入部、 ２５１〜２５９ 高周波電源。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 AA17 BA30 BB01 FA03 JA03 JA05 JA09 JA11 LA16 5F051 AA04 AA05 CA07 CA08 CA16 CA34 CA35 CA37 DA04 DA17

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 シリコン原子を主成分とするシリコン系
    薄膜であって、前記シリコン系薄膜は、非晶質相の中に
    ダイヤモンド構造の構造秩序をもつ領域が分散して存在
    する領域を有し、 前記非晶質相の中にダイヤモンド構造の構造秩序をもつ
    領域が分散して存在する領域におけるダイヤモンド構造
    の構造秩序距離の最大値が0.5nm以上20nm以下である領
    域が、前記シリコン系薄膜の７５％以上を占めているこ
    とを特徴とするシリコン系薄膜。
  2. 【請求項２】 前記最大値が0.5nm以上20nm以下である
    ダイヤモンド構造の構造秩序距離をもつ領域の形状が、
    概球状であることを特徴とする請求項１に記載のシリコ
    ン系薄膜。
  3. 【請求項３】 前記シリコン系薄膜の光学的バンドギャ
    ップが1.5eV以上1.8eV以下であることを特徴とする請求
    項１または２に記載のシリコン系薄膜。
  4. 【請求項４】 前記シリコン系薄膜の結晶成分に起因す
    るラマン散乱強度がアモルファス成分に起因するラマン
    散乱強度以下であること特徴とする請求項１乃至３のい
    ずれか１項に記載のシリコン系薄膜。
  5. 【請求項５】 前記シリコン系薄膜が、真空容器内に原
    料ガスを導入し、前記真空容器内に導入した基板上に、
    前記真空容器内に設けられた高周波導入部から高周波を
    導入することによって行われる高周波プラズマＣＶＤ法
    を用いて形成されたものであって、プラズマの生起して
    いる放電空間の一部が前記基板の少なくとも一部で覆わ
    れており、高周波導入部と前記基板とが対向しており、
    前記高周波導入部と前記基板との距離が３ｍｍ以上３０
    ｍｍ以下であり、放電空間内の圧力が９０Ｐａ（０．６
    ８Ｔｏｒｒ）以上１．５×１０4Ｐａ（１１３Ｔｏｒ
    ｒ）以下であり、前記プラズマの生起している放電空間
    の体積をＶ（ｍ3）、前記原料ガスの流量をＱ（ｃｍ3/m
    in（normal））、放電空間の圧力をＰ（Ｐａ）としたと
    きに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ
    が、０．０１秒以上１０秒以下であることを特徴とする
    請求項１乃至４のいずれか１項に記載のシリコン系薄
    膜。
  6. 【請求項６】 前記原料ガスが、水素化シリコン化合物
    と水素とを含む混合ガスからなることを特徴とする請求
    項５に記載のシリコン系薄膜。
  7. 【請求項７】 前記高周波導入部と前記基板との距離を
    変化させながら形成を行ったことを特徴とする請求項５
    に記載のシリコン系薄膜。
  8. 【請求項８】 前記高周波導入部と前記基板との距離の
    変化が周期的な変化であることを特徴とする請求項７に
    記載のシリコン系薄膜。
  9. 【請求項９】 前記高周波の出力が、前記原料ガスを１
    ００％分解するのに必要な出力以下であることを特徴と
    する請求項５に記載のシリコン系薄膜
  10. 【請求項１０】 前記高周波の出力が、前記原料ガスを
    １００％分解するのに必要な出力の１／３以上であるこ
    とを特徴とする請求項９に記載のシリコン系薄膜
  11. 【請求項１１】 基板上に少なくとも一組のｐｉｎ接合
    からなる半導体層を含んだ光起電力素子の少なくとも一
    つのｉ型半導体層が、シリコン原子を主成分とするシリ
    コン系薄膜を含み、前記シリコン系薄膜が、非晶質相の
    中にダイヤモンド構造の構造秩序をもつ領域が分散して
    存在する領域を含み、前記非晶質相の中にダイヤモンド
    構造の構造秩序をもつ領域が分散して存在する領域にお
    けるダイヤモンド構造の構造秩序距離の最大値が0.5nm
    以上20nm以下である領域が、前記シリコン系薄膜の７５
    ％以上を占めていることを特徴とする光起電力素子。
  12. 【請求項１２】 前記最大値が0.5nm以上20nm以下であ
    るダイヤモンド構造の構造秩序距離をもつ領域の形状
    が、概球状であることを特徴とする請求項１１に記載の
    光起電力素子。
  13. 【請求項１３】 前記シリコン系薄膜の光学的バンドギ
    ャップが1.5eV以上1.8eV以下であることを特徴とする請
    求項１１または１２に記載の光起電力素子。
  14. 【請求項１４】 前記シリコン系薄膜の結晶成分に起因
    するラマン散乱強度がアモルファス成分に起因するラマ
    ン散乱強度以下であること特徴とする請求項１１乃至１
    ３のいずれか１項に記載の光起電力素子。
  15. 【請求項１５】 前記シリコン系薄膜が、真空容器内に
    原料ガスを導入し、前記真空容器内に導入した基板上
    に、前記真空容器内に設けられた高周波導入部から高周
    波を導入することによって行われる高周波プラズマＣＶ
    Ｄ法を用いて形成されたものであって、プラズマの生起
    している放電空間の一部が前記基板の少なくとも一部で
    覆われており、高周波導入部と前記基板とが対向してお
    り、前記高周波導入部と前記基板との距離が３ｍｍ以上
    ３０ｍｍ以下であり、放電空間内の圧力が９０Ｐａ
    （０．６８Ｔｏｒｒ）以上１．５×１０4Ｐａ（１１３
    Ｔｏｒｒ）以下であり、前記プラズマの生起している放
    電空間の体積をＶ（ｍ3）、前記原料ガスの流量をＱ
    （ｃｍ3/min（normal））、放電空間の圧力をＰ（Ｐ
    ａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義され
    る滞留時間τが、０．０１秒以上１０秒以下であること
    を特徴とする請求項１１乃至１４のいずれか１項に記載
    の光起電力素子。
  16. 【請求項１６】 前記原料ガスが、水素化シリコン化合
    物と水素とを含む混合ガスからなることを特徴とする請
    求項１５に記載の光起電力素子。
  17. 【請求項１７】 前記高周波導入部と前記基板との距離
    を変化させながら形成を行ったことを特徴とする請求項
    １５に記載の光起電力素子。
  18. 【請求項１８】 前記高周波導入部と前記基板との距離
    の変化が周期的な変化であることを特徴とする請求項１
    ７に記載の光起電力素子。
  19. 【請求項１９】 前記高周波の出力が、前記原料ガスを
    １００％分解するのに必要な出力以下であることを特徴
    とする請求項１５に記載の光起電力素子。
  20. 【請求項２０】 前記高周波の出力が、前記原料ガスを
    １００％分解するのに必要な出力の１／３以上であるこ
    とを特徴とする請求項１９に記載の光起電力素子。
JP2001105020A 2001-04-03 2001-04-03 シリコン系薄膜及び光起電力素子 Pending JP2002299670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001105020A JP2002299670A (ja) 2001-04-03 2001-04-03 シリコン系薄膜及び光起電力素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105020A JP2002299670A (ja) 2001-04-03 2001-04-03 シリコン系薄膜及び光起電力素子

Publications (2)

Publication Number Publication Date
JP2002299670A true JP2002299670A (ja) 2002-10-11
JP2002299670A5 JP2002299670A5 (ja) 2009-12-17

Family

ID=18957789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105020A Pending JP2002299670A (ja) 2001-04-03 2001-04-03 シリコン系薄膜及び光起電力素子

Country Status (1)

Country Link
JP (1) JP2002299670A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071179B2 (en) 2007-06-29 2011-12-06 Stion Corporation Methods for infusing one or more materials into nano-voids if nanoporous or nanostructured materials
US8314326B2 (en) 2006-05-15 2012-11-20 Stion Corporation Method and structure for thin film photovoltaic materials using bulk semiconductor materials
US8383450B2 (en) 2008-09-30 2013-02-26 Stion Corporation Large scale chemical bath system and method for cadmium sulfide processing of thin film photovoltaic materials
US8623677B2 (en) 2007-11-14 2014-01-07 Stion Corporation Method and system for large scale manufacture of thin film photovoltaic devices using multi-chamber configuration
US8759671B2 (en) 2007-09-28 2014-06-24 Stion Corporation Thin film metal oxide bearing semiconductor material for single junction solar cell devices
US9087943B2 (en) 2008-06-25 2015-07-21 Stion Corporation High efficiency photovoltaic cell and manufacturing method free of metal disulfide barrier material
US9096930B2 (en) 2010-03-29 2015-08-04 Stion Corporation Apparatus for manufacturing thin film photovoltaic devices

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105776B2 (en) 2006-05-15 2015-08-11 Stion Corporation Method and structure for thin film photovoltaic materials using semiconductor materials
US8058092B2 (en) 2007-09-28 2011-11-15 Stion Corporation Method and material for processing iron disilicide for photovoltaic application
US8614396B2 (en) 2007-09-28 2013-12-24 Stion Corporation Method and material for purifying iron disilicide for photovoltaic application
US8287942B1 (en) 2007-09-28 2012-10-16 Stion Corporation Method for manufacture of semiconductor bearing thin film material
US8003432B2 (en) 2008-06-25 2011-08-23 Stion Corporation Consumable adhesive layer for thin film photovoltaic material
US7855089B2 (en) 2008-09-10 2010-12-21 Stion Corporation Application specific solar cell and method for manufacture using thin film photovoltaic materials
US8476104B1 (en) 2008-09-29 2013-07-02 Stion Corporation Sodium species surface treatment of thin film photovoltaic cell and manufacturing method
US8008112B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk chloride species treatment of thin film photovoltaic cell and manufacturing method
US8008110B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk sodium species treatment of thin film photovoltaic cell and manufacturing method
US8394662B1 (en) 2008-09-29 2013-03-12 Stion Corporation Chloride species surface treatment of thin film photovoltaic cell and manufacturing method
US8236597B1 (en) 2008-09-29 2012-08-07 Stion Corporation Bulk metal species treatment of thin film photovoltaic cell and manufacturing method
US8026122B1 (en) 2008-09-29 2011-09-27 Stion Corporation Metal species surface treatment of thin film photovoltaic cell and manufacturing method
US8501521B1 (en) 2008-09-29 2013-08-06 Stion Corporation Copper species surface treatment of thin film photovoltaic cell and manufacturing method
US7863074B2 (en) 2008-09-30 2011-01-04 Stion Corporation Patterning electrode materials free from berm structures for thin film photovoltaic cells
US8425739B1 (en) 2008-09-30 2013-04-23 Stion Corporation In chamber sodium doping process and system for large scale cigs based thin film photovoltaic materials
US7947524B2 (en) 2008-09-30 2011-05-24 Stion Corporation Humidity control and method for thin film photovoltaic materials
US7910399B1 (en) 2008-09-30 2011-03-22 Stion Corporation Thermal management and method for large scale processing of CIS and/or CIGS based thin films overlying glass substrates
US8741689B2 (en) 2008-10-01 2014-06-03 Stion Corporation Thermal pre-treatment process for soda lime glass substrate for thin film photovoltaic materials
US8003430B1 (en) 2008-10-06 2011-08-23 Stion Corporation Sulfide species treatment of thin film photovoltaic cell and manufacturing method
US8168463B2 (en) 2008-10-17 2012-05-01 Stion Corporation Zinc oxide film method and structure for CIGS cell
US8344243B2 (en) 2008-11-20 2013-01-01 Stion Corporation Method and structure for thin film photovoltaic cell using similar material junction
US8507786B1 (en) 2009-06-27 2013-08-13 Stion Corporation Manufacturing method for patterning CIGS/CIS solar cells
US8398772B1 (en) 2009-08-18 2013-03-19 Stion Corporation Method and structure for processing thin film PV cells with improved temperature uniformity
US8809096B1 (en) 2009-10-22 2014-08-19 Stion Corporation Bell jar extraction tool method and apparatus for thin film photovoltaic materials
US8859880B2 (en) 2010-01-22 2014-10-14 Stion Corporation Method and structure for tiling industrial thin-film solar devices
US8263494B2 (en) 2010-01-25 2012-09-11 Stion Corporation Method for improved patterning accuracy for thin film photovoltaic panels
US8461061B2 (en) 2010-07-23 2013-06-11 Stion Corporation Quartz boat method and apparatus for thin film thermal treatment
US8628997B2 (en) 2010-10-01 2014-01-14 Stion Corporation Method and device for cadmium-free solar cells
US8728200B1 (en) 2011-01-14 2014-05-20 Stion Corporation Method and system for recycling processing gas for selenization of thin film photovoltaic materials
US8436445B2 (en) 2011-08-15 2013-05-07 Stion Corporation Method of manufacture of sodium doped CIGS/CIGSS absorber layers for high efficiency photovoltaic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004036A (ja) * 1998-06-16 2000-01-07 Canon Inc 微結晶半導体層の形成方法、および光起電力素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004036A (ja) * 1998-06-16 2000-01-07 Canon Inc 微結晶半導体層の形成方法、および光起電力素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314326B2 (en) 2006-05-15 2012-11-20 Stion Corporation Method and structure for thin film photovoltaic materials using bulk semiconductor materials
US8071179B2 (en) 2007-06-29 2011-12-06 Stion Corporation Methods for infusing one or more materials into nano-voids if nanoporous or nanostructured materials
US8759671B2 (en) 2007-09-28 2014-06-24 Stion Corporation Thin film metal oxide bearing semiconductor material for single junction solar cell devices
US8623677B2 (en) 2007-11-14 2014-01-07 Stion Corporation Method and system for large scale manufacture of thin film photovoltaic devices using multi-chamber configuration
US9087943B2 (en) 2008-06-25 2015-07-21 Stion Corporation High efficiency photovoltaic cell and manufacturing method free of metal disulfide barrier material
US8383450B2 (en) 2008-09-30 2013-02-26 Stion Corporation Large scale chemical bath system and method for cadmium sulfide processing of thin film photovoltaic materials
US9096930B2 (en) 2010-03-29 2015-08-04 Stion Corporation Apparatus for manufacturing thin film photovoltaic devices

Similar Documents

Publication Publication Date Title
JP4433131B2 (ja) シリコン系薄膜の形成方法
JP2002299670A (ja) シリコン系薄膜及び光起電力素子
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US6794275B2 (en) Process for forming a silicon-based film on a substrate using a temperature gradient across the substrate axis
US20030153165A1 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
US20080096305A1 (en) Method for forming deposited film and photovoltaic element
US6737123B2 (en) Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system
JP2001345272A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
JP2002305315A (ja) 半導体素子の形成方法及び半導体素子
US20180301581A1 (en) Method for manufacturing photoelectric conversion device
JP2001345273A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JPH11103082A (ja) 光起電力素子及びその作製方法
TWI790245B (zh) 光電轉換裝置之製造方法
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP3262899B2 (ja) マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置
JP2002134774A (ja) シリコン系薄膜の形成方法及びシリコン系薄膜並びに光起電力素子
JP4343482B2 (ja) シリコン系膜の形成方法、シリコン系膜及び光起電力素子
JP2001358350A (ja) 光起電力素子
US6897559B2 (en) Silicon-based thin film forming apparatus, silicon-based thin film forming method and semiconductor element
JP2001244488A (ja) 光起電力素子
JP2810531B2 (ja) 堆積膜形成方法及び堆積膜形成装置
JP2002371358A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子
JPH11310495A (ja) シリコン系薄膜、光起電力素子、シリコン系薄膜の形成方法及び光起電力素子の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921