JPH11135814A - 非晶質シリコン太陽電池 - Google Patents
非晶質シリコン太陽電池Info
- Publication number
- JPH11135814A JPH11135814A JP9300481A JP30048197A JPH11135814A JP H11135814 A JPH11135814 A JP H11135814A JP 9300481 A JP9300481 A JP 9300481A JP 30048197 A JP30048197 A JP 30048197A JP H11135814 A JPH11135814 A JP H11135814A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- solar cell
- amorphous silicon
- silicon solar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】ｐ／ｉ層界面付近の欠陥準位を減少させ、もっ
て短絡電流及び形状因子を改善しうることを課題とす
る。 【解決手段】ガラス基板31上にｐｉｎ接合を有する非晶
質シリコン太陽電池において、ｐｉｎ接合はｐ層33上に
バッファ層34、ｉ層初期膜35、ｉ層36、ｉ層終端膜37及
びｎ層38を順次成膜してなり、前記ｉ層初期膜35及びｉ
層終端膜37の成膜速度をいずれも前記ｉ層36の成膜速度
より低下させることを特徴とする非晶質シリコン太陽電
池。
て短絡電流及び形状因子を改善しうることを課題とす
る。 【解決手段】ガラス基板31上にｐｉｎ接合を有する非晶
質シリコン太陽電池において、ｐｉｎ接合はｐ層33上に
バッファ層34、ｉ層初期膜35、ｉ層36、ｉ層終端膜37及
びｎ層38を順次成膜してなり、前記ｉ層初期膜35及びｉ
層終端膜37の成膜速度をいずれも前記ｉ層36の成膜速度
より低下させることを特徴とする非晶質シリコン太陽電
池。
Description
【０００１】
【発明の属する技術分野】本発明は非晶質シリコン太陽
電池に関し、特にｐｉｎ接合を基本とする非晶質シリコ
ン太陽電池に関する。
電池に関し、特にｐｉｎ接合を基本とする非晶質シリコ
ン太陽電池に関する。
【０００２】
【従来の技術】非晶質シリコン（以下、ａ−Ｓｉと呼
ぶ）太陽電池は、ガラス、ステンレスなどの金属あるい
はポリイミド系の高分子フィルムなど、種々の材料を基
板として用いることができるとともに、低温で形成でき
るため、低コスト化が可能な太陽電池として有望視され
ている。
ぶ）太陽電池は、ガラス、ステンレスなどの金属あるい
はポリイミド系の高分子フィルムなど、種々の材料を基
板として用いることができるとともに、低温で形成でき
るため、低コスト化が可能な太陽電池として有望視され
ている。
【０００３】図３は、典型的な例として、従来技術によ
るガラス基板上のａ−Ｓｉ太陽電池の基本構成を示す。
図中の符番１は、例えばガラスからなる基板である。こ
の基板１上には、例えば酸化スズ（ＳｎＯ2 ）あるいは
ＩＴＯ（Ｉndium Ｔin Ｏxide）からなる透明電極２が
形成されている。この透明電極２は、通常、熱ＣＶＤ法
あるいはスパッタ法等の手法で形成される。前記透明電
極２上には、ａ−Ｓｉあるいはアモルファスシリコンカ
ーバイト（ａ−ＳｉＣ）からなるｐ層３、ａ−Ｓｉから
なるｉ層４、ａ−Ｓｉ、ａ−ＳｉＣあるいは微細な結晶
を含むａ−Ｓｉからなるｎ層５が順次形成されている。
前記ｎ層５上には、銀（Ａｇ）あるいはアルミニウム
（Ａｌ）等からなる金属電極６が形成されている。ここ
で、金属電極６は、通常、真空蒸着法、スパッタ法ある
いは印刷法等の手法で形成される。
るガラス基板上のａ−Ｓｉ太陽電池の基本構成を示す。
図中の符番１は、例えばガラスからなる基板である。こ
の基板１上には、例えば酸化スズ（ＳｎＯ2 ）あるいは
ＩＴＯ（Ｉndium Ｔin Ｏxide）からなる透明電極２が
形成されている。この透明電極２は、通常、熱ＣＶＤ法
あるいはスパッタ法等の手法で形成される。前記透明電
極２上には、ａ−Ｓｉあるいはアモルファスシリコンカ
ーバイト（ａ−ＳｉＣ）からなるｐ層３、ａ−Ｓｉから
なるｉ層４、ａ−Ｓｉ、ａ−ＳｉＣあるいは微細な結晶
を含むａ−Ｓｉからなるｎ層５が順次形成されている。
前記ｎ層５上には、銀（Ａｇ）あるいはアルミニウム
（Ａｌ）等からなる金属電極６が形成されている。ここ
で、金属電極６は、通常、真空蒸着法、スパッタ法ある
いは印刷法等の手法で形成される。
【０００４】図３の構成のａ−Ｓｉ太陽電池において、
入射光は基板１側から入射し、透明電極２及びｐ層３を
透過し、ｉ層４で吸収され、電子・正孔対を生ずる。発
生した電子及び正孔は、各ｎ層５及びｐ層３側に分極、
移動し、電流として外部回路に取り出される。
入射光は基板１側から入射し、透明電極２及びｐ層３を
透過し、ｉ層４で吸収され、電子・正孔対を生ずる。発
生した電子及び正孔は、各ｎ層５及びｐ層３側に分極、
移動し、電流として外部回路に取り出される。
【０００５】ｐ層３、ｉ層４及びｎ層５は、通常、高周
波グロー放電プラズマによってシラン（ＳｉＨ4 ）ある
いはジシラン（Ｓｉ2 Ｈ6 ）等のＳｉを含む原料ガスを
分解するプラズマＣＶＤ法で形成される。ｐ層３は、成
膜の際、原料ガスにジボラン（Ｂ2 Ｈ6 ）等を添加して
価電子制御を行い、ｐ型半導体とする。同様に、ｎ層５
は、成膜の際、原料ガスにフォスフィン（ＰＨ3 ）を添
加して価電子制御を行い、ｎ型半導体とする。発電層で
あるｉ層４は、基本的に不純物を含まない真性半導体で
ある。
波グロー放電プラズマによってシラン（ＳｉＨ4 ）ある
いはジシラン（Ｓｉ2 Ｈ6 ）等のＳｉを含む原料ガスを
分解するプラズマＣＶＤ法で形成される。ｐ層３は、成
膜の際、原料ガスにジボラン（Ｂ2 Ｈ6 ）等を添加して
価電子制御を行い、ｐ型半導体とする。同様に、ｎ層５
は、成膜の際、原料ガスにフォスフィン（ＰＨ3 ）を添
加して価電子制御を行い、ｎ型半導体とする。発電層で
あるｉ層４は、基本的に不純物を含まない真性半導体で
ある。
【０００６】ｐ層３、ｉ層４及びｎ層５の成膜では、予
め真空排気された真空容器に、シランあるいは水素（Ｈ
2 ）もしくはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）など
で希釈したシランあるいはジシランなどの原料ガスを所
定流量導入し、圧力を調整した後、放電用電極に通常周
波数１３．５６ＭＨｚの高周波電界を印加し、グロー放
電プラズマを発生させ、原料ガスを分解し、基板１上に
ａ−Ｓｉを成膜する。成膜中、基板１は所定温度に加熱
されている。
め真空排気された真空容器に、シランあるいは水素（Ｈ
2 ）もしくはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）など
で希釈したシランあるいはジシランなどの原料ガスを所
定流量導入し、圧力を調整した後、放電用電極に通常周
波数１３．５６ＭＨｚの高周波電界を印加し、グロー放
電プラズマを発生させ、原料ガスを分解し、基板１上に
ａ−Ｓｉを成膜する。成膜中、基板１は所定温度に加熱
されている。
【０００７】ところで、図３の構成のａ−Ｓｉ太陽電池
において、光電流を発生するのは、ｉ層４である。十分
な光を吸収するためのｉ層４の膜厚は、ｉ層４内に含ま
れる不純物の量や電子的な欠陥密度など、その膜質にも
依存するが、通常３００〜６００ｎｍ程度である。これ
に対し、発電層であるｉ層４により多くの光を入射させ
るためには、集電層であるｐ層３及びｎ層５での光吸収
は、可能な限り低減する必要がある。このため、ｐ層３
及びｎ層５の膜厚は、導電率にも依存するが、通常７〜
３０ｎｍ程度である。従って、図３に示したｐｉｎ型ａ
−Ｓｉ太陽電池を構成する層としては、ｉ層４が最も厚
いことになる。
において、光電流を発生するのは、ｉ層４である。十分
な光を吸収するためのｉ層４の膜厚は、ｉ層４内に含ま
れる不純物の量や電子的な欠陥密度など、その膜質にも
依存するが、通常３００〜６００ｎｍ程度である。これ
に対し、発電層であるｉ層４により多くの光を入射させ
るためには、集電層であるｐ層３及びｎ層５での光吸収
は、可能な限り低減する必要がある。このため、ｐ層３
及びｎ層５の膜厚は、導電率にも依存するが、通常７〜
３０ｎｍ程度である。従って、図３に示したｐｉｎ型ａ
−Ｓｉ太陽電池を構成する層としては、ｉ層４が最も厚
いことになる。
【０００８】ｐｉｎ型ａ−Ｓｉ太陽電池の性能向上に関
しては、発電効率を向上させることが基本であることは
いうまでもないが、生産性向上即ち成膜速度向上による
コストダウンも重要な要素である。とりわけ、最も膜厚
の厚いｉ層４の成膜速度は、全ての工程の生産速度を律
速することが多いため、ｉ層４の成膜速度向上について
は、プラズマ密度を増大させる方法、原料ガスとしてジ
シランを用いる方法等、多数の研究例がある。ここで生
産性向上のためにｉ層４を高速で成膜したｐｉｎ型ａ−
Ｓｉ太陽電池では、ｉ層４を低速で成膜したｐｉｎ型ａ
−Ｓｉ太陽電池と比較して、下記の問題点がある。
しては、発電効率を向上させることが基本であることは
いうまでもないが、生産性向上即ち成膜速度向上による
コストダウンも重要な要素である。とりわけ、最も膜厚
の厚いｉ層４の成膜速度は、全ての工程の生産速度を律
速することが多いため、ｉ層４の成膜速度向上について
は、プラズマ密度を増大させる方法、原料ガスとしてジ
シランを用いる方法等、多数の研究例がある。ここで生
産性向上のためにｉ層４を高速で成膜したｐｉｎ型ａ−
Ｓｉ太陽電池では、ｉ層４を低速で成膜したｐｉｎ型ａ
−Ｓｉ太陽電池と比較して、下記の問題点がある。
【０００９】(1) ｉ層２の成膜速度を増大させるには、
前述した通りプラズマ密度を増大させ、成膜に寄与する
ラジカル（活性種）密度を増大させる必要がある。高周
波グロー放電の場合、プラズマ密度を増大するには、プ
ラズマを発生させる高周波電力を増加させる方法が最も
直接的かつ一般的である。しかるに、高周波電力を増加
させると、ラジカル（活性種）密度は増大するが、それ
と同時にプラズマ中に存在するイオンのエネルギーも増
大する。高エネルギーのイオンが成長中の膜表面に衝突
すると、欠陥が発生する。このため、ｉ層４を高速で成
膜したｐｉｎ型ａ−Ｓｉ太陽電池のｐ／ｉ層界面近傍に
は、高エネルギーイオンの衝突によって生じた欠陥準位
が多数発生し、ｉ層４内で光発生したキャリアのトラッ
プとなるため、ｉ層４を高速で成膜した太陽電池に比べ
短絡電流が低下するという問題がある。
前述した通りプラズマ密度を増大させ、成膜に寄与する
ラジカル（活性種）密度を増大させる必要がある。高周
波グロー放電の場合、プラズマ密度を増大するには、プ
ラズマを発生させる高周波電力を増加させる方法が最も
直接的かつ一般的である。しかるに、高周波電力を増加
させると、ラジカル（活性種）密度は増大するが、それ
と同時にプラズマ中に存在するイオンのエネルギーも増
大する。高エネルギーのイオンが成長中の膜表面に衝突
すると、欠陥が発生する。このため、ｉ層４を高速で成
膜したｐｉｎ型ａ−Ｓｉ太陽電池のｐ／ｉ層界面近傍に
は、高エネルギーイオンの衝突によって生じた欠陥準位
が多数発生し、ｉ層４内で光発生したキャリアのトラッ
プとなるため、ｉ層４を高速で成膜した太陽電池に比べ
短絡電流が低下するという問題がある。
【００１０】(2) 高速で成膜したｉ層４の表面は、低速
で成膜したｉ層に比べて、凹凸が大きい。凹凸のレベル
は、成膜条件にも依るが、数１０ｎｍ程度であり、その
上に積層するｎ層５とほぼ同レベルである。凹凸を有す
るｉ層４上に膜厚３０ｎｍ程度のｎ層５を製造すると、
凹凸の谷の部分にはｎ層膜が成膜せず、隙間を生じ易
い。ｐｉｎ型ａ−Ｓｉ太陽電池では、基本的にｐ層３、
ｉ層４及びｎ層５が膜厚方向に積層された部分のみが発
電機能を有するため、前述したような隙間の部分は発電
に寄与しない。従って、有効発電面積が減少するため、
発電効率が低下するという問題を生じる。また、隙間を
生じなくとも、凹凸の山の部分に成膜されるｎ層５は厚
く、他にの部分に成膜されるｎ層５は薄くなるため、ｎ
層に膜厚分布が生じることもある。このため、ｉ層４内
に生じる内部電界が場所によって不均一となるため、開
放電圧が低下するという問題を生じる。
で成膜したｉ層に比べて、凹凸が大きい。凹凸のレベル
は、成膜条件にも依るが、数１０ｎｍ程度であり、その
上に積層するｎ層５とほぼ同レベルである。凹凸を有す
るｉ層４上に膜厚３０ｎｍ程度のｎ層５を製造すると、
凹凸の谷の部分にはｎ層膜が成膜せず、隙間を生じ易
い。ｐｉｎ型ａ−Ｓｉ太陽電池では、基本的にｐ層３、
ｉ層４及びｎ層５が膜厚方向に積層された部分のみが発
電機能を有するため、前述したような隙間の部分は発電
に寄与しない。従って、有効発電面積が減少するため、
発電効率が低下するという問題を生じる。また、隙間を
生じなくとも、凹凸の山の部分に成膜されるｎ層５は厚
く、他にの部分に成膜されるｎ層５は薄くなるため、ｎ
層に膜厚分布が生じることもある。このため、ｉ層４内
に生じる内部電界が場所によって不均一となるため、開
放電圧が低下するという問題を生じる。
【００１１】
【発明が解決しようとする課題】本発明はこうした事情
を考慮してなされたもので、ｉ層初期膜及びｉ層終端膜
の成膜速度をいずれもｉ層の成膜速度より低下させる構
成とすることにより、ｐ／ｉ層界面付近の欠陥準位を減
少させ、もって短絡電流及び形状因子を改善しうる非晶
質シリコン太陽電池を提供することを目的とする。
を考慮してなされたもので、ｉ層初期膜及びｉ層終端膜
の成膜速度をいずれもｉ層の成膜速度より低下させる構
成とすることにより、ｐ／ｉ層界面付近の欠陥準位を減
少させ、もって短絡電流及び形状因子を改善しうる非晶
質シリコン太陽電池を提供することを目的とする。
【００１２】本発明の他の目的は、ｉ層初期膜及びｉ層
終端膜の成膜速度を０．２ｎｍ／ｓ以下とすることによ
り、上記目的を確実に成しえる非晶質シリコン太陽電池
を提供することにある。
終端膜の成膜速度を０．２ｎｍ／ｓ以下とすることによ
り、上記目的を確実に成しえる非晶質シリコン太陽電池
を提供することにある。
【００１３】本発明のその他の目的は、ｉ層初期膜及び
ｉ層終端膜の成膜における印加高周波電力をｉ層の成膜
における印加高周波電力よりも低くすることにより、ｉ
層初期膜及びｉ層終端膜の成膜速度を低下させうる非晶
質シリコン太陽電池を提供することにある。
ｉ層終端膜の成膜における印加高周波電力をｉ層の成膜
における印加高周波電力よりも低くすることにより、ｉ
層初期膜及びｉ層終端膜の成膜速度を低下させうる非晶
質シリコン太陽電池を提供することにある。
【００１４】本発明の更に他の目的は、記ｉ層初期膜及
びｉ層終端膜の成膜時にラジカル加熱ヒータに負の直流
バイアス電圧を印加することにより、上述したと同様、
ｉ層初期膜及びｉ層終端膜の成膜速度を低下させうる非
晶質シリコン太陽電池を提供することにある。
びｉ層終端膜の成膜時にラジカル加熱ヒータに負の直流
バイアス電圧を印加することにより、上述したと同様、
ｉ層初期膜及びｉ層終端膜の成膜速度を低下させうる非
晶質シリコン太陽電池を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、ｐｉｎ接合を
有する非晶質シリコン太陽電池において、ｐｉｎ接合は
ｐ層上にｉ層初期膜、ｉ層、ｉ層終端膜及びｎ層を順次
成膜してなり、前記ｉ層初期膜及びｉ層終端膜の成膜速
度をいずれも前記ｉ層の成膜速度より低下させることを
特徴とする非晶質シリコン太陽電池である。
有する非晶質シリコン太陽電池において、ｐｉｎ接合は
ｐ層上にｉ層初期膜、ｉ層、ｉ層終端膜及びｎ層を順次
成膜してなり、前記ｉ層初期膜及びｉ層終端膜の成膜速
度をいずれも前記ｉ層の成膜速度より低下させることを
特徴とする非晶質シリコン太陽電池である。
【００１６】本発明において、前記ｉ層初期膜及びｉ層
終端膜の成膜速度は０．２ｎｍ／ｓ／以下であることが
好ましい。本発明において、ｉ層初期膜及びｉ層終端膜
の成膜速度をｉ層の成膜速度より低下させる手段として
は、例えば、前記ｉ層初期膜及びｉ層終端膜の成膜にお
ける印加高周波電力をｉ層の成膜における印加高周波電
力よりも低くして成膜速度を低下させる方法、あるいは
ｉ層初期膜及びｉ層終端膜の成膜時にラジカル加熱ヒー
タに負の直流バイアス電圧を印加して成膜速度を低下さ
せる方法が挙げられる。
終端膜の成膜速度は０．２ｎｍ／ｓ／以下であることが
好ましい。本発明において、ｉ層初期膜及びｉ層終端膜
の成膜速度をｉ層の成膜速度より低下させる手段として
は、例えば、前記ｉ層初期膜及びｉ層終端膜の成膜にお
ける印加高周波電力をｉ層の成膜における印加高周波電
力よりも低くして成膜速度を低下させる方法、あるいは
ｉ層初期膜及びｉ層終端膜の成膜時にラジカル加熱ヒー
タに負の直流バイアス電圧を印加して成膜速度を低下さ
せる方法が挙げられる。
【００１７】本発明において、ｉ層初期膜及びｉ層終端
膜の膜厚は、５〜５０ｎｍが望ましい。その理由は、５
ｎｍ未満では実施例に記載した効果が極めて小さく、５
０ｎｍを越えるとｉ層全体としての平均成膜速度が低下
して生産性が低下するからである。
膜の膜厚は、５〜５０ｎｍが望ましい。その理由は、５
ｎｍ未満では実施例に記載した効果が極めて小さく、５
０ｎｍを越えるとｉ層全体としての平均成膜速度が低下
して生産性が低下するからである。
【００１８】
【発明の実施の形態】以下、本発明の一実施例について
説明する。まず、本発明に係る非晶質シリコン太陽電池
の製造に使用されるプラズマＣＶＤ装置について図１を
参照して説明する。
説明する。まず、本発明に係る非晶質シリコン太陽電池
の製造に使用されるプラズマＣＶＤ装置について図１を
参照して説明する。
【００１９】図中の符番11は反応容器である。この反応
容器11内には、基板ホルダ（図示せず）により支持され
たガラス基板12を加熱する基板加熱ヒータ13、放電用電
極14が互いに対向して配置されている。前記放電用電極
14には、インピーダンス整合器15を介して高周波電源16
が接続されている。前記基板加熱ヒータ13と放電用電極
14間には、ラジカル加熱用電源17に接続されたラジカル
加熱ヒータ18が配置されている。前記ラジカル加熱用電
源17よりラジカル加熱ヒータ18にバイアス電圧を印加で
きるようになっている。ラジカル加熱ヒータ18にバイア
ス電圧を印加することにより、プラズマとガラス基板12
との距離が変化するため、成膜速度を制御することが可
能である。前記ラジカル加熱ヒータ18は、プラズマ中の
ラジカルを活性化して、高品質のｉ層を形成する目的で
設けている。前記反応容器11には、前記放電用電極14部
分に原料ガスを供給する反応ガス導入管19が連結されて
いる。また、反応容器11には該反応容器11内を排気する
排気管20が連結され、該排気管20には真空ポンプ21が接
続されている。前記放電用電極14はアース線22を介して
接地されている。
容器11内には、基板ホルダ（図示せず）により支持され
たガラス基板12を加熱する基板加熱ヒータ13、放電用電
極14が互いに対向して配置されている。前記放電用電極
14には、インピーダンス整合器15を介して高周波電源16
が接続されている。前記基板加熱ヒータ13と放電用電極
14間には、ラジカル加熱用電源17に接続されたラジカル
加熱ヒータ18が配置されている。前記ラジカル加熱用電
源17よりラジカル加熱ヒータ18にバイアス電圧を印加で
きるようになっている。ラジカル加熱ヒータ18にバイア
ス電圧を印加することにより、プラズマとガラス基板12
との距離が変化するため、成膜速度を制御することが可
能である。前記ラジカル加熱ヒータ18は、プラズマ中の
ラジカルを活性化して、高品質のｉ層を形成する目的で
設けている。前記反応容器11には、前記放電用電極14部
分に原料ガスを供給する反応ガス導入管19が連結されて
いる。また、反応容器11には該反応容器11内を排気する
排気管20が連結され、該排気管20には真空ポンプ21が接
続されている。前記放電用電極14はアース線22を介して
接地されている。
【００２０】次に、こうした構成のプラズマＣＶＤ装置
を用いてｐｉｎ型ａ−Ｓｉ太陽電池を製造する方法につ
いて図２を参照して説明する。 (1) まず、透明基板32として予め熱ＣＶＤ法で酸化スズ
（ＳｎＯ2 ）を形成したガラス基板31を中性洗剤及び有
機溶剤で洗浄、乾燥した後、プラズマＣＶＤ法により、
膜厚１０ｎｍのｐ層33を形成した。ここで、ｐ層33の成
膜には、原料ガスとして、シラン（ＳｉＨ4 ）、メタン
（ＣＨ4 ）、水素（Ｈ2 ）及びジボラン（Ｂ2 Ｈ6 ）を
用いた。
を用いてｐｉｎ型ａ−Ｓｉ太陽電池を製造する方法につ
いて図２を参照して説明する。 (1) まず、透明基板32として予め熱ＣＶＤ法で酸化スズ
（ＳｎＯ2 ）を形成したガラス基板31を中性洗剤及び有
機溶剤で洗浄、乾燥した後、プラズマＣＶＤ法により、
膜厚１０ｎｍのｐ層33を形成した。ここで、ｐ層33の成
膜には、原料ガスとして、シラン（ＳｉＨ4 ）、メタン
（ＣＨ4 ）、水素（Ｈ2 ）及びジボラン（Ｂ2 Ｈ6 ）を
用いた。
【００２１】(2) 次に、プラズマを停止せずに、ジボラ
ンの供給を停止するとともに、メタンの流量を徐々に減
少させながら厚さ１０ｎｍのバッファ層34を形成した。
つづいて、ｐ層33及びバッファ層34を形成したガラス基
板31を真空中で図１に示したプラズマＣＶＤ装置に搬送
し、基板加熱用ヒータ13にセットした。
ンの供給を停止するとともに、メタンの流量を徐々に減
少させながら厚さ１０ｎｍのバッファ層34を形成した。
つづいて、ｐ層33及びバッファ層34を形成したガラス基
板31を真空中で図１に示したプラズマＣＶＤ装置に搬送
し、基板加熱用ヒータ13にセットした。
【００２２】(3) 次に、真空ポンプ21により、反応容器
11内に５．０×１０-7Ｔｏｒｒまで排気した後、基板加
熱用ヒータ13に通電し、基板12を所定温度、通常１００
〜２００℃に加熱し、温度を十分安定させた後、反応容
器11内に反応ガス導入管19を介してｉ層36成膜用の原料
ガスとして、シランを所定流量導入した。反応容器11内
の圧力は、図示しない圧力調整機構によって所定圧力、
通常３０〜３００ｍＴｏｒｒに制御されている。
11内に５．０×１０-7Ｔｏｒｒまで排気した後、基板加
熱用ヒータ13に通電し、基板12を所定温度、通常１００
〜２００℃に加熱し、温度を十分安定させた後、反応容
器11内に反応ガス導入管19を介してｉ層36成膜用の原料
ガスとして、シランを所定流量導入した。反応容器11内
の圧力は、図示しない圧力調整機構によって所定圧力、
通常３０〜３００ｍＴｏｒｒに制御されている。
【００２３】(4) 次に、ラジカル加熱用電源17により、
ラジカル加熱ヒータ18の温度が所定温度になるように通
電、加熱した。つづいて、反応容器11内の温度及び圧力
を十分安定させた後、高周波電源16から、インピーダン
ス整合器15を介して放電用電極14に１０Ｗの高周波電力
を印加してグロー放電プラズマを発生させ、バッファ層
34上に成膜速度０．２ｎｍ以下で膜厚１５ｎｍのｉ層初
期膜35を成膜した。ここで、ｉ層初期膜35の膜厚は１５
ｎｍに限定する必要はなく、５〜５０ｎｍの範囲であれ
ば、本実施例の効果がある。
ラジカル加熱ヒータ18の温度が所定温度になるように通
電、加熱した。つづいて、反応容器11内の温度及び圧力
を十分安定させた後、高周波電源16から、インピーダン
ス整合器15を介して放電用電極14に１０Ｗの高周波電力
を印加してグロー放電プラズマを発生させ、バッファ層
34上に成膜速度０．２ｎｍ以下で膜厚１５ｎｍのｉ層初
期膜35を成膜した。ここで、ｉ層初期膜35の膜厚は１５
ｎｍに限定する必要はなく、５〜５０ｎｍの範囲であれ
ば、本実施例の効果がある。
【００２４】(5) 次に、プラズマを停止することなく高
周波電力を徐々に６０Ｗまで増大させ、成膜速度１．１
ｎｍ／ｓで膜厚３００ｎｍのｉ層36を成膜した。このｉ
層36を成膜した後、プラズマを停止することなく高周波
電力を徐々に１０Ｗまで減少させ、成膜速度０．２ｎｍ
／ｓ以下で膜厚１５ｎｍのｉ層終端膜37を成膜した。こ
こで、ｉ層終端膜37の膜厚は１５ｎｍに限定する必要は
なく、５〜５０ｎｍの範囲であれば、本実施例の効果が
ある。
周波電力を徐々に６０Ｗまで増大させ、成膜速度１．１
ｎｍ／ｓで膜厚３００ｎｍのｉ層36を成膜した。このｉ
層36を成膜した後、プラズマを停止することなく高周波
電力を徐々に１０Ｗまで減少させ、成膜速度０．２ｎｍ
／ｓ以下で膜厚１５ｎｍのｉ層終端膜37を成膜した。こ
こで、ｉ層終端膜37の膜厚は１５ｎｍに限定する必要は
なく、５〜５０ｎｍの範囲であれば、本実施例の効果が
ある。
【００２５】(6) 次に、ｉ層終端膜37を成膜した基板31
をｎ層成膜室に搬送し、前述と同様のプラズマＣＶＤ法
により膜厚４０ｎｍのｎ層38を成膜した。このｎ層38の
成膜には、原料ガスとしてシラン及びフォスフィンを用
いた。つづいて、抵抗加熱式の真空蒸着法により、金属
電極39として膜厚４００ｎｍのアルミニウム（Ａｌ）を
ｎ層38上に製膜し、ａ−Ｓｉ太陽電池を製造した。
をｎ層成膜室に搬送し、前述と同様のプラズマＣＶＤ法
により膜厚４０ｎｍのｎ層38を成膜した。このｎ層38の
成膜には、原料ガスとしてシラン及びフォスフィンを用
いた。つづいて、抵抗加熱式の真空蒸着法により、金属
電極39として膜厚４００ｎｍのアルミニウム（Ａｌ）を
ｎ層38上に製膜し、ａ−Ｓｉ太陽電池を製造した。
【００２６】このようにして製造されるａ−Ｓｉ太陽電
池は、図２に示すように、ガラス基板31上に、透明電極
32、ｐ層33、バッファ層34、成膜速度０．２ｎｍ／ｓ以
下で成膜された膜厚１５ｎｍのｉ層初期層35、成膜速度
１．１ｎｍ／ｓ／で成膜された膜厚３００ｎｍのｉ層3
6、成膜速度０．２ｎｍ以下で成膜された膜厚１５ｎｍ
のｉ層終端層37、ｎ層38及び金属電極39を順次設けた構
成となっている。しかるに、こうした構成のａ−Ｓｉ太
陽電池は、次のような効果を有する。
池は、図２に示すように、ガラス基板31上に、透明電極
32、ｐ層33、バッファ層34、成膜速度０．２ｎｍ／ｓ以
下で成膜された膜厚１５ｎｍのｉ層初期層35、成膜速度
１．１ｎｍ／ｓ／で成膜された膜厚３００ｎｍのｉ層3
6、成膜速度０．２ｎｍ以下で成膜された膜厚１５ｎｍ
のｉ層終端層37、ｎ層38及び金属電極39を順次設けた構
成となっている。しかるに、こうした構成のａ−Ｓｉ太
陽電池は、次のような効果を有する。
【００２７】1)ｉ層初期膜35の成膜速度を低下させたた
め、高いエネルギーを有するイオンの膜正面への衝突が
緩和され、ｐｉｎ型ａ−Ｓｉ太陽電池の特性に大きな影
響を及ぼすｐ／ｉ層界面付近の欠陥準位が減少する。従
って、ｉ層36内で光発生したキャリアが消滅することな
く、有効に外部回路に取り出されるため、短絡電流及び
形状因子が改善される。
め、高いエネルギーを有するイオンの膜正面への衝突が
緩和され、ｐｉｎ型ａ−Ｓｉ太陽電池の特性に大きな影
響を及ぼすｐ／ｉ層界面付近の欠陥準位が減少する。従
って、ｉ層36内で光発生したキャリアが消滅することな
く、有効に外部回路に取り出されるため、短絡電流及び
形状因子が改善される。
【００２８】2)ｉ層終端層37の成膜速度を低下させたた
め、ｉ層表面の凹凸が小さくなる。従って、ｉ層36とｎ
層38の密着性が向上し、隙間が少なくなり、有効発電面
積が増大するため、発電効率が向上する。また、ｎ層38
の膜厚分布が改善され、ｉ層36内の内部電界分布の均一
性が高まるため、開放電圧が増大する。
め、ｉ層表面の凹凸が小さくなる。従って、ｉ層36とｎ
層38の密着性が向上し、隙間が少なくなり、有効発電面
積が増大するため、発電効率が向上する。また、ｎ層38
の膜厚分布が改善され、ｉ層36内の内部電界分布の均一
性が高まるため、開放電圧が増大する。
【００２９】事実、比較例１として、ｉ層初期膜及びｉ
層終端膜を用いない従来構造のａ−Ｓｉ太陽電池を作製
した。また、比較例２として、ｉ層初期膜のみを用いた
ａ−Ｓｉ太陽電池も作製した。但し、比較例１及び比較
例２において、透明電極、ｐ層、バッファ層、ｉ層、ｎ
層及び金属電極の膜厚並びに各層の成膜条件は、前記し
た本実施例に係るａ−Ｓｉ太陽電池と全く同一とした。
層終端膜を用いない従来構造のａ−Ｓｉ太陽電池を作製
した。また、比較例２として、ｉ層初期膜のみを用いた
ａ−Ｓｉ太陽電池も作製した。但し、比較例１及び比較
例２において、透明電極、ｐ層、バッファ層、ｉ層、ｎ
層及び金属電極の膜厚並びに各層の成膜条件は、前記し
た本実施例に係るａ−Ｓｉ太陽電池と全く同一とした。
【００３０】以上のようにして作製した３種類のａ−Ｓ
ｉ太陽電池の模擬太陽光を照射し、その電圧−電流特性
を計測した。模擬太陽光照射条件は、下記の通りであ
る。 スペクトル：ＡＭ１．５、 照射強度：１００ｍＷ／ｃｍ2 、 照射温度：２５℃ 計測結果は、下記表１に示す通りである。
ｉ太陽電池の模擬太陽光を照射し、その電圧−電流特性
を計測した。模擬太陽光照射条件は、下記の通りであ
る。 スペクトル：ＡＭ１．５、 照射強度：１００ｍＷ／ｃｍ2 、 照射温度：２５℃ 計測結果は、下記表１に示す通りである。
【００３１】
【表１】
【００３２】表１より、本実施例の方が、比較例１及び
比較例２と比べ、短絡電流、開放電圧、形状因子、及び
効率の値が大きく、改善されていることが確認できた。
なお、本発明において、ｉ層初期膜及びｉ層終端膜の成
膜速度を制御する手段は、上記実施例に記載した高周波
電力を低下させる手法に限定する必要ない。例えば、実
施例に記載したラジカル加熱ヒータに負の直流バイアス
電圧を印加し、成膜速度を低下させる手法によっても同
様の効果が得られる。
比較例２と比べ、短絡電流、開放電圧、形状因子、及び
効率の値が大きく、改善されていることが確認できた。
なお、本発明において、ｉ層初期膜及びｉ層終端膜の成
膜速度を制御する手段は、上記実施例に記載した高周波
電力を低下させる手法に限定する必要ない。例えば、実
施例に記載したラジカル加熱ヒータに負の直流バイアス
電圧を印加し、成膜速度を低下させる手法によっても同
様の効果が得られる。
【００３３】
【発明の効果】以上詳述したように本発明によれば、ｉ
層初期膜及びｉ層終端膜の成膜速度をいずれもｉ層の成
膜速度より低下させる構成とすることにより、ｐ／ｉ層
界面付近の欠陥準位を減少させ、もって短絡電流及び形
状因子を改善しうる非晶質シリコン太陽電池を提供でき
る。
層初期膜及びｉ層終端膜の成膜速度をいずれもｉ層の成
膜速度より低下させる構成とすることにより、ｐ／ｉ層
界面付近の欠陥準位を減少させ、もって短絡電流及び形
状因子を改善しうる非晶質シリコン太陽電池を提供でき
る。
【図１】本発明に係る非晶質シリコン太陽電池の製造に
使用されるプラズマＣＶＤ装置の説明図。
使用されるプラズマＣＶＤ装置の説明図。
【図２】本発明の一実施例に係るｐｉｎ型ａ−Ｓｉ太陽
電池の断面図。
電池の断面図。
【図３】従来のｐｉｎ型ａ−Ｓｉ太陽電池の断面図。
11…反応容器、 12…基板、 13…基板加熱ヒータ、 14…放電用電極、 15…インピーダンス整合器、 16…高周波電源、 17…ラジカル加熱用電源、 18…ラジカル加熱ヒータ、 19…反応ガス導入管、 20…排気管、 21…真空ポンプ、 31…ガラス基板、 32…透明電極、 33…ｐ層、 34…バッファ層、 35…ｉ層初期膜、 36…ｉ層、 37…ｉ層終端膜、 38…ｎ層、 39…金属電極。
フロントページの続き (72)発明者 村田 正義 長崎県長崎市深堀町五丁目717番１号 三 菱重工業株式会社長崎研究所内
Claims (4)
- 【請求項１】 ｐｉｎ接合を有する非晶質シリコン太陽
電池において、ｐｉｎ接合はｐ層上にｉ層初期膜、ｉ
層、ｉ層終端膜及びｎ層を順次成膜してなり、前記ｉ層
初期膜及びｉ層終端膜の成膜速度をいずれも前記ｉ層の
成膜速度より低下させることを特徴とする非晶質シリコ
ン太陽電池。 - 【請求項２】 前記ｉ層初期膜及びｉ層終端膜の成膜速
度が０．２ｎｍ／ｓ以下であることを特徴とする請求項
１記載の非晶質シリコン太陽電池。 - 【請求項３】 前記ｉ層初期膜及びｉ層終端膜の成膜に
おける印加高周波電力を、ｉ層の成膜における印加高周
波電力よりも低くして成膜速度を低下させることを特徴
とする請求項１記載の非晶質シリコン太陽電池。 - 【請求項４】 前記ｉ層初期膜及びｉ層終端膜の成膜時
にラジカル加熱ヒータに負の直流バイアス電圧を印加
し、成膜速度を低下させることを特徴とする請求項１記
載の非晶質シリコン太陽電池。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30048197A JP3504838B2 (ja) | 1997-10-31 | 1997-10-31 | 非晶質シリコン太陽電池 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30048197A JP3504838B2 (ja) | 1997-10-31 | 1997-10-31 | 非晶質シリコン太陽電池 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135814A true JPH11135814A (ja) | 1999-05-21 |
| JP3504838B2 JP3504838B2 (ja) | 2004-03-08 |
Family
ID=17885331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30048197A Expired - Fee Related JP3504838B2 (ja) | 1997-10-31 | 1997-10-31 | 非晶質シリコン太陽電池 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3504838B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521826B2 (en) | 1999-11-30 | 2003-02-18 | Sharp Kabushiki Kaisha | Thin film solar cell and fabrication method therefor |
| JP2003101407A (ja) * | 2001-09-21 | 2003-04-04 | Sharp Corp | 半導体集積回路 |
| US6566594B2 (en) | 2000-04-05 | 2003-05-20 | Tdk Corporation | Photovoltaic element |
| WO2011011301A2 (en) * | 2009-07-23 | 2011-01-27 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| WO2011118298A1 (ja) * | 2010-03-24 | 2011-09-29 | 株式会社日立製作所 | 太陽電池 |
-
1997
- 1997-10-31 JP JP30048197A patent/JP3504838B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521826B2 (en) | 1999-11-30 | 2003-02-18 | Sharp Kabushiki Kaisha | Thin film solar cell and fabrication method therefor |
| EP2192622A2 (en) | 1999-11-30 | 2010-06-02 | Sharp Kabushiki Kaisha | Thin film solar cell and fabrication method therefor |
| US6566594B2 (en) | 2000-04-05 | 2003-05-20 | Tdk Corporation | Photovoltaic element |
| US6960718B2 (en) | 2000-04-05 | 2005-11-01 | Tdk Corporation | Method for manufacturing a photovoltaic element |
| JP2003101407A (ja) * | 2001-09-21 | 2003-04-04 | Sharp Corp | 半導体集積回路 |
| WO2011011301A2 (en) * | 2009-07-23 | 2011-01-27 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| WO2011011301A3 (en) * | 2009-07-23 | 2011-05-05 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| WO2011118298A1 (ja) * | 2010-03-24 | 2011-09-29 | 株式会社日立製作所 | 太陽電池 |
| JP5487295B2 (ja) * | 2010-03-24 | 2014-05-07 | 株式会社日立製作所 | 太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3504838B2 (ja) | 2004-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0895291B1 (en) | Photovoltaic element and method of producing the same | |
| EP0661760B1 (en) | Method and apparatus for forming deposited film | |
| US7501305B2 (en) | Method for forming deposited film and photovoltaic element | |
| JP3364180B2 (ja) | 非晶質シリコン太陽電池 | |
| JPH07297421A (ja) | 薄膜半導体太陽電池の製造方法 | |
| JP2004289034A (ja) | 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法 | |
| JP2004311965A (ja) | 光起電力素子の製造方法 | |
| JP2004014812A (ja) | 光起電力素子 | |
| US4799968A (en) | Photovoltaic device | |
| JP3402637B2 (ja) | 太陽電池の製造方法、その製造装置及び長尺シート基板の製造方法 | |
| JPH08298333A (ja) | 半導体被膜作製装置および薄膜太陽電池および薄膜太陽電池の作製方法 | |
| JP3504838B2 (ja) | 非晶質シリコン太陽電池 | |
| JP2006269607A (ja) | 光起電力素子の製造方法 | |
| EP0680384B1 (en) | Microwave energized process for the preparation of high quality semiconductor material | |
| JP3027670B2 (ja) | 光起電力素子 | |
| Takano et al. | Excitation frequency effects on stabilized efficiency of large-area amorphous silicon solar cells using flexible plastic film substrate | |
| JP3245111B2 (ja) | 非晶質シリコン太陽電池 | |
| JP2000004036A (ja) | 微結晶半導体層の形成方法、および光起電力素子 | |
| JP3679937B2 (ja) | 非晶質シリコン太陽電池及びその製造方法 | |
| JP3029169B2 (ja) | 光起電力素子 | |
| JP2002222969A (ja) | 積層型太陽電池 | |
| JP4012106B2 (ja) | 光起電力素子形成方法 | |
| JP3272681B2 (ja) | 太陽電池の製造方法 | |
| JP3027671B2 (ja) | 光起電力素子 | |
| JP3142682B2 (ja) | 太陽電池製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |