JP2009010347A - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP2009010347A
JP2009010347A JP2008130460A JP2008130460A JP2009010347A JP 2009010347 A JP2009010347 A JP 2009010347A JP 2008130460 A JP2008130460 A JP 2008130460A JP 2008130460 A JP2008130460 A JP 2008130460A JP 2009010347 A JP2009010347 A JP 2009010347A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
added
microcrystalline semiconductor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008130460A
Other languages
English (en)
Other versions
JP5364293B2 (ja
JP2009010347A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008130460A priority Critical patent/JP5364293B2/ja
Publication of JP2009010347A publication Critical patent/JP2009010347A/ja
Publication of JP2009010347A5 publication Critical patent/JP2009010347A5/ja
Application granted granted Critical
Publication of JP5364293B2 publication Critical patent/JP5364293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

【課題】薄膜トランジスタの工程を複雑化させることなく、量産性が可能な表示装置の作製方法を提案することを課題とする。
【解決手段】水素化珪素またはハロゲン化珪素を原料ガスとし、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いて微結晶半導体膜を成膜し、当該微結晶半導体膜を用いて薄膜トランジスタ及び当該薄膜トランジスタに接続する表示素子を形成する。周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素またはハロゲン化珪素の解離が容易となるため、表示装置の量産性を高めることが可能である。
【選択図】なし

Description

本発明は、少なくとも画素部に薄膜トランジスタを用いた表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用いられている（特許文献１及び２）。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタに比べて移動度が２桁以上高く、半導体表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかし非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという難点がある。
本発明は上述した問題に鑑み、薄膜トランジスタの工程を複雑化させることなく、量産性が可能な表示装置の作製方法を提案することを課題とする。
微結晶半導体膜（セミアモルファス半導体膜ともいう。）は、多結晶半導体膜と異なり、微結晶半導体膜として直接基板上に成膜することができる。具体的には、水素化珪素またはハロゲン化珪素を原料ガスとし、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いて成膜することができる。上記方法を用いて作製された微結晶半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。薄膜トランジスタの作製における工程数を削減することができ、表示装置の歩留まりを高め、コストを抑えることができる。また、周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素またはハロゲン化珪素の解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚのマイクロ波プラズマＣＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高めることが可能である。このため、表示装置の量産性を高めることが可能である。
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。微結晶半導体膜を用いた薄膜トランジスタは、その移動度が２〜１０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
なお本発明では、微結晶半導体膜を少なくともチャネル形成領域に用いていれば良い。
また、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ、またはＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に用いられている電子源素子（電子放出素子）等が含まれる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本発明は、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いることで微結晶半導体膜の成膜速度を向上させることが可能であり、当該微結晶半導体膜を用いた薄膜トランジスタの表示装置の量産性を高めることができる。
また、成膜後における半導体膜の結晶化の工程を削減することができ、薄膜トランジスタの工程を複雑化させることなく、表示装置のシステムオンパネル化を実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の表示装置の作製方法について説明する。はじめに、表示装置の一形態として発光装置を用いて説明する。図１乃至図３に、駆動回路に用いられる薄膜トランジスタの断面図と、画素部に用いられる薄膜トランジスタの断面図を示す。なお、微結晶半導体膜を用いた薄膜トランジスタはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはｎ型であってもｐ型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。
図１（Ａ）に示すように、基板５０上にゲート電極５１、５２を形成する。基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を適用しても良い。基板５０の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。
ゲート電極５１、５２は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極５１、５２は、スパッタリング法や真空蒸着法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極５１、５２を形成することができる。なお、ゲート電極５１、５２の密着性向上のために、上記金属材料の窒化物膜を、基板５０及びゲート電極５１、５２の間に設けてもよい。
なお、ゲート電極５１、５２上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
次に、図１（Ｂ）に示すように、ゲート電極５１、５２上に、ゲート絶縁膜として機能する絶縁膜５３、微結晶半導体膜５４、及び一導電型を付与する不純物元素が添加された半導体膜５５を順に形成する。なお、少なくとも、ゲート絶縁膜として機能する絶縁膜５３及び微結晶半導体膜５４を連続的に形成することが好ましい。さらには、ゲート絶縁膜として機能する絶縁膜５３、微結晶半導体膜５４、及び一導電型を付与する不純物元素が添加された半導体膜５５を連続的に形成することが好ましい。少なくとも、ゲート絶縁膜として機能する絶縁膜５３及び微結晶半導体膜５４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
絶縁膜５３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層若しくは積層で形成することができる。また、基板側から酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に積層して形成することができる。また、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に積層して形成することができる。更には、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜として機能する絶縁膜５３を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した酸化窒化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。
ここでは、酸化窒化珪素膜とは、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体膜５４は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
この微結晶半導体膜５４は、周波数が１ＧＨｚ、好ましくは２．４５ＧＨｚ、好ましくは８．３ＧＨｚのマイクロ波以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を用いて形成することができる。また、ＳｉＣｌ４、ＳｉＦ４などのハロゲン化珪素を用いて形成することができる。また、水素化珪素またはハロゲン化珪素に、水素や、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。
微結晶半導体膜５４は１ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上２００ｎｍ以下の膜厚で形成する。
また、水素化珪素またはハロゲン化珪素中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
また、微結晶半導体膜５４は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素またはハロゲン化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
また、微結晶半導体膜の酸素濃度を、１×１０１９ａｔｏｍｓ／ｃｍ３以下、窒素及び炭素の濃度それぞれを１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
一導電型を付与する不純物元素が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素またはハロゲン化珪素にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素またはハロゲン化珪素にＢ２Ｈ６などの不純物気体を加えれば良い。一導電型を付与する不純物元素が添加された半導体膜５５は、微結晶半導体膜、または非晶質半導体膜で形成することができる。
ここで、絶縁膜５３から一導電型を付与する不純物元素が添加された半導体膜５５を連続成膜ことが可能なマイクロ波プラズマＣＶＤ装置について、図６を用いて示す。図６はマイクロ波プラズマＣＶＤ装置の上断面を示す模式図であり、共通室１１２０は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５、及び反応室（１）〜反応室（４）１１１１〜１１１４がゲート弁１１２２〜１１２７を介して連結されている。基板１１３０は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５に設けられるカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により各反応室（１）〜反応室（４）に搬送される。
反応室（１）〜反応室（４）それぞれにおいて、ゲート絶縁膜として機能する絶縁膜５３、微結晶半導体膜５４、及び一導電型を付与する不純物元素が添加された半導体膜５５を連続的に積層する。この場合は、原料ガスの切り替えにより異なる種類の膜を連続的に複数積層することができる。または、反応室（１）及び反応室（３）でゲート絶縁膜として機能する絶縁膜５３及び微結晶半導体膜５４を連続的に積層し、反応室（２）及び反応室（４）で一導電型を付与する不純物元素が添加された半導体膜５５を形成する。一導電型を付与する不純物元素が添加された半導体膜５５のみ単独で成膜することにより、チャンバに残存する不純物元素が他の膜に混入することを防ぐことができる。
このように、複数のチャンバが接続されたマイクロ波プラズマＣＶＤ装置で、同時にゲート絶縁膜として機能する絶縁膜５３、微結晶半導体膜５４、及び一導電型を付与する不純物元素が添加された半導体膜５５を成膜することができるため、量産性を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っていても、残りの反応室において成膜処理が可能となり、成膜のタクトを向上させることができる。また、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
また、ゲート絶縁膜として機能する絶縁膜５３を酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との２層で形成する場合、反応室（１）で、ゲート絶縁膜として機能する絶縁膜５３の酸化珪素膜または酸化窒化珪素膜を形成し、反応室（２）で、ゲート絶縁膜として機能する絶縁膜５３の窒化珪素膜または窒化酸化珪素膜を形成し、反応室（３）で、微結晶半導体膜５４を形成し、反応室（４）で、一導電型を付与する不純物元素が添加された半導体膜５５を形成してもよい。このとき、各反応室の内壁を成膜する種類の膜でコーティングすることが好ましい。このような構成のマイクロ波プラズマＣＶＤ装置を用いれば、各反応室で一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成することができるため、以前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染されることなく、各積層界面を形成することができる。
なお、図６に示すマイクロ波プラズマＣＶＤ装置には、ロード・アンロード（Ｌ／ＵＬ）室が複数設けられているが、一つでもよい。また、マイクロ波プラズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。
図７はこのようなマイクロ波プラズマＣＶＤ装置の一つの反応室の構成を詳細に説明するものである。マイクロ波プラズマＣＶＤ装置の反応室には、処理容器１８０、処理容器１８０内に設けられ基板１１３０を配置するための支持台１８１、処理容器１８０内にガスを導入するためのガス供給部１８２、処理容器１８０内のガスを排気するための真空ポンプに接続する排気口１８３、プラズマ発生用のマイクロ波を供給するマイクロ波発生装置１８４、マイクロ波供給部からマイクロ波を処理容器１８０に導入する導波管１８５、導波管１８５に接し且つ開口部１８７ａを有する天板１８７、取り付け具１８８で天板１８７に設けられた複数の誘電体板１８６が設けられる。また、基板１１３０及び誘電体板１８６の間に非原料ガスを流すガス管１９７、及び原料ガスを流すガス管１９８が設けられる。ガス管１９７、１９８は、ガス供給部１８２と接続される。具体的には、非原料ガスを流すガス管１９７は、バルブ１９５及び質量流量コントローラ１９３を介して非原料ガス供給源１９１に接続される。また、原料ガスを流すガス管１９８は、バルブ１９６及び質量流量コントローラ１９４を介して原料ガス供給源１９２に接続される。また、支持台１８１に温度制御部１９９を設けることによって、基板１１３０の温度を制御することも可能である。また、支持台１８１に高周波電源を接続し、高周波電源から出力された交流の電力により、支持台１８１に所定のバイアス電圧を印加する構成としてもよい。なお、ガス供給部１８２及びマイクロ波発生装置１８４反応容器の外に設けられる。
マイクロ波発生装置１８４は、周波数が１ＧＨｚ、好ましくは２．４５ＧＨｚ、好ましくは８．３ＧＨｚ以上のマイクロ波を供給する。なお、本発明においては、マイクロ波発生装置１８４を複数有することで、安定な大面積のプラズマを生成することが可能である。このため、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。
処理容器１８０、及び天板１８７は、表面がアルミナ、酸化珪素、フッ素樹脂のいずれかの絶縁膜で覆われた金属、例えばアルミニウムを含む合金で形成される。また、取り付け具１８８は金属、例えばアルミニウムを含む合金で形成される。
誘電体板１８６は、天板１８７の開口部に密着するように設けられる。マイクロ波発生装置１８４で発生したマイクロ波が導波管１８５及び天板１８７の開口部１８７ａを経て、誘電体板１８６に伝播し、誘電体板１８６を透過して処理容器内に放出される。処理容器内に放出されたマイクロ波の電界エネルギーにより、非原料ガスがプラズマ化する。当該プラズマ２００は、誘電体板１８６表面でより密度が高いため、基板１１３０へのダメージを低減することができる。また、誘電体板１８６を複数設けることで、均一な大面積のプラズマの発生及び維持が可能である。誘電体板１８６は、サファイア、石英ガラス、アルミナ、酸化珪素、窒化珪素等のセラミックスで形成される。なお、誘電体板１８６は、プラズマ２００発生側に窪みが形成されてもよい。当該窪みにより、安定したプラズマを生成することができる。誘電体板１８６を複数設けることで、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。
ガス管１９７、１９８は、非原料ガスを流すガス管１９７と原料ガスを流すガス管１９８が交差して設けられており、非原料ガスを流すガス管１９７の吹出し口が誘電体板１８６側に設けられ、原料ガスを流すガス管１９８の吹出し口が基板１１３０側に設けられる。非原料ガスが誘電体板１８６側に噴出されることにより、誘電体板１８６表面での成膜を回避しつつプラズマ２００を発生させることができる。また、原料ガスを流すガス管１９８の吹出し口が基板１１３０側に設けられたことにより、基板１１３０により近い位置で原料ガスを噴出すことが可能であり、成膜速度を高めることが可能である。ガス管１９７、１９８は、アルミナ、窒化アルミニウム等のセラミックスで形成される。セラミックスはマイクロ波の透過率が高いため、ガス管１９７、１９８をセラミックスで形成することで、誘電体板１８６の直下にガス管を設けても、電界の乱れが生じずプラズマの分布を均一にすることができる。
以下に、成膜処理について説明する。これらの成膜処理は、その目的に応じて、ガス供給部１８２から供給するガスを選択すれば良い。
はじめに、酸化窒化珪素膜の成膜処理方法について、図８及び図７を用いて説明する。まず、図８のステップＳ１７０から成膜処理を開始し、ステップＳ１７１にて、基板１１３０の温度を制御する。基板１１３０は室温若しくは温度制御部１９９により１００℃〜５５０℃に加熱する。ステップＳ１７２にて処理容器１８０内を真空にし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上及び酸素を導入する。希ガスと共に、酸素を処理容器１８０内に導入することで、プラズマの着火を容易とすることができる。なお、基板１１３０と誘電体板１８６との間隔は、１０ｍｍ〜２００ｍｍ（好ましくは１１０ｍｍ〜１６０ｍｍ）程度である。次に、ステップＳ１７３にて、処理容器１８０内の圧力を所定の圧力にする。処理容器内の圧力は１〜２００Ｐａ、好ましくは１〜１００Ｐａ、さらに好ましくは１〜４０Ｐａとする。次に、ステップＳ１７４にて、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４から導波管１８５にマイクロ波を供給し、処理容器１８０内でプラズマを生成する。マイクロ波発生装置の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとする。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（０．７ｅＶ以上３ｅＶ以下、好ましくは０．７ｅＶ以上１．５ｅＶ以下）で高電子密度（１×１０１１〜１×１０１３ａｔｏｍｓ／ｃｍ３）のプラズマを生成することができる。次に、ステップＳ１７５にて、ガス管１９８から原料ガスを処理容器１８０内に導入する。具体的には、酸素の供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及び水素化珪素またはハロゲン化珪素を導入することで、基板１１３０上に酸化窒化珪素膜を形成することができる。次に、ステップＳ１７６にて、原料ガスの供給を停止し、処理容器内の圧力を低下し、マイクロ波発生装置の電源をオフにして、ステップＳ１７７で成膜プロセスを終了する。
上記酸化窒化珪素膜の成膜処理方法において、基板温度を３００〜３５０℃、シランに対する一酸化二窒素の流量比を１０倍以上３００倍以下、好ましくは５０倍以上２００倍以下とし、パワーが５ｋＷのマイクロ波発生装置を２〜６台用い、処理容器内の圧力を１０〜１００Ｐａ、好ましくは１０〜５０Ｐａとし、基板１１３０及び誘電体板１８６の間隔を１１０ｍｍ以上１６０ｍｍ以下とすると、耐圧の高い酸化窒化珪素膜を形成することができる。
次に、微結晶半導体膜５４の成膜処理方法について示す。まず、図８のステップＳ１７０から成膜処理を開始し、ステップＳ１７１にて、基板１１３０の温度を制御する。基板１１３０は室温若しくは温度制御部１９９により１００℃〜５５０℃に加熱する。ステップＳ１７２にて処理室内を真空にし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスを導入する。なお、基板１１３０と誘電体板１８６との間隔は、１０ｍｍ〜２００ｍｍ（好ましくは１１０ｍｍ〜１６０ｍｍ）程度である。次に、ステップＳ１７３にて、処理容器１８０内の圧力を所定の圧力にする。処理容器内の圧力は１〜２００Ｐａ、好ましくは１〜１００Ｐａとする。次に、ステップＳ１７４にて、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４から導波管１８５にマイクロ波を供給し、処理容器１８０内でプラズマを生成する。マイクロ波発生装置の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとする。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（０．７ｅＶ以上３ｅＶ以下、好ましくは０．７ｅＶ以上１．５ｅＶ以下）で高電子密度（１×１０１１〜１×１０１３ａｔｏｍｓ／ｃｍ３）のプラズマを生成することができる。次に、ステップＳ１７５にて、ガス管１９８から原料ガスを処理容器１８０内に導入する。具体的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素またはＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３などのハロゲン化珪素を導入し、微結晶半導体膜を形成することができる。または、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素またはＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３などのハロゲン化珪素、更には水素を導入し、微結晶半導体膜を形成することができる。次に、ステップＳ１７６にて、原料ガスの供給を停止し、処理容器内の圧力を低下し、マイクロ波発生装置の電源をオフにして、ステップＳ１７７で成膜プロセスを終了する。
なお、プラズマの着火及びプラズマの維持にアルゴンなどの希ガスを混合させると、希ガスの励起種により原料ガスの分離及びラジカルの形成を効率良く行うことができる。
また、周波数が１ＧＨｚ以上、好ましくは２．４５ＧＨｚ、好ましくは８．３ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で発生されたプラズマは、電子密度が高く、原料ガスから多くのラジカルが形成され、基板１１３０へ供給されるため、基板でのラジカルの表面反応が促進され、微結晶半導体膜の成膜速度を高めることができる。更に、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板上においても、膜質の均一性を高めた膜を成膜することが可能であると共に、量産性を高めることができる。
一導電型を付与する不純物元素が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素またはハロゲン化珪素及びＰＨ３などの不純物気体を用いたプラズマＣＶＤ法で形成する。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素またはハロゲン化珪素及びＢ２Ｈ６などの不純物元素を含む気体を用いたプラズマＣＶＤ法で形成する。リンまたはボロンの濃度を１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３とすることで、後に形成されるソース配線及びドレイン配線とオーミックコンタクトすることが可能である。一導電型を付与する不純物元素が添加された半導体膜５５は、微結晶半導体膜体、または非晶質半導体で形成することができる。一導電型を付与する不純物元素が添加された半導体膜５５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物元素が添加された不純物半導体膜の膜厚を、薄くすることでスループットを向上させることができる。
また、図７に示すような周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用い、図８のステップを用いて微結晶半導体膜５４と同様に導電型を付与する不純物元素が添加された半導体膜５５を形成してもよい。この場合、ステップＳ１７５において、原料ガスとして、水素化珪素またはハロゲン化珪素と、ＰＨ３またはＢ２Ｈ６と、更には水素を導入することで、一導電型を付与する不純物元素が添加された微結晶半導体膜を形成することができる。
次に、一導電型を付与する不純物元素が添加された半導体膜５５上にマスク５６、５７を形成し、微結晶半導体膜５４、一導電型を付与する不純物元素が添加された半導体膜５５をエッチングして島状に分離形成する。この結果、図１（Ｃ）に示すような、微結晶半導体膜６０、６１、及び一導電型を付与する不純物元素が添加された半導体膜５８、５９を形成することができる。
その後、導電型を付与する不純物元素が添加された半導体膜５８、５９及びゲート絶縁膜として機能する絶縁膜５３上に、ソース電極及びドレイン電極６２〜６５を形成する。ソース電極及びドレイン電極６２〜６５は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金を用いて形成することが好ましい。また、一導電型を付与する不純物元素が添加された半導体膜と接する側の層を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
ソース電極及びドレイン電極６２〜６５は、スパッタリング法や真空蒸着法で、一導電型を付与する不純物元素が添加された半導体膜５８、５９及び絶縁膜５３上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術または塗布法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、ソース電極及びドレイン電極６２〜６５は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。
次に、図２（Ａ）に示すように、ソース電極及びドレイン電極６２〜６５、または図示しないがソース電極及びドレイン電極６２〜６５を形成するマスクを用いて一導電型を付与する不純物元素が添加された半導体膜５８、５９をエッチングしてソース領域及びドレイン領域６６〜６９を形成する。また、当該工程において、下地となる微結晶半導体膜６０、６１とのエッチング選択比がとれないので、微結晶半導体膜６０、６１も若干エッチングされ、チャネル形成領域として機能する微結晶半導体膜７０、７１が形成される。
なお、本実施の形態においては、ソース電極及びドレイン電極６２〜６５と、ソース領域及びドレイン領域６６〜６９は、同一のレジストマスクを用い、ドライエッチング法を用いて導電膜及び一導電型を付与する不純物元素が添加された半導体膜をエッチングして形成する。
以上の工程により、チャネルエッチ型の薄膜トランジスタ７２、７３を形成することができる。チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより２〜１０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部８９の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路８８を形成する素子として利用することができる。
次に、図２（Ｂ）に示すように、薄膜トランジスタ７２、７３上に、チャネル形成領域の保護を目的として絶縁膜８１で形成し、絶縁膜８１上に好ましい形態としてコンタクトホールを有する平坦化膜８２を形成し、平坦化膜８２上に、コンタクトホールにおいてソース電極またはドレイン電極に接する画素電極８３を形成する。
絶縁膜８１としては、ゲート絶縁膜として機能する絶縁膜５３と同様に形成することができる。なお、絶縁膜８１は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜８１に窒化珪素膜を用いることで、チャネル形成領域として機能する微結晶半導体膜７０、７１中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
平坦化膜８２は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンポリマーを用いて絶縁膜で形成することが好ましい。
図２（Ｂ）では画素の薄膜トランジスタがｎ型であるので、画素電極８３として、陰極材料を用いるのが望ましいが、逆にｐ型の場合は陽極を用いるのが望ましい。具体的には、陰極材料としては、仕事関数が小さい公知の材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
次に図２（Ｃ）に示すように、平坦化膜８２及び画素電極８３の端部上に、隔壁８４を形成する。隔壁８４は開口部を有しており、該開口部において画素電極８３が露出している。隔壁８４は、有機樹脂膜、または無機絶縁膜を用いて形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成すると、後に形成される発光層８５の断切れを低減できるため好ましい。
次に、隔壁８４の開口部において画素電極８３と接するように、発光層８５を形成する。発光層８５は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
そして発光層８５を覆うように、陽極材料を用いた共通電極８６を形成する。共通電極８６は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。共通電極８６として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図２（Ｃ）では、共通電極８６としＩＴＯを用いている。隔壁８４の開口部において、画素電極８３と発光層８５と共通電極８６が重なり合うことで、発光素子９０が形成されている。この後、発光素子９０に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極８６及び隔壁８４上に保護膜８７を形成することが好ましい。保護膜８７としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等を形成することができる。
さらに、実際には、図２（Ｃ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
なお、図１及び図２は、チャネルエッチ型の薄膜トランジスタを有する発光装置の作製方法について示したが、チャネル保護型の薄膜トランジスタを用いて形成することができる。
当該作製方法について、図３を用いて示す。
図３（Ａ）に示すように、基板５０上にゲート電極５１、５２を形成する。次に、ゲート電極５１、５２上にゲート絶縁膜として機能する絶縁膜５３及び微結晶半導体膜５４を形成する。微結晶半導体膜５４は、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いて形成することで、容易に形成することができる。
次に、ゲート電極５１、５２と重なるように微結晶半導体膜５４上にチャネル保護膜９４、９５を形成する。チャネル保護膜９４、９５としては、窒化珪素、窒化酸化珪素、酸化珪素、酸化窒化珪素をスパッタリング法、ＣＶＤ法等で微結晶半導体膜５４上に絶縁膜を形成し、当該絶縁膜上にマスクを形成し、マスクを用いて絶縁膜をエッチングして形成することができる。また、ポリイミド、アクリル、またはシロキサンを含む組成物を吐出し焼成してチャネル保護膜９４、９５を形成することができる。
次に、チャネル保護膜９４、９５上に一導電型を付与する不純物元素が添加された半導体膜９６を形成し、一導電型を付与する不純物元素が添加された半導体膜９６上にマスク９７、９８を形成する。一導電型を付与する不純物元素が添加された半導体膜９６は、図１（Ｂ）に示す一導電型を付与する不純物元素が添加された半導体膜５５と同様に形成することができる。マスク９７、９８は、図１（Ｂ）に示すマスク５６、５７と同様に形成することができる。
次に、マスク９７、９８を用いて一導電型を付与する不純物元素が添加された半導体膜９６及び微結晶半導体膜５４をエッチングし分離して、図３（Ｂ）に示すように、チャネル形成領域として機能する微結晶半導体膜６０、６１、及び一導電型を付与する不純物元素が添加された半導体膜５８、５９を形成する。
次に、一導電型を付与する不純物元素が添加された半導体膜５８、５９及びゲート絶縁膜として機能する絶縁膜５３上にソース電極及びドレイン電極６２〜６５を形成する。
次に、ソース電極及びドレイン電極６２〜６５をマスクとして、一導電型を付与する不純物元素が添加された半導体膜５８、５９をエッチングして、図３（Ｃ）に示すように、ソース領域及びドレイン領域１０１〜１０４を形成する。このとき、チャネル保護膜９４、９５の一部がエッチングされる。一部エッチングされたチャネル保護膜を、チャネル保護膜１０５、１０６と示す。
以上の工程により、ゲート電極５１、５２、及び微結晶半導体膜６０、６１に重畳するチャネル保護膜１０５、１０６を有するチャネル保護型の薄膜トランジスタを作製することができる。チャネル保護型の薄膜トランジスタを素子基板に形成することで、薄膜トランジスタの素子特性のばらつきを低減することができると共に、オフ電流を低減することができる。また、微結晶半導体膜でチャネル形成領域を構成することにより２〜１０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部８９の画素のスイッチング用素子として、さらに走査線（信号線）側の駆動回路８８を形成する素子として利用することができる。
次に、発光素子の構成について、図４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図４（Ａ）を用いて説明する。
図４（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透明導電膜を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、白抜きの矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図４（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図４（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透明導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図４（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０１３として用いることができる。そして発光層７０１４は、図４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図４（Ａ）と同様に、透明導電膜を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、白抜きの矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図４（Ｃ）を用いて説明する。図４（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透明導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図４（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図４（Ａ）と同様に、光を透過する透明導電膜を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、白抜きの矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお本実施の形態では、駆動用ＴＦＴと発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に、発光素子に流れる電流を制御する電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す発光装置は、図４に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
次に、表示装置として、液晶表示装置の作製工程について、図１、図２、及び図５を用いて説明する。
図１及び図２（Ａ）の工程を経て、図５に示すように基板１２０上に薄膜トランジスタ７２、７３を形成する。次に、薄膜トランジスタ７２、７３上に保護膜として機能する絶縁膜８１、平坦化膜８２、薄膜トランジスタ７２、７３のソース電極及びドレイン電極６２〜６５それぞれに接する配線１２２〜１２５を形成する。次に、平坦化膜８２上に配線１２５に接続する画素電極１３０を形成する。
ここでは、画素電極１３０を透明導電膜で形成し、透過型の液晶表示装置を作製する例を示すが、本発明の液晶表示装置はこの構成に限定されない。光を反射しやすい導電膜を用いて画素電極を形成することで、反射型の液晶表示装置を形成することができる。この場合、配線１２５の一部を画素電極として用いることができる。
次に、配線１２４または配線１２５上に、スペーサ１３３を絶縁膜で形成する。なお図５では、配線１２４上にスペーサ１３３を、酸化珪素を用いて形成した例を示している。画素電極１３０とスペーサ１３３は、いずれを先に形成しても良い。また、スペーサ１３３としてここでは、柱状スペーサを用いて示したがビーズスペーサを散布してもよい。
そして、配線１２２〜１２５、スペーサ１３３、画素電極１３０を覆うように、配向膜１３１を成膜し、ラビング処理を施す。
次に、液晶を封止するためのシール材１６２を形成する。一方、透明導電膜を用いた対向電極１４１と、ラビング処理が施された配向膜１４２とが形成された第２の基板１４０を用意する。そして、シール材１６２で囲まれた領域に液晶１６１を滴下し、別途用意しておいた第２の基板１４０を、対向電極１４１と画素電極１３０とが向かい合うように、シール材１６２を用いて貼り合わせる。なおシール材１６２にはフィラーが混入されていても良い。
なお、第２の基板１４０にシール材１６２を形成し、シール材１６２で囲まれた領域に液晶１６１を滴下した後、第１の基板１２０と第２の基板１４０をシール材１６２を用いて貼り合せてもよい。
また、上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。シール材１６２を用いて第１の基板１２０及び第２の基板１４０を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いていても良い。
また、第１の基板１２０または第２の基板１４０にカラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、第１の基板１２０の薄膜トランジスタが形成されている面とは逆の面に偏光板１５０を貼り合わせ、また第２の基板１４０の対向電極１４１が形成されている面とは逆の面に、偏光板１５１を貼り合わせておく。
画素電極１３０または対向電極１４１に用いられる透明導電膜は、図２（Ｂ）に示す画素電極と同様の材料を適宜用いることができる。画素電極１３０と液晶１６１と対向電極１４１が重なり合うことで、液晶素子１３２が形成されている。
以上により、表示装置を作製することができる。また、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で発生されたプラズマは、電子密度が高いため、当該装置を用いることで、微結晶半導体膜の成膜速度を高めることができる。このため、微結晶半導体膜を用いた薄膜トランジスタを有する表示装置の量産性を高めることができる。また、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板を用いて表示装置を作製することが可能であり、量産性を高めることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す薄膜トランジスタの他の形状を図１２を用いて示す。
本実施の形態に示す薄膜トランジスタ７２、７３は、図１２に示すように、ソース配線６２ａ、６４ａの端部と、ソース領域６６、６８の端部がずれていることを特徴とする。また、ドレイン配線６３ａ、６５ａの端部と、ドレイン領域６７、６９の端部がずれていることを特徴とする。
本実施の形態においては、同一のレジストマスクを用い、導電膜をウエットエッチングしてソース配線及びドレイン配線６２ａ〜６５ａを形成し、一導電型を付与する不純物元素が添加された半導体膜をドライエッチングしてソース領域及びドレイン領域６６〜６９を形成する。ソース配線及びドレイン配線６２ａ〜６５ａを本実施の形態の構造とすることで、対向する配線の間隔が広くなるため、ソース配線及びドレイン配線間における短絡を低減することが可能であるため、歩留まりを高めることが可能である。
（実施の形態３）
次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。
図９に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。非晶質半導体膜を用いた薄膜トランジスタよりも高い移動度が得られる薄膜トランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いた薄膜トランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いた薄膜トランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１０（Ａ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４を有する表示装置パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図１０（Ｂ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
図９、図１０に示すように、本発明の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９、図１０に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
図１１（Ａ）に本発明の発光装置のブロック図を示す。図１１（Ａ）に示す発光装置は、表示素子を備えた画素を複数有する画素部７０１と、各画素を選択する走査線駆動回路７０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路７０３とを有する。
図１１（Ａ）において信号線駆動回路７０３は、シフトレジスタ７０４、アナログスイッチ７０５を有している。シフトレジスタ７０４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７０４においてタイミング信号が生成され、アナログスイッチ７０５に入力される。
またアナログスイッチ７０５には、ビデオ信号（ｖｉｄｅｏ ｓｉｇｎａｌ）が与えられている。アナログスイッチ７０５は入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
次に、走査線駆動回路７０２の構成について説明する。走査線駆動回路７０２は、シフトレジスタ７０６、バッファ７０７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路７０２において、シフトレジスタ７０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ７０７において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ７０７は大きな電流を流すことが可能なものが用いられる。
フルカラーの表示装置で、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ７０４とアナログスイッチ７０５とを接続するための端子数が、アナログスイッチ７０５と画素部７０１の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ７０５を画素部７０１と同じ基板上に形成することで、アナログスイッチ７０５を画素部７０１と異なる基板上に形成した場合に比べて、接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。
図１１（Ｂ）に、図１１（Ａ）とは異なる、本発明の表示装置のブロック図を示す。図１１（Ｂ）において信号線駆動回路７１３は、シフトレジスタ７１４、ラッチＡ７１５、ラッチＢ７１６を有している。走査線駆動回路７１２は、図１１（Ａ）の場合と同じ構成を有しているものとする。
シフトレジスタ７１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７１４においてタイミング信号が生成され、一段目のラッチＡ７１５に順に入力される。ラッチＡ７１５にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にラッチＡ７１５に書き込まれ、保持される。なお、図１１（Ｂ）ではラッチＡ７１５に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構成に限定されない。複数のステージのラッチＡ７１５をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。
ラッチＡ７１５の全てのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
１ライン期間が終了すると、２段目のラッチＢ７１６にラッチ信号（Ｌａｔｃｈ Ｓｉｇｎａｌ）が供給され、該ラッチ信号に同期してラッチＡ７１５に保持されているビデオ信号が、ラッチＢ７１６に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ７１６に送出し終えたラッチＡ７１５には、再びシフトレジスタ７１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ７１６に書き込まれ、保持されているビデオ信号が信号線に入力される。
なお、図１１（Ａ）、図１１（Ｂ）に示す構成は、本発明の表示装置の一形態を示したに過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
次に、本発明の表示装置の一形態に相当する発光表示パネルの外観及び断面について、図１３を用いて説明する。図１３（Ａ）は、第１の基板上に形成された微結晶半導体膜を用いた薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’における断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、充填材４００７と共に密封されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１３では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１３（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０を例示している。なお本実施の形態では、薄膜トランジスタ４０１０が駆動用ＴＦＴであると仮定するが、薄膜トランジスタ４０１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当する。
また、発光素子４０１１が有する画素電極は、薄膜トランジスタ４０１０のソース電極またはドレイン電極と、配線４０１７を介して電気的に接続されている。そして本実施の形態では、発光素子４０１１の共通電極と透明導電膜４０１２が電気的に接続されている。なお発光素子４０１１の構成は、本実施の形態に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、薄膜トランジスタ４０１０の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、図１３（Ｂ）に示す断面図では図示されていないが、引き回し配線４０１４及び４０１５を介して、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、発光素子４０１１が有する画素電極と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０１７と同じ導電膜から形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態では充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図１３では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
次に、本発明の表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図１４を用いて説明する。図１４（Ａ）は、第１の基板４００１上に形成された微結晶半導体膜を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１４では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当する。
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。
また、球状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、絶縁膜をパターニングすることで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４１と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
また図１４では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
（実施の形態４）
本発明により得られる液晶表示装置や発光装置等の表示装置によって、様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラなどのカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５に示す。
図１５（Ａ）はテレビジョン装置である。表示モジュールを、図１５（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
図１５（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
図１５（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。
また、図１５（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、量産性を高めることができる。
本発明の表示装置の作製方法を説明する断面図である。 本発明の表示装置の作製方法を説明する断面図である。 本発明の表示装置の作製方法を説明する断面図である。 本発明に適用可能な発光装置における画素を説明する断面図である。 本発明の表示装置の作製方法を説明する断面図である。 本発明のマイクロ波プラズマＣＶＤ装置を説明する上面図である。 本発明のマイクロ波プラズマＣＶＤ装置の反応室を説明する断面図である。 本発明の成膜工程を説明する図である。 本発明の表示パネルを説明する斜視図である。 本発明の表示パネルを説明する斜視図である。 本発明に適用可能な表示装置の構成を説明するブロック図である。 本発明の表示装置を説明する断面図である。 本発明の発光表示パネルを説明する上面図及び断面図である。 本発明の液晶表示パネルを説明する上面図及び断面図である。 本発明の表示装置を用いた電子機器を説明する斜視図である。

Claims (6)

  1. 少なくとも画素部に、微結晶半導体膜をチャネル形成領域に有する薄膜トランジスタを有する表示装置の作製方法において、
    前記微結晶半導体膜を、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で形成することを特徴とする表示装置の作製方法。
  2. 少なくとも画素部に、微結晶半導体膜をチャネル形成領域に有する薄膜トランジスタを有する表示装置の作製方法において、
    前記微結晶半導体膜を、複数のマイクロ波発生装置、前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体を有し、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で形成することを特徴とする表示装置の作製方法。
  3. 基板上にゲート電極を形成し、
    前記ゲート電極上に、ゲート絶縁膜、第１の微結晶半導体膜、第１の一導電型を付与する不純物元素が添加された半導体膜を連続的に積層し、
    前記第１の微結晶半導体膜、及び第１の一導電型を付与する不純物元素が添加された半導体膜をエッチングして、チャネル形成領域として機能する第２の微結晶半導体膜及び第２の一導電型を付与する不純物元素が添加された半導体膜を形成し、
    前記第２の一導電型を付与する不純物元素が添加された半導体膜上にソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極をマスクとして、前記第２の一導電型を付与する不純物元素が添加された半導体膜をエッチングしてソース領域及びドレイン領域として機能する第３の一導電型を付与する不純物元素が添加された半導体膜を形成し、
    前記ソース電極またはドレイン電極に接する画素電極を形成し、
    前記第１の微結晶半導体膜及び第１の一導電型を付与する不純物元素が添加された半導体膜を、複数のマイクロ波発生装置、前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体を有し、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で形成することを特徴とする表示装置の作製方法。
  4. 基板上にゲート電極を形成し、
    前記ゲート電極上に、ゲート絶縁膜、第１の微結晶半導体膜を連続的に積層し、
    前記第１の微結晶半導体膜上にチャネル保護膜を形成し、
    前記第１の微結晶半導体膜及びチャネル保護膜上に第１の一導電型を付与する不純物元素が添加された半導体膜を形成し、
    前記第１の微結晶半導体膜、及び第１の一導電型を付与する不純物元素が添加された半導体膜をエッチングして、チャネル形成領域として機能する第２の微結晶半導体膜及び第２の一導電型を付与する不純物元素が添加された半導体膜を形成し、
    前記第２の一導電型を付与する不純物元素が添加された半導体膜上にソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極をマスクとして前記第２の一導電型を付与する不純物元素が添加された半導体膜をエッチングして、ソース領域及びドレイン領域として機能する第３の一導電型を付与する不純物元素が添加された半導体膜を形成し、
    前記ソース電極またはドレイン電極に接する画素電極を形成し、
    前記第１の微結晶半導体膜及び第１の一導電型を付与する不純物元素が添加された半導体膜を、複数のマイクロ波発生装置、前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体を有し、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で形成することを特徴とする表示装置の作製方法。
  5. 請求項１乃至４のいずれか一項において、前記表示装置は液晶表示装置であることを特徴とする表示装置の作製方法。
  6. 請求項１乃至４のいずれか一項において、前記表示装置は発光装置であることを特徴とする表示装置の作製方法。
JP2008130460A 2007-06-01 2008-05-19 表示装置の作製方法およびプラズマｃｖｄ装置 Expired - Fee Related JP5364293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130460A JP5364293B2 (ja) 2007-06-01 2008-05-19 表示装置の作製方法およびプラズマｃｖｄ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007147386 2007-06-01
JP2007147386 2007-06-01
JP2008130460A JP5364293B2 (ja) 2007-06-01 2008-05-19 表示装置の作製方法およびプラズマｃｖｄ装置

Publications (3)

Publication Number Publication Date
JP2009010347A true JP2009010347A (ja) 2009-01-15
JP2009010347A5 JP2009010347A5 (ja) 2011-04-28
JP5364293B2 JP5364293B2 (ja) 2013-12-11

Family

ID=40088751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130460A Expired - Fee Related JP5364293B2 (ja) 2007-06-01 2008-05-19 表示装置の作製方法およびプラズマｃｖｄ装置

Country Status (5)

Country Link
US (1) US8647933B2 (ja)
JP (1) JP5364293B2 (ja)
KR (1) KR101482754B1 (ja)
CN (1) CN101315884B (ja)
TW (1) TWI479572B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011040279A1 (ja) * 2009-10-01 2011-04-07 シャープ株式会社 半導体装置およびその製造方法
KR101930230B1 (ko) 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
CN104862651A (zh) * 2015-06-09 2015-08-26 电子科技大学 氢化硅薄膜的制备装置和制备方法
KR102619949B1 (ko) 2016-05-16 2024-01-03 삼성전자주식회사 안테나, 그를 포함하는 마이크로파 플라즈마 소스, 플라즈마 처리 장치
CN107895713B (zh) * 2017-11-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
JPH06224431A (ja) * 1993-01-26 1994-08-12 Sharp Corp 薄膜トランジスタ及び液晶ディスプレイパネル
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH11266030A (ja) * 1998-03-17 1999-09-28 Canon Inc 半導体素子、及び半導体素子の製造方法
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004241770A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd 導電層の作製方法及び半導体装置の作製方法
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005165309A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US6183816B1 (en) * 1993-07-20 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the coating
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP3384795B2 (ja) * 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
WO2005047967A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
JPH06224431A (ja) * 1993-01-26 1994-08-12 Sharp Corp 薄膜トランジスタ及び液晶ディスプレイパネル
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH11266030A (ja) * 1998-03-17 1999-09-28 Canon Inc 半導体素子、及び半導体素子の製造方法
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004241770A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd 導電層の作製方法及び半導体装置の作製方法
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005165309A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ

Also Published As

Publication number Publication date
US8647933B2 (en) 2014-02-11
KR101482754B1 (ko) 2015-01-14
KR20080106049A (ko) 2008-12-04
CN101315884B (zh) 2012-09-05
JP5364293B2 (ja) 2013-12-11
US20080299689A1 (en) 2008-12-04
TW200913075A (en) 2009-03-16
CN101315884A (zh) 2008-12-03
TWI479572B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP5364293B2 (ja) 表示装置の作製方法およびプラズマｃｖｄ装置
JP5331389B2 (ja) 表示装置の作製方法
JP2019079073A (ja) 液晶表示装置
JP5953357B2 (ja) 半導体装置の作製方法
JP5917762B1 (ja) 半導体装置
JP5542269B2 (ja) 発光装置
JP5395384B2 (ja) 薄膜トランジスタの作製方法
TWI485857B (zh) 薄膜電晶體及具有該薄膜電晶體的顯示裝置
US8591650B2 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP2009049384A (ja) 発光装置
JP2009076894A (ja) 表示装置及び表示装置の作製方法
JP5288597B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5364293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees