JP5917762B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5917762B1
JP5917762B1 JP2015242846A JP2015242846A JP5917762B1 JP 5917762 B1 JP5917762 B1 JP 5917762B1 JP 2015242846 A JP2015242846 A JP 2015242846A JP 2015242846 A JP2015242846 A JP 2015242846A JP 5917762 B1 JP5917762 B1 JP 5917762B1
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
electrode
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015242846A
Other languages
English (en)
Other versions
JP2016096348A (ja
Inventor
山崎　舜平
舜平 山崎
宮入　秀和
秀和 宮入
秋元　健吾
健吾 秋元
康次郎 白石
康次郎 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of JP5917762B1 publication Critical patent/JP5917762B1/ja
Publication of JP2016096348A publication Critical patent/JP2016096348A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案することを課題とする。【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層のチャネル形成領域と重なる領域にチャネル保護層を設け、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極及びドレイン電極と半導体層との間に、半導体層よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。【選択図】図１

Description

本発明の一態様はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、
ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例え
ば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部
品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（ＴＦＴ）からなるスイ
ッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置
や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は
、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に
比べて画素密度が増えた場合に低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体膜としてＺｎＯを用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げら
れる。これらの酸化物半導体膜を用いて形成されたＴＦＴを透光性を有する基板上に形成
し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで
開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製
造工程が比較的簡単であり、十分な信頼性であることが求められている。
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極は、低抵抗な金属材
料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の
遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金
属材料を用いることが望ましい。一方、電気抵抗値の低い金属材料からなるソース電極及
びドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コン
タクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びド
レイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の
一つと考えられる。
加えて、ソース電極及びドレイン電極と、酸化物半導体膜とが直接接する部分には容量が
形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を
妨げる恐れがある。
本発明の一態様は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いる薄膜
トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層のコンタクト抵抗
を低減した薄膜トランジスタ及びその作製方法を提供することを課題の一つとする。
また、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いる薄膜トランジスタ
の動作特性や信頼性を向上させることも課題の一つとする。
また、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いる薄膜トランジスタ
の電気特性のバラツキを低減することも課題の一つとする。特に、液晶表示装置において
は、個々の素子間でのバラツキが大きい場合、そのＴＦＴ特性のバラツキに起因する表示
むらが発生する恐れがある。
また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置
されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオ
ン電流（Ｉｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐
れがある。
以上、本発明の一態様は、上記課題の少なくとも一つを解決することを目的とする。
本発明の一態様は、半導体層としてインジウム、ガリウム、及び亜鉛を含む酸化物半導体
を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層を設けた逆スタ
ガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。
本明細書において、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いて形成
された半導体層を「ＩＧＺＯ半導体層」とも記す。
ソース電極とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そ
のコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極とＩＧＺＯ半導
体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低
減することが望まれる。
そこで、ソース電極とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導体層よりもキャリア濃度
の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。
バッファ層としては、ｎ型の導電型を有する金属酸化物を用いる。金属酸化物として、例
えば酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化
マグネシウム、酸化カルシウム、酸化錫等を用いることができる。バッファ層にはｎ型ま
たはｐ型の導電型を付与する不純物を含ませてもよい。不純物としては、インジウム、ガ
リウム、アルミニウム、亜鉛、錫などを用いることができる。
バッファ層のキャリア濃度はＩＧＺＯ半導体層よりも高く導電性に優るため、ソース電極
もしくはドレイン電極と半導体層が直接接合する場合に比べ、接触抵抗を低減することが
きる。
このバッファ層はｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことがで
きる。
本発明の半導体装置の一形態は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲー
ト絶縁膜上に形成されたＩＧＺＯ半導体層と、ＩＧＺＯ半導体層のチャネル形成領域と重
なる領域に形成されたチャネル保護層と、半導体層上に形成されたバッファ層と、バッフ
ァ層上に形成されたソース電極およびドレイン電極と、を含む薄膜トランジスタを有し、
バッファ層は、ｎ型の導電型を有する金属酸化物を含み、半導体層とソース電極およびド
レイン電極は、バッファ層を介して電気的に接続している。また、バッファ層のキャリア
濃度がＩＧＺＯ半導体層のキャリア濃度より高いことが好ましい。
また、半導体層とバッファ層との間にキャリア濃度が半導体層より高く、バッファ層より
低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ−層として機能する。
つまり、本発明の半導体装置の一形態は、ゲート電極と、ゲート電極を覆う絶縁膜と、ゲ
ート絶縁膜上に形成されたＩＧＺＯ半導体層と、ＩＧＺＯ半導体層のチャネル形成領域と
重なる領域に形成されたチャネル保護層と、半導体層上に形成された二層のバッファ層と
、二層のバッファ層上に形成されたソース電極およびドレイン電極と、を含む薄膜トラン
ジスタを有し、バッファ層は、ｎ型の導電型を有する金属酸化物を含み、半導体層とソー
ス電極およびドレイン電極とは、バッファ層を介して電気的に接続している。ＩＧＺＯ半
導体層と接するバッファ層はｎ−層として機能する。
上記構成においてバッファ層がチタンを含むことが好ましい。また、ソース電極層とドレ
イン電極層はチタンを含むことが好ましい。例えば、チタン膜とアルミニウム膜とチタン
膜を積層した多層膜を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しに
くい。
本発明の一態様の薄膜トランジスタの構造は、チャネル保護層を設ける構造であるため、
ＩＧＺＯ半導体層のゲート絶縁膜と接する面とは反対側の領域、所謂バックチャネルを工
程時のダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）か
ら保護することができ、半導体装置の信頼性を向上させることができる。
本発明の半導体装置の作製方法の一形態は、基板上にゲート電極を形成し、ゲート電極上
にゲート絶縁膜を形成し、ゲート絶縁膜上に半導体層を形成し、半導体層上のチャネル形
成領域と重なる領域にチャネル保護層を形成し、半導体層上にｎ型の導電型を有するバッ
ファ層を形成し、バッファ層上にソース電極及びドレイン電極を形成し、半導体層はイン
ジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、バッファ層はｎ型の
導電型を有する金属酸化物を用いて形成し、バッファ層のキャリア濃度は、半導体層のキ
ャリア濃度より高く、半導体層とソース電極及びドレイン電極とはバッファ層を介して電
気的に接続する。
言い換えると、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート
絶縁膜を形成し、ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体
層を形成し、半導体層上のチャネル形成領域と重なる領域にチャネル保護層を形成し、半
導体層上にｎ型の導電型を有する金属酸化物を用いてバッファ層を形成し、バッファ層上
にソース電極及びドレイン電極を形成する、半導体層とソース電極及びドレイン電極がバ
ッファ層を介して電気的に接続する半導体装置の作製方法である。
また、本発明の半導体装置の作製方法の一形態は、基板上にゲート電極を形成し、ゲート
電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に半導体層を形成し、半導体層上のチャ
ネル形成領域と重なる領域にチャネル保護層を形成し、半導体層上にｎ型の導電型を有す
るバッファ層を形成し、バッファ層上にソース電極及びドレイン電極を形成し、半導体層
はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、バッファ層は
ｎ型の導電型を有する金属酸化物を用いて形成し、バッファ層のキャリア濃度は、半導体
層のキャリア濃度より高く、半導体層とソース電極及びドレイン電極とはバッファ層を介
して電気的に接続し、ゲート絶縁膜、半導体層及びチャネル保護層は大気に曝さずに形成
する。
また、言い換えると、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上に
ゲート絶縁膜を形成し、ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物
半導体層を形成し、半導体層上のチャネル形成領域と重なる領域にチャネル保護層を形成
し、半導体層上にｎ型の導電型を有する金属酸化物を用いてバッファ層を形成し、バッフ
ァ層上にソース電極及びドレイン電極を形成し、ゲート絶縁膜と、半導体層と、バッファ
層を大気に曝さずに連続して形成する、半導体層とソース電極及びドレイン電極がバッフ
ァ層を介して電気的に接続する半導体装置の作製方法である。
ゲート絶縁膜、半導体層及びチャネル保護層を連続成膜すると水蒸気などの大気成分や大
気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成することができるので
、薄膜トランジスタ特性のばらつきを低減することができる。
本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２
の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰
囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰
囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基
板への水分等の再付着を回避して成膜を行うことができる。
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うこと
は本明細書における連続成膜の範囲にあるとする。
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行
う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当ては
まらないとする。
ゲート絶縁膜、半導体層及びチャネル保護層をスパッタリング法により連続成膜すること
により、生産性が高まるだけでなく信頼性の高い積層界面を形成できる。また、ゲート絶
縁膜、半導体層及びチャネル保護層は酸素雰囲気下で形成することで、劣化による信頼性
の低下や、薄膜トランジスタ特性のノーマリーオン側へのシフトなどを軽減することがで
きる。
本発明の半導体装置の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲー
ト絶縁膜上に形成された酸化物半導体層と、半導体層のチャネル形成領域と重なる領域に
形成されたチャネル保護層と、半導体層上に形成されたバッファ層と、バッファ層上に形
成されたソース電極およびドレイン電極を含む薄膜トランジスタを有し、バッファ層はチ
タン酸化物を含み、半導体層はソース電極およびドレイン電極と、バッファ層を介して電
気的に接続している半導体装置である。
また、バッファ層のキャリア濃度が半導体層のキャリア濃度より高い半導体装置である。
また、バッファ層がｎ型を付与する不純物を含む半導体装置である。
また、バッファ層がインジウム、ガリウムまたは亜鉛を不純物として含む半導体装置であ
る。
また、半導体層とバッファ層との間に、キャリア濃度が半導体層より高くバッファ層より
低い、第２のバッファ層を有する半導体装置である。
また、ソース電極及びドレイン電極はチタンを含む半導体装置である。
また、酸化物半導体がインジウム、ガリウム及び亜鉛を含む半導体装置である。
開示する発明の他の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁
膜を形成し、ゲート絶縁膜上に半導体層を形成し、半導体層上のチャネル形成領域と重な
る領域にチャネル保護層を形成し、半導体層上に半導体層上にチタン酸化物を用いてバッ
ファ層を形成し、バッファ層上にソース電極及びドレイン電極を形成し、バッファ層のキ
ャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極及びドレイン電
極とはバッファ層を介して電気的に接続する半導体装置の作製方法である。
また、開示する発明の他の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲー
ト絶縁膜を形成し、ゲート絶縁膜上に半導体層を形成し、半導体層上のチャネル形成領域
と重なる領域にチャネル保護層を形成し、半導体層上に半導体層上にチタン酸化物を用い
てバッファ層を形成し、バッファ層上にソース電極及びドレイン電極を形成し、バッファ
層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極及びドレ
イン電極とはバッファ層を介して電気的に接続し、ゲート絶縁膜、半導体層及びチャネル
保護層は大気に曝さずに形成する半導体装置の作製方法である。
また、ゲート絶縁膜、半導体層及びチャネル保護層はスパッタリング法によって形成する
半導体装置の作製方法である。
また、ゲート絶縁膜、半導体層、及びチャネル保護層は酸素雰囲気下で形成する半導体装
置の作製方法である。
また、バッファ層は希ガス雰囲気下で形成する半導体装置の作製方法である。
本発明の一態様によって、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜
トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。
よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供できる
。
本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 マルチチャンバー型の製造装置の上面模式図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１４に示すフリップフロップの接続構成を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した電子ペーパーを説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。
以下では、本発明の一態様の実施の形態について図面を用いて詳細に説明する。ただし、
本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくそ
の形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したが
って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。な
お、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、薄膜トランジスタおよびその作製工程について、図１及び図２を用い
て説明する。
図１には、本実施の形態のボトムゲート構造の薄膜トランジスタを示す。図１（Ａ）は平
面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２で切断した断面図である。図１
に示す薄膜トランジスタは、基板１００上にゲート電極１０１が形成され、ゲート電極１
０１上に多層膜からなるゲート絶縁膜（１０２ａ、１０２ｂ）が形成され、ゲート絶縁膜
（１０２ａ、１０２ｂ）を介してゲート電極１０１上にチャネル形成領域として機能する
非晶質の酸化物半導体層１０３が形成され、非晶質の酸化物半導体層１０３のチャネル形
成領域と重なる領域にチャネル保護層１０６が形成され、非晶質の酸化物半導体層１０３
上に端部をゲート電極１０１に重畳してバッファ層１０４ａおよび１０４ｂが形成され、
バッファ層１０４ａおよび１０４ｂに接するソース電極及びドレイン電極１０５ａおよび
１０５ｂが形成されている。
半導体層１０３としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、ソース電極及
びドレイン電極１０５ａ、１０５ｂと半導体層１０３との間に、半導体層１０３よりもキ
ャリア濃度の高いバッファ層１０４ａ、１０４ｂを意図的に設けることによってオーミッ
ク性のコンタクトを形成する。
バッファ層１０４ａ、１０４ｂは、金属酸化物で形成する。バッファ層１０４ａ、１０４
ｂとして機能する金属酸化物として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化イン
ジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫等を用いること
ができるが、特に酸化チタンが好適である。また、金属酸化物に異種の金属をドーピング
して用いることもできる。ドーパントとしては、インジウム、ガリウム、アルミニウム、
亜鉛、錫などを挙げることができる。ドーピングにより金属酸化物中のキャリア濃度を高
めることができる。
バッファ層１０４ａ、１０４ｂは、ｎ＋層として機能し、ドレイン領域またはソース領域
とも呼ぶことができる。
図１に示した薄膜トランジスタの作製方法を図２を用いて説明する。
まず、基板１００上にゲート電極１０１、ゲート絶縁膜１０２、半導体膜１３３、チャネ
ル保護層１０６を形成する（図２（Ａ）参照）。
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミ
ノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基
板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック
基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設
けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世
代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５
０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０
ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、
第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第
８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４
５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いること
ができる。
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法や
スパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸
化珪素膜の単層、又は積層で形成すればよい。
ゲート電極１０１は、金属材料で形成される。金属材料としてはアルミニウム、クロム、
チタン、タンタル、モリブデン、銅などが適用される。ゲート電極の好適例は、アルミニ
ウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属として
は、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニ
ウムのヒロック防止、酸化防止のために設けることが好ましい。
ゲート電極は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極の厚さを３００ｎ
ｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、
ゲート電極の厚さを１５０ｎｍ以上とすることで、ゲート電極の抵抗を低減することが可
能であり、大面積化が可能である。
なお、ゲート電極１０１上には半導体膜や配線を形成するので、段切れ防止のため端部が
テーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート
電極に接続する配線や容量配線も同時に形成することができる。
ゲート電極１０１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、または、銀、金
、銅などの導電性ナノペーストを用いて形成することができる。また、インクジェット法
により導電性粒子等を含む液滴を吐出し焼成して、ゲート電極を形成することができる。
なお、ここでは図２（Ａ）のごとく基板上に導電膜としてアルミニウム膜とモリブデン膜
をスパッタリング法により積層して成膜し、本実施の形態における第１のフォトマスクを
用いて形成したレジストマスクを使い、基板上に形成された導電膜をエッチングしてゲー
ト電極１０１を形成する。
本実施の形態では、２層の絶縁膜を積層した多層膜をゲート絶縁膜１０２に用いる例を示
す。第１のゲート絶縁膜１０２ａ、第２のゲート絶縁膜１０２ｂはそれぞれ、厚さ５０〜
１５０ｎｍの酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成す
ることができる。ここでは、第１のゲート絶縁膜１０２ａとして窒化珪素膜または窒化酸
化珪素膜を形成し、第２のゲート絶縁膜１０２ｂとして酸化珪素膜または酸化窒化珪素膜
を形成して積層する形態を示す。なお、ゲート絶縁膜を２層とせず、酸化珪素膜、窒化珪
素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができるし、また、
３層のゲート絶縁膜を形成してもよい。
第１のゲート絶縁膜１０２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成すること
で、基板と第１のゲート絶縁膜１０２ａの密着力が高まり、基板としてガラス基板を用い
た場合、基板からの不純物が酸化物半導体膜に拡散するのを防止することが可能であり、
さらにゲート電極１０１の酸化防止が可能である。即ち、膜剥れを防止することができる
と共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。また、
第１のゲート絶縁膜１０２ａ、第２のゲート絶縁膜１０２ｂはそれぞれ厚さ５０ｎｍ以上
であると、ゲート電極１０１の凹凸を被覆できるため好ましい。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いもので
あって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜
３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪
素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲とし
て酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が
１５〜２５原子％の範囲で含まれるものをいう。
また、半導体層１０３に接する第２のゲート絶縁膜１０２ｂとしては、例えば酸化珪素、
酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、酸化ハフ
ニウムを使うことができる。
第１のゲート絶縁膜１０２ａ、第２のゲート絶縁膜１０２ｂはそれぞれ、ＣＶＤ法やスパ
ッタリング法等を用いて形成することができる。ここでは、第１のゲート絶縁膜１０２ａ
として窒化珪素膜をプラズマＣＶＤ法により成膜する。
半導体膜１３３に接する第２のゲート絶縁膜１０２ｂと半導体膜１３３は連続で成膜する
のが望ましい。連続成膜することで、水蒸気などの大気成分や大気中に浮遊する不純物元
素やゴミによる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつき
を低減できる。
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気
特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタ
の電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともし
きい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御するこ
とが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジス
タの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果
たすことができず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると、
ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオ
ンとなりやすい。
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャ
ネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くし
ないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されて
ドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きで
ある。
よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタもゲート
電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。
薄膜トランジスタのしきい値電圧は、半導体層の界面、即ち、半導体層とゲート絶縁膜の
界面に大きく影響すると考えられる。
そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特
性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を
備えた薄膜トランジスタを実現する。
特に酸化物半導体層とゲート絶縁膜との界面に水分が存在すると、薄膜トランジスタの電
気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を
招く。酸化物半導体層とゲート絶縁膜とを連続成膜することで、このような水素化合物を
排除することができる。
よって、大気に曝すことなくゲート絶縁膜と、酸化物半導体膜をスパッタリング法により
、減圧下で連続成膜することで良好な界面を有し、リーク電流が低く、且つ、電流駆動能
力の高い薄膜トランジスタを実現することができる。
また、ゲート絶縁膜及びＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜は酸素雰囲気下（又
は酸素９０％以上、希ガス（アルゴン等）１０％以下）で成膜することが好ましい。
このようにスパッタリング法を用いて連続成膜すると、生産性が高く、薄膜界面の信頼性
が安定する。また、ゲート絶縁膜と半導体層を酸素雰囲気下で成膜し、酸素を多く含ませ
るようにすると、劣化による信頼性の低下や、薄膜トランジスタがノーマリーオンとなる
ことを軽減することができる。
また、チャネル保護層１０６となる絶縁膜についても半導体膜の成膜に引き続いて、連続
成膜するのが望ましい。連続成膜することで、半導体膜のゲート絶縁膜と接する面とは反
対側の領域、所謂バックチャネルに水蒸気などの大気成分や大気中に浮遊する不純物元素
やゴミによる汚染がない積層界面を形成することができるので、薄膜トランジスタ特性の
ばらつきを低減することができる。
連続で成膜する方法としては、複数の成膜室を有したマルチチャンバー型のスパッタリン
グ装置や複数のターゲットを有したスパッタリング装置もしくはＰＬＤ装置を用いれば良
い。絶縁膜として酸化珪素を形成する場合、ターゲットとして酸化珪素（人工石英）もし
くは単結晶シリコンを用い、高周波スパッタリング法もしくは反応性スパッタリング法に
より成膜できる。なお、ここでは単結晶シリコンターゲットと半導体膜用のターゲットを
備えたマルチチャンバー型のスパッタリング装置を使って、半導体に接する２層目のゲー
ト絶縁膜１０２ｂとして酸化珪素膜を形成し、大気にさらすことなく半導体膜の形成とチ
ャネル保護層となる酸化珪素膜を連続して成膜する。
半導体層１０３は非晶質の酸化物半導体膜で形成される。非晶質の酸化物半導体膜として
は、インジウム、ガリウム、アルミニウム、亜鉛及びスズから選んだ元素の複合酸化物を
用いることができる。例えば、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯ
）をその例に挙げることができる。
酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物の場合、金属元素の組成比の自
由度は高く、広い範囲の混合比で半導体層として機能する。酸化インジウムと酸化ガリウ
ムと酸化亜鉛をそれぞれ等モルで混合した材料や、膜中の金属元素の存在比がＩｎ：Ｇａ
：Ｚｎ＝２．２：２．２：１．０の比で存在する酸化物を一例として挙げることができる
。
半導体層１０３に用いる酸化物半導体膜１３３は２ｎｍ以上２００ｎｍ以下、好ましくは
２０ｎｍ以上１５０ｎｍ以下の厚さで形成するとよい。また、膜中の酸素欠損が増えると
キャリア濃度が高まり、薄膜トランジスタ特性が損なわれてしまうため、酸素欠損を抑制
した組成にする。
非晶質の酸化物半導体膜１３３は、反応性スパッタリング法、パルスレーザー蒸着法（Ｐ
ＬＤ法）又はゾルゲル法により成膜できる。ここでは、半導体膜１３３の形成方法の一例
として、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯ）を用いた方法につい
て説明する。
酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化亜鉛（ＺｎＯ）をそ
れぞれ等モルで混合し、焼結した直径８インチのターゲットを用い、ターゲットから１７
０ｍｍの位置に基板を配置して、５００Ｗの出力でＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ
）スパッタリングして半導体膜１３３を形成する。チャンバーの圧力は０．４Ｐａ、ガス
組成比はＡｒ／Ｏ２が１０／５ｓｃｃｍの条件で５０ｎｍ成膜する。成膜の際の酸素分圧
をインジウム錫酸化物（ＩＴＯ）などの透明導電膜の成膜条件より高く設定し、成膜雰囲
気の酸素濃度を制御して酸素欠損を抑制することが望ましい。また、パルス直流（ＤＣ）
電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
なお、半導体層１０３にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、
半導体層１０３のエッチングによるダメージを回復することができる。プラズマ処理はＯ
２、Ｈ２Ｏ、Ｎ２Ｏ、好ましくは酸素を含むＨ２、Ｎ２、Ｈｅ、Ａｒ、Ｈ、ＮＨ３雰囲気
下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行って
もよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
なお、本実施の形態では酸化物半導体膜用のターゲットと共に単結晶シリコンを備えたマ
ルチチャンバー型のスパッタリング装置を使い、前工程で形成した第２のゲート絶縁膜１
０２ｂを大気にさらすことなく、その上に半導体膜１３３を形成する。成膜した半導体膜
１３３は引き続き大気にさらすことなく、次工程で半導体膜１３３上にチャネル保護層１
０６となる絶縁膜を成膜する。
チャネル保護層１０６は図２（Ａ）のごとく、半導体層１０３のチャネル形成領域と重な
る領域に絶縁膜で形成する。チャネル保護層１０６として機能する絶縁膜は、無機材料（
酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。また、
感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド
、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、もしくは複数種からなる膜
、またはこれらの膜の積層などを用いることができる。また、シロキサンを用いてもよい
。
チャネル保護層１０６となる絶縁膜は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法
やスパッタリング法にて成膜できる。また、湿式法であるスピンコート法などの塗布法を
用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷な
どパターンが形成される方法）などによって選択的に形成してもよい。
なお、ここでは単結晶シリコンと酸化物半導体膜用のターゲットを備えたマルチチャンバ
ー型のスパッタリング装置を使って、前工程で形成した酸化物半導体膜を大気にさらすこ
となく、チャネル保護層１０６となる酸化珪素膜を成膜する。次に、本実施の形態におけ
る第２のフォトマスクを用いて形成したレジストマスクを使い、半導体膜１３３上に形成
された酸化珪素膜を選択的にエッチングして図２（Ａ）のごとくチャネル保護層１０６を
形成する。次に、本実施の形態における第３のフォトマスクを用いて形成したレジストマ
スクを使い、ゲート絶縁膜上に形成された酸化物半導体膜１３３をエッチングして半導体
層１０３を形成する。
なお、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯ）膜をエッチングする方
法として、ウエットエッチング法を利用できる。クエン酸やシュウ酸などの有機酸をエッ
チャントに用いることができる。例えば、５０ｎｍのインジウム、ガリウム、及び亜鉛を
含む酸化物（ＩＧＺＯ）膜はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング
加工できる。
非晶質の酸化物半導体膜上に形成される一対のバッファ層１０４ａ、１０４ｂは、金属酸
化物で形成する。バッファ層１０４ａ、１０４ｂとして機能する金属酸化物として、酸化
チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシ
ウム、酸化カルシウム、酸化錫等を用いることができるが、特に酸化チタンが好適である
。
また、金属酸化物に異種の金属をドーピングして用いることもできる。ドーパントとして
は、インジウム、ガリウム、アルミニウム、亜鉛、錫などを挙げることができる。ドーピ
ングにより金属酸化物中のキャリア濃度を高めることができる。
バッファ層１０４ａ、１０４ｂのキャリア濃度はインジウム、ガリウム、及び亜鉛を含む
酸化物（ＩＧＺＯ）からなる半導体層１０３よりも高く導電性に優るため、ソース電極も
しくはドレイン電極１０５ａ、１０５ｂと半導体層１０３が直接接合する場合に比べ、接
触抵抗を低減することがきる。また、ソース電極もしくはドレイン電極１０５ａ、１０５
ｂと半導体層１０３の接合界面にバッファ層１０４ａ、１０４ｂを挟み込むことで、接合
界面に集中する電界を緩和できる。
なお、バッファ層（１０４ａ、１０４ｂ）が半導体層１０３を確実に被覆するために、図
２（Ｂ）のごとく、バッファ層がチャネル保護層１０６の一部に乗り上げるようにパター
ニングしてもよい。
バッファ層（１０４ａ、１０４ｂ）となる金属酸化物膜としては２ｎｍ以上１００ｎｍ以
下の厚さで形成するとよい。
バッファ層（１０４ａ、１０４ｂ）となる金属酸化物膜は、スパッタリング法又はパルス
レーザー蒸着法（ＰＬＤ法）により成膜することができる。なお、ここではスパッタリン
グ法を用い、酸化チタン膜を形成する。次に、本実施の形態における第４のフォトマスク
を用いて形成したレジストマスクを使い、半導体層１０３とチャネル保護層１０６上に形
成された酸化チタン膜をドライエッチングもしくはウエットエッチングしてバッファ層１
０４ａ、１０４ｂを形成する。また、酸化チタンのエッチング方法の一例として、ウエッ
トエッチング法を挙げることができる。希釈したフッ酸、塩酸又は硫酸もしくは、アンモ
ニア水と過酸化水素水と純水を１：１：５の体積比で混合した溶液をエッチャントに用い
ることができる。
ソース電極及びドレイン電極１０５ａ、１０５ｂは導電膜からなり、ゲート電極１０１と
同じ材料を使うことができるが、特に、バッファ層１０４ａ、１０４ｂに接する層がチタ
ン膜であることが好適である。導電膜の具体例として、単体のチタン膜、もしくはチタン
膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム膜とチタン膜とを順に積
み重ねた三層構造としても良い。
ここでは、図２（Ｃ）のごとくバッファ層１０４ａ、１０４ｂ及びチャネル保護層上にチ
タン膜とアルミ膜とチタン膜からなる三層積層膜をスパッタリング法により成膜する。次
に、本実施の形態における第５のフォトマスクを用いて形成したレジストマスクを使い、
チャネル保護層１０６上に形成された導電膜をエッチングして分離し、ソース電極とドレ
イン電極１０５ａ、１０５ｂを図２（Ｄ）のごとく形成する。なお、チタン膜とアルミニ
ウム膜とチタン膜とを順に積み重ねた三層構造の導電膜は過酸化水素水または加熱塩酸を
エッチャントとしてエッチングできる。
なお、本実施の形態においては、バッファ層１０４ａ、１０４ｂの形成とソース電極及び
ドレイン電極１０５ａ、１０５ｂの形成を分けて行うため、バッファ層１０４ａ、１０４
ｂとソース電極及びドレイン電極１０５ａ、１０５ｂの端部における重なりの長さを容易
に制御できる。
本実施の形態に記載したインジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯ）を半
導体層１０３に用いた薄膜トランジスタは、形成した半導体層１０３を加熱処理すること
で、特性が改善する。具体的には、オン電流が大きくなり、トランジスタ特性のバラツキ
が減少する。
半導体層１０３の加熱処理温度は好ましくは３００℃〜４００℃の範囲であり、ここでは
３５０℃で一時間処理する。加熱熱処理は半導体層１０３の形成後であればいつ行っても
良い。例えば、半導体層１０３とチャネル保護層１０６となる絶縁膜を連続成膜し終えた
後でも良いし、チャネル保護層１０６をパターニングして形成した後でも良いし、バッフ
ァ層１０４ａ、１０４ｂとなる金属酸化物膜を成膜した後でも良い。また、ソース電極お
よびドレイン電極１０５ａ、１０５ｂとなる導電膜を成膜した後でも良いし、薄膜トラン
ジスタの封止膜を形成した後でも良いし、薄膜トランジスタ上に形成した平坦化膜の熱硬
化処理を半導体層１０３の加熱処理に兼ねてもよい。
以上の説明に従って、図１に示した非晶質の酸化物半導体層１０３、チャネル保護層１０
６、バッファ層１０４ａ、１０４ｂ及びソース電極及びドレイン電極１０５ａ、１０５ｂ
を形成する。
本発明の一態様の薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層（Ｉｎ、Ｇ
ａ、及びＺｎを含む酸化物半導体層）、バッファ層、チャネル保護層、ソース電極及びド
レイン電極という積層構造を有している。半導体層よりもキャリア濃度が高いバッファ層
を用いることによって、半導体層の膜厚を薄膜にしたままで、かつ寄生容量を抑制するこ
とができる。
本発明の一態様の薄膜トランジスタの構造は、チャネル保護層１０６を設ける構造である
ため、酸化物半導体膜のゲート絶縁膜１０２ｂと接する面とは反対側の領域、所謂バック
チャネルを工程時のダメージ（エッチング時のプラズマやエッチング剤による膜減りや、
酸化など）から保護することができる。従って薄膜トランジスタの信頼性を向上させるこ
とができる。
なお、チャネル保護層１０６は半導体層１０３を形成するエッチング工程においてエッチ
ングストッパーとして機能するためにチャネルストッパー層とも言える。
また、本実施の形態では、チャネル保護層１０６上でソース電極及びドレイン電極１０５
ａ、１０５ｂの端部がバッファ層１０４ａ、１０４ｂの端部から後退し、互いに離れる位
置にあるため、ソース電極及びドレイン電極１０５ａ、１０５ｂ間のリーク電流やショー
トを防止することができる。
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オ
ン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する
薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタ
を有する半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１とは別の構造の酸化チタンをバッファ層に有する薄
膜トランジスタの構造について、図３を用いて説明する。また、本実施の形態において、
実施の形態１と同じものについては同じ符号を用い、詳細な説明を省略する。
実施の形態１と同様の工程を経て、チャネル保護層１０６は図３（Ａ−１）のごとく、半
導体層１０３のチャネル形成領域と重なる領域に絶縁膜で形成する。なお、チャネル保護
層１０６のエッチング加工において、半導体層１０３のバッファ層と接合する表面を図３
（Ａ−２）のごとくエッチングしてもよい。酸化物半導体層のバッファ層と接合する表面
をエッチングすることで、バッファ層とより良好な接合が得られる。
言い換えると、実施の形態１と同様の工程を経て、半導体膜１３３上のゲート電極１０１
に重畳する領域にチャネル保護層１０６を形成する。なお、チャネル保護層１０６を形成
する工程において、半導体膜１３３の表面を図３（Ａ−２）のごとくエッチングしてもよ
い。チャネル保護層１０６の開口部にある半導体膜１３３の表面はエッチングされ、その
結果、該表面は次いで成膜されるバッファ層となる金属酸化物膜１３４と良好に接合でき
る。なお、本実施の形態においては図３（Ａ−２）の形態に基づいて説明を続ける。
本実施の形態では酸化チタンをバッファ層となる金属酸化物膜１３４として図３（Ｂ）の
ごとく成膜する。バッファ層となる金属酸化物膜１３４は実施の形態１の記載と同様に成
膜したあと、パターニングせずに図３（Ｃ）のごとくソース電極及びドレイン電極１０５
ａ、１０５ｂとなる導電膜１０５を金属酸化物膜１３４上に積層する。
導電膜１０５は実施の形態１の記載と同様に成膜する。ここでは、導電膜１０５として、
三層積層膜をスパッタリング法により成膜する。例えば、ソース電極及びドレイン電極１
０５ａ１、１０５ｂ１としてチタン膜、１０５ａ２、１０５ｂ２としてアルミニウム膜、
１０５ａ３、１０５ｂ３としてチタン膜を用いることができる。
言い換えると、第１の導電膜としてチタンと、第２の導電膜としてアルミニウムと、第３
の導電膜としてチタンを積層した導電膜１０５を用いて、チタンからなる第１の導電層（
１０５ａ１、１０５ｂ１）と、アルミニウムからなる第２の導電層（１０５ａ２、１０５
ｂ２）と、チタンからなる第３の導電層（１０５ａ３、１０５ｂ３）を積層したソース電
極及びドレイン電極（１０５ａ、１０５ｂ）を形成する。
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使っ
て、導電膜１０５をエッチングする。
まず、ソース電極およびドレイン電極１０５ａ１、１０５ｂ１をエッチングストッパーと
して用いて、ソース電極およびドレイン電極１０５ａ２、１０５ａ３、１０５ｂ２、１０
５ｂ３をウエットエッチングによってエッチングして形成する。上記ウエットエッチング
と同じマスクを用いて、ソース電極又はドレイン電極１０５ａ１、１０５ｂ１、バッファ
層１０４ａ、１０４ｂ、半導体層１０３をドライエッチングによってエッチングして形成
する。従って、図３（Ｄ）のごとく、ソース電極またはドレイン電極１０５ａ１はバッフ
ァ層１０４ａの端部と、ソース電極又はドレイン電極１０５ｂ１はバッファ層１０４ｂの
端部とそれぞれ一致しており、ソース電極又はドレイン電極１０５ａ２、１０５ａ３、ソ
ース電極又はドレイン電極１０５ｂ２、１０５ｂ３は、ソース電極又はドレイン電極１０
５ａ１、１０５ｂ１より端部が後退している。
言い換えると、まず、第３の導電膜であるチタン膜をエッチングして第３の導電層（１０
５ａ３、１０５ｂ３）を形成し、次に第１の導電膜であるチタン膜をエッチングストッパ
ーに用いて第２の導電膜であるアルミニウム膜をエッチングして第２の導電層（１０５ａ
２、１０５ｂ２）を形成する。さらに、上記ウエットエッチングと同じレジストマスクを
用いて、第１の導電膜であるチタン膜と金属酸化物膜１３４をドライエッチングして、第
１の導電層（１０５ａ１、１０５ｂ１）と、バッファ層（１０４ａ、１０４ｂ）を形成す
る。このような工程によりソース電極及びドレイン電極（１０５ａ、１０５ｂ）を形成す
ると、第１の導電層（１０５ａ１、１０５ｂ１）は、バッファ層（１０４ａ、１０４ｂ）
の端部と一致し、第２の導電層（１０５ａ２、１０５ｂ２）及び第３の導電層（１０５ａ
３、１０５ｂ３）は、第１の導電層（１０５ａ１、１０５ｂ１）より端部が後退する。な
お、この段階の断面図を図３（Ｄ）に示す。
このように、ソース電極及びドレイン電極に用いる導電膜と、バッファ層及び半導体層と
がエッチング工程において選択比が低い場合は、エッチングストッパーとして機能する導
電膜を積層して別のエッチング条件で複数回エッチング工程を行えばよい。
また、形成した半導体層１０３の加熱処理は実施の形態１と同様に行う。
本実施の形態によれば、バッファ層１０４ａ、１０４ｂとソース電極とドレイン電極１０
５ａ、１０５ｂのパターニングを同一のフォトマスクから形成したレジストマスクを用い
て行うため、実施の形態１に比べフォトマスクの使用枚数が節減できる。その結果、複数
の工程を１つの工程にまとめることによって工程数を削減し、歩留まりを向上させ、製造
時間を短縮することができる。
（実施の形態３）
本実施の形態では、上記実施の形態１および実施の形態２とは別の構造のバッファ層を有
する薄膜トランジスタの構造について、図４を用いて説明する。また、本実施の形態にお
いて、実施の形態１と同じものについては同じ符号を用い、詳細な説明を省略する。
実施の形態２と同様の工程を経て、半導体層１０３となるインジウム、ガリウム、及び亜
鉛を含む酸化物（ＩＧＺＯ）半導体膜１３３上に、図４（Ａ）のごとくチャネル保護層１
０６を形成する。
本実施の形態では、ここで半導体膜１３３を選択的にエッチングして半導体層１０３を形
成せず、半導体膜１３３上にバッファ層１０４ａ、１０４ｂとなる金属酸化物膜を実施の
形態１と同様な方法で成膜する。次に、本実施の形態における第３のフォトマスクを用い
て形成したレジストマスクを使い、図４（Ｂ）のごとくバッファ層１０４ａ、１０４ｂと
半導体層１０３を形成する。
ソース電極及びドレイン電極１０５ａ、１０５ｂは導電膜からなり、実施の形態１と同様
に成膜する。ここでは、バッファ層１０４ａ、１０４ｂ及びチャネル保護層１０６上に導
電膜としてチタン膜とアルミ膜とチタン膜からなる三層積層膜をスパッタリング法により
成膜する。次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマ
スクを使って導電膜をエッチングして除去し、図４（Ｃ）のごとくソース電極及びドレイ
ン電極１０５ａ、１０５ｂを形成する。図４（Ｄ）は平面図であり、図４（Ｃ）は図４（
Ｄ）におけるＡ１−Ａ２で切断した断面図である。
また、形成した半導体層１０３の加熱処理は実施の形態１と同様に行う。
本実施の形態によれば、バッファ層１０４ａ、１０４ｂと半導体層１０３のパターニング
を同時に行うため、実施の形態１に比べフォトマスクの使用枚数が節減できる。その結果
、複数の工程を１つの工程にまとめることによって工程数を削減し、歩留まりを向上させ
、製造時間を短縮することができる。
（実施の形態４）
本実施の形態では、電気的に接続された複数のゲート電極とバッファ層を有する薄膜トラ
ンジスタについて、図５乃至図７を用いて説明する。図５（Ａ）は平面図であり、図５（
Ｂ）は図５（Ａ）におけるＡ１−Ａ２で切断した断面図である。図６（Ａ）は平面図であ
り、図６（Ｂ）は図６（Ａ）におけるＡ１−Ａ２で切断した断面図である。図７（Ａ）は
平面図であり、図７（Ｂ）は図７（Ａ）におけるＡ１−Ａ２で切断した断面図である。ま
た、本実施の形態において、実施の形態１と同じものについては同じ符号を用い、詳細な
説明を省略する。なお、本実施の形態では二つのチャネル形成領域を接続した構造を取り
上げるが、これに限られるものではなく、三つのチャネル形成領域が接続されたトリプル
ゲート構造など所謂マルチゲート構造（直列に接続された二つ以上のチャネル形成領域を
有する構造）であっても良い。
本実施の形態の薄膜トランジスタの二つのチャネル領域が接続する形態には、二つのチャ
ネル領域をバッファ層１０４ｃのみで接続する形態（図５）と、バッファ層１０４ｃおよ
び導電層１０５ｃで接続する形態を（図６）と、二つのチャネル領域を半導体層１０３と
バッファ層１０４ｃと導電層１０５ｃで接続する形態（図７）の３つがある。該当する層
のフォトマスクの第１のゲート電極１０１ａ、第２のゲート電極１０１ｂに挟まれた部分
を変更することで、これらの薄膜トランジスタは、実施の形態１と同様な方法により形成
できる。
このような、マルチゲート構造はオフ電流値を低減する上で極めて有効である。
（実施の形態５）
本実施の形態では、上記実施の形態１〜４とは別の構造のバッファ層を有する薄膜トラン
ジスタの構造について、図８を用いて説明する。なお、本実施の形態の薄膜トランジスタ
はバッファ層を除いて実施の形態１の記載と同様に形成できるため、バッファ層以外は詳
細な説明を省略する。
本実施の形態のバッファ層は第１のバッファ層と第２のバッファ層の２層で構成する。ソ
ース電極もしくはドレイン電極に接するバッファ層１０４ａ、１０４ｂを第１のバッファ
層とし、第１のバッファ層１０４ａ、１０４ｂと半導体層１０３に挟まれる第２のバッフ
ァ層をそれぞれ１１４ａ、１１４ｂとする。
言い換えると、本実施例のバッファ層は、ソース電極またはドレイン電極の一方に接する
第１のバッファ層１０４ａと他方に接する第１のバッファ層１０４ｂと、第１のバッファ
層１０４ａと半導体層１０３に挟まれる第２のバッファ層１１４ａと、第１のバッファ層
１０４ｂと半導体層１０３に挟まれる第２のバッファ層１１４ｂから成る。
第１のバッファ層１０４ａ、１０４ｂおよび第２のバッファ層１１４ａ、１１４ｂは共に
金属酸化物で形成する。第１のバッファ層１０４ａ、１０４ｂおよび第２のバッファ層１
１４ａ、１１４ｂとして機能する金属酸化物として、酸化チタン、酸化モリブデン、酸化
亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫
等を用いることができるが、特に酸化チタンが好適である。
また、金属酸化物に異種の金属をドーピングして用いることもできる。ドーパントとして
は、インジウム、ガリウム、アルミニウム、亜鉛、錫などを挙げることができる。ドーピ
ングにより金属酸化物中のキャリア濃度を高めることができる。例えば、ＩＧＺＯを第１
のターゲットとし、金属酸化物を第２のターゲットとし、同時にスパッタリング法を用い
て成膜（共スパッタリング）することにより、混合膜を形成し、バッファ層として用いて
もよい。
第１のバッファ層１０４ａ、１０４ｂおよび第２のバッファ層１１４ａ、１１４ｂのキャ
リア濃度はインジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯ）からなる半導体層
よりも高く導電性に優り、かつ、第１のバッファ層１０４ａ、１０４ｂは第２のバッファ
層１１４ａ、１１４ｂのキャリア濃度より高い材料を選択する。例えば、第１のバッファ
層として金属酸化物を用い、第２のバッファ層としてＩＧＺＯと金属酸化物の混合膜を用
いることができる。半導体層１０３からソース電極もしくはドレイン電極１０５ａ、１０
５ｂに向かってキャリア濃度が上昇するように勾配をつけることにより、半導体層１０３
とソース電極もしくはドレイン電極１０５ａ、１０５ｂとの間の接触抵抗を低減すること
がきる。
また、半導体層１０３からソース電極もしくはドレイン電極１０５ａ、１０５ｂに向かっ
てキャリア濃度が高くなる勾配がついたバッファ層を接合界面に挟み込むことで、接合界
面に集中する電界を緩和できる。
（実施の形態６）
ここでは、少なくともゲート絶縁膜と酸化物半導体膜を大気に触れることなく連続して成
膜する、逆スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行
う工程までの工程を示し、その後の工程は、実施の形態１乃至実施の形態５のいずれか一
に従って薄膜トランジスタを作製すればよい。
大気に触れることなく連続成膜を行う場合、図９に示すようなマルチチャンバー型の製造
装置を用いることが好ましい。
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備え
た搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚
収納するカセットケースをセットするカセット室８２が連結されている。
また、搬送室８０には、それぞれゲートバルブ８４〜８８を介して複数の処理室が連結さ
れる。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。な
お、搬送室８０の上面形状を変更することで、連結できる処理室の数を変えることができ
、例えば、四角形とすれば３つの処理室が連結でき、八角形とすれば７つの処理室が連結
できる。
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバ
ーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、
ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持す
る基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため
、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させて
それらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけ
るバイアススパッタ法もある。
また、５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱な
どを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプ
ラズマ処理を行うチャンバーとする。
次に製造装置の動作の一例について説明する。
被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして
、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、
予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧し
ておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れること
なく清浄な状態を維持することができる。
なお、被成膜面を下向きとした基板９４は、少なくともゲート電極が予め設けられている
。例えば、基板とゲート電極の間にプラズマＣＶＤ法で得られる窒化シリコン膜、窒化酸
化シリコン膜などの下地絶縁膜を設けてもよい。基板９４としてアルカリ金属を含むガラ
ス基板を用いる場合、下地絶縁膜は、基板からナトリウム等の可動イオンがその上の半導
体領域中に侵入して、ＴＦＴの電気特性が変化することを抑制する作用を有する。
ここでは、ゲート電極を覆う窒化シリコン膜をプラズマＣＶＤ法で形成し、１層目のゲー
ト絶縁膜を形成した基板を用いる。プラズマＣＶＤ法で成膜された窒化シリコン膜は緻密
であり、１層目のゲート絶縁膜とすることでピンホールなどの発生を抑えることができる
。なお、ここではゲート絶縁膜を積層とする例を示すが特に限定されず、単層または３層
以上の積層を用いてもよい。
次いで、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセット
から抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８
４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４
に付着している水分などを除去する。特に、ゲート絶縁膜に水分が含まれるとＴＦＴの電
気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット
室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は
不要である。
また、第１の処理室８９にプラズマ処理手段を設け、１層目のゲート絶縁膜の表面にプラ
ズマ処理を行ってもよい。また、カセット室８２に加熱手段を設けてカセット室８２で水
分を除去する加熱を行ってもよい。
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、
ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。
ここでは、第２の処理室９０は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第２の処理室９０では、２層目のゲート絶縁膜として酸化シリコン膜（ＳｉＯ
ｘ膜（ｘ＞０））の成膜を行う。２層目のゲート絶縁膜として、酸化シリコン膜の他に、
酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０））、
窒化アルミニウム膜（ＡｌＮｘ膜（ｘ＞０））、酸化イットリウム膜（ＹＯｘ膜（ｘ＞０
））などを用いることができる。
また、２層目のゲート絶縁膜にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加
し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー
内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を
含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲー
ト絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた
分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の
範囲内とすることが好ましい。
ＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用い、希ガス、代表的に
はアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガス
と化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッタ法を用いることがで
きる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ませるために、ターゲッ
トとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが
１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜（ｘ＞０）を形成
する。
ＳｉＯｘ膜（ｘ＞０）の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送
ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室
９１内に搬送し、ゲートバルブ８６を閉める。
ここでは、第３の処理室９１は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第３の処理室９１では、半導体層（ＩＧＺＯ膜）の成膜を行う。Ｉｎ、Ｇａ、
及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下
で成膜することができる。ここでは酸素を限りなく多くＩＧＺＯ膜中に含ませるために、
ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下
、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法
のスパッタリングを行い、酸素過剰のＩＧＺＯ膜を形成する。
このように、大気に触れることなく、酸素過剰のＳｉＯｘ（ｘ＞０）膜と酸素過剰のＩＧ
ＺＯ膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、ＴＦ
Ｔの信頼性を向上させることができる。ＩＧＺＯ膜の成膜前に基板が大気に触れた場合、
水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、
ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化
合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存
在することを排除することができる。従って、連続成膜することにより、しきい値のバラ
ツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを
低減、望ましくはシフトをなくすことができる。
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、
及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層
して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッター
は、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行
わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては
、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパー
ティクル等が基板に付着することを防止できる点である。
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板
を搬送室８０に搬送し、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲート
バルブ８７を閉める。
ここでは、第４の処理室９２は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第４の処理室９２では、チャネル保護層となる絶縁膜として酸化シリコン膜（
ＳｉＯｘ膜（ｘ＞０））の成膜を行う。また、チャネル保護層として、酸化シリコン膜の
他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０
））、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜（ｘ＞０））
などを用いることができる。
また、チャネル保護層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナ
トリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハ
ロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガ
スを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。チャネル保
護層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析
により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲
内とすることが好ましい。
チャネル保護層としてＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用
い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして珪素を用い
、酸素ガスと化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッタ法を用い
ることができる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ませるために
、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且
つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜（ｘ＞
０）を形成する。
このように、大気に触れることなく、酸素過剰のＳｉＯｘ膜（ｘ＞０）と酸素過剰のＩＧ
ＺＯ膜と酸素過剰のチャネル保護層とを連続成膜することにより、３層が全て酸素過剰の
膜のため界面状態がより安定し、ＴＦＴの信頼性を向上させることができる。ＩＧＺＯ膜
の成膜前後に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、し
きい値のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状など
を引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜す
ることによって、水素化合物がＩＧＺＯ膜の界面に存在することを排除することができる
。従って、３層を連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣
化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをな
くすことができる。
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、
及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層
して３層を連続成膜することによって同一チャンバー内で積層を行うこともできる。同一
チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なる
チャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点で
ある。
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を
終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
次いで、ＩＧＺＯ膜をパターニングするため、チャネル保護層を選択的にエッチングし、
さらにＩＧＺＯ膜を選択的にエッチングする。ドライエッチングやウエットエッチングを
用いて形成してもよいし、２回のエッチングに分けてそれぞれ選択的にエッチングしても
よい。この段階で、ＩＧＺＯ膜が除去された領域は、ゲート絶縁膜の表面が露呈する。
次いで、さらにチャネル保護層をゲート電極と重なる位置、即ちＩＧＺＯ膜のチャネル形
成領域となる位置と重なる部分のみを残してエッチングを行う。ここでのチャネル保護層
のエッチングは、ＩＧＺＯ膜と十分にエッチングレートが異なる条件を用いる。チャネル
保護層のエッチングで十分にエッチングレートに差がない場合、ＩＧＺＯ膜の表面が部分
的にエッチングされ、チャネル保護層と重なる領域と比べ膜厚の薄い領域が形成される。
なお、チャネル保護層がゲート絶縁膜と同じ材料である場合、このエッチングによってゲ
ート絶縁膜もエッチングされてしまう。従って、ゲート絶縁膜をエッチングされないよう
にするためには、チャネル保護層は、ゲート絶縁膜と異なる材料を用いることが好ましい
。本実施の形態ではゲート絶縁膜は２層であり、上層はＳｉＯｘ膜（ｘ＞０）であるため
除去される恐れがあるが、下層は窒化シリコン膜でありエッチングストッパーとして機能
する。
次いで、再び、図９に示すマルチチャンバー型の製造装置のカセット室に基板をセットす
る。
次いで、カセット室を減圧状態とした後、大気に触れることなく、ゲートバルブ８３を開
いて搬送ロボット８１により搬送室８０に基板を搬送し、ゲートバルブ８８を開いて第５
の処理室９３内に搬送し、ゲートバルブ８８を閉める。
ここでは、第５の処理室９３は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第５の処理室９３では、バッファ層の成膜を行う。第５の処理室９３のスパッ
タチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シ
ャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う
。ここでは、シャッターでアルミニウムのターゲットを遮蔽し、酸素ガスを導入してリア
クティブスパッタリングを行い、酸化チタン膜（ＴｉＯｘ膜（ｘ＞０））を形成する。こ
のＴｉＯｘ膜（ｘ＞０）はソース領域またはドレイン領域として機能する。次いで、第５
の処理室９３から酸素ガスを排出し、アルゴンガスを導入して、スパッタリングを行い、
チタン膜を成膜する。次いで、チタンのターゲットをシャッターで遮蔽し、チタン膜上に
アルミニウム膜を積層し、その後、シャッターでアルミニウムのターゲットを遮蔽し、ア
ルミニウム膜上にチタン膜を積層する。
このように、大気に触れることなく、ＴｉＯｘ膜（ｘ＞０）と金属多層膜の成膜とを連続
成膜することにより、ＴｉＯｘ膜（ｘ＞０）と金属多層膜との間で良好な界面状態を実現
でき、接触抵抗を低減できる。
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を
終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
次いで、金属多層膜のエッチングを選択的に行ってソース電極及びドレイン電極を形成す
る。さらにソース電極及びドレイン電極をマスクとしてエッチングを行い、ＴｉＯｘ膜（
ｘ＞０）を選択的にエッチングしてソース領域またはドレイン領域が形成される。ＴｉＯ
ｘ膜（ｘ＞０）のエッチングでは、チャネル保護層がエッチングストッパーとして機能す
る。
以上の工程でチャネル保護層を有する逆スタガ型の薄膜トランジスタが作製できる。
また、上記工程では、ＴｉＯｘ膜（ｘ＞０）と金属積層膜とを同一チャンバー内で成膜す
る例を示したが、特に限定されず、別々のチャンバーで成膜してもよい。
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを
直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行っ
てもよい。
また、図９に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式
の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の
処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、
さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態５に従って形成する
。また、実施の形態１乃至実施の形態５に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型液晶表示装置のブロック図の一例を図１０（Ａ）に示す。図１０
（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５
３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号
の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態１乃至実施の形態５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１１を用いて説明する。
図１１に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、実施の形態１乃至実施の形態５に示した画
素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１
とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
次に、図１１に示した信号線駆動回路の動作について、図１２のタイミングチャートを参
照して説明する。なお、図１２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１１の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１２と同様の動作をする。
なお、図１２のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１２に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１１の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１１の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１１の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１１のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１３のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に
分割してもよい。さらに、図１３のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３
ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄
膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２
１＿Ｊに入力される信号５８２１＿Ｊを示している。図１３に示すように、プリチャージ
期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３
ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入
力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラン
ジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−
１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の
薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄
膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔ
ａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される
。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄
膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき
、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを
介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ
５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５
６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第
３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１３のタイミングチャートを適用した図１１の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１３にお
いて、図１２と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１４及び図１５を用い
て説明する。
図１４にシフトレジスタの回路構成を示す。図１４に示すシフトレジスタは、複数のフリ
ップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
図１４のシフトレジスタの接続関係について説明する。図１４のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１５に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１５に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１５に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１５に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１５に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１５に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１５に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１５に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１４に示すフリップフロップの詳細について、図１５に示す。図１５に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１４に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでも
よい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線
と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態５に示すｎチャ
ネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態５に示すｎ
チャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くす
ることが可能となる。また、実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴは
バッファ層により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。
例えば、実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴを用いた走査線駆動回
路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒
画面挿入を実現することなども実現することが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
また、アクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複
数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。
アクティブマトリクス型発光表示装置のブロック図の一例を図１０（Ｂ）に示す。
図１０（Ｂ）に示す表示装置は、基板５４００上に表示素子を備えた画素を複数有する画
素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動
回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０
３とを有する。
図１０（Ｂ）に示す表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、
画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる
。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階
調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動さ
せることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期
間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１０（Ｂ）に示す発光装置では、一つの画素にスイッチング用ＴＦＴと、電流制
御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走
査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲー
ト配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成して
いる例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信
号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッ
チング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するの
に用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数
の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複
数の各走査線駆動回路で生成しても良い。
また、発光装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができ
る駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。ま
た、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態５に示すｎチャネ
ル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光装置に限らず、スイッチング素子と電気
的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子
ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を
有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
５を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本発明の一態様の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆
動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができ
る。また、本発明の一態様の薄膜トランジスタを用いて、駆動回路の一部または全体を、
画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一態様の半導体装置として液晶表示装置の例を示す。
図１６（Ａ）（Ｂ）に、本発明の一態様を適用したアクティブマトリクス型の液晶表示装
置を示す。図１６（Ａ）は液晶表示装置の平面図であり、図１６（Ｂ）は図１６（Ａ）に
おける線Ｖ−Ｘの断面図である。半導体装置に用いられる薄膜トランジスタ２０１として
は、実施の形態４で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及び金属
酸化物を含むバッファ層を有する信頼性の高い薄膜トランジスタである。また、実施の形
態１乃至実施の形態３、実施の形態５で示す薄膜トランジスタも本実施の薄膜トランジス
タ２０１として適用することもできる。
図１６（Ａ）の本実施の形態の液晶表示装置は、ソース配線層２０２、マルチゲート構造
の逆スタガ型薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含む。
また、図１６（Ｂ）において、本実施の形態の液晶表示装置は、マルチゲート構造の薄膜
トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、及び表示素子に用い
る電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板２
００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラーフ
ィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層２
６２を挟持して対向しており、液晶表示素子２６０を有している。
なお図１６は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置で
も半透過型液晶表示装置でも適用できる。
また、図１６の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、
内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光
板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１６
（Ｂ）に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよ
い。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。
また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導
電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、
シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上である
ことが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ
以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置として電子ペーパーの例を示す。
図２３は、本発明の一態様を適用した半導体装置の例としてアクティブマトリクス型の電
子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形
態４で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及び金属酸化物を含む
バッファ層を有する信頼性の高い薄膜トランジスタである。また、実施の形態１乃至実施
の形態３、実施の形態５で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１とし
て適用することもできる。
図２３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はマルチゲート構造の逆スタガ型の薄膜トランジスタであり、ソ
ース電極及びドレイン電極によって第１の電極層５８７と、絶縁層５８５に形成する開口
で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間に
は黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビテ
ィ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填
材５９５で充填されている（図２３参照。）。
図２３では、透光性の導電性高分子を含む電極層を第１の電極層に用いている。第１の電
極層５８７上に無機絶縁膜が設けられており、無機絶縁膜は第１の電極層５８７よりイオ
ン性不純物が拡散するのを防止するバリア膜として機能する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置として発光表示装置の例を示す。表示装
置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を
用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１９（Ａ）（Ｂ）は、本発明の一態様を適用した半導体装置の例としてアクティブマト
リクス型の発光表示装置を示す。図１９（Ａ）は発光表示装置の平面図であり、図１９（
Ｂ）は図１９（Ａ）における線Ｙ−Ｚの断面図である。なお、図２０に、図１９に示す発
光表示装置の等価回路を示す。
半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１及び実
施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層と金属酸化物を
含むｎ型の導電型を有するバッファ層とを含む信頼性の高い薄膜トランジスタである。ま
た、実施の形態３乃至実施の形態５で示す薄膜トランジスタも本実施の薄膜トランジスタ
３０１、３０２として適用することもできる。
図１９（Ａ）及び図２０に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜
トランジスタ３０１、薄膜トランジスタ３０２、容量素子３０４、ソース配線層３０５、
ゲート配線層３０６、発光素子３０３を含む。薄膜トランジスタ３０１、３０２はｎチャ
ネル型薄膜トランジスタである。
また、図１９（Ｂ）において、本実施の形態の発光表示装置は、薄膜トランジスタ３０２
、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、及び発光素子３０３に用い
る第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。
絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン
を用いて形成することが好ましい。
本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第
１の電極層３２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事
関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることが
できる。
隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。
電界発光層３２２を覆うように、陽極を用いた第２の電極層３２３を形成する。第２の電
極層３２３は、実施の形態８に画素電極層として列挙した透光性を有する導電性材料を用
いた透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜また
はチタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２
３とが重なり合うことで、発光素子３０３が形成されている。この後、発光素子３０３に
酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３及び隔壁３２
１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ
膜等を形成することができる。
さらに、実際には、図１９（Ｂ）まで完成したら、さらに外気に曝されないように気密性
が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等
）やカバー材でパッケージング（封入）することが好ましい。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で
示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及び金属酸化物を含むバッフ
ァ層を有する信頼性の高い薄膜トランジスタである。また、実施の形態２乃至実施の形態
５で示す薄膜トランジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用する
こともできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成は
どの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、発光素子７０
０２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上
に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さ
く、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃ
ａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホ
ール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽
極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化
物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム
錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極７０１５上を覆うように、光を反射または遮蔽するた
めの遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０
ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして
発光層７０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積
層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はな
いが、図２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる
。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜
に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２１に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実
施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パ
ネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態であ
る発光表示パネル（発光パネルともいう）について説明する。
次に、本発明の半導体装置の一形態に相当する発光表示パネルの外観及び断面について、
図２２を用いて説明する。図２２（Ａ）は、第１の基板上に形成されたＩＧＺＯ半導体層
及び金属酸化物を含むバッファ層を有する信頼性の高い薄膜トランジスタ及び発光素子を
、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２２（Ｂ）
は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層及び金属酸化物を含むバッフ
ァ層を有する薄膜トランジスタに相当し、実施の形態１乃至実施の形態５に示す薄膜トラ
ンジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、
４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定さ
れない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構
成は適宜変えることができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、薄膜トランジスタ４５０９、４５１０を覆う絶縁膜に設けた図示して
いないコンタクトホールを介して画素部４５０２、信号線駆動回路４５０３ａ、４５０３
ｂ、もしくは走査線駆動回路４５０４ａ、４５０４ｂと接続する配線４５１６を、ソース
電極層またはドレイン電極層と同じ材料を用いて形成する。また、第１の基板４５０１の
端部の配線４５１６上に接続端子４５１５を、第１の電極層４５１７と同じ材料を用いて
形成する。
接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して
電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に
限定されない。
次に、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、
図１７（Ａ１）（Ａ２）を用いて説明する。図１７（Ａ１）（Ａ２）は、第１の基板４０
０１上に形成されたＩＧＺＯ半導体層及び金属酸化物を含むバッファ層を有する信頼性の
高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００
６との間にシール材４００５によって封止した、パネルの上面図であり、図１７（Ｂ）は
、図１７（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材
４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半
導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１７（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１７（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１７（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。
薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層及び金属酸化物を含むバッフ
ァ層を有する薄膜トランジスタに相当し、実施の形態１乃至実施の形態５に示す薄膜トラ
ンジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、
４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶４００８とが
重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電
極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶
縁層４０３２、４０３３を介して液晶４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０
と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲ
ート電極層と同じ導電膜で形成されている。
接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。
また図１７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１８は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図１８は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラ、デ
ジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置と
もいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム
機などが挙げられる。特に、実施の形態８〜実施の形態１１で示したように、本発明の一
態様に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適
用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
本発明の一態様の半導体装置は、実施の形態９で示したように電子ペーパーに適用するこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポス
ター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に
適用することができる。電子機器の一例を図２４、図２５に示す。
図２４（Ａ）は、電子ペーパーで作られたポスター１６０１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様の半導
体装置を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。ま
た、電気特性のよい薄膜トランジスタを用いているため、表示も崩れることなく安定した
画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図２４（Ｂ）は、電車などの乗り物の車内広告１６０２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様の半
導体装置を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表
示を変えることができる。また、電気特性のよい薄膜トランジスタを用いているため、表
示も崩れることなく安定した画像が得られる。なお、社内広告は無線で情報を送受信でき
る構成としてもよい。
また、図２５は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により接続されており、該軸部２７１１を軸として開閉動作
を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能と
なる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部
（図２５では表示部２７０７）に画像を表示することができる。
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図２６（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。表示部９６０３は、実施の形態８〜実施の形態１１に示し
た表示装置を適用することができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７は、携帯型のオーディオ装置であるデジタルプレーヤー２１００の一例を示してい
る。デジタルプレーヤー２１００は、本体２１３０、表示部２１３１、メモリ部２１３２
、操作部２１３３、イヤホン２１３４、制御部２１３７等を含んでいる。なお、イヤホン
２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部２１３１
は、実施の形態８〜実施の形態１１に示した表示装置を適用することができる。
また、メモリ部２１３２を用いて、操作部２１３３を操作することにより、映像や音声（
音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字
を表示することで消費電力を抑えられる。なお、メモリ部２１３２に設けられたメモリは
、取り出し可能な構成としてもよい。
図２８は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。表示部１００２は、実施の形態８
〜実施の形態１１に示した表示装置を適用することができる。
図２８に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１００２を指
などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
８０ 搬送室
８１ 搬送ロボット
８２ カセット室
８３ ゲートバルブ
８４ ゲートバルブ
８５ ゲートバルブ
８６ ゲートバルブ
８７ ゲートバルブ
８８ ゲートバルブ
８９ 処理室
９０ 処理室
９１ 処理室
９２ 処理室
９３ 処理室
９４ 基板
１００ 基板
１０１ ゲート電極
１０１ａ ゲート電極
１０１ｂ ゲート電極
１０２ ゲート絶縁膜
１０２ａ ゲート絶縁膜
１０２ｂ ゲート絶縁膜
１０３ 半導体層
１０４ａ バッファ層
１０４ｂ バッファ層
１０４ｃ バッファ層
１０５ 導電膜
１０５ａ ドレイン電極
１０５ａ１ ドレイン電極
１０５ａ２ ドレイン電極
１０５ｂ１ ドレイン電極
１０５ｂ２ ドレイン電極
１０５ｃ 導電層
１０６ チャネル保護層
１１４ａ バッファ層
１１４ｂ バッファ層
１３３ 半導体膜
１３４ 金属酸化物膜
２００ 基板
２０１ 薄膜トランジスタ
２０２ ソース配線層
２０３ ゲート配線層
２０４ 容量配線層
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２５５ 電極層
２６０ 液晶表示素子
２６１ 絶縁層
２６２ 液晶層
２６３ 絶縁層
２６４ 着色層
２６５ 電極層
２６６ 基板
２６７ 偏光板
２６８ 偏光板
３０１ 薄膜トランジスタ
３０２ 薄膜トランジスタ
３０３ 発光素子
３０４ 容量素子
３０５ ソース配線層
３０６ ゲート配線層
３１１ 絶縁層
３１２ 絶縁層
３１３ 絶縁層
３２０ 電極層
３２１ 隔壁
３２２ 電界発光層
３２３ 電極層
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１６０１ ポスター
１６０２ 車内広告
２１００ デジタルプレーヤー
２１３０ 本体
２１３１ 表示部
２１３２ メモリ部
２１３３ 操作部
２１３４ イヤホン
２１３７ 制御部
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１５ 接続端子
４５１６ 配線
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 配線
５５０２ 配線
５５０３ 配線
５５０４ 配線
５５０５ 配線
５５０６ 配線
５５４３ ノード
５５４４ ノード
５５７１ 薄膜トランジスタ
５５７２ 薄膜トランジスタ
５５７３ 薄膜トランジスタ
５５７４ 薄膜トランジスタ
５５７５ 薄膜トランジスタ
５５７６ 薄膜トランジスタ
５５７７ 薄膜トランジスタ
５５７８ 薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 薄膜トランジスタ
５６０３ｂ 薄膜トランジスタ
５６０３ｃ 薄膜トランジスタ
５６１１ 配線
５６１２ 配線
５６１３ 配線
５６２１ 配線
５７０１ フリップフロップ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 配線
５７１２ 配線
５７１３ 配線
５７１４ 配線
５７１５ 配線
５７１６ 配線
５７１７ 配線
５７２１ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１ 信号
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部

Claims (8)

  1. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、第１のｎ型領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、第２のｎ型領域を有し、
    前記第１のｎ型領域は、酸化チタンを含み、
    前記第２のｎ型領域は、酸化チタンを含み、
    前記第１のｎ型領域のキャリア濃度は、前記酸化物半導体層のキャリア濃度より高く、
    前記第２のｎ型領域のキャリア濃度は、前記酸化物半導体層のキャリア濃度より高く、
    前記酸化物半導体層は、前記第１のｎ型領域を介して、前記ソース電極と電気的に接続され、
    前記酸化物半導体層は、前記第２のｎ型領域を介して、前記ドレイン電極と電気的に接続され、
    前記ソース電極の上方からみたとき、前記第１のｎ型領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２のｎ型領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極は、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、ソース領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、ドレイン領域を有し、
    前記ソース領域は、酸化チタンを含み、
    前記ドレイン領域は、酸化チタンを含み、
    前記ソース電極の上方からみたとき、前記ソース領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記ドレイン領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極は、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、前記酸化物半導体層と前記ソース電極との接触抵抗を低減させる第１の領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、前記酸化物半導体層と前記ドレイン電極との接触抵抗を低減させる第２の領域を有し、
    前記第１の領域は、酸化チタンを含み、
    前記第２の領域は、酸化チタンを含み、
    前記ソース電極の上方からみたとき、前記第１の領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２の領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極は、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  4. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、第１の酸化チタンを有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、第２の酸化チタンを有し、
    前記ソース電極の上方からみたとき、前記第１の酸化チタンは、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２の酸化チタンは、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極は、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  5. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、第１のｎ型領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、第２のｎ型領域を有し、
    前記第１のｎ型領域は、酸化チタンを含み、
    前記第２のｎ型領域は、酸化チタンを含み、
    前記第１のｎ型領域のキャリア濃度は、前記酸化物半導体層のキャリア濃度より高く、
    前記第２のｎ型領域のキャリア濃度は、前記酸化物半導体層のキャリア濃度より高く、
    前記酸化物半導体層は、前記第１のｎ型領域を介して、前記ソース電極と電気的に接続され、
    前記酸化物半導体層は、前記第２のｎ型領域を介して、前記ドレイン電極と電気的に接続され、
    前記ソース電極の上方からみたとき、前記第１のｎ型領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２のｎ型領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極は、それぞれ、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  6. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、ソース領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、ドレイン領域を有し、
    前記ソース領域は、酸化チタンを含み、
    前記ドレイン領域は、酸化チタンを含み、
    前記ソース電極の上方からみたとき、前記ソース領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記ドレイン領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極は、それぞれ、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  7. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、前記酸化物半導体層と前記ソース電極との接触抵抗を低減させる第１の領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、前記酸化物半導体層と前記ドレイン電極との接触抵抗を低減させる第２の領域を有し、
    前記第１の領域は、酸化チタンを含み、
    前記第２の領域は、酸化チタンを含み、
    前記ソース電極の上方からみたとき、前記第１の領域は、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２の領域は、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極は、それぞれ、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
  8. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、酸化物半導体層と、
    前記酸化物半導体層のチャネル形成領域と重なる、第１の絶縁層と、
    前記酸化物半導体層と電気的に接続された、ソース電極と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極と、
    前記ソース電極上、及び前記ドレイン電極上の、第２の絶縁層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含み、
    前記酸化物半導体層と、前記ソース電極との間に、第１の酸化チタンを有し、
    前記酸化物半導体層と、前記ドレイン電極との間に、第２の酸化チタンを有し、
    前記ソース電極の上方からみたとき、前記第１の酸化チタンは、前記ソース電極と重なる第３の領域と、前記ソース電極と重ならない第４の領域とを有し、
    前記第４の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ドレイン電極の上方からみたとき、前記第２の酸化チタンは、前記ドレイン電極と重なる第５の領域と、前記ドレイン電極と重ならない第６の領域とを有し、
    前記第６の領域は、前記チャネル形成領域上で、前記第２の絶縁層と接し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極は、それぞれ、アルミニウム、クロム、チタン、タンタル、モリブデン、又は銅を有することを特徴とする半導体装置。
JP2015242846A 2008-07-31 2015-12-14 半導体装置 Active JP5917762B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008197143 2008-07-31
JP2008197143 2008-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014138587A Division JP5857093B2 (ja) 2008-07-31 2014-07-04 半導体装置

Publications (2)

Publication Number Publication Date
JP5917762B1 true JP5917762B1 (ja) 2016-05-18
JP2016096348A JP2016096348A (ja) 2016-05-26

Family

ID=41607403

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2009176531A Withdrawn JP2010056541A (ja) 2008-07-31 2009-07-29 半導体装置およびその作製方法
JP2014138587A Active JP5857093B2 (ja) 2008-07-31 2014-07-04 半導体装置
JP2015242845A Active JP5938136B2 (ja) 2008-07-31 2015-12-14 半導体装置
JP2015242846A Active JP5917762B1 (ja) 2008-07-31 2015-12-14 半導体装置
JP2016095226A Active JP6225216B2 (ja) 2008-07-31 2016-05-11 半導体装置
JP2017195776A Withdrawn JP2018019096A (ja) 2008-07-31 2017-10-06 半導体装置
JP2019160617A Withdrawn JP2020038970A (ja) 2008-07-31 2019-09-03 半導体装置、液晶表示装置
JP2021101422A Active JP7065233B2 (ja) 2008-07-31 2021-06-18 半導体装置
JP2022071305A Withdrawn JP2022109274A (ja) 2008-07-31 2022-04-25 表示装置
JP2023006532A Pending JP2023052516A (ja) 2008-07-31 2023-01-19 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009176531A Withdrawn JP2010056541A (ja) 2008-07-31 2009-07-29 半導体装置およびその作製方法
JP2014138587A Active JP5857093B2 (ja) 2008-07-31 2014-07-04 半導体装置
JP2015242845A Active JP5938136B2 (ja) 2008-07-31 2015-12-14 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016095226A Active JP6225216B2 (ja) 2008-07-31 2016-05-11 半導体装置
JP2017195776A Withdrawn JP2018019096A (ja) 2008-07-31 2017-10-06 半導体装置
JP2019160617A Withdrawn JP2020038970A (ja) 2008-07-31 2019-09-03 半導体装置、液晶表示装置
JP2021101422A Active JP7065233B2 (ja) 2008-07-31 2021-06-18 半導体装置
JP2022071305A Withdrawn JP2022109274A (ja) 2008-07-31 2022-04-25 表示装置
JP2023006532A Pending JP2023052516A (ja) 2008-07-31 2023-01-19 半導体装置

Country Status (3)

Country Link
US (2) US8945981B2 (ja)
JP (10) JP2010056541A (ja)
KR (6) KR101606014B1 (ja)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JPWO2010098101A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
WO2010098100A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
WO2010103935A1 (en) 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107195328B (zh) 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101084173B1 (ko) 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
US20120280227A1 (en) * 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
KR101108158B1 (ko) * 2009-11-30 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
EP2513971A1 (de) * 2009-12-18 2012-10-24 Basf Se Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen
KR101436120B1 (ko) * 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101675115B1 (ko) * 2010-01-12 2016-11-22 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
KR101465196B1 (ko) 2010-02-05 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011188733A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 移動体、無線給電システムおよび無線給電方法
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
CN106449649B (zh) * 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101280649B1 (ko) * 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
CN102804380B (zh) * 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
KR101391964B1 (ko) * 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101213493B1 (ko) * 2010-04-13 2012-12-20 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
KR102390961B1 (ko) * 2010-04-23 2022-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8766252B2 (en) 2010-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
CN106057144B (zh) * 2010-07-02 2019-03-12 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
TWI427784B (zh) * 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
TWI408753B (zh) * 2010-08-27 2013-09-11 Au Optronics Corp 薄膜電晶體的製造方法
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8753921B2 (en) * 2010-09-15 2014-06-17 Sharp Kabushiki Kaisha Manufacturing method for semiconductor device
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8405085B2 (en) 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
KR20120075048A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI451573B (zh) * 2011-03-17 2014-09-01 E Ink Holdings Inc 顯示裝置及其薄膜電晶體結構
US9634029B2 (en) 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102184866B (zh) * 2011-04-21 2013-04-03 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8710497B2 (en) * 2011-12-08 2014-04-29 LG Dispay Co., Ltd Array substrate including thin film transistor and method of fabricating the same
WO2013105537A1 (ja) * 2012-01-11 2013-07-18 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
US9123691B2 (en) * 2012-01-19 2015-09-01 E Ink Holdings Inc. Thin-film transistor and method for manufacturing the same
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
KR101947808B1 (ko) * 2012-02-29 2019-04-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP6306278B2 (ja) * 2012-04-09 2018-04-04 Jsr株式会社 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子
KR101938761B1 (ko) 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
EP2899588A4 (en) * 2012-09-21 2015-09-30 Sharp Kk LIQUID CRYSTAL DISPLAY
KR101339082B1 (ko) * 2013-02-25 2013-12-09 김동철 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법
CN103199114B (zh) * 2013-03-25 2016-11-16 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210079411A (ko) 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
TWM477048U (en) * 2013-12-02 2014-04-21 Chunghwa Picture Tubes Ltd Metal oxide semiconductor thin film transistor
KR102268435B1 (ko) * 2013-12-04 2021-06-23 주성엔지니어링(주) 게이트 절연막 및 그를 이용한 박막 트랜지스터
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
CN103943509B (zh) * 2014-04-11 2017-02-15 深圳市华星光电技术有限公司 薄膜晶体管的制程方法
US20150380563A1 (en) * 2014-06-26 2015-12-31 Samsung Display Co., Ltd. Display apparatus and method for manufacturing the same
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR101624695B1 (ko) * 2014-10-14 2016-05-26 서종현 박막 트랜지스터 제조 방법 및 박막 트랜지스터
TWI565081B (zh) * 2014-12-31 2017-01-01 鴻海精密工業股份有限公司 薄膜電晶體及薄膜電晶體基板
US10372274B2 (en) * 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
CN106887436B (zh) 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN109417099A (zh) 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107195659B (zh) * 2017-05-27 2020-07-24 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2018222771A1 (en) 2017-06-02 2018-12-06 Applied Materials, Inc. Dry stripping of boron carbide hardmask
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
KR102585074B1 (ko) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
US10854483B2 (en) 2017-11-16 2020-12-01 Applied Materials, Inc. High pressure steam anneal processing apparatus
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102494122B1 (ko) * 2018-03-21 2023-02-02 삼성전자주식회사 반도체 소자
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
BR112021022606A2 (pt) 2019-06-14 2022-01-04 Dow Global Technologies Llc Aditivo líquido para lavagem de roupas
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN111898506A (zh) * 2020-07-21 2020-11-06 武汉华星光电技术有限公司 感光传感器、阵列基板、显示面板及电子设备

Family Cites Families (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2590938B2 (ja) 1987-10-02 1997-03-19 旭硝子株式会社 薄膜トランジスタ基板
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP3701549B2 (ja) * 1991-08-26 2005-09-28 株式会社半導体エネルギー研究所 半導体装置
US5766344A (en) 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JP3118037B2 (ja) 1991-10-28 2000-12-18 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0738111A (ja) * 1993-07-22 1995-02-07 Fujitsu Ltd 薄膜トランジスタの形成方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US7465679B1 (en) * 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0982681A (ja) 1995-09-20 1997-03-28 Advanced Display:Kk 半導体装置、薄膜トランジスタおよびそれらの製法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6576061B1 (en) 1998-12-22 2003-06-10 Canon Kabushiki Kaisha Apparatus and method for processing a substrate
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP4549475B2 (ja) * 1999-02-12 2010-09-22 株式会社半導体エネルギー研究所 半導体装置、電子機器、および半導体装置の作製方法
US6436801B1 (en) * 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
JP4801238B2 (ja) * 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001217423A (ja) 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002062824A (ja) * 2000-06-05 2002-02-28 Semiconductor Energy Lab Co Ltd 発光装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002091340A (ja) * 2000-09-14 2002-03-27 Toshiba Corp マトリクスアレイ基板
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6858308B2 (en) 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368229A (ja) 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7115913B2 (en) 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
US20030203627A1 (en) 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4556407B2 (ja) 2002-10-04 2010-10-06 住友金属鉱山株式会社 酸化物透明電極膜とその製造方法、透明導電性基材、太陽電池および光検出素子
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7238963B2 (en) 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7145209B2 (en) 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050074914A1 (en) 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
KR100574971B1 (ko) 2004-02-17 2006-05-02 삼성전자주식회사 멀티-게이트 구조의 반도체 소자 및 그 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US20050258488A1 (en) 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
JP5025095B2 (ja) * 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101002347B1 (ko) 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777203B2 (ja) 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101209046B1 (ko) 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
KR100796592B1 (ko) 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5416881B2 (ja) 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101257927B1 (ko) 2006-08-18 2013-04-24 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7501305B2 (en) 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
JP5227563B2 (ja) 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP4340982B2 (ja) 2007-05-18 2009-10-07 ソニー株式会社 表示装置の製造方法
JP5245287B2 (ja) 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7781274B2 (en) 2008-03-27 2010-08-24 Kabushiki Kaisha Toshiba Multi-gate field effect transistor and method for manufacturing the same
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100982311B1 (ko) 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101468591B1 (ko) 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US7732265B2 (en) 2008-06-03 2010-06-08 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and film formation apparatus
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9105728B2 (en) 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor

Also Published As

Publication number Publication date
KR20160036022A (ko) 2016-04-01
JP2010056541A (ja) 2010-03-11
JP6225216B2 (ja) 2017-11-01
KR101785924B1 (ko) 2017-10-16
JP2018019096A (ja) 2018-02-01
JP5938136B2 (ja) 2016-06-22
JP2016096348A (ja) 2016-05-26
JP2023052516A (ja) 2023-04-11
JP2021170646A (ja) 2021-10-28
US20100025677A1 (en) 2010-02-04
KR20170115997A (ko) 2017-10-18
JP2020038970A (ja) 2020-03-12
KR101939044B1 (ko) 2019-01-16
US10326025B2 (en) 2019-06-18
JP7065233B2 (ja) 2022-05-11
JP2016096347A (ja) 2016-05-26
JP2016165009A (ja) 2016-09-08
JP2022109274A (ja) 2022-07-27
KR20180089888A (ko) 2018-08-09
KR101606014B1 (ko) 2016-03-24
KR20100014167A (ko) 2010-02-10
KR101885062B1 (ko) 2018-08-07
KR101349624B1 (ko) 2014-01-09
KR20180031662A (ko) 2018-03-28
US8945981B2 (en) 2015-02-03
US20150091009A1 (en) 2015-04-02
JP5857093B2 (ja) 2016-02-10
JP2014222764A (ja) 2014-11-27
KR101842871B1 (ko) 2018-03-28
KR20120096879A (ko) 2012-08-31

Similar Documents

Publication Publication Date Title
JP7065233B2 (ja) 半導体装置
JP6487013B2 (ja) 半導体装置
JP6423918B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250