JPH0738111A

JPH0738111A - 薄膜トランジスタの形成方法

Info

Publication number: JPH0738111A
Application number: JP18106393A
Authority: JP
Inventors: Yutaka Takizawa; 裕瀧澤; Kenichi Yanai; 健一梁井; Takuya Hirano; 琢也平野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-07-22
Filing date: 1993-07-22
Publication date: 1995-02-07

Abstract

(57)【要約】【目的】薄膜トランジスタの形成方法に関し、コンタク
ト層となる半導体膜を選択成長する際の成膜時間を短縮
すること。【構成】プラズマエッチングと半導体成長とを交互に繰
り返すことによりコンタクト層となる不純物含有半導体
を選択的に成長する場合に、スタガ型の薄膜トランジス
タでは、ソース／ドレイン電極の下地となる絶縁膜の水
素又はハロゲンの含有量を増やし、逆スタガ型の薄膜ト
ランジスタではチャネル保護膜となる絶縁膜の水素又は
ハロゲンの含有量を増やす。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関し、より詳しくは、ノートブック・パソコ
ン，ラップ・トップ・パソコンや壁掛けテレビジョン等
の液晶表示装置において使用される薄膜トランジスタの
製造方法に関する。

【０００２】

【従来の技術】ＴＦＴが用いられている液晶表示装置の
一般的な構造を図１３に基づいて説明する。液晶表示装
置は、図１３(a) に示すように、第一の透明絶縁性基板
Ｓ₁の上面と第二の透明絶縁性基板Ｓ₂の下面が対向し
て配置され、そのうち、第一の絶縁性基板Ｓ₁の上面に
はマトリクス回路ＭＣが形成され、第二の透明絶縁性基
板Ｓ ₂の下面には透明電極ＴＥが形成されている。ま
た、透明電極ＴＥとマトリクス回路ＭＣの間には液晶Ｌ
Ｑが介在されている。

【０００３】マトリクス回路ＭＣは、第一の透明絶縁性
基板Ｓ₁の上面にマトリクス状に配置された複数の薄膜
トランジスタ（以下、ＴＦＴという）、およびＴＦＴと
対となる透明な画素電極ＰＥを有している。図１３(b)
に示すように、ＴＦＴのゲートは、一方向に延びるゲー
トバスラインＧＢに接続され、また、ＴＦＴのドレイン
は、ゲートバスラインＧＢに直交する方向に延びるドレ
インバスラインＤＢに接続され、ＴＦＴのソースは画素
電極ＰＥに接続されている。

【０００４】画素電極ＰＥと透明電極ＴＥの間に印加さ
れる信号によって、液晶ＬＱの光透過方向を各画素毎に
変えることにより表示を実現している。なお、ゲートバ
スラインＧＢはスキャンバスライン、ドレインバスライ
ンＤＢはデータバスラインとよばれることもある。ＴＦ
Ｔは、その構造の違いによってスタガー型、逆スタガー
型、プレーナ型が知られている。

【０００５】次に、スタガー型のＴＦＴの構造を図１４
(a) に基づいて説明する。そのＴＦＴは、透明絶縁性基
板１の上に間隔をおいて形成されたソース電極２及びド
レイン電極３を有し、さらに、ソース電極２からドレイ
ン電極３に至る領域に形成された動作半導体層４と、動
作半導体層４の上にゲート絶縁膜５を介して形成された
ゲート電極６を備えている。

【０００６】そして、動作半導体層４とソース電極２の
間と、動作半導体層４とドレイン電極３の間には、それ
ぞれコンタクト層７が介在されている。また、動作半導
体層４、ソース電極２、ドレイン電極３の下地として、
透明絶縁性基板の表面には下地絶縁膜８が設けられ、さ
らに、動作半導体層４の下方の領域にある下地絶縁膜８
と透明絶縁性基板１との間には、クロム、アルミニウム
等の不透明材料よりなる遮光パターン９が形成されてい
る。

【０００７】この遮光パターン９は、透明絶縁性基板１
を通して動作半導体層４に光が入射することを阻止し
て、動作半導体層４で光電効果が生じることを防止する
ために設けられている。これにより、ソース電極２・ド
レイン電極３間に生じるリーク電流を抑制している。下
地絶縁膜８は、窒化シリコンや酸化シリコンから構成さ
れているが、その絶縁性を高めるために、その中に含ま
れる水素濃度を可能な限り低くして、その膜を構成する
シリコン、酸素、窒素の化学的結合を強くした状態にさ
れている。

【０００８】なお、光励起によるリーク電流が問題にな
らない場合には、遮光パターン９は設けられないことも
ある。コンタクト層７は、一般に、不純物がドープされ
たシリコンにより構成されている。シリコンを選択的に
成長する技術は例えば米国特許USP4,549,926において提
案されている。

【０００９】次に、シリコンを選択成長することについ
て説明する。図１４(b) に示すように、基板１１上に形
成されたパターン１２の表面にシリコンを選択成長する
ときには、プロセス開始と同時にシリコンが成長し、厚
さが増加することはない。しかも、パターン１２と基板
１１でのシリコン成長には時間的な間隔があることが知
られている。これらの時間的な遅れは、シリコンが成長
するための核が発生するための時間（incubation perio
d)の相違によって生じると考えられている。

【００１０】その成長核発生時間は、基板１１やパター
ン１２の表面状態によって異なり、構成する物質に特に
強く依存する。従って、物質の組み合わせを適当に選ぶ
と、図１５(a) に示すように、パターン１１の上でのみ
シリコンが成長する期間Ｔがあることがわかる。また、
核形成期間Ｔを過ぎた後のシリコンの成長速度は、パタ
ーン１２の上でも基板１１の上でも同じ速度で成長する
ことも知られている。これは、成長核が一旦形成されて
しまうと、その後は、シリコンの上のシリコン成長とな
るからである。

【００１１】成長雰囲気、基板材料及びパターン材料の
最適条件を選ぶことにより、その選択成長時間を１０分
程度まで延長でき、この時のシリコンの膜厚を１〜２μ
ｍにすることができる。その最適条件となる基板１１と
パターン１２の組み合わせとして知られているのは、基
板１１が単結晶シリコンであり、しかも、パターン１２
を構成する膜が、基板１１の面方位に合わせて正確に形
成された熱酸化シリコンや窒化シリコンである場合のみ
である。従って、ＴＦＴの製造工程においては適当でな
い。

【００１２】一般に選択成長が可能な時間は１分以内で
あり、このときに成長する膜厚は高々数十Å〜数百Åで
ある。しかも、その選択成長時間は、些細な条件によっ
て敏感に変わり、しかも制御が困難となり、再現性良く
することは難しい。図１５(b) は、特開昭５８−１２０
５９５号に開示された選択成長法を使用した場合の成長
時間と膜厚の関係を示している。

【００１３】シリコン成長を開始すると、成長に必要な
核形成時間ｔ₁を過ぎてからパターン１２の上にシリコ
ンが成長し、時間ｔ₂まで選択的な成長が進む。その時
間ｔ ₂を過ぎると基板１１の上にもシリコンが成長す
る。次に、時間ｔ₃において、基板１１及びパターン１
２の雰囲気をエッチング性雰囲気に変え、基板１１の表
面のシリコンを完全に除去する。この場合、パターン１
２の上のシリコンも同時にエッチングされて薄層化す
る。基板１１上のシリコン除去を完了した時間をｔ₄と
する。

【００１４】このような堆積プロセスとエッチングプロ
セスを１サイクルとして、パターン状のシリコン膜が所
望の厚さになるまでそのサイクルを繰り返し、これによ
り選択成長が可能になる。この選択成長は、エッチング
によって基板１１の表面の成長核が除去され、基板１１
の表面がプロセス開始前の状態に戻ることを利用し、選
択的な成長を持続させることを特徴としている。なお、
成長核については、図１５(b) の膜厚を核密度としてそ
のまま適用できる訳ではなく、核成長は非線型的に生じ
ることが知られている。

【００１５】ガラス、窒化シリコン等よりなる絶縁性基
板を使用し、かつ金属や酸化物導電体よりなるパターン
を用いる場合にも、上記したデポジションとエッチング
のサイクルを繰り返して、そのパターンの上にシリコン
を選択成長することが可能である。その詳細については
次の文献に報告されている。 1 G. N. Parsons, Appl. Phys. Lett. 59 (1991) p.25
46-2548 2 G. N. Parsons, IEEE Electron Device Lett. Vol.1
3 (1992) p80-82 これらの文献では、水素プラズマ中にSiH₄ガスとPH₃ガ
スを同時に導入してｎ ⁺型シリコンを堆積するプロセス
と、SiH₄ガスとPH₃ガスを停止して水素プラズマにより
シリコンをエッチングするプロセスとを１サイクルと
し、このデポジションとエッチングのサイクルを繰り返
している。これにより、導電性パターンの上にｎ⁺型シ
リコンが選択的に堆積され、しかも、そのシリコンは、
通常のプラズマＣＶＤ法で得られるアモルファスシリコ
ンに比べて、低抵抗でかつ微結晶となることが示され、
この手法で試作されたスタガー型薄膜トランジスタは良
好な特性を持つことが述べられている。

【００１６】

【発明が解決しようとする課題】本願の発明者らは、そ
れらの文献に記載された手法を詳細に実施、検討したと
ころ、次のようなことがわかった。クロムやモリブデン
といった金属や、スズ（Sn）を添加したインジウム酸化
物（InOx）を膜状に形成し、その膜を一般的なフォトリ
ソグラフィー技術によりパターニングする。そのパター
ンの下地となる絶縁層は、液晶表示装置に用いられるガ
ラス、又はプラズマＣＶＤにより形成した窒化シリコン
膜、酸化シリコン膜とする。

【００１７】そして、上記した手法により導電性薄膜の
パターンの上にシリコンを選択成長するためには、シリ
コンの成長時間を２〜６秒とし、絶縁性基板上のシリコ
ンの除去時間を４０〜６０秒とする必要があることが判
明した。これにより、成長時間の全プロセスに占める割
合は、１５％と小さくなってしまう。また、安定したプ
ロセスを実現するために、エッチング時間を５０秒程度
とすると、膜厚１００Åのｎ⁺型シリコン薄膜を成長す
るのに必要な時間は約１００分となった。その原因は、
下地の絶縁層の上に吸着したシリコンやその成長核が除
去され難いことにあることが、検討の結果明らかになっ
た。

【００１８】その下地の絶縁膜層の表面に吸着されたシ
リコンやその成長核が完全に除去されなかった場合に
は、図１５(b) における時間ｔ₄以後に示すように、パ
ターンの下地となる絶縁層の上にシリコンが堆積してい
ることがわかる。これに対して、エッチング時間を長く
することは、堆積プロセスの時間の割合が減少するとと
もに、パターンの上に堆積されたシリコン膜も同時にエ
ッチングされて膜厚が減少するので実質的な膜成長速度
も減少することになり、プロセスの効率の悪化を招く。

【００１９】一方、シリコンの初期成長に必要な成長核
は、シリコンから形成されるものだけではなく、膜のパ
ターニングの際に生じる各種汚染物質によっても得られ
ることがわかった。各種汚染物質として、例えば、レジ
ストの残渣やエッチングされた膜の残渣がある。したが
って、選択成長前には、パターンの下地となる絶縁層や
絶縁性基板の表面は清浄であることが要求される。ガラ
ス基板は、単結晶シリコン基板に比べて耐熱性、耐腐蝕
性で劣るので、余り強力な洗浄法を用いることはできな
い。

【００２０】さらに、エッチングガスとして、CCl₄やSi
F₄などのハロゲン元素を含むガスを用いることが知られ
ているが、C 、Cl、F が膜の中に混入するので、導電性
パターンが高抵抗化したり、酸化し易くなるといった不
都合がある。本発明はこのような問題に鑑みてなされた
ものであって、デポジションとエッチングを交互に繰り
返すことによりコンタクト層を選択成長させる工程で、
そのエッチング時間を短くすることができる薄膜トラン
ジスタの製造方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記した課題は、図４、
５に例示するように、水素含有量又はハロゲン含有量を
調整することにより、外部からの水素又はハロゲンの侵
入の少ない下地絶縁膜26を形成する工程と、前記下地絶
縁膜26の上に第一の導電膜27を積層する工程と、前記第
一の導電膜27をパターニングして少なくともソース領域
及びドレイン領域に電極27ｓ，27ｄを形成する工程と、
水素プラズマ又はハロゲンのプラズマによるエッチング
と半導体のデポジションとを交互に繰り返すことによ
り、前記電極27s ，27d の表面に不純物含有半導体膜28
を成長する工程と、前記ソース領域から前記ドレイン領
域にかけて存在する前記下地絶縁膜26と前記不純物含有
半導体膜28の上に、動作半導体層29、ゲート絶縁膜30及
びゲート電極34を順に形成する工程とを有することを特
徴とする薄膜トランジスタの形成方法によって達成す
る。

【００２２】または、前記下地絶縁膜26のうち少なくと
も上層部は、２２０℃又はそれ以下の温度で気相成長さ
れた窒化シリコンより構成されていることを特徴とする
薄膜トランジスタの形成方法により達成する。または、
前記下地絶縁膜26の表面に前記電極27s ，27d を形成し
た後に、前記ソース領域と前記ドレイン領域の間にある
前記下地絶縁膜26の表面をプラズマに曝して清浄にする
ことを特徴とする薄膜トランジスタの形成方法によって
達成する。

【００２３】または、図１０、１１に例示するように、
前記ソース領域と前記ドレイン領域の間にある前記下地
絶縁膜26には凹部が形成され、該凹部の周縁にはテーパ
が形成されていることを特徴とする請求項１記載の薄膜
トランジスタの形成方法により達成する。または、図
９、１１に例示するように、前記下地絶縁膜26上の前記
電極27s ，27d の周縁にはテーパが形成されていること
を特徴する薄膜トランジスタの形成方法により達成す
る。

【００２４】または、図１２に例示するように、下地絶
縁膜47の上にゲート電極48を形成する工程と、前記ゲー
ト電極48を覆うゲート絶縁膜49を形成する工程と、前記
ゲート絶縁膜49の上に動作半導体層50を形成する工程
と、前記動作半導体層50の上に、水素含有量又はハロゲ
ン含有量を調整することにより外部からの水素又はハロ
ゲンの侵入が少なくされた絶縁膜を形成する工程と、前
記絶縁膜をパターニングすることにより、前記ゲート電
極48の上の位置に前記絶縁膜よりなるチャネル保護膜51
を形成する工程と、水素又はハロゲンのプラズマによる
エッチングと半導体のデポジションとを交互に繰り返す
ことにより、前記チャネル保護膜51に覆われない前記動
作半導体層50の上に不純物含有半導体層52を選択成長す
る工程と、前記チャネル保護膜51の両側の前記不純物含
有半導体層52の上にソース電極53sとドレイン電極53d
を形成する工程とを有することを特徴とする薄膜トラン
ジスタの形成方法により達成する。

【００２５】または、前記チャネル保護膜51を構成する
前記絶縁膜は、２８０℃又はそれ以下の温度で気相成長
された窒化シリコンより構成されていることを特徴とす
る薄膜トランジスタの形成方法によって達成する。

【００２６】

【作用】本発明によれば、コンタクト層となる不純物
含有半導体膜を選択的に成長する場合に、スタガ型の薄
膜トランジスタでは、ソース／ドレイン電極の下地とな
る絶縁膜の水素又はハロゲンの含有量を増やしている。
これにより、選択成長する際のエッチング時において、
水素やハロゲンが下地絶縁膜内に入る量が少なくなり、
エッチングに関与するそれらの元素量が増えるので、下
地絶縁膜のプラズマによるエッチングレートが大きくな
る。これにより、下地絶縁膜の表面に付着した不純物含
有半導体膜は容易に除去されるので、選択成長の際のン
エッチングサイクルの時間が短くなる。

【００２７】また、逆スタガ型の薄膜トランジスタのコ
ンタクト層を選択成長する場合にも、ソース領域とドレ
イン領域の間に形成されるチャネル保護膜の水素又はハ
ロゲンの含有量を多くすれば、プラズマによるチャネル
保護膜の表面のエッチングレートが増え、その表面に付
着したシリコンが容易に除去されることになる。これら
により、シリコンの選択成長の時間が短縮される。

【００２８】例えば、下地絶縁膜やチャネル保護膜の材
料としては、２２０℃以下の温度で成長された窒化シリ
コンがある。

【００２９】

【実施例】実施例の説明に先立ち、次の３つの試料を作
成して、その中に含まれる元素の濃度を二次イオン質量
分析法（ＳＩＭＳ法）により調査した。第１の試料は、
図１(a) に示すように、ガラス基板２１の上に窒化シリ
コン膜２２をＣＶＤ法により成長し、さらに窒化シリコ
ン膜２２の上にＤＣスパッタ法によりクロム膜２３を積
層した後に、図１(b) に示すように、クロム膜２３を室
温でエッチングして窒化シリコン膜２２を露出させる工
程を経て形成されたものである。クロム用のエッチャー
として、硝酸第二セリウムアンモニウムと過塩素酸の混
合水溶液を用いた。また、エッチングの終点は、クロム
が目視で完全に除去されるまでとした。

【００３０】第２の試料は、図１(a) に示すクロム膜２
３を肉眼で見えなくなるまでエッチングした後に、従来
の技術の欄に示す文献 1 , 2 に記載された方法によ
り、シリコンのデポジションとエッチングを複数回繰り
返して得られたものである。そのデポジション時間を２
〜６秒、そのエッチング時間を４０〜６０秒としたとこ
ろ、その窒化シリコン膜２２の表面には、図１(c) に示
すようにシリコン膜２４が堆積していた。

【００３１】第３の試料は、図１(a) に示すクロム膜２
３を肉眼で見えなくなるまでエッチングし、ついで、そ
の窒化シリコン膜２２の表面を希釈フッ化水素酸水溶液
で僅かにエッチングした後に、第２の試料と同じ条件で
シリコンのデポジション／エチングを繰り返す工程を経
て形成されたものである。その結果、図１(d) に示すよ
うに、窒化シリコン膜２２の表面にはシリコン膜は堆積
されなかった。

【００３２】なお、それらの窒化シリコン膜２２は、基
板温度を４１０℃に設定して成長されており、その中の
水素含有量は１０％以下となっている。これら３つの試
料の窒化シリコン膜２２は、例えば、スタガ型ＴＦＴの
ソース電極とドレイン電極の下地絶縁膜に相当し、この
下地絶縁膜はそのＴＦＴの動作半導体層に接する。従っ
て、そのＴＦＴのソース電極及びドレイン電極の表面に
コンタクト層となる不純物含有シリコンを選択的に成長
する際には、その不純物含有シリコンをその窒化シリコ
ン膜２２の上に成長させないようにする必要がある。ソ
ース電極とドレイン電極の短絡を防止するためである。

【００３３】以上の３つの試料を二次イオン質量分析法
（ＳＩＭＳ分析法）により分析したところ図２、図３に
示すような結果が得られた。右の縦軸は、クロムの二次
イオン強度を濃度に換算した値、左の縦軸は窒素とシリ
コンに対する相対的な二次イオンの強度を示し、その横
軸は、各試料の表面からの深さを示している。第１の試
料のＳＩＭＳ分析の結果によれば、図２(a) に見られる
ように、クロムのエッチング直後の窒化シリコン膜２２
の表面には、５×１０¹⁹atoms/cm³のクロムが残留して
いる。窒化シリコン膜２２の原子密度を５×１０²²atom
s/cm³とすれば、０．１％に相当する。このクロム濃度
は、その試料を形成する際のクロムのエッチング時間を
２倍にしても変化がなかった。

【００３４】第２の試料のＳＩＭＳ分析の結果によれ
ば、図２(b) に見られるように、その窒化シリコン膜２
２の表面には第１の試料と同程度のクロム原子が存在
し、シリコンの選択成長の前と後を比較してもクロムの
残留量には変化がなかった。また、第３の試料のＳＩＭ
Ｓ分析の結果によれば、図３に示すように、その窒化シ
リコン膜２２の表面のクロム原子量は１×１０¹⁷atoms/
cm³程度と低かった。

【００３５】したがって、シリコンを選択成長しようと
する際に、シリコンの成長を阻止しようとする下地絶縁
膜の表面の汚染原子は、その下地絶縁膜の原子密度に対
して０．１％もあってはならず、その表面は清浄なこと
が要求される。次に、選択成長プロセスの時間を短縮
し、再現性を良くして歩留りを向上させる方法を説明す
る。（ａ）本発明の第１実施例の説明図４(a) 〜図５(c) は、本発明の第１実施例のスタガー
型ＴＦＴの製造工程を示す断面図である。

【００３６】まず、図４(a) に示す状態まで説明する。
最初に、プラズマＣＶＤ法により、ガラス、石英よりな
る透明基板２５の上に、窒化シリコン膜２６を３０００
Åの厚さに形成する。その成長の際には、透明基板２５
が設置される雰囲気にSiH₄を１０sccm、NH₃を４０scc
m、H₂を２５０sccmの流量で導入し、その雰囲気の圧力
を１．０Torrとし、また、基板温度を１００〜２２０℃
に設定し、電極に印加される高周波電力を３００Ｗとす
る。

【００３７】次に、ＤＣスパッタ法によって、窒化シリ
コン膜２６の上にクロム膜２７を１０００Åの厚さに形
成する。そして、レジストを塗布し、これを露光し、現
像することにより、ソース／ドレイン領域のクロム膜２
７を覆うレジストパターンＲＰを形成する。その後に、
レジストパターンＲＰをマスクにしてクロム膜２７をウ
ェットエッチングする。そのエッチング溶液として、硝
酸第二アンモニウムセリウムと過塩素酸の混合液を使用
する。この後にレジストパターンＲＰを除去する。

【００３８】これにより、図４(b) に示すようなクロム
膜よりなるソース電極２７s 及びドレイン電極２７d が
形成される。次に、図４(c) に示すように、希釈フッ化
水素酸水溶液によって窒化シリコン膜２６の表面を僅か
にエッチングすることにより、その上のクロムの残渣を
除去する。

【００３９】この後に、例えばプラズマＣＶＤ装置のチ
ャンバ（不図示）内に透明基板２５を入れ、H₂を４００
sccmの流量で導入し、電極間に印加する高周波電力を４
５０Ｗとし、チャンバ内の圧力を０．６Torrとする。こ
れにより、チャンバ内に水素プラズマを発生させて透明
基板２５の表面の汚染物を除去する。これにより、透明
基板２５の表面のシリコンの成長核を除去してその表面
を清浄にする。

【００４０】続いて、同じプラズマＣＶＤ装置を用い
て、ソース電極２７s 及びドレイン電極２７d の上にコ
ンタクト層を形成する工程に入る。そのコンタクト層の
形成は、デポジションとエッチングを繰り返して行う選
択成長法により、その成長法を次に説明する。選択成長
でのエッチング処理のときには、流量４００sccmのH₂を
定常的にチャンバ内に導入しつつ、ガス圧力を０．６To
rr、電極印加用の高周波電力を２００Ｗに設定し、これ
により発生した水素プラズマにより４７秒間でエッチン
グを行う。また、デポジション処理の際には、水素プラ
ズマ雰囲気中にSiH₄を２５sccm、PH₃を１５０sccmの流
量でそれぞれ３秒間流してシリコンを堆積する。そのデ
ポジションとエッチングを１サイクルとして、これを３
０サイクル繰り返すことにより、ソース電極２７s 及び
ドレイン電極２７d の上にｎ⁺型の微結晶のシリコン膜
を３０Åの厚さに形成する。なお、デポジションの時に
水素の導入を停止してもよい。

【００４１】このシリコン膜は、図５(a) に示すような
コンタクト層となる。次に、真空を破らずに、透明基板
２５を別のＣＶＤ装置のチャンバに移し、動作半導体
層となるアモルファスシリコン層２９を８００Åの厚さ
に積層し、その上に、ゲート絶縁膜となる窒化シリコン
膜３０を３０００Åの厚さに連続して成長する。続い
て、ＤＣスパッタ法によりアルミニウム膜３１を３００
０Åの厚さに成長する。この積層状態は、図５(b) のよ
うになる。

【００４２】次に、ゲート電極形成のためのレジストパ
ターンを形成し、これをマスクにして、アルミニウム膜
３１、窒化シリコン膜３０、アモルファスシリコン層２
９及びコンタクト層２８を連続してパターニングする。
これにより、ソース電極２７s 及びドレイン電極２７d
の下地となる窒化シリコン膜２６の上に、図５(c) に示
すようなコンタクト層２８、動作半導体層３２、ゲート
絶縁膜３３、ゲート電極３４が形成される。

【００４３】これにより、スタガー型のＴＦＴが完成す
る。上述したＴＦＴの製造工程において、コンタクト層
２８となるｎ⁺型のシリコン膜を選択成長する際に、ソ
ース電極２７s とドレイン電極２７d の間の領域の窒化
シリコン膜２６の表面にシリコンが存在しないことが重
要である。そのシリコンが有ると、ソース電極２７s と
ドレイン電極２７d の間に電流が流れ、トランジスタと
して動作しなくなったり、オン電流とオフ電流に充分な
差が確保できなくなる。

【００４４】そこで、その窒化シリコン膜２６の膜質の
相違による選択成長の依存性を調べた。まず、ソース／
ドレイン電極の下地となる窒化シリコン膜の成膜温度を
異ならせた場合のスタガ型ＴＦＴのトランジスタ特性を
調べたところ、図６(a) に示すような結果となった。図
６(a) は、窒化シリコン膜の成膜温度を１００℃、２８
０℃、４１０℃とした場合のトランジスタ特性の違いを
示している。なお、その成膜温度以外のＴＦＴの製造条
件は同じである。

【００４５】４１０℃の温度で成膜した場合には、ドレ
イン電流がゲート電圧の大きさに依存せず、スイッチン
グ特性が生じていない。これは、ソース電極２７s とド
レイン電極２７d の間の窒化シリコン膜２６の表面にｎ
⁺型シリコンが堆積しているためと考えられる。また、
成膜温度を２８０℃、１００℃と下げるにつれてスイッ
チング特性が現れる。特に、１００℃で成長した窒化シ
リコン膜２６を用いたＴＦＴは、オン電流とオフ電流の
比が約１×１０⁷となり、しかも、オン電流が約１×１
０^-11Ａとなり、液晶表示装置に適用するに充分な特性
が得られた。

【００４６】このように窒化シリコン膜の成膜温度の相
違によりシリコンが成長したりしなかったりするのは次
のような理由によると考えられる。シリコン、窒化シリ
コン或いは酸化シリコンの水素プラズマによるエッチン
グは、水素ラジカルがシリコン同士の結合又はシリコン
と他の原子の結合を切るとともに、シリコンと水素が結
合して、シラン、ジシラン、トリシラン等のポリシラン
となって揮発することにより生じるといわれている。し
かし、そのような反応を制御するための要因及び機能に
ついては明確でない。

【００４７】例えば、シリコンがシラン（SiH₄）となっ
て揮発する際の反応は、次のようになる。 Si ＋４Ｈ^* → SiH₄↑ その原子の結合状態を示すと、図６(b) のようになる。
従来では、ソース電極やドレイン電極の下地絶縁膜とし
て使用される材料は、電気的な絶縁性の確保や、酸化防
止のために、その下地絶縁膜に含まれる水素濃度をでき
るだけ低くしたものが用いられている。例えば、その水
素濃度を、窒化シリコン膜では１０％とし、酸化シリコ
ン膜ではほぼ０％としていた。

【００４８】窒化シリコン膜、酸化シリコン膜をプラズ
マエッチングする時に、その膜の水素濃度が小さい場合
には、水素濃度勾配に従って、その表面に供給された水
素がその膜の内部へ素早く拡散してしまう。このため、
膜に表面での水素濃度が低下して、エッチングが進み難
くなることがわかった。即ち、エッチングされ難いとい
うことは、その表面に生じた成長核が多く残存すること
である。

【００４９】そこで、成膜温度条件を変えて膜中の水素
濃度を向上させ、エッチング時の水素の膜内への拡散を
防いで、表面に存在する水素ラジカルを多くして、エッ
チングを進み易くした。成膜温度を小さくすると膜中の
水素濃度は大きくなる。次に、窒化シリコン膜の成膜温
度とシリコン残存量の関係を説明する。それら膜は双方
ともシリコンを含有しているので、窒化シリコン膜とそ
の上のシリコンの堆積量の区別がつきにくいので、直接
的な検出は困難である。そこで、燐を含むシリコンを上
記した条件で選択成長したときの窒化シリコン膜の上の
燐濃度を調べると、その上に成長したシリコンの量が推
定できる。

【００５０】ソース電極２７s とドレイン電極２７d の
上に３０Åのシリコンを選択成長した状態で、その周囲
の窒化シリコン膜２６の上の燐濃度を検出した。そし
て、その窒化シリコン膜２６の成膜温度と燐濃度の関係
を調べたところ図７(a) に示すような関係が得られた。
これによれば、窒化シリコン膜の成膜温度が低いほど、
選択成長後の窒化シリコン膜表面に残っている燐の濃度
が少なくなることが明らかになり、これにより窒化シリ
コン膜表面のシリコンの量も少なくなっていることが推
測できる。

【００５１】また、窒化シリコン膜の成長温度とＴＦＴ
のオフ電流の関係を調べたところ図７(b) に示すよう
に、成膜温度が２２０℃よりも低くなるとオフ電流も１
×１０ ¹⁰Ａ以下になり、成長温度は２２０℃以下が好ま
しい。ただし、液晶表示装置に適用するためには、オフ
電流が１×１０¹¹Ａ以下になる１００℃以下の成膜温度
が最も最適である。

【００５２】以上のように、１００℃の温度で形成され
た窒化シリコン膜２６を下地絶縁膜としてソース電極２
７s 及びドレイン電極２７d の上にシリコンを３０Åの
厚さに選択成長したところ、デポジションとエッチング
の１サイクル時間は約２０秒まで短縮できた。このとき
のデポジション時間は３秒である。なお、この実施例で
は、窒化シリコン膜の内部の水素含有量を多くするため
に、下地絶縁膜の成膜時の基板温度を低くことについて
説明したが、原料ガスのSiH₄とNH₃の比を化学量論的な
組成からずらしたり、ソース電極及びドレイン電極の形
成前に水素プラズマ中に窒化シリコン膜を置くことによ
り水素含有量を減らすことができる。また、本実施例で
は、下地絶縁膜として窒化シリコン膜を用いたが、水素
含有量の多い酸化シリコン膜を適用してもよい。

【００５３】なお、本実施例ではシリコンの選択成長の
エッチングの際に水素を導入しているが、CCl₄、SiF₆の
ようなハロゲン系ガスを使用してもよい（以下の実施例
でも同様である）。この場合には、窒化シリコンや酸化
シリコンの中にはハロゲンの含有量を多くする。（ｂ）本発明の第２実施例の説明第１実施例では、ソース電極とドレイン電極の下地絶縁
膜となる窒化シリコン膜を成長温度を下げることについ
て説明した。しかし、成長温度を下げると、その窒化シ
リコン膜の表面がエッチングされ易くなり、ソース電極
とドレイン電極の間に凹部が形成される。

【００５４】このため、図５(b) に示すように、コンタ
クト層２８を成長した後に、動作半導体層２９を成長す
ると、その凹部３５と電極の厚さによる段差によりその
動作半導体層２９が切れてしまうことがある。そこで、
図８に示すように、窒化シリコン膜２６の下層部２６A
を例えば４５０℃以上の温度で成長し、その上層部２６
B を２２０℃以下の低温で成長する。これにより、コン
タクト層２８の選択成長の終盤のエッチング量を少なく
して過剰な深さの凹部の発生を防止し、歩留りを向上す
ることが可能になる。

【００５５】その上層部２６B の厚さは、水素プラズマ
によりエッチングされる深さを想定して、決定される。（ｃ）本発明の第３実施例の説明前記第２実施例では、ソース／ドレイン電極の下地絶縁
膜の成長の際の温度を変えて凹部による段差が大きくな
らないようにしている。この場合の動作半導体層の膜厚
は、ソース／ドレイン電極の上面から下地絶縁膜の凹部
の底面までの段差の１／２以上、好ましくは、その段差
よりも厚くする必要がある。

【００５６】動作半導体層が切断されずに形成されて
も、その動作半導体層には段による歪やが加わって、電
気的な特性が劣化し易くかったり、機械的強度が低下し
易かったりする。そこで、ソース電極とドレイン電極の
うち互いに隣合う部分の縁部にテーパを形成することに
より、動作半導体層が乗り越える段差が緩やかになっ
て、動作半導体層の段による歪が軽減される。そのテー
パ部の角度は、垂直線から１０度以上の傾きとし、特
に、４０度が最適である。

【００５７】次に、そのテーパ部の形成方法を簡単に説
明する。先ず、図４(a) に示すように、レジストパター
ンＲＰをマスクにしてクロム膜17をパターニングし、ソ
ース電極２７s とドレイン電極２７d を形成した後に、
そのエッチング液、即ち硝酸第二アンモニウムセリウム
と過塩素酸の混合液にショウ酸を加えると、レジストパ
ターンＲＰの縁部が浮き上がる。その結果、ソース電極
２７s 、ドレイン電極２７d とレジストパターンＲＰと
の間にエッチング液が入り、それらの電極２７s ，２７
d の周縁部には図９(a) に示すようなテーパ部３６が
形成される。

【００５８】なお、図９(a) において、図５(c) と同一
符号は、同一要素を示している。絶縁ゲート型電界効果
トランジスタのいわゆる３極管領域は、液晶表示装置の
駆動にとって重要であり、特に、その表示が可能になる
階調や解像度を決定する要因の一つとなっていて、でき
るだけ高いドレイン電流を得ることが望ましい。そこ
で、電極２７s ，２７d にテーパ部３６を設けた場合と
設けなかった場合のドレイン電圧・ドレイン電流特性を
調べたところ、図９(b) に示すような特性が得られた。
その特性図における３極管領域は、ドレイン電圧０〜５
Ｖの領域である。

【００５９】上記したソース電極２７s 及びドレイン電
極２７d のテーパ部の角度を４０度にしたところ、図９
(b) の実線で示すような特性が得られ、３極管領域で線
型特性が得られ、しかも、ドレイン電圧５Ｖでドレイン
電流値が約２×１０^-5Ａとなった。これに対して、凹部
３６を同じ深さにして、電極２７s ，２７d にテーパ部
を設けなかったところ、図９(b) の破線で示すような特
性となり、３極管領域で非線形特性を示し、また、ドレ
イン電圧は１×１０^-5Ａにも満たなかった。

【００６０】これにより、本実施例によれば、ソース／
ドレイン電極の縁部にテーパを形成することにより、薄
膜トランジスタの駆動能力が向上することが明らかにな
った。（ｄ）本発明の第４実施例の説明第３の実施例では、ソース電極及びドレイン電極の縁部
にテーパを形成して動作半導体層の歪を低減している
が、ソース／ドレイン電極の下地絶縁膜に形成される凹
部の縁部にテーパを形成すると、さらに効果が高まる。
そのテーパを形成する方法を次に説明する。

【００６１】まず、図１０(a) に示すように、プラズマ
ＣＶＤ法により、水素含有量の多いSiO₂よりなる下地絶
縁膜３７を透明基板２５の上に３０００Åの厚さに形成
し、その上に、スパッタ法によりＩＴＯ膜を１０００Å
の厚さに形成する。この後に、フォトリソグラフィー技
術によりＩＴＯ膜をパターニングしてソース電極３８s
、ドレイン電極３８d 、画素電極（不図示）などを形
成する。

【００６２】次に、ソース電極３８s 及びドレイン電極
３８d をマスクにして、反応性イオンエッチング法（Ｒ
ＩＥ）により下地絶縁膜３７を僅かに薄層化して凹部４
０を形成する。このとき、エッチングチャンバ内にCHF₃
を２００sccmの流量で導入し、その内部の圧力を０．０
４Torrとし、基板温度を１０℃以下に冷却する。この結
果、図１０(b) に示すように、エッチングにより昇華し
た絶縁材料（SiO₂）が基板冷却効果によって下地絶縁膜
３７の凹部４０の側壁に付着し、その側壁にテーパ状の
側壁保護膜４１が形成される。

【００６３】なお、このテーパエッチングは、ソース電
極３８s とドレイン電極３８d の間にある下地絶縁膜３
７の表面の汚染を軽減する効果もある。次に、第１実施
例で説明したように、デポジションとエッチングのサイ
クルを繰り返すことにより、ソース電極３８s 、ドレイ
ン電極３８d の上にコンタクト層４２を選択成長させ
る。続いて、ＣＶＤ法によりアモルファスシリコンより
なる動作半導体層４３を形成するが、凹部４０の周縁部
にはテーパが形成されているので、その動作半導体層４
３は段差による歪が生じ難くなる。

【００６４】この後に、図１０(c) に示すように、ゲー
ト絶縁膜４４、ゲート電極４５を形成するが、その詳細
は第１実施例と同じでなので省略する。以上では、下地
絶縁膜３７の凹部４０にテーパ状の側壁保護膜４１を形
成することについて説明したが、図１１に示すように、
併せて、ソース電極３８s 及びドレイン電極３８d の周
縁にテーパ部４６を形成してもよい。これによれば、段
差部における活性半導体層４３の薄層化がさらに低減
し、また歪がより低減することになる。

【００６５】なお、上記した下地絶縁膜３７を窒化シリ
コンにより構成してもよく、低温で成長したSiNxを用い
ると、第１実施例で述べたようにコンタクト層の選択成
長が効率良くなされる。また、この実施例ではソース／
ドレイン電極をＩＴＯから構成しているが、その他の導
電膜であってもよい。さらに、下地絶縁膜３７が酸化シ
リコンより形成される場合には、その下地絶縁膜３７の
表面に水素プラズマによりエッチングし易いSiNx膜を設
けてもよい。（ｄ）本発明の第５実施例の説明上記した第１〜第４実施例は、スタガ型ＴＦＴの用いら
れる下地絶縁膜について説明したが、逆スタガ型ＴＦＴ
にも水素含有量の多い絶縁膜を使用して、ソース・ドレ
イン間のオフ電流を減少させることもできる。

【００６６】次に、逆スタガ型のＴＦＴのコンタクト層
を選択成長する工程を図１２に基づいて説明する。その
ＴＦＴは、透明基板、窒化シリコン膜などの下地面４７
の上に形成されたゲート電極４８と、ゲート電極４８を
覆うゲート絶縁膜４９と、ゲート絶縁膜４８の上に積層
された動作半導体層５０とを有している。この状態から
コンタクト層の形成工程に移る。

【００６７】コンタクト層を形成する場合には、動作半
導体層５０のチャネル領域をチャネル保護膜５１によっ
て覆う。そのチャネル領域は、ゲート電極４８の上方に
位置する。次に、チャネル保護膜５１をマスクにして、
チャネル保護膜５１に覆われない領域の動作半導体層５
０に不純物を含むシリコンを選択成長する。その選択成
長の方法は、デポジションとエッチングを繰り返す方法
であり、その詳細については既に述べた。

【００６８】その選択成長によりシリコンを成長する際
に、チャネル保護膜５１を構成する窒化シリコンの成膜
温度を例えば４００℃と高くすると、シリコンがチャネ
ル保護膜５１の上に残存するので、チャネル保護膜５１
の両側のソースとドレインの間のオフ電流が大きくな
る。そこで、チャネル保護膜５１を構成する窒化シリコ
ンの成長温度を２８０℃以下、好ましくは１００℃以下
にすることによりその中の水素含有量を多くし、選択成
長の際にチャネル保護膜５１の上にシリコンが残存しな
いようにする。そのシリコン膜がコンタクト層５２とな
る。

【００６９】次に、導電膜の堆積工程とリソグラフィー
技術を用いてコンタクト層５２の上にソース電極５３s
及びドレイン電極５３d を形成する。なお、チャネル保
護膜５１の水素又はハロゲンの含有量を減らすこと以外
の工程は、逆スタガ型ＴＦＴの製造条件とする。また、
コンタクト層５２の上にモリブデンやタングステン等を
選択成長することによりソース電極５３ｓ及びドレイン
電極５３ｄを形成することも可能であり、その技術につ
いては本願発明者が、特願平４−２１１４９１号におい
て提案しているので、ここでは省略する。（ｆ）その他の実施例上記した実施例におけるスタガ型ＴＦＴのソース／ドレ
イン電極の下地となる絶縁膜、または逆スタガ型ＴＦＴ
のチャネル保護膜を構成する窒化シリコン又は酸化シリ
コンは、次のようであることが好ましい。

【００７０】エッチングとデポジションを交互に繰り返
す選択成長工程において、シリコンの核成長速度Ｄ₁に
対して成長核のエッチング速度Ｅ₁が０．４≦Ｅ₁なる
膜であり、もしくは、シリコンの成膜速度Ｄ₂に対する
その窒化シリコン又は酸化シリコンのエッチングレート
Ｅ₂が０．０１Ｄ₂≦Ｅ₂となる膜である。

【００７１】

【発明の効果】以上述べたように本発明によれば、水素
又はハロゲンのプラズマによるエッチングと半導体のデ
ポジションを繰り返すことにより所定のパターンの上に
半導体を選択成長する場合に、そのパターンの周囲の絶
縁膜の水素又はハロゲンの含有量を多くすることによ
り、エッチングの際にその絶縁膜の表面に付着した半導
体の除去を容易にしている。その絶縁膜をスタガ型ＴＦ
Ｔの下地絶縁膜や、逆スタガ型ＴＦＴのチャネル保護膜
に使用して、ソース／ドレイン領域にコンタクト層を選
択成長すると、ソース領域・ドレイン間に残存する半導
体が極めて少なくなってソース・ドレイン間のリーク電
流が抑制される。

【図面の簡単な説明】

【図１】本発明を説明するため第１〜第３の試料を示す
断面図である。

【図２】本発明を説明するための第１、第２の試料のＳ
ＩＭＳ分析の結果を示す元素の濃度分布図である。

【図３】本発明を説明するための第３の試料のＳＩＭＳ
分析の結果を示す元素の濃度分布図である。

【図４】本発明の第１実施例のスタガ型ＴＦＴの製造工
程を示す断面図（その１）である。

【図５】本発明の第１実施例のスタガ型ＴＦＴの製造工
程を示す断面図（その２）である。

【図６】本発明の第１実施例のＴＦＴに用いられる窒化
シリコン膜の成長温度の相違によるゲート電圧とドレイ
ン電流の関係を示すトランジスタ特性図と、その窒化シ
リコン膜のエッチングの原理を示す原子モデル図であ
る。

【図７】本発明の第１実施例のＴＦＴに用いられる窒化
シリコン膜の成長温度とＴＦＴのオフ電流の関係、その
成長温度と選択成長シリコン中の燐濃度との関係を示す
図である。

【図８】本発明の第２実施例に係るスタガ型ＴＦＴを示
す断面図である。

【図９】本発明の第３実施例に係るスタガ型ＴＦＴを示
す断面図と、そのＴＦＴを説明するドレイン電圧とドレ
イン電流の関係を示す特性図である。

【図１０】本発明の第４実施例に係るスタガ型ＴＦＴの
製造工程を示す断面図である。

【図１１】本発明の第５実施例に係るスタガ型ＴＦＴの
別な構造を示す断面図である。

【図１２】本発明の第６実施例に係る逆スタガ型ＴＦＴ
を示す断面図である。

【図１３】ＴＦＴを有する液晶表示装置の概要構成図と
その一部の等価回路図である。

【図１４】スタガ型ＴＦＴの一般的な構造を示す断面図
と、ＴＦＴに用いられるシリコンの選択成長を説明する
ための断面図である。

【図１５】シリコンの選択成長の時間と膜厚の関係を示
す図である。

【符号の説明】

２６窒化シリコン膜（下地絶縁膜）２７クロム膜（導電膜）２７ｓソース電極２７ｄドレイン電極２８コンタクト層（不純物含有半導体膜）２９動作半導体層３０ゲート絶縁膜３４ゲート電極４７下地面（下地絶縁膜）４８ゲート電極４９ゲート絶縁膜５０動作半導体層５１チャネル保護膜５２不純物含有半導体層５３ｓソース電極５３ｄドレイン電極

Claims

【特許請求の範囲】

【請求項１】水素含有量又はハロゲン含有量を調整する
ことにより、外部からの水素又はハロゲンの侵入の少な
い下地絶縁膜（26）を形成する工程と、前記下地絶縁膜（26）の上に第一の導電膜（27）を積層
する工程と、前記第一の導電膜（27）をパターニングして少なくとも
ソース領域及びドレイン領域に電極（27ｓ，27ｄ）を形
成する工程と、水素プラズマ又はハロゲンのプラズマによるエッチング
と半導体のデポジションとを交互に繰り返すことによ
り、成長レートの差を利用して前記電極（27s ，27d ）
の表面に不純物含有半導体膜（28）を選択成長する工程
と、前記ソース領域から前記ドレイン領域にかけて存在する
前記下地絶縁膜（26）と前記不純物含有半導体膜（28）
の上に、動作半導体層（29）、ゲート絶縁膜（30）及び
ゲート電極（34）を順に形成する工程とを有することを
特徴とする薄膜トランジスタの形成方法。
【請求項２】前記下地絶縁膜（26）のうち少なくとも上
層部は、２２０℃又はそれ以下の温度で気相成長された
窒化シリコンより構成されていることを特徴とする請求
項１記載の薄膜トランジスタの形成方法。
【請求項３】前記下地絶縁膜（26）の表面に前記電極
（27s ，27d ）を形成した後に、前記ソース領域と前記
ドレイン領域の間にある前記下地絶縁膜（26）の表面を
プラズマに曝して清浄にすることを特徴とする請求項１
記載の薄膜トランジスタの形成方法。
【請求項４】前記ソース領域と前記ドレイン領域の間に
ある前記下地絶縁膜（26）には凹部が形成され、該凹部
の周縁にはテーパが形成されていることを特徴とする請
求項１記載の薄膜トランジスタの形成方法。
【請求項５】前記下地絶縁膜（26）上の前記電極（27s
，27d ）の周縁にはテーパが形成されていることを特
徴する請求項１記載の薄膜トランジスタの形成方法。る
請求項１記載の薄膜トランジスタの形成方法。
【請求項６】下地絶縁膜（47）の上にゲート電極（48）
を形成する工程と、前記ゲート電極（48）を覆うゲート絶縁膜（49）を形成
する工程と、前記ゲート絶縁膜（49）の上に動作半導体層（50）を形
成する工程と、前記動作半導体層（50）の上に、水素含有量又はハロゲ
ン含有量を調整することにより外部からの水素又はハロ
ゲンの侵入が少なくされた絶縁膜を形成する工程と、前記絶縁膜をパターニングすることにより、前記ゲート
電極（48）の上の位置に前記絶縁膜よりなるチャネル保
護膜（51）を形成する工程と、水素又はハロゲンのプラズマによるエッチングと半導体
のデポジションとを交互に繰り返すことにより、成長レ
ートの差を利用して前記チャネル保護膜（51）に覆われ
ない前記動作半導体層（50）の上に不純物含有半導体層
（52）を選択成長する工程と、前記チャネル保護膜（51）の両側の前記不純物含有半導
体層（52）の上にソース電極（53s ）とドレイン電極
（53d ）を形成する工程とを有することを特徴とする薄
膜トランジスタの形成方法。
【請求項７】前記チャネル保護膜（51）を構成する前記
絶縁膜は、２８０℃又はそれ以下の温度で気相成長され
た窒化シリコンより構成されていることを特徴とする請
求項６記載の薄膜トランジスタの形成方法。