JP4245086B2 - ガラス上薄膜トランジスタの製造方法 - Google Patents
ガラス上薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4245086B2 JP4245086B2 JP32416197A JP32416197A JP4245086B2 JP 4245086 B2 JP4245086 B2 JP 4245086B2 JP 32416197 A JP32416197 A JP 32416197A JP 32416197 A JP32416197 A JP 32416197A JP 4245086 B2 JP4245086 B2 JP 4245086B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- glass
- leaching
- source drain
- leached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011521 glass Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000002386 leaching Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000003746 surface roughness Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000002585 base Substances 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011734 sodium Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000007654 immersion Methods 0.000 description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000011575 calcium Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- -1 organic residues Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ガラス上への薄膜トランジスタ（ＴＦＴ）の形成、より詳しくは、浸出処理されたガラス表面上へのトップゲートＴＦＴの直接的な形成に関するものである。
【０００２】
【従来の技術】
電子的装置の製造において、ケイ素（以下シリコンと称する）には幅広い用途が見出されている。特に実用的なものとしては、薄膜トランジスタ（ＴＦＴ）が挙げられる。このようなトランジスタは、多くの装置において重要な構成部材である。現在非常に関心を集めている装置は、液晶表示装置（ＬＣＤ）である。
【０００３】
非晶質シリコン（ａ−Ｓｉ）型薄膜トランジスタ（ＴＦＴ）を多結晶質シリコン（ｐｏｌｙ−Ｓｉ）型のものに置き換えることにより性能を高めることが、シリコン装置産業、特にアクティブマトリクス液晶装置（ＡＭＬＣＤ）の製造の目的である。この変化により、オン電流が大きくなり、周波数応答が良好になり、表示装置が大きくなり、寿命が潜在的に長くなる。ガラス基体上に周囲回路またはピクセルスイッチを付与することもできる。このことにより、基体への外部接続数が大幅に減少し、それにより、信頼性が高まり、コストが減少する。
【０００４】
Ｐｏｌｙ−ＳｉのＴＦＴは、上述した理由のために非常に魅力的である。ＴＦＴの製造に必要とされるｐｏｌｙ−Ｓｉフイルムは、コーニングコード1737のガラスのような、歪点が高い平らなガラス基体上に直接形成することができる。しかしながら、これらのｐｏｌｙ−Ｓｉ型のＴＦＴは典型的に、ｐｏｌｙ−Ｓｉ基層とガラス基体との間に中間ＳｉＯ2バリア層を付着させたガラス基体上に製造されている。このＳｉＯ2バリア層は通常0.5μｍから１μｍまでの間の厚さである。ＳｉＯ2バリア層が用いられている理由は２つある。第１に、この層は、ＡｌおよびＢのようなガラス成分をアクティブｐｏｌｙ−Ｓｉ基層から隔てるように機能する。ＡｌおよびＢは、Ｓｉ中においてドーパントとして機能し、導電性背面を形成し、したがってトランジスタの漏れ電流を増大させるので、このような隔離は重要である。第２には、バリア層を使用することにより、ガラスから次の電子素子中にアルカリが拡散するのを防ぐことがある。このようなバリア層が、例えば、AraujoおよびFehlnerの「酸化物層の間のナトリウム再分布」,J.Non-Crystalline Solids, Vol.197, 154-163頁、およびMoore等の「Ｐｏｌｙ−Ｓｉ型ＴＦＴ表示装置用のバリア層」,SID 96 DIGEST, 543-545頁(1996)に論じられている。これらの文献には、アルミノホウケイ酸塩ガラス上にＳｉＯ2バリア層を配置することにより、ナトリウム再分布が濃度勾配に反することが示されている。ナトリウムは、Ｎａ濃度の低いＳｉＯ2バリア層からＮａ濃度の高いガラス基体中に浸出処理する傾向にある。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクスピクセルトランジスタにｐｏｌｙ−Ｓｉ型ＴＦＴを使用することに対する難問の１つは、ｐｏｌｙ−Ｓｉ型ＴＦＴは通常、ａ−Ｓｉ型ＴＦＴよりもオフ電流（漏れ電流）が大きいことである。したがって、コントラストを損なわずにアクティブマトリクス表示装置にアドレスするためには、ピクセルＴＦＴは好ましくは、漏れ電流が１×10-10アンペア未満でなければならない。ＳｉＯ2付着工程を排除し、ガラス表面上に直接ＴＦＴフイルムを付着できることが望ましい。しかしながら、「バリア層」の文献に記載されているように、現在まで、そのような試みによる、漏れ電流は許容できないものであった。
【０００６】
【課題を解決するための手段】
本発明において、ガラス表面に浸出処理を施すことにより、バリア層を必要としない半導体基体を作成する。本出願人は、ガラス表面の適切な浸出処理により、表面の荒さよびＴＦＴの製造に重要な他の特性を損なわずに、シリカの豊富なバリア層をガラス表面に付与できることを発見した。
【０００７】
適切な浸出処理工程の実施例は、ＲＣＡ洗浄として典型的に知られている工程である。ＲＣＡ洗浄は、半導体工業で通常用いられており、高抵抗率脱イオン水による濯ぎとともに、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2ＯおよびＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏの温浴（75℃）を用いている。基体をこの技術により洗浄して、粒子、有機残留物、および金属を除去し、工程の収率を高めている。ＳｉＯ2フイルムには、ＲＣＡ洗浄はほとんどまたは全く効果がない。これとは対照的に、コーニングコード1737のガラスようなアルミノホウケイ酸塩ガラス基体は、そのような洗浄工程中に浸出処理される。誘導結合高周波プラズマ（ＩＣＰ）分析および二次イオン質量分光学（ＳＩＭＳ）分析により、化学浴は、アルミニウム、ホウ素、ナトリウム、カルシウム、バリウム、および他の成分のいくつかを除去して、後にシリカが豊富な表面層を残すことが示されている。得られたｐｏｌｙ−Ｓｉ型ＴＦＴの特性は、適切に浸出処理された表面層は、以前に研究したＡＰＣＶＤ ＳｉＯ2のような付着バリア層に匹敵して作用できることを示している。
【０００８】
本発明の方法を用いて、漏れ電流またはオフ電流が、同一の薄膜トランジスタが浸出処理されていないガラスシート上に付着された場合の漏れ電流よりも、少なくとも１桁小さい（より好ましくは少なくとも1.5桁、そして最も好ましくは少なくとも２桁小さい）薄膜トランジスタを形成することができる。漏れ電流は、所定のゲート電圧での最小ソースドレーン電流である。ＡＭＬＣＤ内のＴＦＴの漏れ電流は、０Ｖのゲート電圧で生じることが好ましい。ＴＦＴ内のアクティブ領域は、ソースとゲートの直接下のドレーン接点との間の半導体領域である。トップゲートのポリシリコンＴＦＴにおいて、このアクティブ領域は基体と密接している。
【０００９】
本発明は、付着バリア層コーティングを使用する必要なく、ガラス基体上に直接ポリシリコンＴＦＴを形成するのに特に有用である。このようなポリシリコンＴＦＴの漏れ電流を、本発明の方法を使用することにより、10Ｖのソースドレーン電圧で10-10アンペア未満、より好ましくは10-11未満、そして最も好ましくは10-12アンペア未満にすることができ、しきい電圧は各々の場合３ボルト未満である。そのような実施の形態においてポリシリコンコーティングを付着させる方法は重要ではなく、したがって、ポリシリコンは、直接的に付着させても、または非晶質ケイ素として付着させ、この業界で知られている適切な結晶化工程により転化しても差し支えない。あるいは、ｐｏｌｙ−Ｓｉをレーザまたはイオン衝撃により付着させても、もしくは混合非晶質Ｓｉ／ｐｏｌｙ−Ｓｉ相で付着させて再結晶化させてもよい。
【００１０】
図１は、ボトムゲート（ａ−Ｓｉ）型ＴＦＴを示している。図２は、トップゲート（ｐｏｌｙ−Ｓｉ）型ＴＦＴを示している。ボトムゲートａ−Ｓｉ型ＴＦＴ構造において、アクティブ半導体領域はゲート絶縁体によりガラス基体から遮蔽されており、一方、ｐｏｌｙ−ＳｉトップゲートＴＦＴ構造において、この領域はガラス基体と密接している。トップゲートは、ゲート金属が頂面にあり、ソースドレーン半導体領域が基体と接触していることを意味する。
【００１１】
ここで図１を参照する。ａ−Ｓｉ型ＴＦＴは、金属ゲート材料12（例えば、Ｔａ、Ｍｏ）が付着され、パターン形成され、エッチングされているガラス基体10からなる。ゲート誘電体14（典型的にａ−Ｓｉ型ＴＦＴにはＳｉＮ）が、ガラス10およびゲート金属12を含む全表面に亘り付着されている。次に、固有（ドープされていない）シリコン層16が付着されてパターン形成され、その後、ｎ−ドープシリコン層18ａ（ソース）および18ｂ（ドレーン）がそれぞれ付着される。ＩＴＯピクセル層20がゲート酸化物14の上に付着され、ピクセル領域においてパターン形成される。金属ソースライン22ａおよびドレーン18ｂとＩＴＯピクセル20との間のコネクタ22ｂが付着されパターン形成されている。この装置は、パッシベーション層24（例えば、ＳｉＮまたはＳｉＯ2）を付着させることにより完成する。このボトムゲートＴＦＴ構造においては、ＴＦＴのアクティブ領域16は、ゲート絶縁体14によりガラス基体10から分離されていることに注意されたい。
【００１２】
図２に示した典型的なｐｏｌｙ−ＳｉトップゲートＴＦＴは、比較的類似の層を有している。しかしながら、トップゲートＴＦＴにおいて、固有シリコン16からなるアクティブソースドレーン半導体領域は、ガラス基体と直接的に接触している。本発明が主に関係するのは、トップゲートＴＦＴである。本発明の前に、そのような装置内のガラス基体10では、成分がガラスからＴＦＴ中に浸出処理するのを防ぐのに十分であった付着バリア層（例えば、0.5ミクロンから１ミクロンの厚さのＳｉＯ2）を用いていた。
【００１３】
本発明の方法を使用することにより、最初にガラス上にバリア層コーティングを付着させる必要なく、浸出処理されたガラス表面上に直接シリコンコーティングを付着させることができる。しかしながら、ガラスの表面の荒さは、浸出処理工程により不利に影響を及ぼされず、実際、５ミクロン×５ミクロンの区域に亘り500オングストロームのＲＭＳより大きくは基体の表面荒さを増大させない。より好ましくは、増大した表面荒さは、５ミクロン×５ミクロンの区域に亘り200オングストロームＲＭＳ未満であり、最も好ましくは５ミクロン×５ミクロンの区域に亘り100オングストローム未満である。
【００１４】
浸出処理は好ましくは、０−６および／または８−14の間のｐＨを有し、好ましくはガラス表面から金属成分を除去することのできる液体または気体を用いて行う。ある実施の形態において、浸出処理は、８−14の間のｐＨを有する塩基を用い、続いて、０−６の間のｐＨを有する酸と接触させることにより行われる。ガラスを浸出処理する好ましい方法は、ＲＣＡ洗浄として知られているものの一部として用いられているような浸出処理材料にガラス表面を接触させることを含む。ＲＣＡ洗浄の第１の工程は、４部のＨ2Ｏ、１部のＮＨ4ＯＨおよび１部のＨ2Ｏ2を用いた塩基洗浄を含む。塩基洗浄の目的は、有機材料を除去することにある。典型的に、塩基洗浄の後にＨ2Ｏによる濯ぎが行われる。ＲＣＡ洗浄の第２の工程は、12部のＨ2Ｏ、2.5部のＨＣｌおよび2.5部のＨ2Ｏ2からなる酸による洗浄を含む。酸洗浄の目的は、金属を除去することにある。典型的に、酸洗浄の後にＨ2Ｏによる濯ぎが行われ、続いて通常100：１の短時間のＨＦへの浸漬が行われ、さらにＨ2０による濯ぎおよび回転乾燥が行われる。
【００１５】
浸出処理の実験は、ＲＣＡ洗浄の塩基洗浄の最中に、非常に高濃度のアルミニウムがガラス表面から浸出処理されることを示している。浸出処理の実験は、化学浴の誘導結合高周波プラズマ（ＩＣＰ）分析を用いて、二次イオン質量分光学を用いたｐｏｌｙ−Ｓｉ被覆基体への相互汚染を研究することにより行った。カルシウムのような他のガラス成分もまたガラス表面から浸出処理したが、アルミニウムほど濃度は高くなかった。ＲＣＡ洗浄の酸の部分もまた、カルシウムおよびバリウムを浸出処理させ、塩基洗浄から残されたアルミニウムを除去する。
【００１６】
低温（600℃まで）のＴＦＴ製造工程を用いて、３つの異なる基体上に図２に示したものと類似のトップゲートポリシリコンＴＦＴを製造した。これらＴＦＴの各々において、ポリシリコンは、低圧ＣＶＤを用いてシランから直接的に付着させた。第１の基体は、大気圧化学蒸着した（ＡＰＣＶＤ）1100オングストロームのＳｉＯ2バリア被膜を有するコーニングコード1737のガラス基体であった。他の２つの基体は、ＨＦ浸漬を行ったものと行っていないものである、被覆されていないコード1737のガラス基体であった。これら３つの基体の各々についてのトランジスタのソースドレーン電流対加えた電圧の特徴付けを行って、それらの結果を図３に示す。
【００１７】
ＨＦ浸漬を行わずにＲＣＡ洗浄を用いて適切に浸出処理した基体上に製造したＴＦＴは、ＳｉＯ2バリア被覆したガラス基体よりも小さい漏れ電流を示した。トランジスタ製造の初期に頃には、ベースのｐｏｌｙ−Ｓｉ層付着の前のガラス基体のＲＣＡ洗浄には、洗浄工程における最後の段階として短時間の希釈ＨＦへの浸漬が含まれていた。この種類の洗浄工程を用いると、むき出しのガラス基体上に製造されたトランジスタは、1100オングストローム厚のＡＰＣＶＤ ＳｉＯ2上に製造されたものよりも約２位大きい大きさの漏れ電流を示した。ＲＣＡ洗浄工程の最後に行われるこの短時間のＨＦエッチングは、結晶質シリコンウェハーから固有の酸化物を除去するために半導体工業において標準的に行われている。しかしながら、このようなエッチングをガラス表面上に行った場合、塩基洗浄段階で製造された浸出処理されたガラス層が除去されてしまう。
【００１８】
【発明の効果】
したがって、ＲＣＡ洗浄の最後に行われた短時間の希釈ＨＦ浸漬を省いた場合、トランジスタの漏れ電流は、ＳｉＯ2被覆ガラス基体上に製造したものよりも統計的に小さい（良好）であることが分かった。この現象のために提案された理由は、ＲＣＡ洗浄により浸出処理されたシリカの豊富な表面層を形成し、この層が、ガラス基体の大部分と続いての電子フイルムとの間のバリアとして機能することである。
【００１９】
【実施例】
以下、実施例を参照して本発明を詳細に説明する。これらの実施例は、説明を目的とするものであって、限定を意図するものではない。
【００２０】
３つの異なる種類の基体をトップゲートＴＦＴ製造のために作成した：１）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄、並びに希釈ＨＦ浸漬により洗浄して、浸出処理した表面層を除去した基体、２）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄により洗浄して、薄い浸出処理表面層を形成した基体、および３）塩基浴および酸浴の両方への120分間に亘る標準ＲＣＡ洗浄により洗浄して、かなり浸出処理された表面層を形成した基体。ｐ型およびｎ型の両方のＴＦＴをこれらの基体上に製造した。図２に示したものと類似の121のマトリクスの同一トップゲートポリシリコンＴＦＴを各々の基体上に形成した。各々の場合において、ポリシリコンは、シランから低圧ＣＶＤにより付着させた。次いで、10Ｖの電圧をソースライン22ａおよび22ｂに加えて、金属ゲート12を−５ボルトから15ボルトに掃引し、ソースライン22ａと22ｂの間の電流を測定した。測定した漏れ電流（最小ソースドレーン電流）の平均および標準偏差が表１に示されている。
【００２１】
【表１】
【００２２】
これらの実施例は、漏れ電流が、図３に示したＩ−Ｖ曲線に観察されたものと同一の傾向をたどることを示している。ｎ型ＴＦＴに関して、得られる漏れ電流は10-12アンペアに近づいている。より高品質のシリコン（例えば、レーザにより再結晶化されたポリシリコンまたは固相結晶化ポリシリコンのような）を用いた場合、これらの試料の漏れ電流は10-12アンペア未満となると考えられる。ＨＦ浸漬を行って、形成された浸出処理表面が除去された表面上に製造されたトランジスタは、浸出処理されたまたはシリカが豊富な表面上のＴＦＴよりも実質的に大きい漏れ電流を有した。ガラス表面の浸出処理またはＲＣＡ処理の量においても傾向が観察される。表面が浸出処理される時間が長いほど、シリカの豊富な表面の境界区域がより純粋になり、浸出処理された層がより厚くなる。これにより、漏れ電流のより少ないトランジスタが形成される。ＲＣＡ洗浄の浸出処理工程中にガラスの表面荒さにおける差が観察されたとしても、それはごくわずかである。コーニングコード1737のガラス基体の初期のＲＭＳ表面荒さは４μｍ×４μｍ区域において約2.0オングストロームであった。ＨＦの浸漬を行わない標準的な10分間のＲＣＡ洗浄後には、ＲＭＳ表面荒さが1.7μｍから2.2μｍと測定された。
【図面の簡単な説明】
【図１】ａ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるボトムゲートＴＦＴを示す断面図
【図２】ｐｏｌｙ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるトップゲートＴＦＴを示す断面図
【図３】従来技術のトランジスタおよび本発明により製造したトランジスタを比較する電流対電圧特性を示すグラフ
【符号の説明】
10 ガラス基体
12 ゲート金属
14 ゲート誘電体
16 固有シリコン層
18 ｎ−ドープシリコン層
20 ＩＴＯピクセル層
22 ソースライン
24 パッシベーション層
【発明の属する技術分野】
本発明は、ガラス上への薄膜トランジスタ（ＴＦＴ）の形成、より詳しくは、浸出処理されたガラス表面上へのトップゲートＴＦＴの直接的な形成に関するものである。
【０００２】
【従来の技術】
電子的装置の製造において、ケイ素（以下シリコンと称する）には幅広い用途が見出されている。特に実用的なものとしては、薄膜トランジスタ（ＴＦＴ）が挙げられる。このようなトランジスタは、多くの装置において重要な構成部材である。現在非常に関心を集めている装置は、液晶表示装置（ＬＣＤ）である。
【０００３】
非晶質シリコン（ａ−Ｓｉ）型薄膜トランジスタ（ＴＦＴ）を多結晶質シリコン（ｐｏｌｙ−Ｓｉ）型のものに置き換えることにより性能を高めることが、シリコン装置産業、特にアクティブマトリクス液晶装置（ＡＭＬＣＤ）の製造の目的である。この変化により、オン電流が大きくなり、周波数応答が良好になり、表示装置が大きくなり、寿命が潜在的に長くなる。ガラス基体上に周囲回路またはピクセルスイッチを付与することもできる。このことにより、基体への外部接続数が大幅に減少し、それにより、信頼性が高まり、コストが減少する。
【０００４】
Ｐｏｌｙ−ＳｉのＴＦＴは、上述した理由のために非常に魅力的である。ＴＦＴの製造に必要とされるｐｏｌｙ−Ｓｉフイルムは、コーニングコード1737のガラスのような、歪点が高い平らなガラス基体上に直接形成することができる。しかしながら、これらのｐｏｌｙ−Ｓｉ型のＴＦＴは典型的に、ｐｏｌｙ−Ｓｉ基層とガラス基体との間に中間ＳｉＯ2バリア層を付着させたガラス基体上に製造されている。このＳｉＯ2バリア層は通常0.5μｍから１μｍまでの間の厚さである。ＳｉＯ2バリア層が用いられている理由は２つある。第１に、この層は、ＡｌおよびＢのようなガラス成分をアクティブｐｏｌｙ−Ｓｉ基層から隔てるように機能する。ＡｌおよびＢは、Ｓｉ中においてドーパントとして機能し、導電性背面を形成し、したがってトランジスタの漏れ電流を増大させるので、このような隔離は重要である。第２には、バリア層を使用することにより、ガラスから次の電子素子中にアルカリが拡散するのを防ぐことがある。このようなバリア層が、例えば、AraujoおよびFehlnerの「酸化物層の間のナトリウム再分布」,J.Non-Crystalline Solids, Vol.197, 154-163頁、およびMoore等の「Ｐｏｌｙ−Ｓｉ型ＴＦＴ表示装置用のバリア層」,SID 96 DIGEST, 543-545頁(1996)に論じられている。これらの文献には、アルミノホウケイ酸塩ガラス上にＳｉＯ2バリア層を配置することにより、ナトリウム再分布が濃度勾配に反することが示されている。ナトリウムは、Ｎａ濃度の低いＳｉＯ2バリア層からＮａ濃度の高いガラス基体中に浸出処理する傾向にある。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクスピクセルトランジスタにｐｏｌｙ−Ｓｉ型ＴＦＴを使用することに対する難問の１つは、ｐｏｌｙ−Ｓｉ型ＴＦＴは通常、ａ−Ｓｉ型ＴＦＴよりもオフ電流（漏れ電流）が大きいことである。したがって、コントラストを損なわずにアクティブマトリクス表示装置にアドレスするためには、ピクセルＴＦＴは好ましくは、漏れ電流が１×10-10アンペア未満でなければならない。ＳｉＯ2付着工程を排除し、ガラス表面上に直接ＴＦＴフイルムを付着できることが望ましい。しかしながら、「バリア層」の文献に記載されているように、現在まで、そのような試みによる、漏れ電流は許容できないものであった。
【０００６】
【課題を解決するための手段】
本発明において、ガラス表面に浸出処理を施すことにより、バリア層を必要としない半導体基体を作成する。本出願人は、ガラス表面の適切な浸出処理により、表面の荒さよびＴＦＴの製造に重要な他の特性を損なわずに、シリカの豊富なバリア層をガラス表面に付与できることを発見した。
【０００７】
適切な浸出処理工程の実施例は、ＲＣＡ洗浄として典型的に知られている工程である。ＲＣＡ洗浄は、半導体工業で通常用いられており、高抵抗率脱イオン水による濯ぎとともに、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2ＯおよびＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏの温浴（75℃）を用いている。基体をこの技術により洗浄して、粒子、有機残留物、および金属を除去し、工程の収率を高めている。ＳｉＯ2フイルムには、ＲＣＡ洗浄はほとんどまたは全く効果がない。これとは対照的に、コーニングコード1737のガラスようなアルミノホウケイ酸塩ガラス基体は、そのような洗浄工程中に浸出処理される。誘導結合高周波プラズマ（ＩＣＰ）分析および二次イオン質量分光学（ＳＩＭＳ）分析により、化学浴は、アルミニウム、ホウ素、ナトリウム、カルシウム、バリウム、および他の成分のいくつかを除去して、後にシリカが豊富な表面層を残すことが示されている。得られたｐｏｌｙ−Ｓｉ型ＴＦＴの特性は、適切に浸出処理された表面層は、以前に研究したＡＰＣＶＤ ＳｉＯ2のような付着バリア層に匹敵して作用できることを示している。
【０００８】
本発明の方法を用いて、漏れ電流またはオフ電流が、同一の薄膜トランジスタが浸出処理されていないガラスシート上に付着された場合の漏れ電流よりも、少なくとも１桁小さい（より好ましくは少なくとも1.5桁、そして最も好ましくは少なくとも２桁小さい）薄膜トランジスタを形成することができる。漏れ電流は、所定のゲート電圧での最小ソースドレーン電流である。ＡＭＬＣＤ内のＴＦＴの漏れ電流は、０Ｖのゲート電圧で生じることが好ましい。ＴＦＴ内のアクティブ領域は、ソースとゲートの直接下のドレーン接点との間の半導体領域である。トップゲートのポリシリコンＴＦＴにおいて、このアクティブ領域は基体と密接している。
【０００９】
本発明は、付着バリア層コーティングを使用する必要なく、ガラス基体上に直接ポリシリコンＴＦＴを形成するのに特に有用である。このようなポリシリコンＴＦＴの漏れ電流を、本発明の方法を使用することにより、10Ｖのソースドレーン電圧で10-10アンペア未満、より好ましくは10-11未満、そして最も好ましくは10-12アンペア未満にすることができ、しきい電圧は各々の場合３ボルト未満である。そのような実施の形態においてポリシリコンコーティングを付着させる方法は重要ではなく、したがって、ポリシリコンは、直接的に付着させても、または非晶質ケイ素として付着させ、この業界で知られている適切な結晶化工程により転化しても差し支えない。あるいは、ｐｏｌｙ−Ｓｉをレーザまたはイオン衝撃により付着させても、もしくは混合非晶質Ｓｉ／ｐｏｌｙ−Ｓｉ相で付着させて再結晶化させてもよい。
【００１０】
図１は、ボトムゲート（ａ−Ｓｉ）型ＴＦＴを示している。図２は、トップゲート（ｐｏｌｙ−Ｓｉ）型ＴＦＴを示している。ボトムゲートａ−Ｓｉ型ＴＦＴ構造において、アクティブ半導体領域はゲート絶縁体によりガラス基体から遮蔽されており、一方、ｐｏｌｙ−ＳｉトップゲートＴＦＴ構造において、この領域はガラス基体と密接している。トップゲートは、ゲート金属が頂面にあり、ソースドレーン半導体領域が基体と接触していることを意味する。
【００１１】
ここで図１を参照する。ａ−Ｓｉ型ＴＦＴは、金属ゲート材料12（例えば、Ｔａ、Ｍｏ）が付着され、パターン形成され、エッチングされているガラス基体10からなる。ゲート誘電体14（典型的にａ−Ｓｉ型ＴＦＴにはＳｉＮ）が、ガラス10およびゲート金属12を含む全表面に亘り付着されている。次に、固有（ドープされていない）シリコン層16が付着されてパターン形成され、その後、ｎ−ドープシリコン層18ａ（ソース）および18ｂ（ドレーン）がそれぞれ付着される。ＩＴＯピクセル層20がゲート酸化物14の上に付着され、ピクセル領域においてパターン形成される。金属ソースライン22ａおよびドレーン18ｂとＩＴＯピクセル20との間のコネクタ22ｂが付着されパターン形成されている。この装置は、パッシベーション層24（例えば、ＳｉＮまたはＳｉＯ2）を付着させることにより完成する。このボトムゲートＴＦＴ構造においては、ＴＦＴのアクティブ領域16は、ゲート絶縁体14によりガラス基体10から分離されていることに注意されたい。
【００１２】
図２に示した典型的なｐｏｌｙ−ＳｉトップゲートＴＦＴは、比較的類似の層を有している。しかしながら、トップゲートＴＦＴにおいて、固有シリコン16からなるアクティブソースドレーン半導体領域は、ガラス基体と直接的に接触している。本発明が主に関係するのは、トップゲートＴＦＴである。本発明の前に、そのような装置内のガラス基体10では、成分がガラスからＴＦＴ中に浸出処理するのを防ぐのに十分であった付着バリア層（例えば、0.5ミクロンから１ミクロンの厚さのＳｉＯ2）を用いていた。
【００１３】
本発明の方法を使用することにより、最初にガラス上にバリア層コーティングを付着させる必要なく、浸出処理されたガラス表面上に直接シリコンコーティングを付着させることができる。しかしながら、ガラスの表面の荒さは、浸出処理工程により不利に影響を及ぼされず、実際、５ミクロン×５ミクロンの区域に亘り500オングストロームのＲＭＳより大きくは基体の表面荒さを増大させない。より好ましくは、増大した表面荒さは、５ミクロン×５ミクロンの区域に亘り200オングストロームＲＭＳ未満であり、最も好ましくは５ミクロン×５ミクロンの区域に亘り100オングストローム未満である。
【００１４】
浸出処理は好ましくは、０−６および／または８−14の間のｐＨを有し、好ましくはガラス表面から金属成分を除去することのできる液体または気体を用いて行う。ある実施の形態において、浸出処理は、８−14の間のｐＨを有する塩基を用い、続いて、０−６の間のｐＨを有する酸と接触させることにより行われる。ガラスを浸出処理する好ましい方法は、ＲＣＡ洗浄として知られているものの一部として用いられているような浸出処理材料にガラス表面を接触させることを含む。ＲＣＡ洗浄の第１の工程は、４部のＨ2Ｏ、１部のＮＨ4ＯＨおよび１部のＨ2Ｏ2を用いた塩基洗浄を含む。塩基洗浄の目的は、有機材料を除去することにある。典型的に、塩基洗浄の後にＨ2Ｏによる濯ぎが行われる。ＲＣＡ洗浄の第２の工程は、12部のＨ2Ｏ、2.5部のＨＣｌおよび2.5部のＨ2Ｏ2からなる酸による洗浄を含む。酸洗浄の目的は、金属を除去することにある。典型的に、酸洗浄の後にＨ2Ｏによる濯ぎが行われ、続いて通常100：１の短時間のＨＦへの浸漬が行われ、さらにＨ2０による濯ぎおよび回転乾燥が行われる。
【００１５】
浸出処理の実験は、ＲＣＡ洗浄の塩基洗浄の最中に、非常に高濃度のアルミニウムがガラス表面から浸出処理されることを示している。浸出処理の実験は、化学浴の誘導結合高周波プラズマ（ＩＣＰ）分析を用いて、二次イオン質量分光学を用いたｐｏｌｙ−Ｓｉ被覆基体への相互汚染を研究することにより行った。カルシウムのような他のガラス成分もまたガラス表面から浸出処理したが、アルミニウムほど濃度は高くなかった。ＲＣＡ洗浄の酸の部分もまた、カルシウムおよびバリウムを浸出処理させ、塩基洗浄から残されたアルミニウムを除去する。
【００１６】
低温（600℃まで）のＴＦＴ製造工程を用いて、３つの異なる基体上に図２に示したものと類似のトップゲートポリシリコンＴＦＴを製造した。これらＴＦＴの各々において、ポリシリコンは、低圧ＣＶＤを用いてシランから直接的に付着させた。第１の基体は、大気圧化学蒸着した（ＡＰＣＶＤ）1100オングストロームのＳｉＯ2バリア被膜を有するコーニングコード1737のガラス基体であった。他の２つの基体は、ＨＦ浸漬を行ったものと行っていないものである、被覆されていないコード1737のガラス基体であった。これら３つの基体の各々についてのトランジスタのソースドレーン電流対加えた電圧の特徴付けを行って、それらの結果を図３に示す。
【００１７】
ＨＦ浸漬を行わずにＲＣＡ洗浄を用いて適切に浸出処理した基体上に製造したＴＦＴは、ＳｉＯ2バリア被覆したガラス基体よりも小さい漏れ電流を示した。トランジスタ製造の初期に頃には、ベースのｐｏｌｙ−Ｓｉ層付着の前のガラス基体のＲＣＡ洗浄には、洗浄工程における最後の段階として短時間の希釈ＨＦへの浸漬が含まれていた。この種類の洗浄工程を用いると、むき出しのガラス基体上に製造されたトランジスタは、1100オングストローム厚のＡＰＣＶＤ ＳｉＯ2上に製造されたものよりも約２位大きい大きさの漏れ電流を示した。ＲＣＡ洗浄工程の最後に行われるこの短時間のＨＦエッチングは、結晶質シリコンウェハーから固有の酸化物を除去するために半導体工業において標準的に行われている。しかしながら、このようなエッチングをガラス表面上に行った場合、塩基洗浄段階で製造された浸出処理されたガラス層が除去されてしまう。
【００１８】
【発明の効果】
したがって、ＲＣＡ洗浄の最後に行われた短時間の希釈ＨＦ浸漬を省いた場合、トランジスタの漏れ電流は、ＳｉＯ2被覆ガラス基体上に製造したものよりも統計的に小さい（良好）であることが分かった。この現象のために提案された理由は、ＲＣＡ洗浄により浸出処理されたシリカの豊富な表面層を形成し、この層が、ガラス基体の大部分と続いての電子フイルムとの間のバリアとして機能することである。
【００１９】
【実施例】
以下、実施例を参照して本発明を詳細に説明する。これらの実施例は、説明を目的とするものであって、限定を意図するものではない。
【００２０】
３つの異なる種類の基体をトップゲートＴＦＴ製造のために作成した：１）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄、並びに希釈ＨＦ浸漬により洗浄して、浸出処理した表面層を除去した基体、２）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄により洗浄して、薄い浸出処理表面層を形成した基体、および３）塩基浴および酸浴の両方への120分間に亘る標準ＲＣＡ洗浄により洗浄して、かなり浸出処理された表面層を形成した基体。ｐ型およびｎ型の両方のＴＦＴをこれらの基体上に製造した。図２に示したものと類似の121のマトリクスの同一トップゲートポリシリコンＴＦＴを各々の基体上に形成した。各々の場合において、ポリシリコンは、シランから低圧ＣＶＤにより付着させた。次いで、10Ｖの電圧をソースライン22ａおよび22ｂに加えて、金属ゲート12を−５ボルトから15ボルトに掃引し、ソースライン22ａと22ｂの間の電流を測定した。測定した漏れ電流（最小ソースドレーン電流）の平均および標準偏差が表１に示されている。
【００２１】
【表１】
これらの実施例は、漏れ電流が、図３に示したＩ−Ｖ曲線に観察されたものと同一の傾向をたどることを示している。ｎ型ＴＦＴに関して、得られる漏れ電流は10-12アンペアに近づいている。より高品質のシリコン（例えば、レーザにより再結晶化されたポリシリコンまたは固相結晶化ポリシリコンのような）を用いた場合、これらの試料の漏れ電流は10-12アンペア未満となると考えられる。ＨＦ浸漬を行って、形成された浸出処理表面が除去された表面上に製造されたトランジスタは、浸出処理されたまたはシリカが豊富な表面上のＴＦＴよりも実質的に大きい漏れ電流を有した。ガラス表面の浸出処理またはＲＣＡ処理の量においても傾向が観察される。表面が浸出処理される時間が長いほど、シリカの豊富な表面の境界区域がより純粋になり、浸出処理された層がより厚くなる。これにより、漏れ電流のより少ないトランジスタが形成される。ＲＣＡ洗浄の浸出処理工程中にガラスの表面荒さにおける差が観察されたとしても、それはごくわずかである。コーニングコード1737のガラス基体の初期のＲＭＳ表面荒さは４μｍ×４μｍ区域において約2.0オングストロームであった。ＨＦの浸漬を行わない標準的な10分間のＲＣＡ洗浄後には、ＲＭＳ表面荒さが1.7μｍから2.2μｍと測定された。
【図面の簡単な説明】
【図１】ａ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるボトムゲートＴＦＴを示す断面図
【図２】ｐｏｌｙ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるトップゲートＴＦＴを示す断面図
【図３】従来技術のトランジスタおよび本発明により製造したトランジスタを比較する電流対電圧特性を示すグラフ
【符号の説明】
10 ガラス基体
12 ゲート金属
14 ゲート誘電体
16 固有シリコン層
18 ｎ−ドープシリコン層
20 ＩＴＯピクセル層
22 ソースライン
24 パッシベーション層
Claims (14)
- アルミニウムおよびシリコン含有ガラス基体上にトップゲート薄膜トランジスタを直接的に製造する方法であって、
該ガラスの表面を、ＨＦ処理を実施しない浸出処理を行なうことにより、浸出処理されたシリカの豊富なガラス表面を形成し、
該浸出処理されたシリカの豊富なガラス表面上にシリコンコーティングを直接的に形成し、
該シリコンコーティングにパターンを形成して、前記薄膜トランジスタの基板を形成し、
該薄膜トランジスタを製造するのに必要な製造工程を続ける各工程を有してなることを特徴とする方法。 - 前記薄膜トランジスタ内のソースドレーン半導体領域が、前記浸出処理されたシリカの豊富なガラス表面と直接的に接触していることを特徴とする請求項１記載の方法。
- 前記浸出処理工程が、０−６および／または８−１４の間のｐＨを有する液体または気体を使用することを含むことを特徴とする請求項１記載の方法。
- 前記シリコンコーティングを形成する工程が、前記浸出処理されたシリカの豊富なガラス表面と密接している非晶質シリコンまたは多結晶質シリコンフイルムを形成する工程を含むことを特徴とする請求項１記載の方法。
- 前記浸出処理工程が、前記ＴＦＴのゼロゲート電圧でのソースドレーン電流が、該トランジスタが浸出処理されていないガラス基体上に製造された場合のゼロゲート電圧でのソースドレーン電流よりも、
少なくとも１桁だけ、
少なくとも１．５桁だけ、または
少なくとも２桁だけ小さくなるようにするのに十分であることを特徴とする請求項１記載の方法。 - 前記浸出処理工程により形成された浸出処理されたシリカの豊富なガラス表面が、前記浸出処理工程を供する前の表面と比較して、
５μｍ×５μｍの区域に亘り５００オングストローム未満、
５μｍ×５μｍの区域に亘り２００オングストローム未満、または
５μｍ×５μｍの区域に亘り１００オングストローム未満の増大した表面荒さを示すことを特徴とする請求項１記載の方法。 - １０Ｖのソースドレーン電圧およびゼロボルトのゲート電圧がＴＦＴに加えられた場合、前記ＴＦＴのソースドレーン電流が１０−１０アンペア未満であることを特徴とする請求項１または３記載の方法。
- 前記ＴＦＴのしきい電圧が３ボルト未満であることを特徴とする請求項７記載の方法。
- 前記浸出処理工程により形成された浸出処理されたシリカの豊富なガラス表面が、該浸出処理工程を供する前の表面と比較して、５μｍ×５μｍの区域に亘り５００オングストローム未満の増大した表面荒さを示すことを特徴とする請求項８記載の方法。
- アルミニウムおよびシリコン含有ガラス基体上に薄膜トランジスタを製造する方法であって、
該ガラスの表面を、ＨＦ処理を実施しない浸出処理を行なうことにより、浸出処理されたシリカの豊富なガラス表面を形成し、
該浸出処理されたシリカの豊富なガラス表面上にシリコンコーティングを直接的に形成し、
該シリコンコーティングにパターンを形成して、前記薄膜トランジスタの基板を形成し、
該薄膜トランジスタを製造するのに必要な製造工程を続ける各工程を有してなり、それにより、前記形成、パターン形成、および続いての製造工程により、前記浸出処理されたシリカの豊富なガラス表面と直接的に接触しているソースドレーン半導体領域を有するＴＦＴが形成されることを特徴とする方法。 - 前記浸出処理工程が、前記ＴＦＴのゼロゲート電圧でのソースドレーン電流が、前記トランジスタが浸出処理されていないガラス基体上に製造された場合のゼロゲート電圧でのソースドレーン電流よりも少なくとも１桁小さくなるようにするのに十分であることを特徴とする請求項１０記載の方法。
- 前記ＴＦＴのソースドレーン電流が、１０Ｖのソースドレーン電圧およびゼロボルトのゲート電圧が該ＴＦＴに施される場合、１×１０−１０アンペア未満であることを特徴とする請求項１０記載の方法。
- 前記浸出処理工程が、
（１）前記ガラス表面を８−１４の間のｐＨを有する塩基と接触させ、
（２）さらに、前記ガラス表面を０−６のｐＨを有する酸と接触させる各工程を含むことを特徴とする請求項１から１２のいずれか１項記載の方法。 - 前記浸出処理工程が、工程（１）の後に、ＨＦ処理を用いないことを特徴とする請求項１３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US756844 | 1996-11-26 | ||
| US08/756,844 US5985700A (en) | 1996-11-26 | 1996-11-26 | TFT fabrication on leached glass surface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321864A JPH10321864A (ja) | 1998-12-04 |
| JP4245086B2 true JP4245086B2 (ja) | 2009-03-25 |
Family
ID=25045296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32416197A Expired - Fee Related JP4245086B2 (ja) | 1996-11-26 | 1997-11-26 | ガラス上薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5985700A (ja) |
| JP (1) | JP4245086B2 (ja) |
| KR (1) | KR19980042741A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7402467B1 (en) * | 1999-03-26 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100750922B1 (ko) * | 2001-04-13 | 2007-08-22 | 삼성전자주식회사 | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 |
| JP4073890B2 (ja) * | 2004-04-22 | 2008-04-09 | シャープ株式会社 | 薄膜回路基板、及びそれを備えた圧電式スピーカ装置及び表示装置並びに音源内蔵型表示装置 |
| US7777928B2 (en) * | 2005-02-28 | 2010-08-17 | Chad Byron Moore | Electrode enhancements for fiber-based displays |
| US7656365B2 (en) * | 2005-03-28 | 2010-02-02 | Chad Byron Moore | Double-sided fiber-based displays |
| US8166649B2 (en) | 2005-12-12 | 2012-05-01 | Nupix, LLC | Method of forming an electroded sheet |
| US8106853B2 (en) | 2005-12-12 | 2012-01-31 | Nupix, LLC | Wire-based flat panel displays |
| US8089434B2 (en) * | 2005-12-12 | 2012-01-03 | Nupix, LLC | Electroded polymer substrate with embedded wires for an electronic display |
| DE102007025687B3 (de) * | 2007-06-01 | 2009-01-08 | Schott Ag | Verwendung einer Glasscheibe aus Borosilikatglas in einer Flachanzeigevorrichtung und Flachanzeigevorrichtung mit dieser Glasscheibe |
| WO2014179163A1 (en) * | 2013-04-30 | 2014-11-06 | Corning Incorporated | Glass with depleted layer and polycrystalline-silicon tft built thereon |
| US9561982B2 (en) | 2013-04-30 | 2017-02-07 | Corning Incorporated | Method of cleaning glass substrates |
| US10153268B2 (en) | 2014-08-12 | 2018-12-11 | Corning Incorporated | Organic surface treatments for display glasses to reduce ESD |
| TW201704177A (zh) * | 2015-06-10 | 2017-02-01 | 康寧公司 | 蝕刻玻璃基板的方法及玻璃基板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826052A (ja) * | 1981-08-06 | 1983-02-16 | Asahi Glass Co Ltd | アルカリ拡散防止酸化ケイ素膜付ガラス体 |
| JPS5853824A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB2199318B (en) * | 1986-12-04 | 1990-11-14 | Glaverbel | Dealkalised sheet glass and method of producing same |
| US5292354A (en) * | 1986-12-04 | 1994-03-08 | Glaverbel, Societe Anonyme | Method of producing dealkalized sheet glass |
| US4983370A (en) * | 1990-02-06 | 1991-01-08 | The Feldspar Corporation | Purified quartz and process for purifying quartz |
| US5254208A (en) * | 1990-07-24 | 1993-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| CN100442532C (zh) * | 1992-07-06 | 2008-12-10 | 株式会社半导体能源研究所 | 有源矩阵显示器件 |
| US5372860A (en) * | 1993-07-06 | 1994-12-13 | Corning Incorporated | Silicon device production |
| US5792327A (en) * | 1994-07-19 | 1998-08-11 | Corning Incorporated | Adhering metal to glass |
| US5851366A (en) * | 1994-07-19 | 1998-12-22 | Corning Incorporated | Adhering metal to glass |
| US5654057A (en) * | 1994-12-28 | 1997-08-05 | Hoya Corporation | Sheet glass flattening method, method of manufacturing glass substrate for an information recording disk using flattened glass, method of manufacturing a magnetic recording disk using glass substrate, and magnetic recording medium |
-
1996
- 1996-11-26 US US08/756,844 patent/US5985700A/en not_active Expired - Lifetime
-
1997
- 1997-11-25 KR KR1019970062907A patent/KR19980042741A/ko not_active Application Discontinuation
- 1997-11-26 JP JP32416197A patent/JP4245086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321864A (ja) | 1998-12-04 |
| US5985700A (en) | 1999-11-16 |
| KR19980042741A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486047B1 (en) | Process for fabricating a thin film semiconductor device | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP4245086B2 (ja) | ガラス上薄膜トランジスタの製造方法 | |
| US5888855A (en) | Method of manufacturing active matrix display | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| US20040072392A1 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
| EP0744775A2 (en) | Microcrystal silicon thin film transistor | |
| JP6463341B2 (ja) | 空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JPH0738111A (ja) | 薄膜トランジスタの形成方法 | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| JP3162897B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP3357346B2 (ja) | 半導体装置の作製方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| JP2720454B2 (ja) | 半導体装置の製造方法 | |
| TWI262348B (en) | Method for decreasing contact resistance of source/drain electrodes | |
| KR19980082289A (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| JPH10214972A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080807 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080812 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080902 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080909 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |