JP6463341B2 - 空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ - Google Patents

空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ Download PDF

Info

Publication number
JP6463341B2
JP6463341B2 JP2016511771A JP2016511771A JP6463341B2 JP 6463341 B2 JP6463341 B2 JP 6463341B2 JP 2016511771 A JP2016511771 A JP 2016511771A JP 2016511771 A JP2016511771 A JP 2016511771A JP 6463341 B2 JP6463341 B2 JP 6463341B2
Authority
JP
Japan
Prior art keywords
glass
glass substrate
layer
leaching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016511771A
Other languages
English (en)
Other versions
JP2016525996A (ja
Inventor
コー チューアン，ター
コー チューアン，ター
グゥ，ユンフォン
ジョージ マンレイ，ロバート
ジョージ マンレイ，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2016525996A publication Critical patent/JP2016525996A/ja
Application granted granted Critical
Publication of JP6463341B2 publication Critical patent/JP6463341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/008—Other surface treatment of glass not in the form of fibres or filaments comprising a lixiviation step
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/66—Chemical treatment, e.g. leaching, acid or alkali treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/70—Cleaning, e.g. for reuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)

Description

優先権
本出願は、その内容が依拠され、ここに全てが引用される、２０１３年４月３０日に出願された米国仮特許出願第６１／８１７５３６号の米国法典第３５編第１１９条の下での優先権の恩恵を主張するものである。
本開示は、概して、特定の材料が除去された表面層を有するガラス基板およびそのようなガラス基板に構築されたデバイス（例えば、薄膜トランジスタ）に関する。そのようなガラス基板を化学処理して、空乏表面層を得る方法も開示されている。例示の方法は、ＨＣｌを含有する加熱溶液でガラス基板を処理して、ガラス基板の表面におよび／またはその表面下に空乏層を形成する工程を含む。
今日のディスプレイ用ガラス基板は、処理が最小でしか行われずに、またはときには処理が全く行われずに、顧客に納品される。ガラス基板のほとんどは、適切なサイズに切断され、次いで、界面活性剤水溶液を使用して洗浄される。この水溶液は、ガラスの切断と縁研磨の最中にガラス表面上に堆積したガラス粒子と研磨材粒子を除去するのに役立つように作られている。そのような洗浄によって、薄膜トランジスタ（「ＴＦＴ」）にどのような追加の恩恵も与えられない。
ガラス基板の上面層のまたはその内部の金属不純物は、その基板上に製造された薄膜トランジスタ（「ＴＦＴ」）および他の電子デバイスの性能を劣化させ得る。例えば、ガラス／半導体界面に存在する金属不純物は、ソース電極とドレイン電極との間の漏れ電流を増加させ得る。金属不純物が、設計された自由キャリア濃度に近いレベルで半導体フイルム中に含まれると、ゲート制御の低下、並びに漏電電流および他の不安定な動作特徴の増加を生じさせることがある。設計された自由キャリア濃度をこれらの金属不純物の濃度が超えると、開路状態または短絡状態のためにデバイスが完全に故障することがある。ゲート絶縁物を汚染する金属不純物も、不安定な閾値電圧変動および／またはトランジスタの早まった絶縁破壊および破壊をもたらし得る。
本開示は、様々な実施の形態において、特定の材料が除去された表面層を有するガラス基板、および空乏表面層を備えたそのようなガラス基板を使用して製造された薄膜トランジスタを備えた視覚的表示装置などの電子デバイスに関する。薄膜トランジスタ（「ＴＦＴ」）製造などの電子装置製造にとって重要な表面粗さおよび／または他の性質に悪影響を与えずに、ガラス表面上に空乏層、またはシリカの豊富な障壁層を与えるために、例えば、浸出によって、ガラス基板を化学処理する方法も開示されている。
したがって、１つの実施の形態は、ガラス基板の表面層を化学処理する方法であって、少なくともガラス基板の表面を、ガラス基板の表面からおよび／または表面の下から少なくとも１つの元素を浸出するのに十分な時間に亘りＨＣｌを含む加熱溶液と接触させる工程を有してなる方法を開示する。
そのガラス基板が、アルカリ土類ホウアルミノケイ酸塩ガラスなどの典型的なディスプレイ用ガラスからなる場合、浸出中にその基板から除去される元素としては、アルカリ土類金属、ホウ素、アルミニウム、または金属汚染物質、例えば、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｆｅ、Ｃｕ、Ｂ、Ａｌ、Ｓｎ、Ｐ、ＡｓまたはＳｂが挙げられる。
本開示は、約１ナノメートル（ｎｍ）から約２００ｎｍに及ぶ深さを持つ化学処理された表面層を有するアルカリ土類ホウアルミノケイ酸塩を含むディスプレイ用ガラス基板にも関する。１つの実施の形態において、化学処理された表面層は、アルカリ土類金属、ホウ素、アルミニウム、または金属汚染物質から選択される少なくとも１つの元素が実質的に除去されている。
ディスプレイ用ガラス基板の化学処理された表面層上にＳｉ層を直接堆積させ、当業者に公知の追加の導電層、半導体層および／または絶縁層を堆積させることにより、ＴＦＴを製造する方法も開示されている。
追加の特徴および利点が、以下の詳細な説明に述べられており、一部は、その説明から当業者に容易に明白となるか、または記載された説明とその特許請求の範囲、並びに添付図面に記載された実施の形態を実施することによって認識されるであろう。先の一般的な説明および以下の詳細な説明の両方とも、単なる例示であり、請求項の性質および特徴を理解するための概要または骨子を提供することが意図されているのを理解すべきである。
添付図面は、本開示のさらなる理解を提供するために含まれ、本明細書に包含され、その一部を構成する。図面は、１つ以上の例示の実施の形態を図解しており、説明と共に、様々な実施の形態の原理と動作を説明する働きをする。
未処理のディスプレイ用ガラス上に製造されたトップゲート型薄膜トランジスタ（「ＴＦＴ」）の略図 浸出層を有する処理済みガラス上に製造されたトップゲート型ＴＦＴの略図 様々な時間と温度で浸出したガラスウェハーの表面のシリカの富化を示す棒グラフ 対照（未浸出）のシリカ（Ｓｉ）対Ａｌの表面比を、様々な浸出温度と時間で浸出したガラスウェハーのものと比べた棒グラフ 対照（未浸出）のシリカ（Ｓｉ）対Ｂａの表面比を、様々な浸出温度と時間で浸出したガラスウェハーのものと比べた棒グラフ 未処理（点線）および処理済み（実線）のＣｏｒｎｉｎｇ Ｌｏｔｕｓ（商標）ガラス上のＴＦＴ ＩD−ＶG伝達特性を示すグラフ 非再循環浴中の７５℃での処理時間の関数としてのＴＦＴ漏れ電流に対する１：７のＨＣｌ：Ｈ2Ｏ浸出溶液の効果を示す箱ひげ図 非再循環浴中の７５℃での処理時間の関数としてのＴＦＴ閾値以下のスイング電流（ｍＶ／ｄｅｃ）に対する１：７のＨＣｌ：Ｈ2Ｏ浸出溶液の効果を示す箱ひげ図 様々な浸出時間と温度に関する金属不純物を有さない石英基板と比べた処理済みと未処理のＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスの閾値未満のスイングを示す箱ひげ図
「空乏層」という用語およびその用語の他のバリエーションは、電荷担体の大半が浸出によって除去されている、基板の区域を記述するためにここに用いられる。本開示にしたがって空乏層から除去されるそのような電荷担体の非限定的例としては、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｆｅ、Ｃｕ、Ｂ、Ａｌ、Ｓｎ、Ｐ、ＡｓまたはＳｂなどの、Ａｌ、Ｂ、アルカリ土類金属、および金属汚染物質が挙げられる。空乏層が、電荷担体を除去されており、および／または実質的に含まず、電流を担持するものがない場合、その層は「絶縁層」と称されることもある。
「シリカ富化」という用語およびそのバリエーションは、それによりガラス成分が空乏層から除去されるプロセスにより生じる、シリカ対ガラス成分の比の増加を示すためにここに使用される。
「ＦＥＴ」という用語およびそのバリエーションは、電界効果トランジスタを示すためにここに使用される。
「リングＦＥＴ」という用語およびそのバリエーションは、リング型電界効果トランジスタを示すためにここに使用され、このトランジスタは、該リング型電界効果トランジスタのソース、ゲートおよびドレインを構成する３つの同心かつ同一平面上の電極を有するＦＥＴデバイスである。
「ＴＦＴ」という用語およびそのバリエーションは、薄膜トランジスタを示すためにここに使用される。
「高温」とう句およびそのバリエーションは、２１℃超、例えば、４０℃超などの、室温より高い温度を示すためにここに使用される。
「浸出深さ」という用語およびそのバリエーションは、不純物の浸出が行われる基板の表面下の深さを示すためにここに使用される。
「トップゲート」という用語およびそのバリエーションは、ゲート金属が上面にあるデバイスを示すためにここに使用され、ソース−ドレイン半導体領域は基板と接触している。
ガラス基板の性質は、薄膜トランジスタおよび太陽電池の性能および信頼性にとって最も重要である（Ellison and Cornejo, Int. J Appl. Glass Sci 1[1] (2010) 87）。アルカリ含有ガラスから移動するナトリウムは、アクティブマトリクス型液晶ディスプレイ（ＡＭＬＣＤ）パネルに使用されている液晶を汚染し、ＩＴＯ層を劣化させることが分かっており、ガラス上に堆積された太陽電池における分路をもたらす。低アルカリガラスの場合でさえも、繰り返しのオンオフサイクルにより、ナトリウム移動がもたらされることが分かった。
基礎ガラス、またはガラス表面からアルカリを除去すること、またはアルカリ移動を防ぐための障壁層の使用のいずれかにより、アルカリの有害な影響を軽減するために、様々な方法が開発された。ＡｌｐｈａおよびＤｕｍｂａｕｇｈは、米国特許第４１８０６１８号明細書に、ポリシリコン太陽電池に使用するためのアルカリ土類アルミノケイ酸塩ガラスを記載している。Ｈｅｃｑ等は、米国特許第５０９３１９６号明細書に、脱アルカリ層を有する反応性が低いソーダ石灰ガラスおよびこの脱アルカリ層を酸性ガスとの高温反応によって生成する方法を記載している。このアルカリ空乏領域は、ガラス中に１００ｎｍに亘り延在する。Ｍｉｚｕｈａｓｈｉ等は、米国特許第４４８５１４６号明細書に、アルカリ含有ガラス上に堆積したシリカ障壁層を使用して、この層がケイ素に結合した水素を含有する場合、ガラスから半導体層へのナトリウムの拡散を防げるであろうことを教示している。Ｃｏｕｉｌｌａｒｄ等は、ＳＰＩＥ ３０１４ １６６に、Ｃｏｒｎｉｎｇコード１７３７ガラス上に堆積したｐ−Ｓｉ ＴＦＴの漏れ電流は、障壁層の厚さが増加すると共に増加することを記載している。この直感に反した結果の明白な原因が、米国特許第５５７８１０３号明細書においてＡｒａｕｊｏ等により説明されている。シリカ、アルミナ、またはタンタラ障壁層を有するガラスにおけるアルカリ金属流の方向は、ガラス組成に依存する。配位を変えることのできる高い電界強度イオンを有するガラスについて、流れは、配位のエネルギー変化により駆動されて、障壁からガラスの方向であり得る。
ガラスから拡散する不純物は、特に、加工温度がしばしば６００℃を超えるポリシリコン（ｐＳｉ）トランジスタの場合、同様にシリコンＴＦＴの性能に影響を与える。米国特許第５９８５７００号明細書において、Ｍｏｏｒｅは、フッ化水素酸（ＨＦ）浸漬を行わずにＲＣＡ洗浄プロセス（高温加工の前に半導体ウェハーを洗浄する方法としてＲＣＡ Ｃｏｒｐｏｒａｔｉｏｎにより１９６５年に開発された）を単に使用して、追加の障壁層を用いずに、ガラス表面を浸漬して、オフ状態漏れ電流を二桁減少させる方法を教示している。二次イオン質量分光分析法（ＳＩＭＳ）および誘導結合プラズマ質量分光分析法（ＩＣＰ−ＭＳ）は、塩基性ＲＣＡはＣｏｒｎｉｎｇコード１７３７ガラスからほとんどのアルミニウムおよびある程度のカルシウムを除去し、一方で、酸性ＲＣＡ２はＣｏｒｎｉｎｇコード１７３７ガラスからカルシウム、バリウム、およびアルミニウムを除去することを示している。Ｃｏｕｉｌｌａｒｄ等は、J.Non-Cryst.Solid 222 (1997) 429に、Ｃｏｒｎｉｎｇコード１７３７ガラスのＲＣＡ洗浄がどのように約６ｎｍ厚のシリカ豊富層を形成するかを記載している。ＲＣＡ処理がシリカ含有量を約１７％増加させる一方で、アルミナを５０％、ホウ素を２０％、Ｂａを６７％減少させることを示すために、Ｘ線光電子分光法（ＸＰＳ）の測定値が使用される。Ｔｉａｎ等は、J.Appl.Phys.90(8)(2001)3810に、ＲＣＡ洗浄および６５０℃での湿式酸化による１７３７ガラスの表面改質の両方が、ナトリウム拡散に対する効果的な障壁層として、低圧化学的気相成長（ＬＰＣＶＤ）ＳｉＯ2のように挙動することを示すＮａ２２トレーサ拡散実験を記載している。
上述したように、ＴＦＴデバイスに影響を与える不純物をガラスから減少させる努力は、アルカリ金属、主にナトリウムの移動に焦点を当ててきた。しかしながら、アルカリ金属以外の汚染は、ＴＦＴ性能に有害な影響を与える可能性があり、その汚染は、より大きい漏れ電流より大きく影響を与える。半導体中に含まれる不純物はトラップ状態を作り出し、その内のいくつかはドナーまたはアクセプタである。シリコンについて、三価の３族、８族、および１３族の元素を含むと、アクセプタが生じ、五価の５族および１５族の元素が含まれると、ドナーが生じる。半導体のバックグラウンドドーピングにおけるこの増加は、薄膜トランジスタのオフ電流を増加させるだけでなく、閾値電圧もシフトさせる。汚染レベルの空間およびランツーラン(run-to-run)変動は、ＡＭＬＣＤディスプレイパネル生産の歩留まりに直接的な影響があり得る。何故ならば、閾値電圧およびオンオフ電流などの一貫したトランジスタ特徴が、単純な駆動回路との集積にとって必須であるからである。このことは、粒径分布のためにすでに著しい変動があるｐ−Ｓｉ ＴＦＴにおいて特に当てはまる。この影響は、有機発光ダイオード（ＯＬＥＤ）を駆動するｐ−Ｓｉ ＴＦＴの場合にさらに悪化する。ＯＬＥＤは電流駆動デバイスであるので、閾値電圧の変動により、ピクセル強度の変動が生じる。他の不純物は、より深いレベルのトラップ状態を作り出す。これらのトラップはほとんど、キャリア輸送に影響を与える。シリコンを除いた全ての元素は、シリコン中でトラップ状態を作り出し得るので、石英または高純度溶融シリカは、薄膜トランジスタにとって理想的な基板であるように思われる。しかしながら、価格がひどく高く、シリコンおよび窒化ケイ素障壁との熱膨張の不一致などの他の性質のために、高純度溶融シリカが非現実的となる。熱膨張、価格、および形成目標を達成するためには、薄膜トランジスタに有害な影響があり得るアルミニウム、ホウ素、アルカリ土類などの元素を、フラットパネルディスプレイ用の平らなガラス基板中に含ませなければならない。
したがって、薄膜トランジスタの性能に悪影響がある元素を除去した表面層を形成して、ガラス基板に空乏層を形成する方法が開発された。そのような処理は、その後に熱処理、または他の手段が続くガラスの浸出を含んでも含まなくてもよい。そのような処理は、ディスプレイ用途のためのガラス板の通常の加工中の強度および耐引掻性が損なわれないようなものである。使用される処理が、上述した属性の全てが１つのガラス表面材料組成により改善されるようなものであることが有益である。
浸出中、ガラスをその中に入れる流体媒質からの侵入イオンが、間隔を通じてガラス構造に入り、正味の電荷移動ではない基準(no-net-transfer-of-electrical-charge basis)でガラス中のホストイオンと部位を交換する。転じて、ガラスのホストイオンは、ガラス表面に徐々になんとかして進む。アルカリイオンの浸出は、主な耐久性問題である。浸出プロセスは相互拡散制御され、浸出液中の成分の量は、ｔ0.5の関数（ｔは時間である）として上昇するであろう。これは、酸性条件で生じると考えられる。塩基性溶液中では、ガラス構造は、架橋酸素を壊し、網目構造が徐々に崩壊すると考えられる。そのような腐食反応の速度は、時間と線形に生じると考えられる。崩壊が均一である場合、攻撃媒質中の様々な主の比率は、ガラス中と同じである。ガラスの相微細構造のために、優先的な崩壊が生じる。ガラスのいくつかの領域は、その媒質により他のものよりも容易に攻撃され易い組成を含有する。そのような場合、媒質中に溶解した種の比率は、親ガラスのものとは異なるであろう。上述した場合の全てにおいて、攻撃の速度は、温度Ｔで抽出される材料の量がアレニウスの式にしたがう熱活性化プロセスであることを述べておく。ほとんどのケイ酸ナトリウムガラスについて、その速度は、温度が１０℃上昇する毎に、１．５から２倍、上昇する。
そのような様式で改良されてきたガラス表面上でのＴＦＴ製造は、それほど完全には探求されていない。表面処理は、米国特許第５７９２３２７号および同第５８５１３６６号の各明細書にＢｅｌｓｃｈｅｒ等によっても記載されている。これらの特許には、ガラス基板上の直接の金属膜の接着が、その表面をフッ化水素酸と塩化水素酸の混合物で化学処理することによって、どの程度改善されることがあるかが記載されている。ＲＣＡ処理によるシリカが豊富な障壁の形成が、先に引用したように、Ｍｏｏｒｅ、ＣｏｕｉｌａｒｄおよびＴｉａｎにより記載されている。米国特許第５９８５７００号明細書において、Ｍｏｏｒｅは、ガラス表面でのシリカの豊富な境界区域を提供するための浸出の使用と、その後、ソースドレイン半導体領域が、障壁層なくガラス表面上に直接堆積されることを開示している。この特許は、０と６の間および／または８〜１４のｐＨを有する液体または気体を使用して浸出表面を形成し、その浸出されたガラス表面上に直接シリコン被覆を形成し、そのシリコン被覆にパターンを形成してＴＦＴの基礎を形成し、ＴＦＴデバイスを仕上げることを論じている。薄膜トランジスタの性質に対するこのＲＣＡ洗浄により形成された障壁の影響が、Wang et. al Microelectronics Reliability 38 (1998) 1835において探求されている。７５℃での１０分間に亘るガラスのＮＨ4／Ｈ2Ｏ2／Ｈ2Ｏへの曝露と、それに続く、７５℃での１０分間に亘るガラスのＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏへの曝露と定義されるＲＣＡ洗浄により、緩衝層の存在のために、高温キャリア移動度の性能が向上した。ＲＣＡ洗浄されたＣｏｒｎｉｎｇコード１７３７ガラスと、大気圧化学的気相成長法（ＡＰＣＶＤ）およびＬＰＣＶＤによりＳｉＯ2被覆されたＣｏｒｎｉｎｇコード１７３７ガラスとの間で比較すると、ＳｉＯ2被覆１７３７ガラス上のｎ−ＴＦＴに関する様々な厚さ、性能およびホットキャリアのストレス信頼性は、未被覆の１７３７ガラス上よりも良好であった。ホットキャリアのストレス信頼性の性能は、重ねて、ＳｉＯ2被覆厚さに依存する。不純物トラップは被覆の存在または不在により制御され、一方で、粒界トラップは、被覆中の圧縮または引張応力に対して敏感であると提言されており、そのトラップは被覆厚に依存すると考えられる。
ＴＦＴデバイスのガラス汚染の機構は、文書で十分に立証されていない。公表された研究は、主に、ｐ−Ｓｉの高温堆積、ドーパント活性化、またはアモルファスシリコン（ａ−Ｓｉ）のｐ−Ｓｉへの再結晶化における、拡散に焦点を当てている。しかしながら、他の機構が汚染に寄与するようである。プラズマ蒸着中のスパッタリング、ＣＶＤプロセス中の化学的気相輸送、湿式処理における溶解と再堆積、および表面接触は全て、それによりガラスが薄膜トランジスタプロセスを汚染し得る説得力のある機構である。デバイスの性能が上がるにつれて、基板からの拡散に直接的には影響しない追加のプロセスおよび構造が、汚染の影響を最小にすることが開示された。米国特許第６８４９８７２号明細書において、ヤマザキ等は、ＴＦＴが、窒化ケイ素、窒化アルミニウム、または酸化アルミニウムの障壁層を有する基板上に形成され、ＴＦＴ上の第２の障壁層で被包される改良薄膜トランジスタを記載している。これらの障壁層の目的は、基板からの移動性イオンの輸送を防ぐことにある。米国特許第７４０２４６７号および同第７８７１９３６号の各明細書において、カドノ等は、希薄フッ素含有溶液でのエッチングにより各界面で汚染を除去することによって、ＴＦＴデバイスの信頼性を改善する方法を記載している。
１つの実施の形態において、ディスプレイ用途に使用されるアルカリ土類ホウアルミノケイ酸塩ガラスを含むガラス基板などの基板の表面層を化学処理する方法が開示されている。この方法は、基板の少なくとも１つの表面を、ガラス基板の表面から、および／またはその表面の下から少なくとも１つの元素を浸出するのに十分な時間に亘り、ＨＣｌを含む加熱溶液と接触させる工程を有してなる。１つの実施の形態において、ガラス基板の表面粗さは、加熱ＨＣｌ溶液との接触の前後で、実質的に同じである。実験の証拠は、浸出の前に、ガラス基板の表面を、希フッ化水素酸（ＨＦ）の水溶液で処理すると、浸出プロセスの有効性が向上したことを示した。
エッチングプロセスにおいて、基板から外面層が除去され、Ｓｉ対電荷担体の比率は、エッチングプロセスの前後で変化しない。反対に、浸出プロセスは、ガラス基板の外面層から電荷担体を選択的に除去し、Ｓｉ対電荷担体の比率は、浸出プロセス後に増加する。
ガラス基板がアルカリ土類ホウアルミノケイ酸塩ガラスからなる場合、浸出によってそこから除去される元素としては、アルカリ土類金属、ホウ素、アルミニウム、または金属汚染物質、例えば、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｆｅ、Ｃｕ、Ｂ、Ａｌ、Ｓｎ、Ｐ、ＡｓまたはＳｂが挙げられるであろう。これにより、４から１５％に及ぶシリカの富化を有する化学処理済みガラス基板がもたらされる。１つの実施の形態において、化学処理済みガラス基板は、接触前よりも、加熱ＨＣｌ溶液との接触後に、少なくとも２０％高いＳｉ：Ａｌ比を有する。１つの実施の形態において、このＳｉ：Ａｌ比は、約８０：２０から約１００：０の範囲にある。
１つの実施の形態において、開示された方法を使用して、基板の表面上と、基板の「浸出深さ」と称される特定の深さ内の両方にある汚染物質を除去する。浸出深さは、約２００ｎｍまで、いくつかの実施の形態において、約５００ｎｍまで基板中に延在することがある。１つの実施の形態において、浸出深さは、約１ｎｍから約２００ｎｍの範囲にある。特定の実施の形態において、浸出深さは、約２ｎｍから約５ｎｍの範囲にある。
この開示された方法に使用されるＨＣｌ溶液は、典型的に、約０．１モル毎リットルから約２．０モル毎リットルの範囲の濃度を有する。いくつかの実施の形態において、このＨＣｌ溶液は、１：２から１：１０に及ぶＨＣｌ溶液対希釈液の比率を得るために、Ｈ2ＯまたはＨ2Ｏ2から選択される希釈液で希釈される。特定の実施の形態において、その比率は１：５から１：７である。
ここに開示されたＨＣｌ溶液は、典型的に、高温で基板に施される。１つの実施の形態において、このＨＣｌ溶液の温度は、約４０℃から約８０℃の範囲、例えば、約６０℃から約７５℃の範囲に入る。
１つの実施の形態において、ＨＣｌが基板と接触している時間（「接触時間」と称される）は、約１分から約３０分に及び得る。１つの実施の形態において、この接触時間は、５分から始まり、３０分まで５分ずつの増加で測定される。以下に限られないが、停滞浸漬または、例えば、機械的撹拌または泡立てによるかき混ぜを含むかき混ぜ浸漬を含む様々な形態の接触を用いてよい。接触工程は、水平または垂直噴霧プロセスなどの噴霧プロセスも含んでよい。
必要ではないが、基板を、接触工程前に、当業者に公知の従来の洗浄および浄化工程を使用して、洗浄および浄化してもよい。例えば、典型的なガラス浄化では、以下の工程のいずれかの組合せを使用する：洗浄剤噴霧洗浄、ブラシ洗浄、超音波洗浄、メガソニック洗浄、高圧洗浄、エアナイフ乾燥、およびＩＰＡ乾燥。洗浄工程の順序は、特定の用途にとって最良の実施に応じて様々であり得る。１つの洗浄剤洗浄では、ＫＯＨなどの洗浄剤系アルカリ性溶液を使用する。
同様に、必要ではないが、基板を先に説明したＨＣｌ溶液と接触させた後に、その基板を加熱した脱イオン水で洗浄しても差し支えない。様々な実施の形態において、脱イオン水は、約４０℃から約８０℃に及ぶ温度に加熱されることがある。この洗浄工程は、約１分から約３０分に及ぶ時間に亘り、約７０ｋＨｚから１０００ｋＨｚ超までに及ぶ周波数などでの、超音波またはメガソニック条件下で行ってもよい。１つの実施の形態において、このプロセスは、超音波および／またはメガソニック変換器により、停滞浴または再循環浴中で行われる。別の実施の形態において、このプロセスは、超音波および／またはメガソニック噴霧ノズルを備えたコンベヤ手段を使用して行われる。最後に、浸出され浄化されたガラスは、ディスプレイ用ガラス基板を形成するために、回転−濯ぎ−乾燥（「ＳＲＤ」）、イソプロパノール（「ＩＰＡ」）乾燥（「Ｍａｒａｎｇｏｎｉ乾燥」）、またはそれらの組合せの使用を含む公知の技法を使用して乾燥させることができる。
１つの実施の形態において、先に記載した方法を使用して、アルカリ土類金属、ホウ素、アルミニウム、または金属汚染物質、例えば、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｆｅ、Ｃｕ、Ｂ、Ａｌ、Ｓｎ、Ｐ、ＡｓまたはＳｂから選択される少なくとも１つの元素が実質的に除去された、深さが約１ｎｍから約２００ｎｍに及ぶ化学処理表面層を有するアルカリ土類ホウアルミノケイ酸塩からなるディスプレイ用ガラス基板を製造してもよい。
別の実施の形態において、
・ガラス基板の化学処理表面上にＳｉ層を直接堆積させる工程；
・そのＳｉ層をアニールして多結晶シリコンを形成する工程；
・その多結晶シリコン上に電極を堆積させ、その電極にパターン形成して、チャンネル領域を形成する工程；
・そのチャンネル領域および電極を覆って、誘電体層、例えば、ＳｉＯ2層を堆積させる工程；
・そのＳｉＯ2層上に金属ゲート、例えば、Ａｌゲートを堆積させ、そのゲートにパターン形成する工程；
・電極の上方でそのＳｉＯ2層を通じてビアホールをエッチングする工程；および
・そのサンプルをアニールする工程；
を有してなるプロセスにより、開示された基板上に薄膜トランジスタ（「ＴＦＴ」）を形成する方法が開示される。
上述したプロセスは、ＴＦＴ形成プロセスの一例を概説している。概説された各工程は、異なる順序で行われてもよく、それでも前記トランジスタを形成することができるであろう。上に概説したプロセスについての他の変種は、誘電体層を形成するための異なる誘電体材料の使用、および／または金属ゲートを形成するための異なる金属の使用を含む。
図示したように、本開示の様々な実施の形態によれば、ディスプレイ用ガラス基板の化学処理方法であって、ＴＦＴの性能に直接プラスの影響がある方法が開示されている。このことは、ＴＦＴのオフ状態動作、または閾値電圧未満での動作に特に影響を与え、それによって、漏電電流を減少させ、有機発光ダイオード（ＯＬＥＤ）技術および他の高性能ディスプレイ（「ＨＰＤ」）技術のためのトランジスタ制御を改善する。ＴＦＴのオフ状態動作の改善により、それらデバイスの全体の消費電力も減少するであろう。
別の実施の形態において、ＥＡＧＬＥ ＸＧ（登録商標）およびＣｏｒｎｉｎｇ Ｌｏｔｕｓ（商標）などのディスプレイ用ガラス基板を化学処理するための装置、例えば、湿式化学実験用作業台、湿式ＲＣＡ作業台、または化学浴が開示されている。その化学溶液はＨＣｌであり、これは、表面処理レベルを制御するために、Ｈ2ＯまたはＨ2Ｏ2で希釈することができる。溶液の処理時間と温度も、処理レベルを制御するために使用できる。ＨＣｌは、多くの金属と反応して、それらをガラスの表面から除去することができる。ＨＣｌには浸出効果もあり、これにより、ガラスの表面下の金属不純物を除去することができる。浸出深さと称される、ガラス表面下からの金属不純物の除去レベルは、処理時間、溶液温度および／または溶液濃度によって制御できる。
ある区域を浸出して、ガラス基板の表面からガラス基板中に延在する空乏層を形成することによって、金属不純物が、カラス基板の表面にまたはその近くに存在して、その後にガラス表面上に堆積される薄膜材料と相互作用する可能性が低くなる。これらの不純物は、ガラスと膜の界面に存在し得るか、または膜中に組み込まれ得る。このことは半導体膜にとって特に重要である。何故ならば、金属不純物は、シリコンおよび他の半導体のバンドギャップ内にトラップ状態を形成することが周知であるからである。したがって、これらの金属不純物は、異常なデバイス挙動、増加した漏れ電流、減少した閾値未満スイングおよび低下したゲート制御（これらのことにより、最終的に、デバイスの信頼性が低下するであろう）を生じさせることによって、それにより製造されたＴＦＴなどの膜および電子デバイスの性能を低下させるであろう。
ＨＣｌは、フュージョンドロー法により製造された表面の粗さを維持しながら、金属不純物を攻撃し、それによって、数多くの利点をもたらす。例えば、「Ｌｏｔｕｓ」ガラスの表面粗さは、約０．２ｎｍから約０．３ｎｍの範囲にあるであろう。表面粗さの増加は、その後に堆積される膜に悪影響を及ぼす、例えば、剥離を生じることがある。その上、適切に低い表面粗さを維持すると、デバイス層にその粗さが伝搬されるのを防ぐことができる。デバイス層内の粗さは、デバイス特徴のシフトまたはデバイスの機能不全を生じるであろう。
例えば、開示された方法に関連する非限定的な利点に、ガラス基板上の粒子の減少がある。より詳しくは、ガラス基板からの、中性およびイオン性両方の金属不純物の減少であり得る。実際に、開示された方法を使用することによって、ガラスの上面層からの、並びに約１ｎｍから数百ナノメートルの範囲でその表面下に延在する空乏層または浸出層からの、中性およびイオン性両方の金属不純物の減少を達成することが可能である。
先に記載したように、開示された方法は、ガラス加工、薄膜トランジスタ加工および半導体加工に適合した化学物質を使用することによる空乏層の形成をもたらす。１つの例示の実施の形態において、開示された方法は、トップゲート、ボトムゲート、同一平面および交互のスキームを含む全ての薄膜トランジスタ設計スキームに適合する。同じ理由のために、現行のガラス洗浄設備をガラス浸出設備に改造することができる。
あるディスプレイ用ガラス基板は、顧客に配送する前に、化学処理される。そのような処理の１つは、ＮａＦおよびＨ3ＰＯ4の化学溶液を含む。この処理は、ガラス表面をエッチングし、ナノメータ規模での粗さを生じる。このことは、特定の膜の接着を改善するのに役立ち、摩擦を増加させることによって、ガラスの取扱いをより良くすることができる。ある実施の形態において、このようにして処理されたディスプレイ用ガラスは、顧客のＴＦＴ製造プロセスにおける静電放電（「ＥＳＤ」）性能を改善することができ、この処理には、顧客のＴＦＴアレイの均一性を改善する上でのいくつかの恩恵があるであろう。
ある実施の形態において、ディスプレイカバーのために設計されたガラスは、その機械的性能を改善するために化学処理される。そのディスプレイ用ガラスの強度を改善するために、化学処理プロセスは、ガラスをＨＦおよびＨ2ＳＯ4の化学溶液に曝露する工程を含む。ＨＦはＳｉＯ2を高速で攻撃するので、この化学溶液は、ガラス表面上に存在する機械的な傷を攻撃し、それらを実質的に平滑にする。これにより、ガラス表面上の傷の程度が減少し、ガラスの強度が向上する。しかしながら、この処理は、金属不純物をガラスから選択的に除去するものではない。
ガラス表面上にトップゲート型ＴＦＴを直接形成する方法であって、ガラス表面が最初に適切に浸出されて、ガラス表面にシリカの豊富な境界区域を提供する方法の説明が、ここに引用する米国特許第５９８５７００号明細書に記載されている。この米国特許第５９８５７００号明細書には、温かい（７５℃）浴を使用し、ＮＨ4ＯＨ、Ｈ2ＯおよびＨ2Ｏ2を使用した第１の塩基洗浄、並びにＨＣｌ、Ｈ2ＯおよびＨ2Ｏ2を使用した第２の酸洗浄を含む、二段階浸出プロセスが記載されている。この塩基洗浄は、有機材料、アルミニウムおよびカルシウムを除去することが分かり、一方で、酸洗浄は、カルシウム、バリウムおよび残留アルミニウムを除去することが分かった。トップゲート型ポリシリコンＴＦＴは、シランから、低圧ＣＶＤを使用して、浸出した基板表面上にポリシリコンを直接堆積する工程を含む、低温（約６００℃）ＴＦＴ製造プロセスを使用して調製された。トップゲート型ＴＦＴは、二段階浸出プロセスで処理された基板および二段階浸出プロセスの終わりにさらにＨＦでエッチングされた浸出済み基板上に形成された。
図１Ａおよび１Ｂは、それぞれ、ここに開示され化学処理プロセスにしたがって処理されていないディスプレイ用ガラス上に製造された従来のトップゲート型ＴＦＴデバイス１０１およびそのように処理され、浸出された空乏層１５０を備えたガラス上に製造された本発明のトップゲート型ＴＦＴデバイス１０２を示している。図１Ａに示されるように、従来のトップゲート型ＴＦＴデバイス１０１において、典型的に真性シリコンからなる、半導体層１２５のアクティブソース１１５およびドレイン１２０の半導体領域が、ガラス基板と直接接触している。その結果、バルクガラス基板１４０中に存在する金属不純物１３５が、堆積された半導体層１２５と相互作用し、その中に含まれ得る。ガラスと半導体の界面での金属不純物１３５は、ソース１１５とドレイン１２０との間の漏電電流の増加を生じるであろう。半導体層１２５中に含まれた金属不純物１３５は、ゲート制御を低下させ、予期せぬ挙動を生じることがある。さらに、ゲート絶縁体１１０中に含まれる金属不純物１３５は、デバイスの早まった破壊を生じ得る。
これらの不純物を上面から除去すると、これらの劣化機構が生じる機会が大幅に減少する。図１Ｂを参照すると、本開示にしたがって処理されたガラス基板上に形成されたトップゲート型ＴＦＴ１０２は、金属不純物が除去されたおよび／または実質的に含まれない、空乏／浸出ガラス層１５０と直接接触した半導体層１２５のアクティブソース１１５およびドレイン１２０の半導体領域を有する。この空乏／浸出ガラス層１５０は、バルクガラス基板１４５中の金属不純物が、堆積された半導体層１２５と相互作用し、その中に含まれるのを防ぐ障壁を提供する。金属層１０５はゲート電極である。
空乏／浸出ガラス層は、薄膜トランジスタのより低い漏れ電流レベルを含む、結果として得られたデバイスの性質に直接の恩恵を提供し、それによって、オフ状態性能を改善し、デバイスの消費電力を減少させることが示された。同様に、開示された方法により処理された基板は、薄膜トランジスタのより低い閾値未満スイングレベルをもたらし、それによって、オフ状態性能を改善し、スイッチング速度を増加させ、デバイスの消費電力を減少させることが示された。結果として得られたデバイスにおける他の改善された性質に、改善された薄膜トランジスタ閾値電圧安定性がある。上述した恩恵は全て、ディスプレイと他の電子デバイスの改善された性能、並びに薄膜トランジスタと他の電子デバイスの改善された信頼性をもたらすであろう。最後に、開示された方法により、薄膜トランジスタアレイのサンプル間の均一性における直接の改善がもたらされるであろう。その改善は、薄膜トランジスタを利用する顧客の製品の歩留まりを改善し得る。
本開示は、本発明の純粋に例となることが意図された、以下の非限定的な実施例によってさらに明白になるであろう。
この実施例は、空乏表面層を備えたアルカリ土類ホウアルミノケイ酸塩ガラス（Ｃｏｒｎｉｎｇ「Ｌｏｔｕｓ」低鉄ウェハー）を生成するために使用されるＨＣｌ浸出プロセスおよび条件を説明するものである。この実施例に使用したガラスウェハー基板の直径は１５０ｍｍであった。浸出前に、ウェハーを洗浄し、乾燥させた。
浸出は、ポリテトラフルオロエチレン（「ＰＴＦＥ」）製タンク内の１．５ＭのＨＣｌ溶液中にウェハーを浸し、様々な温度と時間でウェハーを溶液中に浸漬することによって行った。Ｃｏｒｎｉｎｇ「Ｌｏｔｕｓ」低Ｆｅウェハーを一定の１．５ＭのＨＣｌ溶液（ＨＣｌ：Ｈ2Ｏ＝１：７）で浸出するために使用した様々な浸出温度および時間を示す、その実験結果が下記の表１に列挙されている。各組合せについて４つのウェハーのグループに、浸出温度と時間の５つ異なる組合せを使用した。各グループについて、リングＦＴＦ製造およびＴＦＴ性能測定に３つのウェハーを使用し、１つは、ガラス表面の特徴付けに使用した。４つの未処理のウェハーを対照として使用した。浸出前に、１つの酸タンクに７リットルの１８ＭΩの脱イオン水を満たし、続いて、１リットルの微量金属等級の３４〜３７％の濃度のＨＣｌを入れて、１．５ＭのＨＣｌ溶液を調製した。次いで、このＨＣｌ溶液を４０℃に加熱した。
Figure 0006463341
別々のスロットに先に記載されたガラスウェハーが４つ装填されたスロット付きＰＴＦＥキャリアをタンクに漬けた。停滞浸漬の１分後、ウェハーを含むキャリアをタンクから取り出し、迅速なザッと濯ぐ３回の即時周期のために濯ぎタンクに入れた。続いて、濯いだキャリアとウェハーに、１８ＭΩの脱イオン水を収容する超音波浴内で二段階後処理プロセスを行った。最初の洗浄工程は、５０℃の温度で、１０分間に亘り７２ｋＨｚの超音波周波数で行い、二回目の洗浄工程は、５０℃の温度で、さらに１０分間に亘り、１０４ｋＨｚの超音波周波数で行った。後処理後、ウェハーを、Ｎ2雰囲気内において、回転−濯ぎ−乾燥プロセス（「ＳＲＤ」）により乾燥させた。同じ手法を使用して、別のグループの４つのＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ウェハーを５分間に亘り４０℃で同じ１．５ＭのＨＣｌ溶液中に浸漬した。停滞浸漬の５分後、ウェハーを含むキャリアをタンクから取り出し、迅速なザッと濯ぐ３回の即時周期のために濯ぎタンクに入れた。続いて、濯いだキャリアとウェハーに、１８ＭΩの脱イオン水を収容する超音波浴内で二段階後処理プロセスを行った。最初の洗浄工程は、５０℃の温度で、１０分間に亘り７２ｋＨｚの超音波周波数で行い、二回目の洗浄工程は、５０℃で、さらに１０分間に亘り、１０４ｋＨｚの超音波周波数で行った。後処理後、ウェハーを、Ｎ2雰囲気内において、ＳＲＤにより乾燥させた。
その後、前記溶液をさらに７５℃まで加熱した。次いで、同じ手法を使用した、それぞれ、１分間、５分間、および２０分間に亘り同じ１．５ＭのＨＣｌ溶液でさらに３つのグループのＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ウェハーを浸出し、その後、同じ濯ぎ、後処理および乾燥を行った。
４つの対照ウェハーは、後処理および乾燥プロセスのみを行った。
浸出および後処理の前後に、Ｃａｎｄｅｌａ（登録商標）ＣＳ１０光学表面分析機（カリフォルニア州、ミルピタス所在のＫＬＡ−Ｔｅｎｃｏｒ）を使用して、ウェハーに粒子数分析を行った。各ウェハーに、粒子数の顕著な増加は観察されなかった。浸出および後処理プロセスは、典型的に、粒子を生じない。何故ならば、表面は、エッチングされるのではなく浸出され、選択的な金属の除去が行われるからである。
浸出されたガラスの表面組成を、Ｘ線光電子分光法（ＸＰＳ）により分析した。各ウェハーについて、２つの区域を測定した。その空乏層は約２ｎｍから約５ｎｍの深さであった。その結果が表２に示されている。対照と比べると、浸出されたガラスウェハーの全ては、シリカの富化および他の元素の除去を示した。
図２は、様々な処理温度および時間を使用して製造した５つの浸出サンプルの表面でのシリカ富化を比較した棒グラフである。その結果は、下記の表２に与えられたＸＰＳデータに基づいて計算した。理論により束縛することを意図しないが、より高い温度およびより長い浸出時間の両方が、表面でのシリカの富化を向上させ、一方で、温度は、時間よりも影響が大きいようであると考えられる。１分間の一定の浸出時間について、シリカの富化は、温度を４０℃から７５℃に上昇させることによって、５．１％から１０．７％に増加した。７５℃の一定の浸出温度で、シリカの富化は、浸出時間を１分から５分に延ばすことによって、１０．７％から１１．１％に増加した。
図３Ａおよび３Ｂは、未浸出の対照ガラスウェハーの空乏層中のＳｉ対ＡｌおよびＢａの比率を、様々な温度と時間でＨＣｌ溶液で処理した５つの浸出ガラスウェハーのものと比較している。それらの比率は、浸出温度および時間と共に上昇した。これは、他の元素の除去とＳｉ富化の組合せの結果である。図３ＡはＳｉ対Ａｌの比率を示しているのに対し、図３ＢはＳｉ対Ｂａの比率を示している。これらの比率は、時間と温度の関数として１．５ＭのＨＣｌで浸出したＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」低ＦｅガラスのＸＰＳにより決定された表面組成（原子％）を示す、下記の表２のＸＰＳデータに基づいて計算した。組成は、表面汚染を排除するために標準化されている。未浸出の対照ウェハーのものと比べて浸出ウェハー中のＳｉ対他の元素のより高い比率は、ガラス表面上のシリカの富化および／または他の元素の除去を示している。
Figure 0006463341
ウェハーの原子間力顕微鏡（「ＡＦＭ」）表面粗さ（「Ｒａ」）は、処理前に０．２５ｎｍであると測定された。１．５時間に亘る５０℃での０．１ＭのＨＣｌ中で浸出した後、ウェハーの測定Ｒａは０．２７ｎｍであった。Ｒａにおけるこの差は測定誤差内であり、したがって、表面粗さの測定は、浸出の前後で表面粗さの変化を示さなかった。
処理済みガラス基板の電気的影響を特徴付けるために、リング型電界効果トランジスタ（「リングＦＥＴ」、同心電極を有するＴＦＴ）デバイスを使用した。
リングＦＥＴデバイスは、ガラス基板上半導体を備え、材料と製造プロセスの最適化のためのフィードバックを提供する成分材料の電気的性質を直接評価する能力を提供する。バージン材料の迅速な直接評価を提供する既存の擬似ＦＥＴは、接触が絶縁体の両側の半導体に行うことができる、半導体／絶縁体／半導体積層体からなる絶縁体上シリコン（「ＳＯＩ」）材料にしか働かない。これは、接触が第２の半導体には行われない、ガラス基板上半導体には機能しないであろう。リングＦＥＴ設計およびプロセスは、比較的厚い（数十から数百マイクロメートル）のガラス層を有する基板を特徴付けるための既存の技法の制限を特異的に対象としている。このリングＦＥＴデバイスは、リング型電界効果トランジスタのソース、ゲートおよびドレインを構成する３つの同心の同一平面上の電極を有する。
このリングＦＥＴは、製造中に見られるものなどの典型的なＴＦＴパラメータの全てを、全ＴＦＴトランジスタ製造プロセスを運転する必要なく、測定し、特徴付けることを可能にする。この分析のために、浸出したガラス表面上にリングＦＥＴを製造した。
図４から図７までのデータを収集するために使用したトランジスタは、最初に、プラズマ支援化学気相堆積（「ＰＥＣＶＤ」）反応器内において４００℃でＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラス上にアモルファスシリコン（「ａ−Ｓｉ」）層を直接堆積させることによって製造した。次いで、このａ−Ｓｉ層をＮ2雰囲気中で１２時間に亘り６３０℃でアニールして、多結晶シリコン（「ｐ−Ｓｉ」）層を形成した。スパッタリングにより２５０ｎｍのＡｌを堆積させ、フォトリソグラフィーを使用してパターン形成し、エッチングして、ソース／ドレイン電極を形成した。次いで、チャンネル領域およびソース／ドレイン電極を覆って、３９０℃でＰＥＣＶＤ槽内のオルトケイ酸テトラエチル（「ＴＥＯＳ」）気体前駆体から１００ｎｍのブランケットＳｉＯ2層を堆積させた。スパッタリングにより２５０ｎｍのＡｌを堆積させ、フォトリソグラフィーを使用してパターン形成し、エッチングして、ゲート電極を形成した。ソース電極とドレイン電極を覆うＳｉＯ2ゲート酸化物を通してビアホールをエッチングして、電気接点を作製することができた。次いで、サンプルを２００ミリトールのＮ2雰囲気中で１時間に亘り４５０℃でアニールした。これにより、Ａｌソース／ドレイン電極がシリコンと反応し、このようにして、トランジスタのｐ型ドープソース／ドレイン電極を形成する。
全てのＴＦＴ特徴は、室温で測定した。ウェハーに特定の化学処理を施した、各ウェハー上の５２部位を測定した。各処理について多数（３以上）のウェハーが使用され、それゆえ、ウェハー内とウェハー間のばらつきを測定できた。このことは、ＴＦＴ製造中に生じるプロセス雑音を明らかにし、統計的方法を通じて抽出できる実験処理条件のより強い信号を生成するのに役だった。図４から図７に示されたトランジスタのデータは、ガラスをＨＣｌ酸で処理して浸出層を形成することは、ＴＦＴのオフ状態特徴を改善するのに役立つことを示している。
例えば、図４は、未処理（点線）と処理済み（実線）のＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラス上のＴＦＴ ＩD−ＶG伝達特性を示している。各場合において、曲線の数は４５（ｎ＝４５）である。処理済みサンプルがより小さいばらつきを示すのが明らかに分かる。
図５は、非再循環浴中の７５℃での処理時間の関数としてのＴＦＴ漏れ電流に対する１：７のＨＣｌ：Ｈ2Ｏ浸出溶液の効果を示す箱ひげ図を図解している。Ｃｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスを使用した。未処理の対照サンプルは、時間＝０で表される。未処理ガラス（ｔ＝０分）は、漏れ電流の大きいばらつきを持つ高い中央値を示す。０を超える処理時間について、中央値の漏れ電流は低下し、ばらつきは減少する。より長い処理時間について、ばらつきと中央値の漏れ電流は、溶液が再循環されなかったので、たぶん表面上の汚染物質の再堆積のために、上昇する。
図６は、非再循環浴中の７５℃での処理時間の関数としてのＴＦＴ閾値以下のスイング（「ＳＳ」）電流（ｍＶ／ｄｅｃ）に対する１：７のＨＣｌ：Ｈ2Ｏ浸出溶液の効果を示す箱ひげ図を図解している。Ｃｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスを使用した。未処理の対照サンプルは、時間＝０で表される。概して、閾値未満のスイングのばらつきは、どの量の処理時間後にも減少する。
図７は、様々な浸出時間と温度に関する金属不純物を有さない石英基板と比べた処理済みと未処理のＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスの閾値未満のスイング（ＳＳ）を示すグラフである。未処理のＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスは、石英と比べて高いＳＳを有する。４０℃で短時間に亘りＣｏｒｎｉｎｇ「Ｌｏｔｕｓ」ガラスを処理すると、そのＳＳ性能を石英のものに近くしつつ、ばらつきも減少させる。未処理の対照は、時間＝０および温度＝４０℃と７５℃で表される。
そうではないと明白に示されていない限り、ここに述べられたどの方法も、その工程を特定の順序で行うことを必要とするものと解釈されることは決して意図されていない。したがって、方法の請求項が、その工程が従うべき順序を実際に列挙していない場合、または工程が特定の順序に制限されるべきことを請求項または説明に他の様式で具体的に述べられていない場合、どの特定の順序も暗示されていることは決して意図されていない。
先に説明は、例示かつ説明のためだけであり、本開示の制限と解釈すべきではないことが理解されよう。さらに、ここでの様々な実施の形態の様々な特性および／または特徴を互いに組み合わせてもよいことを理解すべきである。したがって、改変および変更を説明の実施の形態に行ってもよく、本発明の精神すなわち範囲から逸脱せずに、他の配置が想起されるであろう。本発明の精神と実体を含む開示の実施の形態の改変、組合せ、下位の組合せ、および変種が当業者に想起されるであろうから、本発明は、添付の特許請求の範囲およびその同等物の範囲内に全てを含むと解釈すべきである。
１０１ 従来のトップゲート型ＴＦＴデバイス
１０２ 本発明のトップゲート型ＴＦＴデバイス
１２０ ドレイン
１２５ 半導体層
１３５ 金属不純物
１４０、１４５ バルクガラス基板
１５０ 空乏／浸出ガラス層

Claims (7)

  1. アルカリ土類ホウアルミノケイ酸塩ガラスを含んでなる、ディスプレイ用ガラス基板の表面層を化学処理する方法であって、
    前記ガラス基板の表面を、該ガラス基板の前記表面内に１ｎｍから２００ｎｍの範囲の深さまで延在する表面層から、アルカリ土類金属、ホウ素、アルミニウム、および金属汚染物質からなる群より選択される少なくとも１つの元素を浸出するのに十分な時間に亘り十分な温度でＨＣｌを含む加熱溶液と接触させて、空乏層を与える工程を有してなり、
    前記ガラス基板の前記表面の表面粗さが、前記接触工程の前後で実質的に同じである方法。
  2. 前記ガラス基板の前記表面層において、前記接触工程後に、前記接触工程前より、４から１５％の範囲でシリカが豊富である、請求項１記載の方法。
  3. 前記ガラス基板の前記表面層が、前記接触工程後に、前記接触工程前より、少なくとも２０％高いＳｉ：Ａｌ比を有する、請求項１記載の方法。
  4. 前記ＨＣｌを含む溶液の濃度が、０．１モル毎リットルから２．０モル毎リットルの範囲にある、請求項１から３いずれか１項記載の方法。
  5. 前記ＨＣｌを含む溶液の温度が４０℃から８０℃の範囲にある、請求項１から４いずれか１項記載の方法。
  6. 前記接触時間が１分から３０分に及ぶ、請求項１から５いずれか１項記載の方法。
  7. １ｎｍから２００ｎｍに及ぶ深さを有する化学処理された表面層が空乏層を形成してなる、アルカリ土類ホウアルミノケイ酸塩を含んでなるディスプレイ用ガラス基板であって、該化学処理された表面層から、アルカリ土類金属、ホウ素、アルミニウム、および金属汚染物質からなる群より選択される少なくとも１つの元素が除去されている、ディスプレイ用ガラス基板。
JP2016511771A 2013-04-30 2014-04-25 空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ Expired - Fee Related JP6463341B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361817536P 2013-04-30 2013-04-30
US61/817,536 2013-04-30
PCT/US2014/035428 WO2014179163A1 (en) 2013-04-30 2014-04-25 Glass with depleted layer and polycrystalline-silicon tft built thereon

Publications (2)

Publication Number Publication Date
JP2016525996A JP2016525996A (ja) 2016-09-01
JP6463341B2 true JP6463341B2 (ja) 2019-01-30

Family

ID=51843867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511771A Expired - Fee Related JP6463341B2 (ja) 2013-04-30 2014-04-25 空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ

Country Status (6)

Country Link
US (1) US9722084B2 (ja)
JP (1) JP6463341B2 (ja)
KR (1) KR102166947B1 (ja)
CN (1) CN105164795B (ja)
TW (1) TWI628718B (ja)
WO (1) WO2014179163A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771375B (zh) * 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
CN110582470A (zh) * 2017-03-09 2019-12-17 康宁股份有限公司 通过表面化学处理降低玻璃的静电荷的方法
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180618A (en) 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
JPS5826052A (ja) 1981-08-06 1983-02-16 Asahi Glass Co Ltd アルカリ拡散防止酸化ケイ素膜付ガラス体
GB2199318B (en) 1986-12-04 1990-11-14 Glaverbel Dealkalised sheet glass and method of producing same
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5851366A (en) 1994-07-19 1998-12-22 Corning Incorporated Adhering metal to glass
US5792327A (en) 1994-07-19 1998-08-11 Corning Incorporated Adhering metal to glass
US5578103A (en) 1994-08-17 1996-11-26 Corning Incorporated Alkali metal ion migration control
JP2951571B2 (ja) * 1995-07-04 1999-09-20 ホーヤ株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
US5985700A (en) 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
US6430965B2 (en) * 1996-12-30 2002-08-13 Hoya Corporation Process for producing glass substrate for information recording medium and process for producing recording medium using said glass substrate
JP3025654B2 (ja) * 1997-02-09 2000-03-27 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
JP3023429B2 (ja) * 1997-02-09 2000-03-21 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
JPH1125454A (ja) * 1997-06-30 1999-01-29 Hoya Corp 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002255588A (ja) * 2001-02-28 2002-09-11 Iljin Diamond Co Ltd ガラスの表面からのナトリウム元素の除去方法
JP4795614B2 (ja) * 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
DE102006035797B3 (de) * 2006-07-28 2007-08-16 Heraeus Quarzglas Gmbh & Co. Kg Verfahren zum Reinigen von Quarzglasoberflächen
JP2008094641A (ja) * 2006-10-06 2008-04-24 Ohara Inc 基板の製造方法
US7929332B2 (en) * 2007-06-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
JP4117018B2 (ja) * 2007-09-27 2008-07-09 富士フイルム株式会社 熱現像感光材料を用いた画像形成方法
AU2010320709B2 (en) 2009-11-18 2015-04-09 Reckitt Benckiser Llc Ultrasonic surface treatment device and method
JP5693265B2 (ja) 2010-07-07 2015-04-01 ナミックス株式会社 太陽電池及びその電極形成用導電性ペースト
WO2012093516A1 (ja) * 2011-01-07 2012-07-12 旭硝子株式会社 情報記録媒体用ガラス基板、その製造方法および磁気記録媒体
JP5391220B2 (ja) * 2011-03-22 2014-01-15 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板の製造方法
US9315412B2 (en) 2011-07-07 2016-04-19 Corning Incorporated Surface flaw modification for strengthening of glass articles

Also Published As

Publication number Publication date
KR102166947B1 (ko) 2020-10-19
CN105164795B (zh) 2020-07-14
TWI628718B (zh) 2018-07-01
US9722084B2 (en) 2017-08-01
KR20160003119A (ko) 2016-01-08
CN105164795A (zh) 2015-12-16
US20160071981A1 (en) 2016-03-10
JP2016525996A (ja) 2016-09-01
WO2014179163A1 (en) 2014-11-06
TW201501212A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
TWI603790B (zh) 清潔玻璃基板之方法
KR101028346B1 (ko) 질화 규소막 및 반도체 장치
KR20100017143A (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
JP6463341B2 (ja) 空乏層を備えたガラスおよびその上に構築された多結晶シリコンｔｆｔ
CN101887842A (zh) Soi衬底的制造方法及soi衬底
Heyns et al. Cost-effective cleaning and high-quality thin gate oxides
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
JP4245086B2 (ja) ガラス上薄膜トランジスタの製造方法
CN107346727B (zh) 基板清洗方法及成膜方法
KR101729090B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9231062B2 (en) Method for treating the surface of a silicon substrate
CN105009297A (zh) 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法
EP1122788A1 (en) Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
KR100196508B1 (ko) 반도체 장치의 폴리실리콘막 세정방법
WO2009084284A1 (ja) 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
JP2002110997A (ja) 多結晶薄膜トランジスタの製造方法
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
TWI539487B (zh) 一種ltps產品中製造緩衝層的方法
CN103928293A (zh) 一种对金属前介质层进行处理的方法
Hwang et al. A Study on Germanium as a Contaminant Source in Semiconductor Fabrication Process
Yang et al. Amorphous‐silicon thin‐film transistor on soda‐lime glass
JP2002131777A (ja) 液晶表示装置の製造方法
Chae A Study on Germanium as a Contaminant Source in Semiconductor Fabrication Process Dong Won Hwang, Jae Seok Lee, Pil Kwon Jun, Yang Ku Lee, and Seung
KR20140045781A (ko) 반도체 기판의 세정 방법 및 그 제조 방법
Ye et al. Effect of wet chemical treatment on BK-7 substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees