CN101887842A - Soi衬底的制造方法及soi衬底 - Google Patents

Soi衬底的制造方法及soi衬底 Download PDF

Info

Publication number
CN101887842A
CN101887842A CN2010101782065A CN201010178206A CN101887842A CN 101887842 A CN101887842 A CN 101887842A CN 2010101782065 A CN2010101782065 A CN 2010101782065A CN 201010178206 A CN201010178206 A CN 201010178206A CN 101887842 A CN101887842 A CN 101887842A
Authority
CN
China
Prior art keywords
silicon
substrate
support substrates
manufacture method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101782065A
Other languages
English (en)
Other versions
CN101887842B (zh
Inventor
奥野直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510345359.7A priority Critical patent/CN105047601A/zh
Publication of CN101887842A publication Critical patent/CN101887842A/zh
Application granted granted Critical
Publication of CN101887842B publication Critical patent/CN101887842B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种SOI衬底的制造方法及SOI衬底。本发明的目的之一在于抑制当贴合玻璃衬底和单晶半导体衬底来制造SOI衬底时产生的硅层表面的粗糙。或者，本发明的目的之一在于提供一种抑制上述粗糙并提高成品率的半导体装置。通过对接合衬底照射加速了的离子来在该接合衬底中形成脆化区，在接合衬底或支撑衬底的表面上形成绝缘层，隔着绝缘层使接合衬底和支撑衬底贴合并在接合衬底和支撑衬底的一部分中形成不贴合的区域，通过进行热处理，在脆化区中分离接合衬底来在支撑衬底上形成半导体层。

Description

SOI衬底的制造方法及SOI衬底
技术领域
本发明涉及一种SOI(Silicon on Insulator：绝缘体上硅)衬底的制造方法、SOI衬底以及使用该衬底的半导体装置的制造方法。
背景技术
近年来，对利用在绝缘表面上存在有较薄的单晶半导体层的SOI(Silicon on Insulator：绝缘体上硅)衬底来代替大块状硅片进行了研讨。通过使用SOI衬底，可以减小由晶体管的漏极与衬底形成的寄生电容，为此SOI衬底因其可以提高半导体集成电路的性能而被受关注。
作为SOI衬底的制造方法之一，已知智能切割(注册商标)法(例如，参照专利文献1)。以下对利用智能切割法的SOI衬底的制造方法的概要进行说明。首先，利用离子注入法对硅片进行氢离子注入，以在离其表面有预定的深度处形成微小气泡层。接着，隔着氧化硅膜，将注入有氢离子的硅片与其他的硅片接合。然后，通过进行加热处理，将注入有氢离子的硅片的一部分以微小气泡层为边界分离为薄膜状，并在接合的其他的硅片上形成单晶硅膜。
此外，还提出有一种利用该种智能切割法将单晶硅层形成在由玻璃构成的支撑衬底上的方法(例如，参照专利文献2)。与硅片相比，玻璃衬底容易实现大面积化，并且其是廉价的衬底，因此被主要用于液晶显示装置等的制造。通过使用玻璃衬底作为支撑衬底，可以制造大面积且廉价的SOI衬底。
[专利文献1]日本专利申请公开H05-211128号公报
[专利文献2]日本专利申请公开2005-252244号公报
当通过上述智能切割法等在玻璃衬底上形成单晶硅层时，与使硅片彼此贴合而制造SOI衬底时相比，会有硅层的表面的粗糙度变大的趋势。这种表面的粗糙在后面的工序中引发各种缺陷，而结果成为使半导体元件或半导体装置的成品率降低的主要因素。
发明内容
鉴于上述问题，所公开的本发明的一个方式的目的之一在于抑制当通过贴合玻璃衬底等支撑衬底和作为接合衬底的单晶半导体衬底制造SOI衬底时产生的硅层表面的粗糙。并且，所公开的本发明的另一目的在于通过抑制上述粗糙的产生来提高半导体装置的成品率。
在所公开的本发明的一个方式中，当通过贴合接合衬底和支撑衬底时，在接合衬底和支撑衬底的界面的一部分(特别是边缘部)意图性地形成不贴合的区域。下面进行详细的说明。
所公开的本发明的一个方式是一种SOI衬底的制造方法，包括以下步骤：通过对接合衬底照射加速了的离子来在该接合衬底中形成脆化区；在接合衬底或支撑衬底的表面上形成绝缘层；隔着绝缘层使接合衬底和支撑衬底贴合并在接合衬底和支撑衬底的一部分中形成不贴合的区域；以及通过进行热处理，在脆化区中分离接合衬底来在支撑衬底上形成半导体层。
在上述制造方法中，优选对半导体层照射激光。此外，通过在接合衬底或支撑衬底的表面形成凹部和凸部中的一方或双方来形成不贴合的区域。此外，通过将支撑衬底和接合衬底贴合时的按压力设定为20N/cm2以上来形成不贴合的区域。
优选将不贴合的区域的面积设定为1.0mm2以上。此外，优选将不贴合的区域形成在接合衬底的角部。此外，优选使接合衬底和支撑衬底的贴合从接合衬底的角部开始进展。此外，热处理的温度优选是500℃以下。
通过上述方法可以提供缺陷(尤其是，其直径是1μm以上的缺陷)的数密度例如是5.0个/cm2以下、优选是1.0个/cm2以下的SOI衬底。此外，通过上述方法可以提供半导体层的表面的P-V是120nm以下的SOI衬底。此外，通过使用上述SOI衬底制造并提供半导体装置。
一般来说，SOI衬底是指具有在绝缘表面上设置有硅半导体层的结构的半导体衬底，但是在本说明书等中，作为包括在绝缘表面上设置有半导体层的结构的半导体衬底的概念而使用。换言之，用于SOI衬底的半导体层不局限于硅半导体层。此外，在本说明书等中，半导体衬底不但表示仅由半导体材料构成的衬底，而且表示包含半导体材料的所有的衬底。换言之，SOI衬底也包括在半导体衬底的范畴内。
注意，在本说明书等中，单晶是指在注目于某个晶轴时，该晶轴的方向在样品的任何部分都朝向相同方向的结晶。换言之，即使包含结晶缺陷或悬空键，只要是如上述那样晶轴方向一致的结晶，则都视为单晶。
此外，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。例如，显示装置和集成电路都包括在半导体装置的范畴内。此外，在本说明书等中，显示装置包括发光显示装置、液晶显示装置和利用电泳元件等的显示装置。发光显示装置包括发光元件，液晶显示装置包括液晶元件。其亮度由电流或电压控制的元件包括在发光元件的范畴内，具体包括无机EL(电致发光)和有机EL等。
在所公开的本发明的一个方式中，在贴合的界面的一部分(边缘部)意图性地形成不贴合的区域。由此，可以提供一种抑制半导体层表面产生粗糙的SOI衬底。并且，可以提高利用该SOI衬底的半导体装置的成品率。
附图说明
图1A至1F是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图2A至2C是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图3A和3B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
图4A至4G是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图5A至5C是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图6A和6B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
图7A至7G是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图8A至8D是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图9A和9B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
图10A至10H是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图11A至11D是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图12A和12B是示出SO I衬底及半导体装置的制造方法的一例的平面图；
图13A至13D是示出晶体管的制造方法的一例的截面图；
图14A至14D是示出晶体管的制造方法的一例的截面图；
图15A和15B分别是晶体管的平面图及截面图；
图16A和16B是示出硅层表面的状态的图；
图17A和17B是示出硅层表面的状态的图；
图18A和18B是示出硅层表面的状态的图；
图19是示出玻璃衬底表面的状态的一例的图；
图20是示出不贴合的区域的直径与缺陷数量的关系的图；
图21A和21B是示出表面粗度的比较结果的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予详细的说明。但是，本发明不局限于以下的实施方式的记载内容，所属技术领域的普通技术人员很容易理解：本发明的方式和细节可以在不脱离本说明书等所公开的发明的宗旨的条件下作各种各样的变换。此外，可以适当地组合根据不同的实施方式的结构来实施。而且，在以下说明的发明的结构中，对相同的部分或具有同样的功能的部分使用相同的附图标记，而省略其重复说明。
实施方式1
在本实施方式中，对SOI衬底的制造方法的一例，参照附图进行说明。具体而言，说明制造在支撑衬底上设置有单晶半导体层的SOI衬底的情况。
首先，准备支撑衬底100和单晶半导体衬底110(参照图1A、图1B)。
作为支撑衬底100，可以使用由绝缘体构成的衬底。具体而言，可举出用于电子工业的各种玻璃衬底诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等、石英衬底、陶瓷衬底、蓝宝石衬底。另外，在上述玻璃衬底中，通过使其包含其量大于氧化硼的氧化钡，可以获得更实用的耐热玻璃。因此，在对玻璃衬底要求耐热性的时候，优选使用包含其量大于氧化硼的氧化钡的玻璃衬底。另外，在本实施方式中，说明使用玻璃衬底作为支撑衬底100的情况。通过使用可实现大面积化且廉价的玻璃衬底作为支撑衬底100，可以谋求实现低成本化。
此外，作为支撑衬底100也可以使用单晶硅衬底、单晶锗衬底等的半导体衬底。在作为支撑衬底100使用半导体衬底的时候，因为与使用玻璃衬底等的情况相比热处理的温度条件缓和，所以容易得到高质量的SOI衬底。在此，作为半导体衬底，也可以使用太阳能电池级硅(SOG-Si：Solar Grade Silicon)衬底等。此外，还可以使用多晶半导体衬底。在使用太阳能电池级硅或多晶半导体衬底的时候，与使用单晶硅衬底等的情况相比，可以抑制制造成本。
另外，由于所公开的本发明的一个方式是抑制起因于涉及贴合的衬底的材料等的差异而产生的半导体层表面的粗糙，所以当涉及贴合的衬底的材料等不同时很有效，但是即使在贴合利用相同的材料等的衬底的时候，也可以抑制表面的粗糙，在此观点上可以获得充分的效果。
至于上述支撑衬底100，优选预先对其表面进行清洗。具体而言，使用盐酸和过氧化氢以及纯水的混合液(HPM)、硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、稀释的氢氟酸(DHF)等对支撑衬底100进行超声波清洗。通过这种清洗处理，可以提高支撑衬底100表面的平坦性并去除残留在支撑衬底100表面的研磨粒子等。
作为单晶半导体衬底110，例如可以使用由第14族元素构成的单晶半导体衬底诸如单晶硅衬底、单晶锗衬底、单晶硅锗衬底等。此外，也可以使用诸如砷化镓、磷化铟等的化合物半导体衬底。作为市场上出售的硅衬底，典型的是直径为5英寸(125mm)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)、直径为16英寸(400mm)的圆形的硅衬底。注意，单晶半导体衬底110的形状不局限于圆形，例如也可以加工为矩形等而使用。此外，可以通过CZ法及FZ(浮区)法制造单晶半导体衬底110。
从去除污染物的观点来看，优选预先使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、稀释的氢氟酸(DHF)等对单晶半导体衬底110的表面进行清洗。此外，也可以通过交替喷出稀释的氢氟酸和臭氧水进行清洗。
接着，在离单晶半导体衬底110的表面有预定的深度处形成脆化区112，然后，隔着绝缘层114贴合支撑衬底100和单晶半导体衬底110(参照图1C、图1D)。
在本实施方式中，在绝缘层114表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部140，来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的区域(参照图1C)。通过形成凹部140，也可以暴露单晶半导体衬底110。像这样，通过形成不贴合的区域来可以制造分离的开端，因此可以抑制要形成的单晶半导体层表面的粗糙。另外，上述不贴合的区域的形成还有助于缓和膜应力。
另外，在本实施方式中，在绝缘层114中形成凹部140，但是所公开的本发明的一个方式不被解释为仅限定该结构。也可以形成凸部来代替凹部。当然可以组合凹部和凸部而形成凹凸部。
作为凹部的制造方法，有在形成绝缘层114之后的构图、利用激光照射等的打标(marking)、利用玻璃笔的打标等。此外，作为凸部的形成方法，有在形成绝缘层114之后的构图、利用激光照射等的打标(marking)、利用玻璃笔的打标和将适当大小的粒子附着到绝缘层114的表面的方法等。另外，在对衬底(或半导体装置)附加识别号码的情况等下，可以使用激光打标器进行印字。当利用该技术形成凹部或凸部时，可以不增大制造成本的同时形成上述不贴合的区域，所以是优选的。
此外，只要能够形成不贴合的区域，不限定于形成凹部或凸部。例如，通过调整贴合时的压力(被施加到支撑衬底和单晶半导体衬底的压力)来可以形成支撑衬底100和单晶半导体衬底110不贴合的区域。此时，优选将贴合时的压力设定为20N/cm2以上。通过将贴合时的压力设定为20N/cm2以上，可以适当地形成不贴合的区域。
另外，上述不贴合的区域的面积优选为1.0mm2以上。由此，可以有效地抑制要形成的半导体层表面的粗糙。此外，通过将不贴合的区域的面积形成为25mm2以上，可以进一步发挥其效果。
另外，在本实施方式中，在对应于单晶半导体衬底的边缘部的区域中形成不贴合的区域，但是所公开的本发明不局限于此。在将不贴合的区域设置在对应于单晶半导体衬底的边缘部的区域中的时候，例如优选设置在单晶半导体衬底的角部。像这样，通过将不贴合的区域设置在角部并从该角部进展贴合，可以进一步提高抑制半导体层表面的粗糙的效果。
形成在离单晶半导体衬底110的表面有预定的深度处的脆化区112通过对单晶半导体衬底110照射具有由加速的动能的氢等离子来可以形成。
作为形成脆弱区112的区域的深度，可以根据离子的动能、质量和电荷、离子的入射角等来调节。此外，在与离子的平均侵入深度大略相同深度的区域中形成脆弱区112。由此，根据添加离子的深度，调节从单晶半导体衬底110分离的单晶半导体层的厚度。例如，将平均侵入深度调节为使单晶半导体层的厚度为10nm以上且500nm以下，优选为50nm以上且200nm以下左右，即可。
可以使用离子掺杂装置或离子注入装置进行上述离子照射处理。作为离子掺杂装置的典型例子，有将使工艺气体等离子体激发而产生的所有离子种照射到被处理体的非质量分离型的装置。在该装置中，其不对等离子体中的离子种进行质量分离而将它照射到被处理体。针对于此，离子注入装置是质量分离型的装置。在离子注入装置中，对等离子体中的离子种进行质量分离，并将某个特定的质量的离子种照射到被处理体。
在本实施方式中，说明使用离子掺杂装置将氢添加到单晶半导体衬底110的例子。作为源气体，使用包含氢的气体。至于照射的离子，优选提高H3 +的比例。具体而言，相对于H+、H2 +、H3 +的总量，H3 +的比例为50％以上(更优选为80％以上)。通过提高H3 +的比例，可以提高离子照射的效率。
另外，要添加的离子不局限于氢。也可以添加氦等离子。此外，要添加的离子不局限于一种，也可以添加多种离子。例如，当使用离子掺杂装置同时照射氢和氦时，与在不同的工序中照射氢和氦时相比，可以减少步骤数量，并且可以进一步抑制后面形成的单晶半导体层表面的粗糙。
此外，可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的绝缘层的单层或叠层形成绝缘层114。可以通过热氧化法、CVD法、溅射法等形成这些膜。
注意，在本说明书中，氧氮化物指的是在其组成上氧含量(原子数)多于氮含量的物质，例如氧氮化硅包含：50原子％以上且70原子％以下的氧；0.5原子％以上且15原子％以下的氮；25原子％以上且35原子％以下的硅；以及0.1原子％以上且10原子％以下的氢。此外，氮氧化物指的是在其组成上氮含量(原子数)多于氧含量的物质，例如氮氧化硅包含：5原子％以上且30原子％以下的氧；20原子％以上且55原子％以下的氮；25原子％以上且35原子％以下的硅；以及10原子％以上且30原子％以下的氢。但是，上述范围是为当利用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)或氢前方散射法(HFS：Hydrogen Forward Scattering)来测定时的范围。此外，结构元素的含有比率的总和不超过100原子％。
使支撑衬底100和单晶半导体衬底110隔着绝缘层114粘合，然后对支撑衬底100或单晶半导体衬底110的一处施加1N/cm2以上且500N/cm2以下的压力来进行贴合(参照图1D)。当施加压力时，从该部分起开始支撑衬底100和绝缘层114的接合，并自发地形成接合，而使接合扩展于整个面。该接合工序利用范德华力和氢键作用，可以在常温下进行。
另外，优选使贴合从上述不贴合的区域开始进展。当然，当使贴合从上述不贴合的区域以外的区域开始进展时也可以获得一定程度的效果，但是当使贴合从上述不贴合的区域开始进展时可以进一步有效地抑制表面的粗糙。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对贴合的表面进行表面处理。通过进行表面处理，可以提高单晶半导体衬底110和支撑衬底100的接合界面的接合强度。
作为表面处理，可以举出湿处理、干处理或湿处理和干处理的组合。也可以组合不同的湿处理或不同的干处理而进行表面处理。
作为湿处理，可以举出使用臭氧水的臭氧处理(臭氧水清洗)、兆频超声波清洗或二流体清洗(将纯水和添加有氢的水等的功能性水与氮等的载流子气体一起喷射的方法)等。作为干处理，可以举出紫外线处理、臭氧处理、等离子体处理、偏压施加等离子体处理或自由基处理等。通过对被处理体(单晶半导体衬底、形成在单晶半导体衬底上的绝缘层、支撑衬底或形成在支撑衬底上的绝缘层)进行上述那样的表面处理来发挥提高被处理体表面的亲水性及清洁性的效果。其结果是，可以提高衬底之间的接合强度。
湿处理对去除附着到被处理体表面的大的尘屑等有效。而干处理对去除或分解附着到被处理体表面的有机物等的小的尘屑有效。在此，当在对被处理体进行紫外线处理等的干处理之后进行清洗等的湿处理时，可以使被处理体表面清洁化及亲水化，并能抑制被处理体表面的水印(water mark)的产生，所以是优选的。
此外，作为干处理，优选进行使用臭氧或单态氧等的处于活性状态的氧的表面处理。借助于臭氧或单态氧等的处于活性状态的氧，可以有效地去除或分解附着到被处理体表面的有机物。另外，通过对于臭氧或单态氧等的处于活性状态的氧组合利用包括紫外线中的低于200nm的波长的光的处理，可以更有效地去除附着到被处理体表面的有机物。下面进行具体的说明。
例如，通过在包含氧的气氛下照射紫外线，进行被处理体的表面处理。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光和包括紫外线中的200nm以上的波长的光，可以生成臭氧和单态氧。此外，通过照射包括紫外线中的低于180nm的波长的光，可以生成臭氧和单态氧。
示出通过在包含氧的气氛下照射包括低于200nm的波长的紫外光及包括200nm以上的波长的紫外光，来发生的反应的例子。
O2+hv(λ1nm)→O(3P)+O(3P) …(1)
O(3P)+O2→O3              …(2)
O3+hv(λ2nm)→O(1D)+O2    …(3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包括低于200nm的波长(λ1nm)的光(hv)，生成基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))和氧(O2)起反应而生成臭氧(O3)。而且，通过在反应式(3)中，在包含所生成的臭氧(O3)的气氛下照射包括200nm以上的波长(λ2nm)的光，生成激发态的单态氧O(1D)。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光，生成臭氧，并通过照射包括200nm以上的波长的光，分解臭氧来生成单态氧。例如可以通过在包含氧的气氛下照射低压汞灯(λ1＝185nm，λ2＝254nm)进行上述表面处理。
此外，示出在包含氧的气氛下照射包括低于180nm的波长的光而发生的反应的例子。
O2+hv(λ3nm)→O(1D)+O(3P)    …(4)
O(3P)+O2→O3                 …(5)
O3+hv(λ3nm)→O(1D)+O2       …(6)
在上述反应式(4)中，通过在包含氧(O2)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(6)中，通过在包含所生成的臭氧(O3)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧和氧。通过在包含氧的气氛下照射包括紫外线中的低于180nm的波长的光，生成臭氧并分解臭氧或氧来生成单态氧。例如，可以通过在包含氧的气氛下照射Xe受激准分子UV灯进行上述那样的表面处理。
可以利用包括低于200nm的波长的光来切断附着到被处理体表面的有机物等的化学键，并可以利用臭氧或单态氧来对附着到被处理体表面的有机物及切断化学键的有机物等进行氧化分解而去除。通过进行上述那样的表面处理，可以进一步提高被处理体表面的亲水性及清洁性，并实现优良的接合。
另外，在贴合之后，也可以进行热处理以增高接合强度。该热处理的温度为不在脆化区112中产生分离的温度(例如，室温以上且低于400℃)。另外，也可以在该温度范围内一边进行加热一边使支撑衬底100和绝缘层114接合。作为上述热处理，可以使用加热炉如扩散炉或电阻加热炉等、RTA(快速热退火：Rapid Thermal Anneal)装置、微波加热装置等。另外，上述温度条件只是一例而已，所公开的本发明的一个方式不被解释为限定于此。
接着，通过例如在400℃以上的温度下进行热处理在脆化区112中进行单晶半导体衬底110的分离，在支撑衬底100上隔着绝缘层114设置单晶半导体层116(参照图1E、图1F)。
通过进行热处理，在由所添加的元素而形成在脆化区112中的微小的孔中使所述元素的体积膨胀，且使微小的孔的内部的压力升高。由于压力的升高而在脆化区112中产生裂缝，因此单晶半导体衬底110沿着脆化区112分离。因为绝缘层114是与支撑衬底100接合着的，所以在支撑衬底100上残留有从单晶半导体衬底110分离的单晶半导体层116(单晶半导体衬底110的表面和脆化区之间的层)和绝缘层114。注意，因为在凹部140中不进行贴合，所以在支撑衬底100的对应于凹部140的区域中不形成单晶半导体层116。这样的区域成为分离的开端，而可以抑制单晶半导体层116表面的粗糙。
另外，上述分离时的热处理温度优选尽可能地低。这是因为分离时的温度越低越可以抑制单晶半导体层116表面的粗糙的缘故。具体而言，例如，当将上述分离时的热处理温度设定为300℃以上且600℃以下，优选为400℃以上且500℃以下时，很有效。另外，本发明人发现：通过形成上述不贴合的区域而使发生分离时的衬底温度变低。就是说，可以降低分离所需的衬底温度。例如，虽然在不形成不贴合的区域的时候，分离时需要500℃以上的温度，但是通过形成不贴合的区域可以以500℃以下的温度进行分离。另外，上述温度条件只是一例而已，所公开的本发明的一个方式不被解释为限定于此。
此外，本发明人还发现：通过形成不贴合的区域而使支撑衬底和半导体衬底分离时的温度(分离温度)的不均匀性变低。例如，当制造形成有不贴合的区域的4个样品而进行分离时，确认到分离时的温度在大约±1℃的范围内。因此，通过形成不贴合的区域，可以抑制分离工序的不均匀性。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图2A、图2B、图3A)。注意，图2B对应于沿着图3A的A-B的截面。
另外，优选的是，通过照射激光132，使单晶半导体层116部分熔化。这是因为如下缘故：在进行完全熔化时，因在成为液相之后产生的无秩序的核使微晶化进展而使晶性降低。另一方面，由于在进行部分熔化时，可以根据不熔化的固相部分使结晶成长，因此与对单晶半导体层116进行完全熔化的情况相比，可以提高结晶品质。此外，可以抑制从绝缘层114引入氧和氮等。注意，上述步骤中的部分熔化是指将因激光照射的单晶半导体层116熔化的深度设定为比与绝缘层114侧的界面的深度浅(也就是，设定为比单晶半导体层116的厚度浅)的情况。换言之，是指单晶半导体层116的上层熔化而成为液相，但是下层不熔化而保持固相状态的情况。此外，完全熔化是指单晶半导体层116熔化到与绝缘层114的界面而变成液体状态的情况。
至于上述激光的照射，优选使用脉冲振荡激光。这是因为其可以获得高能，从而容易制造出部分熔化状态。振荡频率优选为1Hz以上且10MHz以下，但是不局限于此。作为上述脉冲振荡激光，有Ar激光、Kr激光、受激准分子(ArF、KrF、XeCl)激光、CO2激光、YAG激光、YVO4激光、YLF激光、YAlO3激光、GdVO4激光、Y2O3激光、红宝石激光、变石激光、Ti：蓝宝石激光、铜蒸汽激光、金蒸汽激光等。另外，若是能够进行部分熔化，则也可以使用连续振荡激光。作为连续振荡激光，有Ar激光、Kr激光、CO2激光、YAG激光、YVO4激光、YLF激光、YAlO3激光、GdVO4激光、Y2O3激光、红宝石激光、变石激光、Ti：蓝宝石激光、氦镉激光等。
至于激光132的波长，需要选择被单晶半导体层116吸收的波长。考虑到激光的趋肤深度(skin depth)等来决定该波长，即可。例如，可以将波长设定为250nm以上且700nm以下的范围内。另外，考虑到激光132的波长、激光的趋肤深度、单晶半导体层116的厚度等来可以决定激光132的能量密度。将激光132的能量密度例如设定为300mJ/cm2以上且800mJ/cm2以下的范围内，即可。此外，上述能量密度的范围是将XeCl受激准分子激光(波长：308nm)用作脉冲振荡激光的时候的一例。
可以在如大气气氛那样的包含氧的气氛或如氮气氛或氩气分那样的惰性气氛下进行激光132的照射。为了在惰性气氛中照射激光132，在具有气密性的反应室中照射激光132并控制该反应室中的气氛，即可。在不使用反应室的时候，通过对激光132的被照射面喷射氮气体等的惰性气体，可以形成惰性气氛。
另外，至于上述激光132的照射，与在大气气氛下相比，在氮等的惰性气氛下进行的激光照射的提高单晶半导体层118的平坦性的效果更高。此外，与在大气气氛下相比，在惰性气氛下抑制裂缝、皱纹的发生的效果更高，并且激光132可以使用的能量密度的范围变大。另外，也可以在减压气氛下进行激光132的照射。在减压气氛下照射激光132可以获得与在惰性气氛下的照射相等的效果。
虽然在本实施方式中，在进行用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是所公开的本发明的一个方式不被解释为仅局限于此。既可以在进行用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在通过蚀刻处理等而提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样，在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得具有表面粗糙减少的半导体层的SOI衬底(参照图2B、图3A)。
在本实施方式中，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118。与此相反，在不采用本发明时，因为照射激光132之前的单晶半导体层116的表面粗糙，所以有由于照射激光132而导致单晶半导体层118的膜质量会进一步恶化的趋势。例如，当在单晶半导体层116中存在有微细缺陷(部分膜的缺口等)时，有由于照射激光132而导致该缺陷会变大的趋势。这是被认为起因于由于照射激光132而导致上述微细缺陷的周围区域(单晶半导体层116变薄的区域)的半导体熔化，并因表面张力等而移动。
像这样，由于当单晶半导体层116的表面粗糙时，会产生起因于该粗糙的不良，所以抑制单晶半导体层116的表面粗糙是重要的。特别是，当使用激光132的照射时，本实施方式所示的形成不贴合的区域的方法是非常有效的解决方法。
另外，在上述工序之后，也可以对SOI衬底的单晶半导体层118进行构图以形成岛状半导体层120。当进行构图时，去除上述对应于边缘部的区域(形成凹部140的区域的近旁)的单晶半导体层118(参照图2C、图3B)。另外，图2C对应于沿着图3B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。由于表面抛光处理而使单晶半导体衬底表面的端部为具有曲率的表面形状(称为塌边(Edge Roll Off))，因此在该区域中贴合强度不够。另外，不用说，去除对应于边缘部的区域的单晶半导体层118不是必须要的。
注意，虽然在本实施方式中示出在单晶半导体层的角部的一处配置凹部的结构(参照图3A)，但是所公开的本发明的一个方式不局限于此。适当地设定不贴合的区域的数量、配置等，即可。此外，当考虑到提高后面的半导体装置的成品率时，可以说优选在后面要被去除的区域中预先形成上述不贴合的区域(参照图3B)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，参照附图说明SOI衬底的制造方法的另一例。
首先，准备支撑衬底100和单晶半导体衬底110(参照图4A和4C)。关于支撑衬底100和单晶半导体衬底110的详细说明可以参照实施方式1，所以在此省略详细说明。
在支撑衬底100表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部142(参照图4B)。在此采用在支撑衬底100表面中形成凹部142的结构，但是只要可以形成支撑衬底100和单晶半导体衬底110不贴合的区域，就不限定于设置凹部的结构。也可以形成凸部或凹凸部来代替凹部。对于不贴合的区域的形成方法可以参照前面的实施方式。
在离单晶半导体衬底110的表面有预定的深度处形成脆化区112，然后，隔着绝缘层114贴合支撑衬底100和单晶半导体衬底110(参照图4D、图4E)。
脆化区112通过对单晶半导体衬底110照射具有由加速的动能的氢等离子来可以形成。对于其详细内容，参照前面的实施方式，即可。
使支撑衬底100和单晶半导体衬底110隔着绝缘层114粘合，然后对支撑衬底100或单晶半导体衬底110的一处施加1N/cm2以上且500N/cm2以下的压力来进行贴合。当施加压力时，从该部分起开始支撑衬底100和绝缘层114的接合，并自发地形成接合，而使接合扩展于整个面。该接合工序利用范德华力和氢键作用，可以在常温下进行。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对贴合的表面进行表面处理。通过进行表面处理，可以提高单晶半导体衬底110和支撑衬底100的接合界面的接合强度。对于表面处理的详细内容可以参照前面的实施方式。
另外，在贴合之后，也可以进行热处理以增高接合强度。该热处理的温度为不在脆化区112中产生分离的温度(例如，室温以上且低于400℃)。另外，也可以在该温度范围内一边进行加热一边使支撑衬底100和绝缘层114接合。作为上述热处理，可以使用加热炉如扩散炉或电阻加热炉等、RTA(快速热退火：Rapid Thermal Anneal)装置、微波加热装置等。
接着，通过例如在400℃以上的温度下进行热处理在脆化区112中进行单晶半导体衬底110的分离，在支撑衬底100上隔着绝缘层114设置单晶半导体层116(参照图4F、4G)。
通过进行热处理，在由所添加的元素而形成在脆化区112中的微小的孔中使所述元素的体积膨胀，且使微小的孔的内部的压力升高。由于压力的升高而在脆化区112中产生裂缝，因此单晶半导体衬底110沿着脆化区112分离。因为绝缘层114是与支撑衬底100接合着的，所以在支撑衬底100上残留有从单晶半导体衬底110分离的单晶半导体层116(单晶半导体衬底110的表面和脆化区之间的层)和绝缘层114。注意，因为在凹部140中不进行贴合，所以在支撑衬底100的对应于凹部140的区域中不形成单晶半导体层116。这样的区域成为分离的开端，而可以抑制单晶半导体层116表面的粗糙。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图5A、图5B、图6A)。注意，图5B对应于沿着图6A的A-B的截面。对于激光132的照射的详细内容可以参照前面的实施方式。
另外，虽然在本实施方式中，在进行用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是所公开的本发明的一个方式不被解释为仅局限于此。既可以在进行用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在通过进行蚀刻处理等提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样，在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得具有表面粗糙减少的半导体层的SOI衬底(参照图5B、图6A)。
另外，在上述工序之后，也可以对SOI衬底的单晶半导体层118进行构图以形成岛状半导体层120。当进行构图时，去除上述对应于边缘部的区域(形成凹部140的区域的近旁)的单晶半导体层118(参照图5C、图6B)。另外，图5C对应于沿着图6B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。另外，不用说，去除对应于边缘部的区域的单晶半导体层118不是必须要的。
注意，虽然在本实施方式中示出在单晶半导体层的角部的一处配置凹部的结构(参照图6A)，但是所公开的本发明的一个方式不局限于此。适当地设定不贴合的区域的数量、配置等，即可。此外，当考虑到提高后面的半导体装置的成品率时，可以说优选在后面要被去除的区域中预先形成上述不贴合的区域(参照图6B)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照附图说明SOI衬底的制造方法的另一例。
首先，准备支撑衬底100和单晶半导体衬底110(参照图7A和7C)。关于支撑衬底100和单晶半导体衬底110的详细说明可以参照前面的实施方式，所以在此省略详细说明。
在支撑衬底100的表面上形成含氮层102(例如，包括氮化硅膜(SiNx)和氮氧化硅膜(SiNxOy)(x＞y)等的含有氮的绝缘膜的层)(参照图7B)。
在本实施方式中形成的含氮层102成为后面用来贴合单晶半导体层的层(接合层)。此外，含氮层102用作阻挡层，以防止包含在支撑衬底中的钠(Na)等的杂质扩散到单晶半导体层。
如上所述，由于在本实施方式中将含氮层102用作接合层，因此优选将含氮层102的表面形成得具有预定的平坦性。具体而言，将含氮层102形成为：表面的平均面粗糙度(Ra)为0.5nm以下，均方根粗糙度(Rms)为0.60nm以下，更优选的是，表面的平均面粗糙度为0.35nm以下，均方根粗糙度为0.45nm以下。厚度设定为10nm以上且200nm以下的范围内，优选设定为50nm以上且100nm以下的范围内。像这样，通过预先提高表面的平坦性，可以防止单晶半导体层的接合不良。
在单晶半导体衬底110的表面上形成氧化膜115(参照图7D)。另外，从去除污染物的观点来看，优选的是，在形成氧化膜115之前，使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、稀释的氢氟酸(DHF)等对单晶半导体衬底110的表面进行清洗。也可以交替喷出稀释的氢氟酸和臭氧水而进行清洗。
作为氧化膜115，例如可以使用氧化硅膜、氧氮化硅膜等的单层或者层叠这些的膜而形成的叠层。作为上述氧化膜115的制造方法，有热氧化法、CVD法或溅射法等。此外，在通过使用CVD法形成氧化膜115的时候，使用四乙氧基硅烷(简称TEOS：化学式Si(OC2H5)4)等的有机硅烷形成氧化硅膜是优选的。
在本实施方式中，通过对单晶半导体衬底110进行热氧化处理来形成氧化膜115(在此，SiOx膜)。优选在氧化气氛中添加卤素进行热氧化处理。
例如，通过在添加有盐酸的氧化气氛中对单晶半导体衬底110进行热氧化处理，可以形成氯氧化了的氧化膜115。在此时候，氧化膜115为包含氯原子的膜。
包含在氧化膜115中的氯原子在其氧化膜115中形成歪曲。其结果是，氧化膜115中的水的扩散速度增大。换言之，由于可以在氧化膜115的表面接触于水的时候，将水快速地吸收到氧化膜115中而扩散，因此可以减少水的存在所引起的贴合不良。
此外，通过使氧化膜115包含氯原子来俘获外来的杂质的重金属(例如，Fe、Cr、Ni、Mo等)，从而可以防止单晶半导体衬底110被污染。另外，在与支撑衬底贴合之后，通过固定来自支撑衬底的Na等的杂质来可以防止单晶半导体衬底110被污染。
此外，氧化膜115所包含的卤素原子不局限于氯原子。也可以使氧化膜115包含氟原子。作为对单晶半导体衬底110表面进行氟氧化的方法，有在将单晶半导体衬底110表面浸渍在HF溶液中之后在氧化气氛中进行热氧化处理的方法以及将NF3添加到氧化气氛中来进行热氧化处理的方法等。
接着，通过对单晶半导体衬底110照射由电场加速了的离子，在单晶半导体衬底110的预定的深度处形成结晶结构受到损伤的脆化区112(参照图7D)。对于其详细内容，参照前面的实施方式，即可。另外，在使用离子掺杂装置形成脆化区112的时候，有重金属同时被添加的忧虑。但是，通过隔着含有卤素原子的氧化膜115照射离子，可以防止这些重金属对单晶半导体衬底110造成污染。
接着，在氧化膜115表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部140来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的区域(参照图7E)。通过形成凹部140，也可以暴露单晶半导体衬底110。这样的区域成为分离的开端，因此可以抑制单晶半导体层表面的粗糙。
虽然在本实施方式中通过在氧化膜115中形成凹部140来形成不贴合的区域，但是所公开的本发明的一个方式不被解释为仅局限于此。也可以形成凸部或凹凸部而代替凹部。对于不贴合的区域的制造方法，可以参照前面的实施方式。
接着，使支撑衬底100的表面和单晶半导体衬底110的表面相对，并使含氮层102的表面和氧化膜115的表面接合(参照图7F)。
在此，在隔着含氮层102和氧化膜115使支撑衬底100和单晶半导体衬底110粘合之后，对支撑衬底100或单晶半导体衬底110的一处施加1N/cm2以上且500N/cm2以下的压力。据此，从施加压力的部分含氮层102和氧化膜115开始接合并自发地形成接合，然后使接合扩展于整个面。该接合工序利用范德华力和氢键作用，可以在常温下进行。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对形成在单晶半导体衬底110上的氧化膜115和形成在支撑衬底100上的含氮层102进行表面处理。对于表面处理的详细内容，可以参照前面的实施方式。
此外，在使含氮层102和氧化膜115接合之后，优选进行热处理以增高接合强度。该热处理的温度为不在脆化区112中产生分离的温度(例如，室温以上且低于400℃)。另外，也可以在该温度范围内一边进行加热一边使含氮层102和氧化膜115接合。作为上述热处理，可以使用加热炉如扩散炉或电阻加热炉等、RTA(快速热退火：RapidThermal Anneal)装置、微波加热装置等。
接着，通过热处理在脆化区112中分离单晶半导体衬底110，并在支撑衬底100上隔着含氮层102和氧化膜115形成单晶半导体层116(参照图7G、图8A)。对于热处理的详细内容，可以参照前面的实施方式。因为在凹部140中不进行贴合，所以在支撑衬底100的对应于凹部140的区域中不形成单晶半导体层116。这样的区域成为分离的开端，因此可以抑制单晶半导体层116表面的粗糙。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图8B、图8C、图9A)。注意，图8C对应于沿着图9A的A-B的截面。对于其详细内容，可以参照前面的实施方式。
虽然在本实施方式中，在用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是所公开的本发明的一个方式不被解释为仅局限于此。既可以在用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在通过进行蚀刻处理等提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得具有表面的粗糙减少的半导体层的SOI衬底(参照图8C、图9A)。
另外，在上述工序之后，也可以对SOI衬底的单晶半导体层118进行构图以形成岛状半导体层120。当进行构图时，去除上述对应于边缘部的区域(形成凹部140的区域的近旁)的单晶半导体层118(参照图8D、图9B)。另外，图8D对应于沿着图9B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。另外，由于表面抛光处理而使单晶半导体衬底表面的端部为具有曲率的表面形状(称为塌边)，因此在该区域中贴合强度不够。另外，不用说，去除对应于边缘部的区域的单晶半导体层118不是必须要的。
注意，虽然在本实施方式中示出在单晶半导体层的角部的一处配置凹部的结构(参照图9A)，但是所公开的本发明的一个方式不局限于此。适当地设定不贴合的区域的数量、配置等，即可。此外，当考虑到提高后面的半导体装置的成品率时，可以说优选在后面要被去除的区域中预先形成上述不贴合的区域(参照图9B)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，参照附图说明SOI衬底的制造方法的另一例。
首先，准备支撑衬底100和单晶半导体衬底110(参照图10A和10D)。关于支撑衬底100和单晶半导体衬底110的详细说明可以参照前面的实施方式。
在支撑衬底100表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部142(参照图10B)。在此采用在支撑衬底100表面形成凹部142的结构，但是只要可以形成支撑衬底100和单晶半导体衬底110不贴合的区域，就不限定于设置凹部的结构。也可以形成凸部或凹凸部来代替凹部。对于不贴合的区域的形成方法可以参照前面的实施方式。
接着，在支撑衬底100的表面形成含氮层102(例如，包含氮化硅膜(SiNx)和氮氧化硅膜(SiNxOy)(x＞y)等的含有氮的绝缘膜的层)(参照图10C)。由于在支撑衬底100中形成有凹部142，所以在含氮层102中形成有凹部144。凹部144成为分离的开端，可以抑制单晶半导体层116的表面的粗糙。
另外，在本实施方式中形成的含氮层102成为后面用来贴合单晶半导体层的层(接合层)。此外，含氮层102用作阻挡层，以防止包含在支撑衬底中的钠(Na)等的杂质扩散到单晶半导体层。对于含氮层102的详细说明，可以参照前面的实施方式。
在单晶半导体衬底110的表面上形成氧化膜115(参照图10E)。对于氧化膜115的详细说明，可以参照前面的实施方式。
接着，通过对单晶半导体衬底110照射由电场加速了的离子，在单晶半导体衬底110的预定的深度处形成结晶结构受到损伤的脆化区112(参照图10F)。对于其详细内容，参照前面的实施方式，即可。另外，在使用离子掺杂装置形成脆化区112的时候，有重金属同时被添加的忧虑。但是，通过隔着含有卤素原子的氧化膜115照射离子，可以防止这些重金属对单晶半导体衬底110造成污染。
接着，使支撑衬底100的表面和单晶半导体衬底110的表面相对，并使含氮层102的表面和氧化膜115的表面接合(参照图10G)。
在此，在隔着含氮层102和氧化膜115使支撑衬底100和单晶半导体衬底110粘合之后，对支撑衬底100或单晶半导体衬底110的一处施加1N/cm2以上且500N/cm2以下的压力。据此，从施加压力的部分含氮层102和氧化膜115开始接合并自发地形成接合，然后使接合扩展于整个面。该接合工序利用范德华力和氢键作用，可以在常温下进行。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对形成在单晶半导体衬底110上的氧化膜115和形成在支撑衬底100上的含氮层102进行表面处理。对于表面处理的详细内容，可以参照前面的实施方式。
此外，在使含氮层102和氧化膜115接合之后，优选进行热处理以增高接合强度。该热处理的温度为不在脆化区112中产生分离的温度(例如，室温以上且低于400℃)。另外，也可以在该温度范围内一边进行加热一边使含氮层102和氧化膜115接合。作为上述热处理，可以使用加热炉如扩散炉或电阻加热炉等、RTA(快速热退火：RapidThermal Anneal)装置、微波加热装置等。
接着，通过热处理在脆化区112中分离单晶半导体衬底110，并在支撑衬底100上隔着含氮层102和氧化膜115形成单晶半导体层116(参照图10H、图11A)。对于热处理的详细内容，可以参照前面的实施方式。因为在凹部144中不进行贴合，所以在支撑衬底100的对应于凹部144的区域中不形成单晶半导体层116。这样的区域成为分离的开端，因此可以抑制单晶半导体层116表面的粗糙。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图11B、图11C、图12A)。注意，图11C对应于沿着图12A的A-B的截面。对于其详细内容，可以参照前面的实施方式。
虽然在本实施方式中，在用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是所公开的本发明的一个方式不被解释为仅局限于此。既可以在用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在通过进行蚀刻处理等提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得具有表面的粗糙减少的半导体层的SOI衬底(参照图11C、图12A)。
另外，在上述工序之后，也可以对SOI衬底的单晶半导体层118进行构图以形成岛状半导体层120。当进行构图时，去除上述对应于边缘部的区域(形成凹部144的区域的近旁)的单晶半导体层118(参照图11D、图12B)。另外，图11D对应于沿着图12B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。另外，不用说，去除对应于边缘部的区域的单晶半导体层118不是必须要的。
注意，虽然在本实施方式中示出在单晶半导体层的角部的一处配置凹部的结构(参照图12A)，但是所公开的本发明的一个方式不局限于此。适当地设定不贴合的区域的数量、配置等，即可。此外，当考虑到提高后面的半导体装置的成品率时，可以说优选在后面要被去除的区域中预先形成上述不贴合的区域(参照图12B)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，参照图13A至图15B说明前面的实施方式中的半导体装置的制造方法的详细内容。在此，作为半导体装置的一例，说明由多个晶体管构成的半导体装置的制造方法。通过组合使用下面所示的晶体管来可以形成各种半导体装置。
图13A是示出根据实施方式1等所示的方法制造的半导体衬底的一部分的截面图(例如参照图2B等)。注意，虽然在本实施方式中，对于使用在实施方式1中制造的半导体衬底制造半导体装置的情况进行说明，但是不用说，也可以使用在其他实施方式中制造的半导体衬底。
也可以对半导体层700(对应于图2B中的单晶半导体层118)添加p型杂质如硼、铝、镓等或n型杂质如磷、砷等，以便控制TFT的阈值电压。可以适当地改变添加杂质的区域及添加的杂质种类。例如，对n沟道型TFT的形成区添加p型杂质，而对p沟道型TFT的形成区添加n型杂质。当添加上述杂质时，将剂量设定为1×1015/cm2以上且1×1017/cm2以下，即可。
然后，将半导体层700分离为岛状来形成半导体层702及半导体层704(参照图13B)。另外，此时优选去除对应于边缘部的区域(不贴合的区域的近旁)的单晶半导体层118(参照图2C等)。
接着，覆盖半导体层702和半导体层704地形成栅极绝缘膜706(参照图13C)。在此，通过等离子体CVD法形成氧化硅膜的单层。此外，也可以通过以单层结构或叠层结构形成包含氧氮化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜，来形成栅极绝缘膜706。
作为等离子体CVD法之外的制造方法，可以举出溅射法、利用通过高密度等离子体处理的氧化或氮化的方法。高密度等离子体处理例如使用氦、氩、氪、氙等的稀有气体与氧、氧化氮、氨、氮、氢等气体的混合气体来进行。在此时候，可以通过引入微波来激发等离子体，而生成低电子温度且高密度的等离子体。通过使用由这种高密度的等离子体生成的氧自由基(也有包括OH自由基的情况)或氮自由基(也有包括NH自由基的情况)使半导体层的表面氧化或氮化，而以与半导体层相接触的方式形成1nm以上至20nm以下、优选2nm以上至10nm以下的绝缘膜。
因为上述的利用高密度等离子体处理的半导体层的氧化或氮化是固相反应，所以可以将栅极绝缘膜706和半导体层702及半导体层704之间的界面态密度设定得极低。另外，通过利用高密度等离子体处理来直接使半导体层702及704氧化或氮化，可以抑制所形成的绝缘膜的厚度的不均匀。另外，由于半导体层是单晶，即使是通过利用高密度等离子体处理以固相反应使半导体层的表面氧化，也可以形成均匀性良好且界面态密度低的栅极绝缘膜。如此，通过将利用高密度等离子体处理形成的绝缘膜用于晶体管的栅极绝缘膜的一部分或全部，可以抑制特性的不均匀。
或者，也可以通过使半导体层702和半导体层704热氧化，形成栅极绝缘膜706。像这样，在采用热氧化的时候，需要使用具有一定程度的耐热性的玻璃衬底。
另外，也可以形成包含氢的栅极绝缘膜706，然后通过以350℃以上且450℃以下的温度进行加热处理，使包含在栅极绝缘膜706中的氢扩散到半导体层702及半导体层704中。在此时候，作为栅极绝缘膜706，可以使用利用等离子体CVD法的氮化硅或氮氧化硅。另外，工艺温度优选为350℃以下。像这样，通过对半导体层702及半导体层704供给氢，可以有效地减少半导体层702中、半导体层704中、栅极绝缘膜706和半导体层702的界面以及栅极绝缘膜706和半导体层704的界面中的缺陷。
接着，通过当在栅极绝缘膜706上形成导电膜之后将该导电膜加工为预定的形状(构图)，在半导体层702的上方形成电极708，并在半导体层704的上方形成电极710(参照图13D)。当形成导电膜时，可以采用CVD法、溅射法等。可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的材料形成导电膜。此外，既可以使用以上述金属为主要成分的合金材料，又可以使用包含上述金属的化合物。或者，也可以使用对半导体添加有赋予导电性的杂质元素的多晶硅等的半导体材料形成导电膜。
在本实施方式中，使用单层的导电膜形成电极708及电极710。根据所公开的本发明的一个方式的半导体装置不局限于该结构。电极708及电极710也可以由层叠的多个导电膜形成。在采用两层结构的时候，例如将钼膜、钛膜、氮化钛膜等用作下层，将铝膜等用作上层，即可。在采用三层结构的时候，优选采用钼膜、铝膜和钼膜的叠层结构以及钛膜、铝膜和钛膜的叠层结构等。
另外，也可以使用氧化硅及氮氧化硅等的材料形成当形成电极708及电极710时使用的掩模。虽然在此时候，需要追加通过对氧化硅膜和氮氧化硅膜等进行构图来形成掩模的工序，但是与使用抗蚀剂材料的掩模相比，当蚀刻时的掩模的厚度减少小，所以可以形成具有更准确的形状的电极708及电极710。此外，也可以不使用掩模而采用液滴喷出法选择性地形成电极708及电极710。在此，液滴喷出法是指通过喷射或喷出包含预定的组成物的液滴而形成预定的图案的方法，因此喷墨法等包括在其范畴内。
另外，也可以通过使用ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法，并且适当地调节蚀刻条件(施加到线圈型电极上的电量、施加到衬底一侧电极的电量、衬底一侧电极温度等)，来将电极708及电极710形成为具有所希望的锥形状。另外，还可以根据掩模形状来控制锥形状。注意，作为蚀刻用气体，可以适当地使用氯类气体如氯、氯化硼、氯化硅或四氯化碳等；氟类气体如四氟化碳、氟化硫或氟化氮等；或氧等。
接着，以电极708及电极710为掩模对半导体层702、半导体层704添加赋予一导电型的杂质元素(参照图14A)。在本实施方式中，对半导体层702添加赋予n型的杂质元素(例如，磷、砷)，而对半导体层704添加赋予p型的杂质元素(例如，硼)。另外，当对半导体层702添加赋予n型的杂质元素时，使用掩模等覆盖要添加p型杂质的半导体层704，而选择性地对半导体层702添加赋予n型的杂质元素。此外，当对半导体层704添加赋予p型的杂质元素时，使用掩模等覆盖要添加n型杂质的半导体层702，而选择性地对半导体层704添加赋予p型的杂质元素。或者，也可以在对半导体层702及半导体层704添加赋予p型的杂质元素及赋予n型的杂质元素中的一方之后，只对一方的半导体层以更高的浓度添加赋予p型的杂质元素及赋予n型的杂质元素中的另一方。通过上述杂质的添加，在半导体层702中形成杂质区712，并且在半导体层704中形成杂质区714。
接着，在电极708的侧面形成侧壁716，在电极710的侧面形成侧壁718(参照图14B)。例如，通过覆盖栅极绝缘膜706、电极708及电极710地新形成绝缘膜，并且利用各向异性蚀刻对该绝缘膜部分地进行蚀刻，而可以形成侧壁716及侧壁718。另外，也可以通过上述各向异性蚀刻对栅极绝缘膜706部分地进行蚀刻。作为用来形成侧壁716及侧壁718的绝缘膜，通过等离子体CVD法及溅射法等形成包含硅、氧化硅、氮化硅、氧氮化硅、氮氧化硅、有机材料等的膜的单层结构或叠层结构，即可。在本实施方式中，通过等离子体CVD法形成100nm厚的氧化硅膜。此外，作为蚀刻气体，可以使用CHF3和氦的混合气体。另外，用来形成侧壁716及侧壁718的工序并不局限于这些工序。
接着，以栅极绝缘膜706、电极708及电极710、侧壁716及侧壁718为掩模对半导体层702、半导体层704添加赋予一导电型的杂质元素(参照图14C)。注意，对半导体层702、半导体层704以更高的浓度添加与在前面的工序中分别添加的杂质元素相同的导电型的杂质元素。在此，当对半导体层702添加赋予n型的杂质元素时，使用掩模等覆盖要添加p型杂质的半导体层704，而选择性地对半导体层702添加赋予n型的杂质元素。另外，当对半导体层704添加赋予p型的杂质元素时，使用掩模等覆盖要添加n型杂质的半导体层702，而选择性地对半导体层704添加赋予p型的杂质元素。
通过上述杂质元素的添加，在半导体层702中形成一对高浓度杂质区720、一对低浓度杂质区722和沟道形成区724。此外，通过上述杂质元素的添加，在半导体层704中形成一对高浓度杂质区726、一对低浓度杂质区728和沟道形成区730。高浓度杂质区720和高浓度杂质区726用作源极或漏极，而低浓度杂质区722和低浓度杂质区728用作LDD(轻掺杂漏：Lightly Doped Drain)区。
另外，形成在半导体层702上的侧壁716和形成在半导体层704上的侧壁718既可以形成为在载流子移动的方向(所谓平行于沟道长度的方向)上的长度彼此相同，又可以形成为该长度彼此不同。例如，优选将成为p沟道型晶体管的半导体层704上的侧壁718的在载流子移动的方向上的长度形成为比成为n沟道型晶体管的半导体层702上的侧壁716大。通过在p沟道晶体管中进一步增加侧壁718的长度，可以抑制因硼的扩散而引起的短沟道化，因此可以对源极和漏极添加高浓度的硼。从而可以实现源极和漏极的充分的低电阻化。
也可以形成使半导体层702及半导体层704的一部分硅化物化了的硅化物区，以便使源极及漏极进一步低电阻化。通过将金属接触于半导体层，并利用加热处理(例如，GRTA法、LRTA法等)使半导体层中的硅和金属起反应而进行硅化物化。作为硅化物区，使用钴硅化物或镍硅化物等，即可。在半导体层702、半导体层704的厚度薄的时候，也可以使硅化物反应进展到半导体层702、半导体层704的底部。作为可用于进行硅化物化的金属材料，可以举出钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。另外，也可以通过激光照射等形成硅化物区。
根据上述工序，形成n沟道型晶体管732和p沟道型晶体管734。注意，虽然在图14C所示的阶段中还没形成用作源电极或漏电极的导电膜，但是有时将这些用作源电极或漏电极的导电膜包括在内而称为晶体管。
接着，覆盖n沟道型晶体管732、p沟道型晶体管734地形成绝缘膜736(参照图14D)。绝缘膜736不一定需要设置，但是通过形成绝缘膜736，可以防止碱金属、碱土金属等的杂质侵入到n沟道型晶体管732、p沟道型晶体管734。具体而言，优选使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧化铝等的材料形成绝缘膜736。在本实施方式中，使用600nm左右厚的氮氧化硅膜作为绝缘膜736。在此时候，也可以在形成该氮氧化硅膜之后进行上述氢化工序。另外，在本实施方式中，虽然绝缘膜736采用单层结构，但是当然也可以使用叠层结构。例如，在采用两层结构的时候，可以采用氧氮化硅膜和氮氧化硅膜的叠层结构。
接着，覆盖n沟道型晶体管732、p沟道型晶体管734地在绝缘膜736上形成绝缘膜738。绝缘膜738优选使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺、环氧树脂等的具有耐热性的有机材料形成。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、氧化硅、氮化硅、氧氮化硅、氮氧化硅、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土等。在此，硅氧烷类树脂相当于以硅氧烷类材料为初起材料形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，除了氢以外，还可以具有选自氟、烷基、芳香烃中的一种。注意，也可以通过层叠多个由上述材料形成的绝缘膜，来形成绝缘膜738。
绝缘膜738可以根据其材料通过CVD法、溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷出法(喷墨法、丝网印刷、胶版印刷等)、辊涂法、幕涂法、刮刀涂布法等来形成。
接着，在绝缘膜736及绝缘膜738中形成使半导体层702、半导体层704的一部分露出的接触孔。然后，形成通过该接触孔接触于半导体层702的导电膜740及导电膜742以及接触于半导体层704的导电膜744及导电膜746(参照图15A)。导电膜740、导电膜742、导电膜744、导电膜746用作晶体管的源电极或漏电极。另外，在本实施方式中，作为用于形成接触孔时的蚀刻的气体，使用CHF3和He的混合气体，但是不局限于此。
可以通过CVD法或溅射法等形成导电膜740、导电膜742、导电膜744、导电膜746。具体地，作为其材料、导电膜742、导电膜744、导电膜746，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等。另外，既可以使用以上述材料为主要成分的合金，又可以使用包含上述材料的化合物。此外，导电膜740、导电膜742、导电膜744、导电膜746可以采用单层结构或叠层结构。
作为以铝为主要成分的合金的例子，可以举出以铝为主要成分的包含镍的合金。此外，也可以举出以铝为主要成分的包含镍和碳、硅中的一方或者双方的合金。因为铝、铝硅(Al-Si)具有低电阻值并廉价，所以适合用作形成导电膜740、导电膜742、导电膜744、导电膜746的材料。特别地，优选使用铝硅，这是因为其可以抑制进行构图时的因抗蚀剂焙烧而产生的小丘。另外，也可以使用对铝混入0.5％左右的Cu的材料代替硅。
当导电膜740、导电膜742、导电膜744、导电膜746为叠层结构时，可以采用如下叠层结构，例如：阻挡膜、铝硅膜和阻挡膜的叠层结构；阻挡膜、铝硅膜、氮化钛膜和阻挡膜的叠层结构等。注意，阻挡膜是指使用钛、钛的氮化物、钼或钼的氮化物等形成的膜。通过以在阻挡膜之间夹着铝硅膜的方式形成导电膜，可以充分地防止铝或铝硅中的小丘的产生。此外，当使用还原性高的元素的钛形成阻挡膜时，即使在半导体层702和半导体层704上形成有薄的氧化膜，包含在阻挡膜中的钛也会将该氧化膜还原，而可以实现导电膜740及导电膜742和半导体层702之间以及导电膜744及导电膜746和半导体层704之间的优良的接触。此外，也可以层叠多个阻挡膜而使用。在此时候，例如导电膜740、导电膜742、导电膜744、导电膜746也可以采用如从下层层叠钛、氮化钛、铝硅、钛、氮化钛那样的五层结构或更多层的叠层结构。
此外，还可以将利用化学气相成长法由WF6气体和SiH4气体形成的硅化钨用作导电膜740、导电膜742、导电膜744、导电膜746。另外，也可以将通过对WF6进行氢还原而形成的钨用作导电膜740、导电膜742、导电膜744、导电膜746。
另外，导电膜740及导电膜742连接到n沟道型晶体管732的高浓度杂质区720。导电膜744及导电膜746连接到p沟道型晶体管734的高浓度杂质区726。
图15B示出图15A所示的n沟道型晶体管732和p沟道型晶体管734的平面图。在此，图15B的沿A-B的截面对应于图15A。但是。在图15B中，为了简便起见而省略绝缘膜736、绝缘膜738、导电膜740、导电膜742、导电膜744、导电膜746等。
另外，虽然在本实施方式中例示出n沟道型晶体管732和p沟道型晶体管734分别包括一个用作栅电极的电极的情况(具有电极708、电极710的情况)，但是所公开的本发明的一个方式不限于该结构。根据所公开的本发明的一个方式制造的晶体管也可以具有多栅结构，其中包括多个用作栅电极的电极并且该多个电极彼此电连接。
在本实施方式中，由于使用具有其表面的粗糙被抑制的半导体层的SOI衬底，因此可以提高半导体装置的成品率。注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施例1
在本实施例中，确认到前面的实施方式所说明的方法的效果。下面参照附图说明其结果。
作为样品，准备了其上设置有从单晶硅衬底分离的硅层的玻璃衬底(照射激光之前)。具体而言，准备了：不形成不贴合的区域的样品(样品A)；通过利用玻璃笔对玻璃衬底造成伤痕(凹凸部)来形成不贴合的区域的样品(样品B)；以及通过激光照射对玻璃衬底造成伤痕(凹凸部)来形成不贴合的区域的样品(样品C)的三种。样品的制造方法的详细内容与实施方式2等相同，因此在此省略。另外，通过在实施方式2等中不形成凹凸部来制造样品A。
图16A至18B示出刚分离单晶硅衬底并将硅层形成在玻璃衬底上之后的硅层表面的状态。图16A和16B、图17A和17B以及图18A和18B分别示出样品A、样品B以及样品C的状态。另外，图16B、图17B以及图18B分别是图16A、图17A以及图18A的部分放大的照片(显微镜照片)。此外，图19示出通过激光照射对玻璃衬底造成伤痕时的玻璃衬底表面的状态的一例。另外，在图19中，伤痕的大小是直径800μm(0.8mm)左右。
至于样品B和样品C，在附图的右下部分(角部：在附图中的由虚线的圆圈围绕的部分)中形成不贴合的区域(参照图17A、图18A)。此外，玻璃衬底和单晶硅衬底的贴合从该部分(角部)开始进展。另外，虽然即使在贴合从该部分(角部)以外的部分开始进展的时候也可以得到一定效果，但是在贴合从该部分(角部)开始进展的时候可以得到最大的效果。
由图16B、图17B以及图18B可知，与不形成不贴合的区域的样品(样品A)相比，在形成不贴合的区域的样品(样品B、样品C)中硅层表面的粗糙被抑制。
接着，图20示出不贴合的区域的直径和硅层中的缺陷数量(检测数量)的关系。在此，检测数量是指通过图案检测机来检测出的直径为1μm以上的大小的缺陷的数量。另外，上述图案检测机是应用光学显微镜和图像分析的装置。
由图20可知，不贴合的区域的直径越大缺陷的检测数量越减少。例如，可以将缺陷的数密度减少到5.0个/cm2以下，并且根据条件也可以减少到1.0个/cm2以下。此外，与不形成不贴合的区域的情况(不贴合的区域的直径为0mm的情况)相比，即使在不贴合的区域非常小(例如，不贴合的区域的直径为1mm)的时候，检测数量也极为降低。由此可知，形成不贴合的区域非常对抑制硅层的缺陷有效。另外，上述不贴合的区域的大小依赖于形成在贴合表面的凹凸部的大小等。
图21A和21B示出不形成不贴合的区域的样品表面的粗糙度和形成不贴合的区域的样品表面的粗糙度的比较结果(观察面积10×10mm2)。图21A表示算术平均粗糙度(Ra)，图21B表示最大高度差(P-V)。
由图21A可知，在不形成不贴合的区域的样品中Ra大于8.0nm，与此相比，在形成不贴合的区域的样品中Ra为8.0nm以下。此外，由图21B可知，在不形成不贴合的区域的样品中P-V大于120nm，与此相比，在形成不贴合的区域的样品中P-V为120nm以下。
以上，通过本实施例确认到所公开的本发明的一个方式的有效性。另外，在所公开的本发明的一个方式中，由于充分地抑制半导体层的缺陷数量并将每个缺陷小型化，所以即使当在后面的工序中照射激光时也可以抑制缺陷数量的增加和缺陷的大型化。像这样，所公开的本发明的一个方式在与激光照射组合使用的时候进一步有效。
本说明书根据2009年5月14日在日本专利局受理的日本专利申请编号2009-117263而制作，所述申请内容包括在本说明书中。

Claims (28)

1.一种绝缘体上硅衬底的制造方法，该方法包括如下步骤：
在接合衬底中形成脆化区；
在所述接合衬底的表面上形成绝缘层；
在所述绝缘层中形成凹部；
隔着具有所述凹部的所述绝缘层使所述接合衬底和支撑衬底贴合；以及
从所述支撑衬底分离所述接合衬底，而使所述接合衬底的表面和所述脆化区之间的层残留在所述支撑衬底上。
2.根据权利要求1所述的绝缘体上硅衬底的制造方法，
其中，所述接合衬底是单晶半导体衬底。
3.根据权利要求1所述的绝缘体上硅衬底的制造方法，
其中，所述支撑衬底是玻璃衬底。
4.根据权利要求1所述的绝缘体上硅衬底的制造方法，
其中，所述凹部的形成使所述接合衬底暴露在所述凹部中。
5.根据权利要求1所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前对所述支撑衬底和所述绝缘层进行表面处理的步骤。
6.根据权利要求1所述的绝缘体上硅衬底的制造方法，还包括在所述绝缘层上形成凸部的步骤。
7.一种绝缘体上硅衬底的制造方法，该方法包括如下步骤：
在支撑衬底的表面形成凹部；
在接合衬底中形成脆化区；
在所述接合衬底的表面上形成绝缘层；
隔着所述绝缘层使所述接合衬底的表面和所述支撑衬底贴合；以及
从所述支撑衬底分离所述接合衬底，而使所述接合衬底的表面和所述脆化区之间的层残留在所述支撑衬底上。
8.根据权利要求7所述的绝缘体上硅衬底的制造方法，
其中，所述接合衬底是单晶半导体衬底。
9.根据权利要求7所述的绝缘体上硅衬底的制造方法，
其中，所述支撑衬底是玻璃衬底。
10.根据权利要求7所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前对所述支撑衬底和所述绝缘层进行表面处理的步骤。
11.根据权利要求7所述的绝缘体上硅衬底的制造方法，还包括在所述支撑衬底上形成凸部的步骤。
12.一种绝缘体上硅衬底的制造方法，该方法包括如下步骤：
在接合衬底的表面上形成氧化膜；
在所述接合衬底中形成脆化区；
在所述氧化膜中形成凹部；
隔着具有所述凹部的所述氧化膜使所述接合衬底和支撑衬底贴合；以及
从所述支撑衬底分离所述接合衬底，而使所述接合衬底的表面和所述脆化区之间的层和所述氧化膜残留在所述支撑衬底上。
13.根据权利要求12所述的绝缘体上硅衬底的制造方法，
其中，所述接合衬底是单晶半导体衬底。
14.根据权利要求12所述的绝缘体上硅衬底的制造方法，
其中，所述支撑衬底是玻璃衬底。
15.根据权利要求12所述的绝缘体上硅衬底的制造方法，
其中，所述凹部的形成使所述接合衬底暴露在所述凹部中。
16.根据权利要求12所述的绝缘体上硅衬底的制造方法，还包括在形成所述氧化膜之前清洗所述接合衬底的表面的步骤。
17.根据权利要求16所述的绝缘体上硅衬底的制造方法，
其中，所述清洗步骤使用如下溶液而进行，该溶液选自硫酸和过氧化氢以及纯水的混合液、氨水和过氧化氢以及纯水的混合液、盐酸和过氧化氢以及纯水的混合液和氢氟酸。
18.根据权利要求12所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前对所述支撑衬底和所述氧化膜进行表面处理的步骤。
19.根据权利要求12所述的绝缘体上硅衬底的制造方法，还包括在所述氧化膜上形成凸部的步骤。
20.根据权利要求12所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前在所述支撑衬底上形成绝缘层的步骤。
21.一种绝缘体上硅衬底的制造方法，该方法包括如下步骤：
在接合衬底的表面上形成氧化膜；
在所述接合衬底中形成脆化区；
在支撑衬底的表面形成凹部；
隔着所述氧化膜使所述接合衬底和所述支撑衬底的表面贴合；以及
从所述支撑衬底分离所述接合衬底，而使所述接合衬底的表面和所述脆化区之间的层和所述氧化膜残留在所述支撑衬底上。
22.根据权利要求21所述的绝缘体上硅衬底的制造方法，
其中，所述接合衬底是单晶半导体衬底。
23.根据权利要求21所述的绝缘体上硅衬底的制造方法，
其中，所述支撑衬底是玻璃衬底。
24.根据权利要求21所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前在所述支撑衬底的表面上形成绝缘层的步骤。
25.根据权利要求21所述的绝缘体上硅衬底的制造方法，还包括在形成所述氧化膜之前清洗所述接合衬底的表面的步骤。
26.根据权利要求25所述的绝缘体上硅衬底的制造方法，
其中，所述清洗步骤使用如下溶液而进行，该溶液选自硫酸和过氧化氢以及纯水的混合液、氨水和过氧化氢以及纯水的混合液、盐酸和过氧化氢以及纯水的混合液和氢氟酸。
27.根据权利要求21所述的绝缘体上硅衬底的制造方法，还包括在进行所述贴合步骤之前对所述支撑衬底和所述氧化膜进行表面处理的步骤。
28.根据权利要求21所述的绝缘体上硅衬底的制造方法，还包括在所述支撑衬底上形成凸部的步骤。
CN201010178206.5A 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底 Expired - Fee Related CN101887842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510345359.7A CN105047601A (zh) 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-117263 2009-05-14
JP2009117263 2009-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510345359.7A Division CN105047601A (zh) 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底

Publications (2)

Publication Number Publication Date
CN101887842A true CN101887842A (zh) 2010-11-17
CN101887842B CN101887842B (zh) 2015-07-22

Family

ID=43068849

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010178206.5A Expired - Fee Related CN101887842B (zh) 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底
CN201510345359.7A Pending CN105047601A (zh) 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510345359.7A Pending CN105047601A (zh) 2009-05-14 2010-05-13 Soi衬底的制造方法及soi衬底

Country Status (6)

Country Link
US (2) US8043938B2 (zh)
JP (1) JP5666827B2 (zh)
KR (1) KR101562522B1 (zh)
CN (2) CN101887842B (zh)
SG (1) SG166738A1 (zh)
TW (1) TWI515779B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543669A (zh) * 2010-12-09 2012-07-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN103594411A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 绝缘体上锗硅的形成方法
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN111565883A (zh) * 2018-01-03 2020-08-21 通快激光与系统工程有限公司 用于激光可透过的工件的表面结构化的方法和激光加工机

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029609A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
US20150340228A1 (en) * 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
WO2019090729A1 (zh) * 2017-11-10 2019-05-16 深圳市柔宇科技有限公司 柔性显示屏及其切割修边方法
US11495456B2 (en) * 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200560A (zh) * 1997-03-26 1998-12-02 佳能株式会社 半导体衬底及其制作方法
JP2004111521A (ja) * 2002-09-17 2004-04-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
EP1962325A1 (en) * 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304653A (ja) * 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10189406A (ja) * 1996-12-27 1998-07-21 Fujikoshi Mach Corp 鏡面ウェーハの接合装置
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1145862A (ja) 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6380019B1 (en) * 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
US6362078B1 (en) * 1999-02-26 2002-03-26 Intel Corporation Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2006303087A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200560A (zh) * 1997-03-26 1998-12-02 佳能株式会社 半导体衬底及其制作方法
JP2004111521A (ja) * 2002-09-17 2004-04-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
EP1962325A1 (en) * 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543669A (zh) * 2010-12-09 2012-07-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN103594411A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 绝缘体上锗硅的形成方法
CN111565883A (zh) * 2018-01-03 2020-08-21 通快激光与系统工程有限公司 用于激光可透过的工件的表面结构化的方法和激光加工机
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Also Published As

Publication number Publication date
US8043938B2 (en) 2011-10-25
US8633570B2 (en) 2014-01-21
KR20100123619A (ko) 2010-11-24
US20120012986A1 (en) 2012-01-19
TWI515779B (zh) 2016-01-01
KR101562522B1 (ko) 2015-10-22
CN101887842B (zh) 2015-07-22
SG166738A1 (en) 2010-12-29
JP5666827B2 (ja) 2015-02-12
CN105047601A (zh) 2015-11-11
US20100291752A1 (en) 2010-11-18
TW201115635A (en) 2011-05-01
JP2010287883A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
CN101887842B (zh) Soi衬底的制造方法及soi衬底
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5452900B2 (ja) 半導体膜付き基板の作製方法
US8349704B2 (en) Method for manufacturing SOI substrate and SOI substrate
JP5941285B2 (ja) Ｓｏｉ基板の作製方法
CN101714519B (zh) 半导体装置的制造方法
US8216915B2 (en) SOI substrate and manufacturing method thereof
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
JP5846727B2 (ja) 半導体基板の作製方法
JP5926887B2 (ja) Ｓｏｉ基板の作製方法
JP5587107B2 (ja) Ｓｏｉ基板の作製方法
US20120045883A1 (en) Method for manufacturing soi substrate
JP2012156495A (ja) Ｓｏｉ基板の作製方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

Termination date: 20190513