JPH10284431A - Ｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板の製造方法

Info

Publication number
JPH10284431A
JPH10284431A JP9092659A JP9265997A JPH10284431A JP H10284431 A JPH10284431 A JP H10284431A JP 9092659 A JP9092659 A JP 9092659A JP 9265997 A JP9265997 A JP 9265997A JP H10284431 A JPH10284431 A JP H10284431A
Authority
JP
Japan
Prior art keywords
silicon
substrate
oxygen
pulse laser
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9092659A
Other languages
English (en)
Inventor
Yohei Seguchi
洋平 瀬口
Nobuaki Tokushige
信明 徳重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9092659A priority Critical patent/JPH10284431A/ja
Priority to TW087104488A priority patent/TW452926B/zh
Priority to KR1019980011403A priority patent/KR19980080967A/ko
Priority to US09/055,306 priority patent/US6110845A/en
Priority to DE69825931T priority patent/DE69825931T2/de
Priority to EP98302885A priority patent/EP0871216B1/en
Publication of JPH10284431A publication Critical patent/JPH10284431A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Abstract

(57)【要約】 【課題】 酸素イオン注入により、シリコン基板中にシ
リコン酸化膜を形成するため、表面シリコン層に貫通転
位が発生し、トランジスタの特性劣化や、埋め込み酸化
膜の耐圧不良を招く。 【解決手段】 まず、シリコン基板１に高濃度の酸素イ
オン注入を行い、高濃度酸素注入層３を形成する。次
に、埋め込み酸化層５の形成のためＡｒに０．５％の濃
度の酸素雰囲気中で、１３５０℃で４時間程の熱処理を
行う。次に、表面シリコン層の熔融と再結晶化のため、
パルスレーザーアニールを行う。パルスレーザーは、１
２００ｍＪ／ｃｍ2以上のエネルギー密度で照射する。
照射時のパワー密度が１０7Ｗ／ｃｍ2と極めて大きいの
で半導体表面を数１０ｎｓｅｃで熔融することができ
る。このパルスレーザーアニールを繰り返すことによ
り、熔融と再結晶を繰り返し、結晶欠陥の動きが活発化
し、結晶種を基礎とした損傷回復が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、単結晶シリコン基
板中に酸素をイオン注入してシリコン基板内にシリコン
酸化膜を形成する、ＳＩＭＯＸ（セパレーション・バイ
・インプランテーション・オブ・オキシジェン）法を用
いたＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏ
ｒ）基板の製造方法に関するものである。
【０００２】
【従来の技術】超ＬＳＩ製造技術の１つとして、ＳＯＩ
技術は高集積化や低消費電力の面で注目されている。絶
縁基板上にシリコン層を形成するＳＯＩ基板の製造方法
としては、レーザー再結晶化法や単結晶のシリコン基板
同士を絶縁膜を介して貼り合わせる基板貼り合わせ法等
も知られており、さらに、シリコン基板中に酸素をイオ
ン注入する、所謂ＳＩＭＯＸ法が用いられている。
【０００３】このＳＩＭＯＸ法は、高濃度に酸素イオン
を注入して、シリコン基板の所定の深さ領域にシリコン
酸化層を設ける方法であり、イオン注入によるダメージ
を回復させるために、熱処理が行われる。
【０００４】以下に、従来技術として、特開平７−２６
３５３８号公報に沿って、ＳＯＩ基板の製造方法につい
て説明する。
【０００５】まず、イオン注入装置を用いて、単結晶シ
リコン基板２１に酸素イオンＯ+を所定の深さに注入す
る（図２（ａ）、酸素イオン注入（第１工程））。この
場合、表面シリコン単結晶層２２における転位密度の増
大や埋め込み酸化膜の破壊電界の強さの低下を回避する
ため、酸素イオン注入量を０．５×１０18ｃｍ-2未満と
する。尚、符号２３は高濃度酸化イオン注入層である。
【０００６】次に、ＣＶＤ装置を用いて、単結晶シリコ
ン基板２１の表面にＳｉＯ2のアニール保護膜２４を形
成する（図２（ｂ）、保護膜形成（第２工程））。但
し、アニール保護膜２４を形成せずに、次の第３工程に
進んでもよい。
【０００７】次に、０．５％酸素分圧のＡｒガス雰囲気
中で８５０℃に保持された炉内に基板を２１入れ、１３
５０℃の温度に昇温して行う（図２（ｃ）、アニール処
理（第３工程））。このアニール処理により安定化が行
われ、高濃度酸素イオン注入層は埋め込み酸化膜２５に
変化する。尚、符号２６はアニール酸化膜である。
【０００８】次に、単結晶シリコン基板２１を１１５０
℃以上、融点温度未満の温度範囲で数時間加熱処理（高
温酸化処理（第４工程））をする。このときのＯ2ガス
濃度は１％を越え、１００％までの範囲内に保つものと
する。
【０００９】上記加熱処理を行うことにより、以下の３
種類の改良状況が得られる。
【００１０】まず、図２（ｄ）、図２（ｅ）に示すよう
に、埋め込み酸化膜の厚膜化工程として、アニール工程
で形成された埋め込み酸化膜増加分２７が形成される。
尚、符号２８は高温酸化によって増加した表面酸化膜で
ある。
【００１１】また、図２（ｆ）、図２（ｇ）に示すよう
に、ピンホール低減工程として、酸素イオン注入時に単
結晶シリコン基板２１の表面にパーティクルが付着した
場合、埋め込み酸化膜のピンホール２９が補修される。
【００１２】更に、図２（ｈ）、図２（ｉ）に示すよう
に、埋め込み酸化膜平坦化工程として、埋め込み酸化膜
２５上面の凹凸は埋め込み酸化膜増加分２７によって平
坦化される。尚、上述の図２（ｃ）に示す工程で形成さ
れたアニール膜２６を除去した後に、図２（ｄ）〜図２
（ｉ）に示す工程を行ってもよい。
【００１３】次に、図２（ｊ）に示すように、表面シリ
コン単結晶層２２を薄膜化する目的で犠牲酸化処理を行
う。この犠牲酸化は、表面酸化膜２８除去後に実施して
もよい。また、犠牲酸化工程は、アニール工程と高温酸
化工程との間に入れてもよい。更には、この犠牲酸化工
程はアニール酸化膜２６除去後に実施してもよい。
【００１４】上述の工程において、図２（ｃ）のアニー
ル処理を昇温させながら行い、昇温後に引き続いて高温
酸化を行うようにすることができる。炉の温度を昇温さ
せる過程でアニールするようにし、炉内温度が１２００
℃以上の例えば１３５０℃に達した状態で炉内温度を一
定に保持させる。そして、昇温後に炉内に酸素を供給増
量し、内部酸素分圧が７０％程度の高濃度になるように
調整することにより、第４工程の高温酸化処理を行うの
である。
【００１５】
【発明が解決しようとする課題】しかしながら、単結晶
シリコン基板に酸素イオンを注入し、アニール処理によ
りシリコン基板に埋め込み酸化膜を形成する場合、酸素
イオン注入により、シリコン基板中にシリコン酸化膜を
形成するため、表面シリコン層に貫通転位が発生し、ト
ランジスタの特性劣化や、埋め込み酸化膜の耐圧不良を
招く。
【００１６】本発明は、高効率なイオン注入の損傷回復
が実現できるＳＯＩ基板の製造方法を提供することを目
的とする。
【００１７】
【課題を解決するための手段】請求項１記載のＳＯＩ基
板の製造方法は、単結晶シリコン基板の所定の深さの領
域に酸素をイオン注入した後、熱処理により、上記酸素
イオン注入領域にシリコン酸化膜を形成する工程と、上
記単結晶シリコン基板の上記シリコン酸化膜より表面側
のシリコンに対してパルスレーザアニールを一又は複数
回行い、上記イオン注入によるシリコン基板の損傷を回
復させる工程とを有することを特徴とするものである。
【００１８】また、請求項２記載のＳＯＩ基板の製造方
法は、上記パルスレーザーアニールを繰り返すことによ
り、上記シリコン酸化膜より表面側のシリコンの熔融及
び再結晶を繰り返すことを特徴とする、請求項１記載の
ＳＯＩ基板の製造方法である。
【００１９】
【実施の形態】以下、図１に示す、実施の形態に基づい
て本発明について詳細に説明する。尚、図１は本発明の
一実施の形態のＳＯＩ基板の製造工程図であり、図１に
おいて、１は単結晶シリコン基板、２は表面単結晶シリ
コン層、２ａは損傷回復した表面単結晶シリコン層、３
は高濃度酸素イオン注入層、４はアニール保護膜、５は
埋め込み酸化膜、６はアニール酸化膜を示す。
【００２０】まず、シリコン基板１に図１（ａ）に示す
ように所要のイオン注入装置を用いて高濃度の酸素イオ
ン注入を、例えば、注入エネルギーを１８０ｋｅＶ、ド
ーズ量を０．４×１０18ｃｍ-2として行う。このイオン
注入により、シリコン基板１中に導入された酸素原子
は、シリコン基板１の所定の深さ領域で投影飛程（プロ
ジェクトレンジ）に従った分布をなし、高濃度に打ち込
まれることから、絶縁体である埋め込み酸化層５となる
高濃度酸素注入層３をなす。
【００２１】所定のエネルギーで酸素が打ち込まれるた
め、シリコン酸化層３の表面側には、酸素原子の濃度が
低いシリコン層が残ることになるが、多数の酸素原子が
通過しているため、その結晶性はダメージを受けた状態
であり、この段階では素子形成に適さない。
【００２２】次に、図１（ｂ）に示すように、埋め込み
酸化層５の形成のためＡｒに０．５％の濃度の酸素雰囲
気中で、１３５０℃で４時間程の熱処理を行う。ここ
で、Ａｒに０．５℃の濃度の酸素を入れるのは基板表面
におけるピット発生防止のためである。また、この熱処
理後にパルスレーザーアニールを行うため、１３５０℃
以下、例えば、１１００℃程度でもかまわない。
【００２３】次に、図１（ｃ）に示すように、表面単結
晶シリコン層２の熔融と再結晶化のため、パルスレーザ
ーアニールを行う。パルスレーザー（ＡｒＦ，ＸｅＣ
ｌ，ＸｅＦレーザ−等）は、１２００ｍＪ／ｃｍ2以上
のエネルギー密度で照射する。パルスレーザーは、先の
熱処理で、表面単結晶シリコン層２に形成されたシリコ
ン酸化膜６を透過し、半導体に対しては吸収係数が大き
く（表面のみでエネルギーが吸収される。）、照射時間
が２０〜６０ｎｓｅｃであり、照射時のパワー密度が１
０7Ｗ／ｃｍ2と極めて大きいので表面単結晶シリコン層
２を数１０ｎｓｅｃで熔融することができる。
【００２４】このパルスレーザーアニールにより、表面
シリコン層２は熔融、再結晶を行い、結晶欠陥の動きを
活発化し、結晶種を基礎とした損傷回復が行われる。そ
の結果、表面シリコンの欠陥密度が低減した、損傷回復
した表面単結晶シリコン層２ａが得られる。また、これ
のパルスレーザーを繰り返すことにより、熔融と再結晶
を繰り返すことによりさらに欠陥密度を低減できる。例
えば、パルスレーザーアニールを行い表面シリコン層２
を熔融した後、シリコンの融点の半分の温度（５７０℃
程度）以下になり、再結晶が行われた後、再びパルスレ
ーザーアニールを行う。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、表面シリコン層の欠陥密度の低減が
可能となるため、高品質のＳＯＩ基板が低温、低コスト
で実現でき、各種の素子形成を容易に行うことができ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＳＯＩ基板の製造工程
図である。
【図２】従来のＳＯＩ基板の製造工程図である。
【符号の説明】
１ 単結晶シリコン基板 ２ 表面単結晶シリコン層 ２ａ 損傷回復した表面単結晶シリコン層 ３ 高濃度酸素イオン注入層 ４ アニール保護膜 ５ 埋め込み酸化膜 ６ アニール酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 単結晶シリコン基板の所定の深さの領域
    に酸素をイオン注入した後、熱処理により、上記酸素イ
    オン注入領域にシリコン酸化膜を形成する工程と、 上記単結晶シリコン基板の上記シリコン酸化膜より表面
    側のシリコンに対してパルスレーザアニールを行い、上
    記イオン注入によるシリコン基板の損傷を回復させる工
    程とを有することを特徴とする、ＳＯＩ基板の製造方
    法。
  2. 【請求項２】 上記パルスレーザーアニールを繰り返す
    ことにより、上記シリコン酸化膜より表面側のシリコン
    の熔融及び再結晶を繰り返すことを特徴とする、請求項
    １記載のＳＯＩ基板の製造方法。
JP9092659A 1997-04-11 1997-04-11 Ｓｏｉ基板の製造方法 Pending JPH10284431A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9092659A JPH10284431A (ja) 1997-04-11 1997-04-11 Ｓｏｉ基板の製造方法
TW087104488A TW452926B (en) 1997-04-11 1998-03-25 Process for fabricating SOI substrate with high-efficiency recovery from damage due to ion implantation
KR1019980011403A KR19980080967A (ko) 1997-04-11 1998-04-01 이온 주입에 의한 손상으로부터 고효율로 회복되는 ｓｏｉ 기판의 제조 방법
US09/055,306 US6110845A (en) 1997-04-11 1998-04-06 Process for fabricating SOI substrate with high-efficiency recovery from damage due to Ion implantation
DE69825931T DE69825931T2 (de) 1997-04-11 1998-04-09 Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden
EP98302885A EP0871216B1 (en) 1997-04-11 1998-04-09 Process for fabricating SOI substrate with high-efficiency recovery from damage due to ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9092659A JPH10284431A (ja) 1997-04-11 1997-04-11 Ｓｏｉ基板の製造方法

Publications (1)

Publication Number Publication Date
JPH10284431A true JPH10284431A (ja) 1998-10-23

Family

ID=14060608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9092659A Pending JPH10284431A (ja) 1997-04-11 1997-04-11 Ｓｏｉ基板の製造方法

Country Status (6)

Country Link
US (1) US6110845A (ja)
EP (1) EP0871216B1 (ja)
JP (1) JPH10284431A (ja)
KR (1) KR19980080967A (ja)
DE (1) DE69825931T2 (ja)
TW (1) TW452926B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235495A (ja) * 2007-03-20 2008-10-02 Sumco Corp Ｓｏｉウェーハ及びその製造方法
JP2009004739A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、および半導体装置の作製方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052687B1 (en) * 1998-02-02 2016-06-29 Nippon Steel & Sumitomo Metal Corporation Method for manufacturing an soi substrate.
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
US8288239B2 (en) 2002-09-30 2012-10-16 Applied Materials, Inc. Thermal flux annealing influence of buried species
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7256112B2 (en) * 2005-01-20 2007-08-14 Chartered Semiconductor Manufacturing, Ltd Laser activation of implanted contact plug for memory bitline fabrication
DE102006007053B4 (de) * 2006-02-15 2008-08-14 Infineon Technologies Austria Ag Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8043938B2 (en) * 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR20120059509A (ko) * 2009-08-25 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5902917B2 (ja) 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN113838857B (zh) * 2021-10-12 2023-12-12 长江存储科技有限责任公司 三维存储器及制备三维存储器的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
JPS56165473A (en) * 1980-05-24 1981-12-19 Semiconductor Res Found Semiconductor pickup device
US4431459A (en) * 1981-07-17 1984-02-14 National Semiconductor Corporation Fabrication of MOSFETs by laser annealing through anti-reflective coating
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
DE3818504A1 (de) * 1988-05-31 1991-01-03 Fraunhofer Ges Forschung Verfahren und vorrichtung fuer die kristallisation duenner halbleiterschichten auf einem substratmaterial
JPH02302044A (ja) * 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
JPH05335530A (ja) * 1992-05-28 1993-12-17 Sony Corp Ｓｏｉ基板の製造方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
FR2720189B1 (fr) * 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235495A (ja) * 2007-03-20 2008-10-02 Sumco Corp Ｓｏｉウェーハ及びその製造方法
JP2009004739A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、および半導体装置の作製方法
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
EP0871216B1 (en) 2004-09-01
KR19980080967A (ko) 1998-11-25
US6110845A (en) 2000-08-29
DE69825931T2 (de) 2005-09-01
EP0871216A1 (en) 1998-10-14
DE69825931D1 (de) 2004-10-07
TW452926B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
JPH10284431A (ja) Ｓｏｉ基板の製造方法
US7550369B2 (en) Method for fabricating low-defect-density changed orientation Si
US6825102B1 (en) Method of improving the quality of defective semiconductor material
JPH1041242A (ja) 特に電子構成品を含む半導体材料薄膜の製法
JPH11145436A (ja) 張り合わせｓｏｉ基板及びその製造方法
JP2007281120A (ja) Ｓｉｍｏｘウェーハの製造方法及び該方法により得られたｓｉｍｏｘウェーハ
JP2006351632A (ja) Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) Ｓｉｍｏｘウェーハの製造方法
US20040013886A1 (en) Control of buried oxide in SIMOX
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JPH0582525A (ja) Ｓｉｍｏｘ基板及びその製造方法
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JP3338182B2 (ja) 半導体装置の作製方法
JP3338434B2 (ja) 薄膜トランジスタの作製方法
JP2002246329A (ja) 半導体基板の極浅ｐｎ接合の形成方法
JPH1041241A (ja) 半導体装置の製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP3413710B2 (ja) 薄膜トランジスタの製造方法
KR20050118435A (ko) 트랜지스터의 제조 방법
JP4531339B2 (ja) 半導体基板の製造方法
JPH04293241A (ja) 半導体基板の製造方法
JPH10214843A (ja) 半導体基板の製造方法
KR101002045B1 (ko) 반도체소자의 트랜지스터 형성방법
JPH0387022A (ja) 拡散層の形成方法
JPH0529243A (ja) 半導体装置の製造方法