JPH05335530A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH05335530A JPH05335530A JP4162306A JP16230692A JPH05335530A JP H05335530 A JPH05335530 A JP H05335530A JP 4162306 A JP4162306 A JP 4162306A JP 16230692 A JP16230692 A JP 16230692A JP H05335530 A JPH05335530 A JP H05335530A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- oxygen
- crystalline silicon
- soi substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 スリップライン等の欠陥が発生しにくく、酸
素を高濃度でイオンインプランテーションした場合生ず
る可能性のある欠陥の回復も可能で、更に、多層のＳＯ
Ｉ基板を形成することも可能とするＳＯＩ基板の製造方
法を提供すること。 【構成】 半導体基板１上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、半導体基板１と結晶
シリコン膜４との間の絶縁部２形成を、酸素のイオンイ
ンプランテーションとその後のエキシマレーザー光の照
射によるアニールで行うとともに、その上に結晶シリコ
ン膜を形成し、更に必要に応じシリコン層４をエピタキ
シャル成長し、必要に応じ上記をくり返すＳＯＩ基板の
製造方法。
素を高濃度でイオンインプランテーションした場合生ず
る可能性のある欠陥の回復も可能で、更に、多層のＳＯ
Ｉ基板を形成することも可能とするＳＯＩ基板の製造方
法を提供すること。 【構成】 半導体基板１上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、半導体基板１と結晶
シリコン膜４との間の絶縁部２形成を、酸素のイオンイ
ンプランテーションとその後のエキシマレーザー光の照
射によるアニールで行うとともに、その上に結晶シリコ
ン膜を形成し、更に必要に応じシリコン層４をエピタキ
シャル成長し、必要に応じ上記をくり返すＳＯＩ基板の
製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ基板、特に半導
体基板上に複数層の結晶シリコン膜を有しているＳＯＩ
基板の製造方法に関するものである。
体基板上に複数層の結晶シリコン膜を有しているＳＯＩ
基板の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置、特に高速ＶＬＳＩ技術にお
いて、ＳＯＩ構造が注目されている。完全な絶縁物分離
により、ラッチアップ・フリー（Ｌａｔｃｈ−ｕｐ ｆ
ｒｅｅ）、低寄生容量が実現できるためである。
いて、ＳＯＩ構造が注目されている。完全な絶縁物分離
により、ラッチアップ・フリー（Ｌａｔｃｈ−ｕｐ ｆ
ｒｅｅ）、低寄生容量が実現できるためである。
【０００３】ＳＯＩ基板を得る方法の一つとして、結晶
シリコン間の絶縁膜を、例えば１０17ｃｍ-2オーダーの
酸素のイオンインプランテーション（以下「インプラ」
と略す場合もある）と、その後の高温アニールで形成す
る方法が知られている。結晶シリコン層を比較的簡単
に、再現性良く形成できるためである。
シリコン間の絶縁膜を、例えば１０17ｃｍ-2オーダーの
酸素のイオンインプランテーション（以下「インプラ」
と略す場合もある）と、その後の高温アニールで形成す
る方法が知られている。結晶シリコン層を比較的簡単
に、再現性良く形成できるためである。
【０００４】例えば具体的には、図３（ａ）に示すシリ
コン半導体基板１に、図３（ｂ）に符号Ｉで模式的に示
す如く１０17ｃｍ-2オーダーの酸素のイオンインプラン
テーションを行い（２′でイオン注入部を模式的に示
す）、次いで拡散炉中不活性ガス雰囲気で１２５０℃の
アニールを行って絶縁膜２であるＳｉＯ2 膜を得、その
後その上に結晶シリコン膜３を形成して、図３（ｃ）の
構造を得る。
コン半導体基板１に、図３（ｂ）に符号Ｉで模式的に示
す如く１０17ｃｍ-2オーダーの酸素のイオンインプラン
テーションを行い（２′でイオン注入部を模式的に示
す）、次いで拡散炉中不活性ガス雰囲気で１２５０℃の
アニールを行って絶縁膜２であるＳｉＯ2 膜を得、その
後その上に結晶シリコン膜３を形成して、図３（ｃ）の
構造を得る。
【０００５】
【発明が解決しようとする課題】上記したように従来よ
り知られている技術では、酸素インプランテーション後
の熱処理としては、約１２５０℃の温度での数時間の拡
散炉によるアニールが用いられている。この高温アニー
ルは、図２に示したように、インプラ後裾を引いた酸素
分布（図２（ａ）参照）を、酸素を析出あるいは表面か
らアウトディフュージョンさせることで急峻にし（図２
（ｂ）参照）、更に高ドーズインプラにより生じた欠陥
を回復させ、結晶シリコン層と酸化層とを形成するため
に行う。しかしながら、このアニールは高温であるため
に、スリップライン等の欠陥が発生しやすく、実用化に
は問題がある。また約１２５０℃のアニールであって
も、１０17ｃｍ-2オーダーのインプラにより生じた欠陥
を回復させるには不十分である。更にこの方法ではＳＯ
Ｉ層を形成するのに必ず高温の熱処理が入るため、多層
ＳＯＩ基板を得るのは難しかった。
り知られている技術では、酸素インプランテーション後
の熱処理としては、約１２５０℃の温度での数時間の拡
散炉によるアニールが用いられている。この高温アニー
ルは、図２に示したように、インプラ後裾を引いた酸素
分布（図２（ａ）参照）を、酸素を析出あるいは表面か
らアウトディフュージョンさせることで急峻にし（図２
（ｂ）参照）、更に高ドーズインプラにより生じた欠陥
を回復させ、結晶シリコン層と酸化層とを形成するため
に行う。しかしながら、このアニールは高温であるため
に、スリップライン等の欠陥が発生しやすく、実用化に
は問題がある。また約１２５０℃のアニールであって
も、１０17ｃｍ-2オーダーのインプラにより生じた欠陥
を回復させるには不十分である。更にこの方法ではＳＯ
Ｉ層を形成するのに必ず高温の熱処理が入るため、多層
ＳＯＩ基板を得るのは難しかった。
【０００６】
【発明の目的】本発明は、スリップライン等の欠陥が発
生しにくく、酸素を高濃度でイオンインプランテーショ
ンした場合生ずる可能性のある欠陥の回復も可能で、更
に、多層のＳＯＩ基板を形成することも可能とするＳＯ
Ｉ基板の製造方法を提供せんとするものである。
生しにくく、酸素を高濃度でイオンインプランテーショ
ンした場合生ずる可能性のある欠陥の回復も可能で、更
に、多層のＳＯＩ基板を形成することも可能とするＳＯ
Ｉ基板の製造方法を提供せんとするものである。
【０００７】
【課題を達成するための手段】本出願の請求項１の発明
は、半導体基板上に結晶シリコン膜を有しているＳＯＩ
基板の製造方法において、半導体基板と結晶シリコン膜
との間の絶縁膜形成を、酸素のイオンインプランテーシ
ョンとその後のエキシマレーザー光の照射によるアニー
ルで行うＳＯＩ基板の製造方法であって、これにより上
記目的を達成するものである。
は、半導体基板上に結晶シリコン膜を有しているＳＯＩ
基板の製造方法において、半導体基板と結晶シリコン膜
との間の絶縁膜形成を、酸素のイオンインプランテーシ
ョンとその後のエキシマレーザー光の照射によるアニー
ルで行うＳＯＩ基板の製造方法であって、これにより上
記目的を達成するものである。
【０００８】本出願の請求項２の発明は、半導体基板上
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成するＳＯＩ基板の製造方法であって、これにより
上記目的を達成するものである。
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成するＳＯＩ基板の製造方法であって、これにより
上記目的を達成するものである。
【０００９】本出願の請求項３の発明は、半導体基板上
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成し、更にシリコン層をエピタキシャル成長したＳ
ＯＩ基板の製造方法であって、これにより上記目的を達
成するものである。
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成し、更にシリコン層をエピタキシャル成長したＳ
ＯＩ基板の製造方法であって、これにより上記目的を達
成するものである。
【００１０】本出願の請求項４の発明は、半導体基板上
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成し、更にシリコン膜をエピタキシャル成長し、更
に該シリコン層に上記酸素のイオンインプランテーショ
ンと上記エピタキシャル成長を所要回数くり返したＳＯ
Ｉ基板の製造方法であって、これにより上記目的を達成
するものである。
に結晶シリコン膜を有しているＳＯＩ基板の製造方法に
おいて、半導体基板に酸素のイオンインプランテーショ
ンとその後のエキシマレーザー光の照射によるアニール
で絶縁膜形成を行うとともに、その上に結晶シリコン膜
を形成し、更にシリコン膜をエピタキシャル成長し、更
に該シリコン層に上記酸素のイオンインプランテーショ
ンと上記エピタキシャル成長を所要回数くり返したＳＯ
Ｉ基板の製造方法であって、これにより上記目的を達成
するものである。
【００１１】本出願の請求項５の発明は、半導体基板上
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行うＳＯＩ基板
の製造方法であって、これにより上記目的を達成するも
のである。
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行うＳＯＩ基板
の製造方法であって、これにより上記目的を達成するも
のである。
【００１２】本出願の請求項６の発明は、半導体基板上
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行い、更にシリ
コン層をエピタキシャル成長したＳＯＩ基板の製造方法
であって、これにより上記目的を達成するものである。
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行い、更にシリ
コン層をエピタキシャル成長したＳＯＩ基板の製造方法
であって、これにより上記目的を達成するものである。
【００１３】本出願の請求項７の発明は、半導体基板上
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行い、更にシリ
コン層をエピタキシャル成長し、更に該シリコン層に上
記酸素のイオンインプランテーションと上記エピタキシ
ャル成長を所要回数くり返したＳＯＩ基板の製造方法で
あって、これにより上記目的を達成するものである。
に複数層の結晶シリコン膜を有しているＳＯＩ基板の製
造方法において、複数層の結晶シリコン間の絶縁膜形成
を、酸素のイオンインプランテーションとその後のエキ
シマレーザー光の照射によるアニールで行い、更にシリ
コン層をエピタキシャル成長し、更に該シリコン層に上
記酸素のイオンインプランテーションと上記エピタキシ
ャル成長を所要回数くり返したＳＯＩ基板の製造方法で
あって、これにより上記目的を達成するものである。
【００１４】
【作用】本出願の発明のＳＯＩ基板の製造方法によれ
ば、シリコン部分に酸素のイオンインプランテーション
を行った後、エキシマレーザー光の照射によるアニール
を行うので、裾を引いた酸素分布を、酸素を析出あるい
は表面からアウトディフュージョンさせることで急峻に
し（図２（ａ）（ｂ）参照）、更に高濃度インプラによ
り生じた欠陥を回復させ、結晶シリコン層と酸化層とを
形成する。
ば、シリコン部分に酸素のイオンインプランテーション
を行った後、エキシマレーザー光の照射によるアニール
を行うので、裾を引いた酸素分布を、酸素を析出あるい
は表面からアウトディフュージョンさせることで急峻に
し（図２（ａ）（ｂ）参照）、更に高濃度インプラによ
り生じた欠陥を回復させ、結晶シリコン層と酸化層とを
形成する。
【００１５】本発明のＳＯＩ基板の製造方法では、アニ
ールに用いているエキシマレーザー光の照射で加熱され
る領域が、数十から数百ｎｍと薄いので、スリップライ
ンなどの欠陥が発生しにくい。更に、エキシマレーザー
光の照射によるアニールで、シリコン表面が瞬時に１４
００℃位まで昇温できるので、酸素の高ドーズインプラ
により生じた欠陥も回復できる。更にシリコンエピタキ
シーを追加することで、シリコン結晶層を厚くすること
も可能である。また、エキシマレーザー光はシリコン層
による吸収が大きく、表面から数十ｎｍから数百ｎｍで
吸収されてしまうため、これらの工程を繰り返すことに
より、多層のＳＯＩ基板を形成することもできる。
ールに用いているエキシマレーザー光の照射で加熱され
る領域が、数十から数百ｎｍと薄いので、スリップライ
ンなどの欠陥が発生しにくい。更に、エキシマレーザー
光の照射によるアニールで、シリコン表面が瞬時に１４
００℃位まで昇温できるので、酸素の高ドーズインプラ
により生じた欠陥も回復できる。更にシリコンエピタキ
シーを追加することで、シリコン結晶層を厚くすること
も可能である。また、エキシマレーザー光はシリコン層
による吸収が大きく、表面から数十ｎｍから数百ｎｍで
吸収されてしまうため、これらの工程を繰り返すことに
より、多層のＳＯＩ基板を形成することもできる。
【００１６】
【実施例】以下、本発明の具体的な実施例を図面を用い
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
【００１７】実施例１ 本実施例では、下記工程によりＳＯＩ構造のＶＬＳＩを
形成した。 （Ａ）まずシリコン基板１を用意する（図１（ａ））。
形成した。 （Ａ）まずシリコン基板１を用意する（図１（ａ））。
【００１８】（Ｂ）次に、酸素を例えば加速エネルギー
３００ＫｅＶで、１０17ｃｍ-2オーダーイオン注入する
（図１（ｂ））。イオン注入部を、模式的に符号２′で
示した破線部で示す。この時、選択的にＳＯＩ層を形成
する場合は、酸素インプラの前に、パターニングしてお
けばよい。
３００ＫｅＶで、１０17ｃｍ-2オーダーイオン注入する
（図１（ｂ））。イオン注入部を、模式的に符号２′で
示した破線部で示す。この時、選択的にＳＯＩ層を形成
する場合は、酸素インプラの前に、パターニングしてお
けばよい。
【００１９】（Ｃ）次に、１０００〜２０００ｍＪ／ｃ
ｍ2 程度のパワーのエキシマレーザー光を照射する高温
短時間アニールを行う。これにより、裾を引いた酸素分
布を、酸素を析出あるいは表面からアウトディフュージ
ョンさせることで急峻にし、更に高濃度インプラにより
生じた欠陥を回復させ、シリコン基板１上に酸化層２と
結晶シリコン層３とを形成する（図１（ｃ））。
ｍ2 程度のパワーのエキシマレーザー光を照射する高温
短時間アニールを行う。これにより、裾を引いた酸素分
布を、酸素を析出あるいは表面からアウトディフュージ
ョンさせることで急峻にし、更に高濃度インプラにより
生じた欠陥を回復させ、シリコン基板１上に酸化層２と
結晶シリコン層３とを形成する（図１（ｃ））。
【００２０】（Ｄ）更に必要であれば、エピタキシーに
より、シリコンエピタキシャル層４を追加形成する。こ
のエピタキシーについては、減圧低温エピタキシーを用
いたほうがよい。熱履歴を少なくするためである。減圧
エピタキシーの条件としては、例えば、５６０℃、Ｓｉ
2 Ｈ6 ７０ＳＣＣＭ、２×１０-5ｔｏｒｒで、７ｎｍ／
ｍｉｎの速度で行うことができる。
より、シリコンエピタキシャル層４を追加形成する。こ
のエピタキシーについては、減圧低温エピタキシーを用
いたほうがよい。熱履歴を少なくするためである。減圧
エピタキシーの条件としては、例えば、５６０℃、Ｓｉ
2 Ｈ6 ７０ＳＣＣＭ、２×１０-5ｔｏｒｒで、７ｎｍ／
ｍｉｎの速度で行うことができる。
【００２１】その後、このＳＯＩ層にデバイスを作り込
む。更に多層構造にする場合は、上記の（Ａ）〜（Ｄ）
を繰り返す。
む。更に多層構造にする場合は、上記の（Ａ）〜（Ｄ）
を繰り返す。
【００２２】本実施例のＳＯＩ基板の製造方法では、ス
リップラインなどの欠陥が発生するのを抑えることがで
き、酸素の高ドーズインプラにより生じた欠陥も回復で
き、更に多層ＳＯＩ基板の作成時、上層のアニールによ
って下層が同時にアニールされることがなく、各層の結
晶シリコン層に最適なアニールを施すことができるの
で、高性能な半導体装置を製造することができる。
リップラインなどの欠陥が発生するのを抑えることがで
き、酸素の高ドーズインプラにより生じた欠陥も回復で
き、更に多層ＳＯＩ基板の作成時、上層のアニールによ
って下層が同時にアニールされることがなく、各層の結
晶シリコン層に最適なアニールを施すことができるの
で、高性能な半導体装置を製造することができる。
【００２３】
【発明の効果】本発明によれば、スリップライン等の欠
陥が発生しにくく、酸素を高濃度でイオンインプランテ
ーションした場合生ずる可能性のある欠陥の回復性も可
能で、更に、多層のＳＯＩ基板を形成することも可能と
するＳＯＩ基板の製造方法を提供することができる。
陥が発生しにくく、酸素を高濃度でイオンインプランテ
ーションした場合生ずる可能性のある欠陥の回復性も可
能で、更に、多層のＳＯＩ基板を形成することも可能と
するＳＯＩ基板の製造方法を提供することができる。
【図１】実施例１の工程を順に断面図で示すものであ
る。
る。
【図２】酸素イオンインプランテーションによるＳＯＩ
基板形成の概念図でである。
基板形成の概念図でである。
【図３】従来例を示す図である。
１ 基板 ２ 絶縁膜 ３ 結晶シリコン膜 ４ エピタキシャルシリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/02 Ｂ
Claims (7)
- 【請求項１】半導体基板上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、 半導体基板と結晶シリコン膜との間の絶縁膜形成を、酸
素のイオンインプランテーションとその後のエキシマレ
ーザー光の照射によるアニールで行うＳＯＩ基板の製造
方法。 - 【請求項２】半導体基板上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、 半導体基板に酸素のイオンインプランテーションとその
後のエキシマレーザー光の照射によるアニールで絶縁膜
形成を行うとともに、その上に結晶シリコン膜を形成す
るＳＯＩ基板の製造方法。 - 【請求項３】半導体基板上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、 半導体基板に酸素のイオンインプランテーションとその
後のエキシマレーザー光の照射によるアニールで絶縁膜
形成を行うとともに、その上に結晶シリコン膜を形成
し、 更にシリコン層をエピタキシャル成長したＳＯＩ基板の
製造方法。 - 【請求項４】半導体基板上に結晶シリコン膜を有してい
るＳＯＩ基板の製造方法において、 半導体基板に酸素のイオンインプランテーションとその
後のエキシマレーザー光の照射によるアニールで絶縁膜
形成を行うとともに、その上に結晶シリコン膜を形成
し、 更にシリコン膜をエピタキシャル成長し、 更に該シリコン層に上記酸素のイオンインプランテーシ
ョンと上記エピタキシャル成長を所要回数くり返したＳ
ＯＩ基板の製造方法。 - 【請求項５】半導体基板上に複数層の結晶シリコン膜を
有しているＳＯＩ基板の製造方法において、 複数層の結晶シリコン間の絶縁膜形成を、酸素のイオン
インプランテーションとその後のエキシマレーザー光の
照射によるアニールで行うＳＯＩ基板の製造方法。 - 【請求項６】半導体基板上に複数層の結晶シリコン膜を
有しているＳＯＩ基板の製造方法において、 複数層の結晶シリコン間の絶縁膜形成を、酸素のイオン
インプランテーションとその後のエキシマレーザー光の
照射によるアニールで行い、更にシリコン層をエピタキ
シャル成長したＳＯＩ基板の製造方法。 - 【請求項７】半導体基板上に複数層の結晶シリコン膜を
有しているＳＯＩ基板の製造方法において、 複数層の結晶シリコン間の絶縁膜形成を、酸素のイオン
インプランテーションとその後のエキシマレーザー光の
照射によるアニールで行い、更にシリコン層をエピタキ
シャル成長し、 更に該シリコン層に上記酸素のイオンインプランテーシ
ョンと上記エピタキシャル成長を所要回数くり返したＳ
ＯＩ基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162306A JPH05335530A (ja) | 1992-05-28 | 1992-05-28 | Ｓｏｉ基板の製造方法 |
| KR1019930007222A KR100292330B1 (ko) | 1992-05-01 | 1993-04-28 | 반도체장치와그제조방법및실리콘절연기판의제조방법 |
| US08/245,767 US5580797A (en) | 1992-05-01 | 1994-05-18 | Method of making SOI Transistor |
| US08/319,150 US5629217A (en) | 1992-05-01 | 1994-10-06 | Method and apparatus for SOI transistor |
| US08/400,447 US5548156A (en) | 1992-05-01 | 1995-03-07 | Method and apparatus for SOI transistor |
| US08/787,797 US5783472A (en) | 1992-04-27 | 1997-01-23 | Method of making an SOI transistor |
| US08/786,879 US5786258A (en) | 1992-05-01 | 1997-01-23 | Method of making an SOI transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162306A JPH05335530A (ja) | 1992-05-28 | 1992-05-28 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335530A true JPH05335530A (ja) | 1993-12-17 |
Family
ID=15752006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162306A Pending JPH05335530A (ja) | 1992-04-27 | 1992-05-28 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335530A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871216A1 (en) * | 1997-04-11 | 1998-10-14 | SHARP Corporation | Process for fabricating SOI substrate with high-efficiency recovery from damage due to ion implantation |
| JP2012146946A (ja) * | 2010-09-03 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR101484296B1 (ko) * | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
-
1992
- 1992-05-28 JP JP4162306A patent/JPH05335530A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871216A1 (en) * | 1997-04-11 | 1998-10-14 | SHARP Corporation | Process for fabricating SOI substrate with high-efficiency recovery from damage due to ion implantation |
| KR101484296B1 (ko) * | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
| JP2012146946A (ja) * | 2010-09-03 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9355844B2 (en) | 2010-09-03 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10269563B2 (en) | 2010-09-03 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| EP1908097B1 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| US4766086A (en) | Method of gettering a semiconductor device and forming an isolation region therein | |
| JPH04506587A (ja) | 薄い絶縁体上シリコン層の製造方法 | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6359251B2 (ja) | ||
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH05335530A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS6322056B2 (ja) | ||
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JPH088250B2 (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JPH05217916A (ja) | 半導体装置の製造方法 | |
| JPH08288214A (ja) | 半導体基板の製造方法 | |
| JPH04242958A (ja) | 半導体基板の製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| JPH03201440A (ja) | 半導体基板の裏面歪形成方法 | |
| JP2613074B2 (ja) | 半導体装置の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 |