JPH05217916A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05217916A
JPH05217916A JP4605092A JP4605092A JPH05217916A JP H05217916 A JPH05217916 A JP H05217916A JP 4605092 A JP4605092 A JP 4605092A JP 4605092 A JP4605092 A JP 4605092A JP H05217916 A JPH05217916 A JP H05217916A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
silicon substrate
film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4605092A
Other languages
English (en)
Inventor
Yoshiharu Saito
義治 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4605092A priority Critical patent/JPH05217916A/ja
Publication of JPH05217916A publication Critical patent/JPH05217916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 シリコン基板上に多結晶シリコンを選択的に
成長させる半導体装置の製造方法を提供すること。 【構成】 部分的に開孔部を設けた二酸化シリコン膜2
を被覆させた単結晶シリコン基板1に窒素イオンを注入
し(工程B)、次に、パルスレ−ザ−アニ−ルすること
によってシリコン単結晶表面の格子置換位置に窒素原子
7を再配列させた後、ガスソ−ス分子線エピタキシ−法
を用いて多結晶シリコンを成長させる(工程C)。 【効果】 格子置換位置に再配列した窒素原子7がシリ
コンのエピタキシャル成長を阻止するため、結果として
コンタクトホ−ル3内に多結晶シリコンが選択的に成長
する効果が生ずる。また、単結晶シリコン基板への不純
物の拡散を安定して行うことができ、信頼性の高い半導
体装置を得ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、シリコン基板上に多結晶シリコンを選択
的に成長させる方法に係る半導体装置の製造方法に関す
る。
【0002】
【従来の技術】半導体装置とは、受動、能動の回路素子
が1つの基板内に分離不能の状態で微細加工されて形成
された装置である。ところで、従来、バイポ−ラ デバ
イスのエミッタ拡散層形成工程において、拡散層形成の
ための拡散源としてコンタクトホ−ル内に形成されたシ
リコン膜を用いることがよく行われている。
【0003】単結晶シリコン基板上の絶縁膜に形成され
たコンタクトホ−ル内にシリコン膜を形成する手段とし
ては、 (A) 全面に多結晶シリコン膜を形成し、絶縁膜上の多結
晶シリコンを除去する方法。(以下「全面多結晶シリコ
ン形成法」という。) (B) コンタクトホ−ル内にのみ選択的にシリコンをエピ
タキシャル成長させる方法。(以下「選択エピタキシャ
ル成長法−その1」という。) (C) コンタクトホ−ル内には単結晶シリコンを、絶縁膜
上には多結晶シリコンを形成し、絶縁膜上の多結晶シリ
コンを除去する方法。(以下「選択エピタキシャル成長
法−その2」という。) 等が知られている。
【0004】上記(A)〜(C)の従来技術について、各別に
更に詳細に説明する。 ・(A)の従来技術「全面多結晶シリコン形成法」につい
て この方法は、現在最も一般的に採用されている技術手段
であり、これを図4に基づいて説明する。
【0005】図4は、従来の半導体装置の製造法を示す
工程順断面図であって、図4工程Aに示すように、単結
晶シリコン基板1上に二酸化シリコン膜2を形成し、こ
れにコンタクトホ−ル3を形成し、次に、その全表面
に、モノシラン(SiH4)と窒素(N2)の混合気体を
反応気体とし、反応温度600℃〜700℃、反応圧力0.1〜1
Torrの条件の減圧気相成長法によりシリコンを成長させ
る。この際、単結晶シリコン基板1の表面は、基板温度
が低いために表面上層の原子再配列が十分行なわれず、
かつ、表面欠陥が高密度に存在した状態となっている。
また、表面に存在する自然酸化物や炭化物といった汚染
層も十分除去されていない。
【0006】このような単結晶シリコン基板1上に気相
中からシリコン原子が飛来すると、シリコンは、表面に
存在する上記欠陥や汚染層に優先的に吸着した後、クラ
スタ−となり、安定核を形成する。この安定核は、その
位置が無秩序で、かつ、高密度に分布する。その後、こ
の不均一に分布する核を中心としてシリコン単結晶島が
成長するが、形成された結晶島同士が衝突すると、結晶
格子が連続せず、結晶粒界が発生し、結果として多結晶
シリコン膜5が形成されることになる。
【0007】また、二酸化シリコン膜2上においても、
二酸化シリコンそれ自体が非晶質であるため、長距離秩
序が欠如した結果、無秩序な核形成が行われ、多結晶シ
リコン膜5が形成されることになる。即ち、従来の減圧
気相成長法で多結晶シリコンを成膜すると、コンタクト
ホ−ル底部4の単結晶シリコン基板1の露出部分と二酸
化シリコン膜2の両方に同様の多結晶シリコン膜5が形
成されることになり、選択性がないものである。
【0008】次に、図4工程Bに示すように、コンタク
トホ−ル3の領域に形成された多結晶シリコン膜5にリ
ン(P)、ヒ素(As)等の不純物原子を全面に、ある
いは、フォトレジストをマスクとして選択的にイオン注
入し、更に、700〜800℃で単結晶シリコン基板1をアニ
−ルし、イオン注入により導入された結晶欠陥を回復す
る。この際、不純物原子は、結晶粒界に偏析する。
【0009】続いて、図4工程Cに示すように、二酸化
シリコン膜2上に成膜された多結晶シリコン膜5を通常
のリソグラフィ−技術及び通常のエッチング技術を用い
て除去する。次に、900〜1000℃の熱処理を行って多結
晶シリコン膜5の下に拡散層を形成した後、 図4工程
Dに示すように、不純物原子を含む多結晶シリコン膜5
上にアルミニウム(Al)配線6を形成する。
【0010】・(B)の従来技術「選択エピタキシャル成
長法−その1」について 二酸化シリコン膜の所定領域にコンタクトホ−ルを形成
して単結晶シリコンを露出させたシリコン基板を超高真
空チャンバ−内に導入し、そして、真空度を1×10-6Tor
rとして基板を800℃に加熱する。この処理により、露出
したシリコン表面に約1nm程度の厚さで形成されてい
た自然酸化膜が昇華し、清浄なシリコン表面が現われ
る。
【0011】その後、基板温度を600℃に下げ、真空度2
×10-5Torrの条件でジシラン(Si26)気体を0.5c
3/minの流量で導入する。このような低い基板温度で
は、ジシラン(Si26)の気相中での解離が促進され
ず、しかも、ジシラン(Si26)の導入量が少ないた
め、二酸化シリコン膜上では、シリコンの核形成が行わ
れず、従って、二酸化シリコン膜上には何も形成されな
いことになる。
【0012】一方、コンタクトホ−ル底部には、清浄な
単結晶シリコンが露出しており、シリコンのダングリン
グ ボンドと気相中より解離しないで到達したジシラン
(Si26)の分子とが極めて少ない頻度ではあるが反
応し、そこで、結晶核が形成される。この結晶核を中心
としてジシラン(Si26)の表面移動、吸着、分解な
どの過程を経てシリコンが二次元層に成長して行き、下
地基板と同じ結晶方位を持つ単結晶シリコンが選択的に
エピタキシャル成長される。
【0013】・(C)の従来技術「選択エピタキシャル成
長法−その2」について モノシラン(SiH4)を用いて1000℃にて減圧気相成
長を行わせる。この条件下では、単結晶シリコン表面に
おいては、飛来したSiによりその表面に均一な核が発
生し、引き続き二次元層成長が開始され、下地基板と同
じ結晶方位を持った単結晶シリコンが成長することにな
る。
【0014】一方、二酸化シリコン膜上においては、そ
の膜上に到達したSiは、二酸化シリコンそれ自体が非
晶質であり、無定形の下地であるため、不均一な結晶核
が発生し、多結晶シリコン膜が形成することになる。そ
の結果、上記条件下では、コンタクトホ−ル内には単結
晶シリコン膜が形成され、一方、二酸化シリコン膜上で
は多結晶シリコン膜が形成される。
【0015】
【発明が解決しようとする課題】しかしながら、上記
(A)〜(C)の従来技術では、次にような問題点、欠点を有
している。即ち、上記(A)の従来技術及び上記(C)の従来
技術では、共に二酸化シリコン膜上に多結晶シリコンが
形成するので、後にこれを除去しなければならず、エッ
チング工程が必要となるほか、コンタクトホ−ルより多
結晶シリコン膜を目合せ余裕分だけ大きくしなければな
らず、そのため、微細化、高集積化が困難な構造となっ
ている。更に、多結晶シリコン膜のエッチング後に多結
晶シリコン膜と二酸化シリコン膜との間に段差が生じ、
そのため、アルミニウム配線に亀裂や断線が発生し易
く、半導体装置の特性や信頼性を低下させるという問題
点を有している。
【0016】また、上記(B)の従来技術では、二酸化シ
リコン膜上には何も形成されないので、上記のような多
結晶シリコン膜のエッチングに基づく不都合それ自体は
解消されているものの、コンタクトホ−ル底部に形成し
たシリコン膜は、それが単結晶であるため、イオン注入
後の熱処理時に不純物原子の結晶粒界への偏析という現
象が生ぜず、そのため、拡散層の形成が安定して実行さ
れないという欠点を有している。
【0017】そこで、本発明は、上記従来技術(A)〜(C)
における問題点、欠点を解消する半導体装置の製造方法
を提供することを目的とし、詳細には、(a)コンタクト
ホ−ル内に選択的に多結晶シリコン膜を形成させること
ができ、(b)単結晶シリコン基板への不純物の拡散を安
定して行うことができ、しかも、(C)信頼性の高い半導
体装置を得ることができる半導体 装置の製造方法を提
供することを目的とする。
【0018】
【課題を解決するための手段】そして、本発明は、予め
窒素イオンをイオン注入し、この窒素原子を単結晶シリ
コンの格子置換位置に再配列させた後、選択的にシリコ
ンを成長させ、コンタクトホ−ル内にのみ多結晶シリコ
ン膜を形成することができるようにしたことを特徴とし
たものであり、これによって従来技術の前記問題点、欠
点を一掃し、上記(a)〜(c)の目的を達成したものであ
る。
【0019】即ち、本発明は、(1) 単結晶シリコン基板
上に、該シリコン基板の表面を部分的に露出する絶縁膜
を形成する工程、(2) 露出しているシリコン基板の表面
に窒素イオンをイオン注入し、次に、パルスレ−ザ−照
射する工程、(3) 選択的にシリコンを成長させ、前記露
出しているシリコン基板表面に選択的に多結晶シリコン
を成長させる工程、を含むことを特徴とする半導体装置
の製造方法、及び、(1) 単結晶シリコン基板上に、該シ
リコン基板の表面を部分的に露出する絶縁膜を形成する
工程、(2) 前記露出絶縁膜面に二酸化シリコン膜を形成
する工程、(3) 前記二酸化シリコン膜表面に向けて窒素
イオンをイオン注入する工程、(4) 前記二酸化シリコン
膜を除去した後、パルスレ−ザ−照射する工程、(5) 選
択的にシリコンを成長させ、前記露出しているシリコン
基板表面に選択的に多結晶シリコンを成長させる工程、
を含むことを特徴とする半導体装置の製造方法を要旨と
するものである。
【0020】以下、本発明を詳細に説明すると、本発明
は、コンタクトホ−ル底部の単結晶シリコン基板上に又
はその上に形成した二酸化シリコン膜上に窒素イオンを
低エネルギ−、低ド−ズ量の条件でイオン注入する。次
に、二酸化シリコン膜を形成させた場合はこれを除去し
た後、パルスレ−ザ−照射することにより、窒素原子を
単結晶シリコンの格子置換位置に再配列させる。
【0021】その後、この窒素原子が存在しない場合に
は前記単結晶シリコン基板上に選択的にエピタキシャル
層が形成される条件でシリコンを成長させ、コンタクト
ホ−ル内に選択的に多結晶シリコンを成長させる。本発
明において、シリコン膜形成手段の具体例としては、例
えばシリコン水素化物を使用した分子線エピタキシ−法
を用いるのが好ましい。
【0022】
【作用】本発明において、コンタクトホ−ル内に選択的
に多結晶シリコンが形成する理由及びその作用は、次の
とおりである。コンタクトホ−ルが形成された絶縁膜を
有するシリコン基板に窒素イオンを低エネルギ−、低ド
−ズ量でイオン注入し、パルスレ−ザ−照射すると、単
結晶シリコン表面上で窒素原子がシリコンの格子置換位
置に再配列する。
【0023】次に、選択的エピタキシャル法によりシリ
コンを成長すると、初めは下地基板と同じ結晶方位を持
った単結晶シリコンが形成されるが、これが成長して先
に再配列していた窒素原子にまで到達すると、窒素原子
とシリコン原子の間で結晶格子の接合がとれなくなり、
それ以上の単結晶シリコンの形成が阻止され、形成され
るシリコン膜は多結晶化することとなる。
【0024】
【実施例】以下、本発明の実施例1及び実施例2を図1
に基づいて詳細に説明する。 (実施例1)図1は、本発明の実施例を説明するための
工程順断面図であって、まず、図1工程Aに示すよう
に、単結晶シリコン基板1上の二酸化シリコン膜2に選
択的エッチングを施してコンタクトホ−ル3を形成し、
コンタクトホ−ル底部4の単結晶シリコン基板1表面を
露出させる。次に、この単結晶シリコン基板1を超高真
空チャンバ−内に設置し、圧力10-5Paの超高真空下で単
結晶シリコン基板1を800℃の温度で1時間加熱し、コ
ンタクトホ−ル底部4の表面に存在する自然酸化膜及び
汚染層を蒸発させて清浄な単結晶表面を露出させる。
【0025】その後、単結晶シリコン基板1の温度を室
温まで下げ、超高真空を保ったまま単結晶シリコン基板
1をイオン注入室へ搬送する。イオン注入室では、図1
工程Bに示すように、窒素イオン(N+)を加速電圧10K
eV、注入ド−ズ量1×1013atoms・cm-2の条件で単結晶
シリコン基板1の全面に注入する。
【0026】コンタクトホ−ル底部4の単結晶シリコン
基板1表面に注入された窒素イオン(N+)は、加速電
圧が10KeVと小さいため、シリコン表面から深さ方向3
nm程度のところに局存する。しかし、このように注入
しただけでは、窒素イオン(N+)は、単結晶シリコン
格子の格子間に入るだけで、その後1000℃程度の熱処理
を行っても、決してシリコン格子の格子置換位置に配列
することはない。一方、二酸化シリコン膜2上では、こ
の二酸化シリコン膜2上に注入された窒素イオン
(N+)は、表面に配列している酸素原子に衝突し、は
ね返されることになり、その結果 、二酸化シリコン膜
2中に入り込むことはない。
【0027】単結晶シリコン基板1への窒素イオン(N
+)のイオン注入を終了した後、超高真空を保ちながら
単結晶シリコン基板1をレ−ザ−アニ−ル室へ搬送す
る。レ−ザ−アニ−ル室では、単結晶シリコン基板1の
全面にレ−ザ−波長1.06μmのYAG(Yttrium-Alminu
m-Garnet)レ−ザ−光を出力5Wで10秒間照射する。た
だし、このYAGレ−ザ−光は、繰り返し周波数109Hz
の極短パルスレ−ザ−を使用する。繰り返し周波数109H
zというナノ秒パルスレ−ザ−を照射された単結晶シリ
コンは、その格子内では、激しい格子振動が励起されて
高温状態となり、過渡的平衡を経て溶融状態となる。
【0028】溶融状態となったシリコン格子内では、原
子変位及び原子置換が活発に行われており、イオン注入
でシリコン格子間に導入されていた窒素イオン(N+
も、シリコン格子の格子置換位置に入る場合が低い確率
ではあるが生じる。その後、パルスレ−ザ−照射が終了
すると、単結晶シリコン格子内部で高速結晶化が生じ、
その際一部の窒素イオン(N+)は、単結晶シリコンの
格子置換位置に再配列し、その位置は凍結される。
【0029】パルスレ−ザ−照射によって単結晶シリコ
ン格子が溶融状態となるのは、表面より深さ方向5nm
程度の部分であり、イオン注入により窒素イオン
(N+)が局在する範囲も深さ方向1nm程度であるの
で、窒素イオン(N+)が格子置換位置に再配列するの
は、単結晶シリコン表面の近傍であるといえる。
【0030】このようにしてコンタクトホ−ル底部4に
は、格子置換位置をしめる窒素原子7が導入される。窒
素原子7の密度は、単結晶シリコン表面を構成するシリ
コン原子に比してはるかに小さく、1/1000程度であ
る。なお、パルスレ−ザ−照射処理を行った場合、二酸
化シリコン膜2中では、二酸化シリコンが非晶質であ
り、極めて無秩序な原子配列を持つため、格子振動も原
子変位も励起されず、また、もともと窒素イオン
(N+)が殆ど二酸化シリコン膜2中に導入されていな
いため、結果として表面での窒素原子の再配列は生じな
い。
【0031】その後、単結晶シリコン基板1を超高真空
を保ったまま分子線エピタキシ−室へ導入する。分子線
エピタキシ−室では、単結晶シリコン基板1を600℃に
加熱し、圧力2×10-5Torrの条件でジシラン(Si
26)気体を0.5cm3・min-1の流量で導入する。この場
合、通常であればコンタクトホ−ル3内には単結晶シリ
コンが選択成長されるところ、コンタクトホ−ル底部4
には、前記したとおり、格子置換位置に再配列した窒素
原子7が存在するため、図1工程Cに示すように、多結
晶シリコン5が選択成長されることになる。
【0032】この理由をより詳細に説明する。2×10-5T
orrという低い圧力で、しかも、600℃という低い基板温
度条件では、ジシラン(Si26)の気相中での解離が
促進されず、また、ジシラン(Si26)の導入量が少
ないため、二酸化シリコン膜2上でシリコンの核形成が
行われず、二酸化シリコン膜2上には何も形成されな
い。
【0033】一方、コンタクトホ−ル底部4には、清浄
な単結晶シリコンが露出しており、シリコンのダングリ
ングボンドと気相中より解離しないで到達したジシラン
(Si26)の分子とは、極めて少ない頻度ではあるが
反応し、そこで核が形成される。この核を中心としてジ
シラン(Si26)分子の表面移動、吸着、分解などの
過程を経てシリコンが二次元層に成長して行き、ここに
単結晶シリコンが選択成長し始めることになる。その成
長速度は、低圧、低温、低気体流量のため、2nm・min
-1と小さい。
【0034】この選択成長におけるジシラン気体の流量
と成長温度との関係を図2を参照して説明する。図2
は、ジシラン(Si26)気体を用いた気体ソ−ス分子
線エピタキシ−法において、圧力2×10-5Torr条件下で
の選択成長領域の成長温度−ジシラン気体流量依存性を
示した図であって、図2から明らかなように、この気体
ソ−ス分子線エピタキシ−法では、成長温度が550℃を
越えない範囲で低く、しかも、ジシラン気体の流量が小
さい程選択成長しやすいことが理解できる。
【0035】次に、図1の工程Cにおいて、コンタクト
ホ−ル底部4上にエピタキシャル成長し始めたシリコン
は、横方向に二次元層成長する途中で、格子置換位置に
再配列した窒素原子7に到達する。格子置換位置に窒素
原子7が占めている単結晶シリコン近傍では、部分的に
格子定数が小さくなっていて原子レベルでの微小欠陥と
なっている。
【0036】そのため、図3(多結晶シリコンの選択成
長機構を表す断面図)に示すように、シリコンの横方向
二次元層成長の途中で格子置換位置に再配列した窒素原
子7aに到達すると、二次元層成長が終了し、結晶粒界
5aが発生する。この結果、コンタクトホ−ルには、結
晶粒5bがモザイク状に配列した多結晶シリコンが選択
的に成長されることとなる。
【0037】次に、図1工程Dに示すように、選択成長
した多結晶シリコン膜5を不純物原子の固相拡散源とし
て用いるため、ヒ素(As)を全面にあるいは選択的に
イオン注入する。この場合、全面にイオン注入を行って
も、二酸化シリコンと多結晶シリコンとのイオン透過性
の違いから、多結晶シリコン膜5部分に有効に不純物を
導入することができる。
【0038】イオン注入後、単結晶シリコン基板1を窒
素雰囲気、700℃で熱処理し、ヒ素イオン注入で多結晶
シリコン膜5内に導入された結晶欠陥を回復させる。そ
の後、さらに窒素雰囲気、900℃の熱処理を行って多結
晶シリコン膜5の下に拡散層を形成し、最後に、図1工
程Eに示すように、多結晶シリコン膜5上にアルミニウ
ム配線6を形成する。
【0039】この実施例1では、分子線エピタキシ−法
における多結晶シリコンの成長時間を選定することによ
り、その成長膜厚を任意に制御することができるので、
二酸化シリコン膜と同一レベルの平坦度となるようにコ
ンタクトホ−ルを多結晶シリコンで埋設することが可能
となる。その結果、従来のような多結晶シリコン上の金
属配線に亀裂や断線といった不具合が発生する恐れがな
く、高い信頼性と特性を有する半導体装置の製造方法を
提供することができる効果が生ずる。また、多結晶シリ
コン層のパタ−ニングの必要がなくなるので、製造工程
の簡略化も同時に行うことができる利点を有する。
【0040】(実施例2)次に、本発明の他の実施例
(実施例2)を同じく図1に基づいて説明する。この実
施例2では、前記実施例1と同様、まず、図1工程Aに
示すように、単結晶シリコン基板1上の二酸化シリコン
膜2に選択的エッチングを施してコンタクトホ−ル3を
形成し、コンタクトホ−ル底部4を露出させる。次に、
該単結晶シリコン基板1を通常の開管式水蒸気酸化法を
用いて酸化し、コンタクトホ−ル底部に35nmの二酸化
シリコン膜を形成する(図示せず)。
【0041】続いて、この単結晶シリコン基板1に通常
のイオン注入法を用い、加速電圧20KeV、注入ド−ズ量2
×1013atoms・cm-2の条件下で、窒素イオン(N+)を
注入する。この場合、コンタクトホ−ル3に注入された
窒素イオンは、コンタクトホ−ル底部4上に形成されて
いる二酸化シリコン膜(図示せず)が35nmと非常に薄
いため、この二酸化シリコン膜を通過して単結晶シリコ
ン内に到達する。ただし、注入された窒素イオンは、二
酸化シリコン膜中で減速されるため、単結晶シリコン表
面から深さ方向1nm程度のところにしか局在しないこ
とになる。
【0042】その後、単結晶シリコン基板1を超高真空
チャンバ−内に設置し、800℃の温度でフッ化水素(H
F)蒸気を該チャンバ−内に10分間導入し、コンタクト
ホ−ル4上に形成されていた二酸化シリコン膜を除去す
る。この際、イオン注入で二酸化シリコン膜中に停滞し
ていた窒素イオンも同時に除去される。その後、前記実
施例1と同様、超高真空を保ったまま単結晶シリコン基
板1をレ−ザ−アニ−ル室に搬送し、パルスレ−ザ−照
射を行って窒素イオン(N+)を単結晶シリコンの格子
置換位置に再配列させた後、分子線エピタキシ−法を用
いて多結晶シリコンをコンタクトホ−ル3内に選択成長
させる。
【0043】この実施例2では、単結晶シリコンの最表
面でしか必要のない窒素イオンをより表面から浅い部分
に偏在させることができる利点を有し、このため、半導
体装置の特性向上に対して、より一層有効な効果が生ず
る。また、超高真空チャンバ−内でイオン注入を行う必
要がなくなるので、工程の簡略化が行えるという利点も
有する。
【0044】
【発明の効果】本発明は、以上詳記したとおり、コンタ
クトホ−ルが形成された絶縁膜を有する単結晶シリコン
基板のコンタクトホ−ル底部に格子置換位置を占める窒
素原子を再配列させてエピタキシャル成長阻止原子とし
た後、選択エピタキシャル成長条件下でシリコン膜を形
成するものであるので、本発明によれば、コンタクトホ
−ル内に選択的に多結晶シリコン膜を形成することがで
きる効果が生ずる。
【0045】また、本発明によれば、絶縁膜上の多結晶
シリコンをエッチング除去する必要がなくなるので、工
程が簡素化され、その上、マスク目合せのためのずれの
余裕をとる必要がなくなるので、装置の小型化が可能と
なる。更に、多結晶シリコン膜による段差が解消するの
で、その上にさらに形成されるアルミニウム配線の亀裂
や断線が防止され、半導体装置の信頼性が高まり、ま
た、コンタクトホ−ル内に形成されるシリコン膜が多結
晶であることから、単結晶シリコン基板への不純物の拡
散を安定して行うことができる等顕著な効果が生ずる。
【図面の簡単な説明】
【図1】本発明の実施例を示す工程順断面図である。
【図2】気体ソ−ス分子線エピタキシ−法における選択
成長の気体流量−成長温度依存性を示す図である。
【図3】多結晶シリコンの選択成長機構を示す断面図で
ある。
【図4】従来技術を説明するための工程順断面図であ
る。
【符号の説明】
1 単結晶シリコン基板 2 二酸化シリコン膜 3 コンタクトホ−ル 4 コンタクトホ−ル底部 5 単結晶シリコン膜 5a 結晶粒界 5b 結晶粒 6 アルミニウム配線 7 窒素原子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/28 301 A 7738−4M 21/324 D 8617−4M 21/331 29/73

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 (1) 単結晶シリコン基板上に、該シリコ
    ン基板の表面を部分的に露出する絶縁膜を形成する工
    程、(2) 露出しているシリコン基板の表面に窒素イオン
    をイオン注入し、次に、パルスレ−ザ−照射する工程、
    (3) 選択的にシリコンを成長させ、前記露出しているシ
    リコン基板表面に選択的に多結晶シリコンを成長させる
    工程、を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 (1) 単結晶シリコン基板上に、該シリコ
    ン基板の表面を部分的に露出する絶縁膜を形成する工
    程、(2) 前記露出絶縁膜面に二酸化シリコン膜を形成す
    る工程、(3) 前記二酸化シリコン膜表面に向けて窒素イ
    オンをイオン注入する工程、(4) 前記二酸化シリコン膜
    を除去した後、パルスレ−ザ−照射する工程、(5) 選択
    的にシリコンを成長させ、前記露出しているシリコン基
    板表面に選択的に多結晶シリコンを成長させる工程、を
    含むことを特徴とする半導体装置の製造方法。
JP4605092A 1992-01-31 1992-01-31 半導体装置の製造方法 Pending JPH05217916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4605092A JPH05217916A (ja) 1992-01-31 1992-01-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4605092A JPH05217916A (ja) 1992-01-31 1992-01-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05217916A true JPH05217916A (ja) 1993-08-27

Family

ID=12736200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4605092A Pending JPH05217916A (ja) 1992-01-31 1992-01-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05217916A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274171A (ja) * 1998-01-30 1999-10-08 St Microelectronics Sa 単結晶シリコン領域の堆積法
KR100407683B1 (ko) * 2000-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR100436132B1 (ko) * 1997-12-27 2004-07-16 주식회사 하이닉스반도체 반도체소자의 전하저장전극형성방법
JP2006511084A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置の製造方法
JP2009278086A (ja) * 2008-05-16 2009-11-26 Asm America Inc ウェーハを処理するプロセスおよび装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436132B1 (ko) * 1997-12-27 2004-07-16 주식회사 하이닉스반도체 반도체소자의 전하저장전극형성방법
JPH11274171A (ja) * 1998-01-30 1999-10-08 St Microelectronics Sa 単結晶シリコン領域の堆積法
KR100407683B1 (ko) * 2000-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
JP2006511084A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置の製造方法
JP2009278086A (ja) * 2008-05-16 2009-11-26 Asm America Inc ウェーハを処理するプロセスおよび装置

Similar Documents

Publication Publication Date Title
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
KR100555195B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US4552595A (en) Method of manufacturing a semiconductor substrate having dielectric regions
KR100602534B1 (ko) SiGe 층의 이완을 억제하기 위해 얇은 SOI를사용하는 방법 및 그 기판 물질
JP2998330B2 (ja) Simox基板及びその製造方法
US5130260A (en) Method of gettering unintentional mobile impurities in silicon wafer by using a damaged layer exposed to the reverse surface thereof
JPH05217916A (ja) 半導体装置の製造方法
US5407838A (en) Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects
JP2010251523A (ja) 部分soiウェーハの製造方法
JPH05235005A (ja) 半導体基板及びその製造方法
JPH0846161A (ja) Soi基板及びその製造方法
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPH04163914A (ja) 半導体装置の製造方法
JP3123321B2 (ja) 半導体エピタキシャルウエハ、その製造方法及び半導体装置
JP5008799B2 (ja) Simox基板の作製方法
JPH0396228A (ja) イオン注入方法
JP2541456B2 (ja) 微細構造の作製方法
JPH0832037A (ja) 半導体基板の作製方法
JPH04242958A (ja) 半導体基板の製造方法
JPH05335530A (ja) Soi基板の製造方法
JP2730905B2 (ja) 半導体装置の製造方法
JP2727564B2 (ja) ヘテロエピタキシャル成長方法
JPH07147232A (ja) 半導体薄膜の製造方法
JPH04181731A (ja) 化合物半導体結晶の表面処理方法
JPH0334533A (ja) 半導体結晶層の製造方法