JP3123321B2

JP3123321B2 - 半導体エピタキシャルウエハ、その製造方法及び半導体装置

Info

Publication number: JP3123321B2
Application number: JP05290902A
Authority: JP
Inventors: 英良高須賀
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1993-11-19
Filing date: 1993-11-19
Publication date: 2001-01-09
Anticipated expiration: 2016-01-09
Also published as: JPH07142390A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体エピタキシャルウ
エハ、その製造方法及び半導体装置に関し、より詳細に
は高密度集積回路の基板等に利用される半導体エピタキ
シャルウエハ、その製造方法及び半導体装置に関する。

【０００２】

【従来の技術】今日、シリコンを中心とした半導体工業
に代表されるエレクトロニクス産業の発展はめざましい
ものがある。とりわけ、シリコンＩＣデバイスの高集積
化、高性能化、低価格化が需要の裾野を拡大し、それに
より生産量が一段と増大してきている。

【０００３】このようなシリコンＩＣデバイスの大部分
は、チョクラルスキー法（以下、ＣＺ法と記す）等の方
法により製造されたバルク単結晶を用いた基板上に形成
されている。

【０００４】前記したＣＺ法は、石英るつぼ等の中で溶
融させた結晶材料から単結晶を引き上げる最も一般的な
方法であるが、この方法により製造した半導体ウエハ上
に直接微細なパターンを有する素子を形成した場合に
は、半導体ウエハ中の酸素析出物やその酸素析出物に誘
起されて発生する転位や積層欠陥等の欠陥が素子の動作
に悪影響を与えることが多いという問題があった。

【０００５】そこでこれらの問題を解決するため、デバ
イス領域における積層欠陥等の低減を目的として、半導
体基板上に溶存酸素濃度が極めて低いシリコンのエピタ
キシャル層を化学蒸着法（ＣＶＤ法）によって成長させ
る方法が知られている（津屋英樹材料技術第２巻
第５号１９８４年２８８頁）。

【０００６】前記方法により製造された半導体基板は半
導体エピタキシャルウエハと呼ばれ、欠陥の少ないエピ
タキシャル層がＣＺ法により作製された強度の大きな半
導体基板（以下、ＣＺ基板と記す）の上に形成されてい
るので実用性に優れ、微細なパターンを形成する必要の
ある高集積回路用の基板として適している。また、前記
半導体エピタキシャルウエハは、集積回路製造プロセス
において、前記半導体エピタキシャルウエハに混入する
重金属をＣＺ基板部の析出酸素やその周辺の格子欠陥に
取り込むので、半導体素子形成領域が重金属により汚染
されるのを防止するという効果も有している。この効果
は、イントリンシックゲッタリング（以下、ＩＧと記
す）効果と呼ばれ、このＩＧ効果を積極的に利用するこ
とにより、ＣＺ基板上に形成されたエピタキシャル層の
純度を高純度のままで維持することができ、欠陥の発生
等を防止することができる。

【０００７】このようなＩＧ効果をさらに積極的に利用
する方法として、高濃度の不純物がドープされたＣＺ基
板上に不純物のドープ量が低いエピタキシャル層を形成
することにより、該エピタキシャル層と前記ＣＺ基板の
界面に結晶格子定数の違いにより生じるミスフィット転
位と呼ばれる線欠陥を形成し、この線欠陥により重金属
を捕獲させる方法（津屋英樹月刊 Semiconductor Wo
rld 増刊号１９９１年２１頁）や、ＣＺ基板の裏面
に多孔質半導体層からなるゲッタリング層を形成して、
このゲッタリング層に重金属を捕獲させる方法（特開昭
６０−１４８１２８号公報）が知られている。

【０００８】

【発明が解決しようとする課題】しかし、前記したエピ
タキシャル層とＣＺ基板との界面に線欠陥を形成する方
法では、ＣＺ基板に高濃度不純物がドープされているた
め、製造された半導体エピタキシャルウエハの用途が限
定され、また前記線欠陥自体のＩＧ効果も十分に大きく
ないという課題があり、またＣＺ基板の裏面にゲッタリ
ング層を形成する方法では、通常は前記ＣＺ基板の表面
と裏面との間にかなりの距離があるので、十分なゲッタ
リング効果を期待できないという課題があった。

【０００９】本発明はこのような課題に鑑みてなされた
ものであり、優れたＩＧ効果を有する集積回路を歩留り
良く形成することができる半導体エピタキシャルウエハ
及びその製造方法、そして欠陥等が少なく誤動作等が生
じない半導体装置を提供することを目的としている。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体エピタキシャルウエハ（１）は、
基板上に、該基板と同種又は異種の半導体エピタキシャ
ル層が形成された半導体エピタキシャルウエハであっ
て、前記基板と前記半導体エピタキシャル層との界面の
一部に、格子状の酸化物層又は窒化物層が形成され、前
記格子内部においては前記基板と前記半導体エピタキシ
ャル層とが接していることを特徴としている。

【００１１】また本発明に係る半導体エピタキシャルウ
エハ（２）は、基板上に、該基板と同種又は異種の半導
体エピタキシャル層が形成された半導体エピタキシャル
ウエハであって、前記基板と前記半導体エピタキシャル
層との界面の一部の格子の交点位置に、酸化物層又は窒
化物層が形成されていることを特徴としている。また本
発明に係る半導体装置（１）は、上記半導体エピタキシ
ャルウエハ（１）又は（２）の前記格子で仕切られた区
画の中に１単位の素子が形成されていることを特徴とし
ている。また本発明に係る半導体エピタキシャルウエハ
（３）は、基板上に、該基板と同種又は異種の半導体エ
ピタキシャル層が形成された半導体エピタキシャルウエ
ハであって、前記基板と前記半導体エピタキシャル層と
の界面の一部に、窒化物層が形成されていることを特徴
としている。

【００１２】さらに本発明に係る半導体エピタキシャル
ウエハの製造方法（１）は、半導体基板の表面の一部を
多孔質化する多孔質化工程と、多孔質化された部分に酸
化処理を施して酸化物層を形成する酸化処理工程と、前
記半導体基板の表面及び前記酸化物層の表面に半導体エ
ピタキシャル層を形成する半導体エピタキシャル層形成
工程とを含む半導体エピタキシャルウエハの製造方法で
あって、前記多孔質化された半導体基板の密度が多孔質
化されない半導体基板の密度の４５．２％以下であるこ
とを特徴としている。

【００１３】本発明に係る半導体エピタキシャルウエハ
において、エピタキシャル層を形成する対象となる基板
は、特に限定されず、例えばサファイヤ等の絶縁性の基
板やＧａＡｓ基板、Ｓｉ基板等であってもよいが、汎用
性等の点からＳｉ基板が好ましい。

【００１４】また前記基板の上に形成される半導体エピ
タキシャル層は、前記基板と同種の半導体結晶であって
もよく、また前記基板と異種の半導体結晶であってもよ
い。半導体エピタキシャル層が基板と同種の場合をホモ
エピタキシャルウエハといい、半導体エピタキシャル層
が基板と異種の場合をヘテロエピタキシャルウエハとい
うが、半導体エピタキシャル層の形成の容易さから、ホ
モエピタキシャルウエハの方が好ましい。

【００１５】前記基板と半導体エピタキシャル層との界
面に存在する物質は、基板や半導体エピタキシャル層と
接しても化学的に安定で、基板や半導体エピタキシャル
層の中に拡散しにくい物質である必要があり、また所定
形状のパターンを形成し易いものである必要があり、こ
の点から酸化物又は窒化物等が好ましい。これらの酸化
物、窒化物としては、他の金属が界面に混入しない基板
材料の酸化物又は窒化物が好ましく、Ｓｉ基板を用いた
場合には、ＳｉＯ₂ やＳｉ₃ Ｎ₄ 等が挙げられる。この
場合、Ｓｉと酸素又は窒素との比は形成条件により変化
させることができる。

【００１６】以下、酸化物を例にとって説明する。基板
と半導体エピタキシャル層との界面に酸化物層を形成す
る方法としては、基板上に所定パターンの酸化物層を形
成した後、これらの上に半導体エピタキシャル層を形成
して、前記酸化物層を前記基板と前記半導体エピタキシ
ャル層の界面に埋設する方法と、基板の内部に酸化物層
を形成した後、これらの上に半導体エピタキシャル層を
形成して、前記酸化物層を前記基板と前記半導体エピタ
キシャル層の界面に埋設する方法との二つの方法が考え
られる。

【００１７】基板上に酸化物層を形成する方法で得られ
た基板には、半導体エピタキシャル層を形成する際、基
板表面の酸化物層が形成されていない領域と酸化物層が
形成されている領域とで段差を生じ、製造された半導体
エピタキシャル層の表面に凹凸を生ずる。このとき半導
体エピタキシャルウエハ上に形成する素子が微細である
と、この凹凸により回路配線に不都合が生じることがあ
り、酸化物層の直上から離れた領域に素子を形成する方
が好ましい。このような構成の半導体エピタキシャルウ
エハもＩＧ効果を有する。

【００１８】一方基板の内部に酸化物層を形成する方法
としては、基板の表面に凹部を形成した後、この凹部に
酸化物層を形成する方法と、基板の表面付近の一部を多
孔質化した後、酸化処理を施すことにより酸化物層を形
成する方法とがある。

【００１９】しかし、いずれの方法でも形成された半導
体エピタキシャル層の表面は平坦化されるため、特に素
子を形成する領域を選ぶ必要はなくなる。さらに、基板
の表面付近に酸化物層を形成する方法において、形成し
た多孔質層を酸化する方法を採用した場合、細孔部が膨
張による歪を緩和し、酸化物層周辺に発生する応力を減
少させることができ、半導体素子等の形成の際の応力歪
による悪影響を防止することができる。

【００２０】フッ酸等の酸を用いて半導体基板表面に多
孔質層を形成する方法の一つとして、陽極化成法が挙げ
られる。半導体基板上に所定形状のフォトレジスト層を
形成し、この後に陽極化成処理を施す方法では、陽極化
成反応に方向性が無い。従って、大きな領域の多孔質層
を形成する際にはその形状がマスクで規定した形状と異
なってくる。しかし、半導体基板がＰ型の半導体基板で
ある場合には、その表面に拡散処理、あるいはイオン注
入処理を施すことによって部分的にＮ型拡散層を形成
し、その後に、その表面に陽極化成処理を施せば、Ｎ型
拡散層は多孔質化されずＰ型の表面部のみが多孔質化さ
れる。そのため、この方法ではより精密な形状の多孔質
層を形成することが可能となる。

【００２１】また半導体基板表面にＡｒ、Ｃｌなどのイ
オンを部分的に照射した後に弗酸に浸漬することによっ
ても多孔質層を形成することも可能である。陽極化成処
理では、化成電流を流すために半導体基板の裏面に何ら
かの通電用のコンタクトを形成しなければならないが、
イオン照射と弗酸浸漬による方法ではこのコンタクト形
成の必要がなく、より容易に多孔質層を形成することが
できる。

【００２２】上記した方法により、半導体基板の表面付
近に多孔質酸化物層を形成する際には、その幅（直径）
は０．１〜５μｍ程度が好ましく、半導体基板の表面の
面積に対する酸化物層の面積の比は、５０％以下が好ま
しい。

【００２３】

【作用】上記構成の半導体エピタキシャルウエハ（１）
によれば、基板上に、該基板と同種又は異種の半導体エ
ピタキシャル層が形成された半導体エピタキシャルウエ
ハであって、前記基板と前記半導体エピタキシャル層と
の界面の一部に、格子状の酸化物層又は窒化物層が形成
され、前記格子内部においては前記基板と前記半導体エ
ピタキシャル層とが接しており、前記半導体エピタキシ
ャルウエハに形成すべき半導体素子の近くに位置する、
前記酸化物層又は窒化物層、あるいはこれら層と前記半
導体エピタキシャル層との界面はより効率的に重金属等
の捕獲を行うことができる等、優れたＩＧ効果を発揮す
る。しかも酸化物層又は窒化物層周辺から発生し易い欠
陥が素子形成領域にまで進展するのが防止される。従っ
て、この半導体エピタキシャルウエハを用いて半導体装
置等を製造すれば、前記ＩＧ効果を有する部分が混入し
てきた重金属を効率よく捕獲し、欠陥等が少なく誤動作
等を生じさせない半導体装置が製造される。

【００２４】また上記構成の半導体エピタキシャルウエ
ハ（２）によれば、基板上に、該基板と同種又は異種の
半導体エピタキシャル層が形成された半導体エピタキシ
ャルウエハであって、前記基板と前記半導体エピタキシ
ャル層との界面の一部の格子の交点位置に、酸化物層又
は窒化物層が形成されており、前記半導体エピタキシャ
ルウエハに形成すべき半導体素子の近くに位置する、前
記酸化物層又は窒化物層、あるいはこれら層と前記半導
体エピタキシャル層との界面はより効率的に重金属等の
捕獲を行うことができる等、優れたＩＧ効果を発揮す
る。しかも酸化物層又は窒化物層周辺から発生し易い欠
陥が素子形成領域にまで進展するのが防止される。従っ
て、この半導体エピタキシャルウエハを用いて半導体装
置等を製造すれば、前記ＩＧ効果を有する部分が混入し
てきた重金属を効率よく捕獲し、欠陥等が少なく誤動作
等を生じさせない半導体装置が製造される。また上記構
成の半導体装置（１）によれば、半導体エピタキシャル
ウエハ（１）又は（２）の前記格子で仕切られた区画の
中に１単位の素子が形成されており、前記１単位の素子
の近くに位置する、前記酸化物層又は窒化物層、あるい
はこれら層と前記半導体エピタキシャル層との界面は大
きなＩＧ効果を発揮し、しかも酸化物層又は窒化物層周
辺から発生し易い欠陥が素子形成領域にまで進展するの
が防止される。従って、欠陥等が少なく誤動作等を生じ
させない半導体装置となる。また上記構成の半導体エピ
タキシャルウエハ（３）によれば、基板上に、該基板と
同種又は異種の半導体エピタキシャル層が形成された半
導体エピタキシャルウエハであって、前記基板と前記半
導体エピタキシャル層との界面の一部に、窒化物層が形
成されており、前記半導体エピタキシャルウエハに形成
すべき半導体素子の近くに位置する、前記窒化物層、あ
るいは前記窒化物層と前記半導体エピタキシャル層との
界面は優れたＩＧ効果を発揮する。従って、この半導体
エピタキシャルウエハを用いて半導体装置等を製造すれ
ば、前記ＩＧ効果を有する部分が混入してきた重金属を
効率よく捕獲し、欠陥等が少なく誤動作等を生じさせな
い半導体装置が製造される。

【００２５】また上記構成の半導体エピタキシャルウエ
ハの製造方法（１）によれば、半導体基板の表面の一部
を酸溶液と接触反応させ、前記半導体基板の一部を多孔
質化する多孔質化工程と、多孔質化された部分に酸化処
理を施して酸化物層を形成する酸化処理工程と、前記半
導体基板の表面及び前記酸化物層の表面に半導体エピタ
キシャル層を形成する半導体エピタキシャル層形成工程
とを含む半導体エピタキシャルウエハの製造方法であっ
て、前記多孔質化された半導体基板の密度が多孔質化さ
れない半導体基板の密度の４５．２％以下であるので、
前記酸化処理工程により酸化物層が形成されて膨張して
も多孔質層に存在する細孔部が膨張による歪を緩和し、
前記酸化物層周辺に発生する応力が適切な値に制御され
る。

【００２６】また前記酸化物層、あるいは前記酸化物層
と前記半導体エピタキシャル層との界面は大きなＩＧ効
果を有する。

【００２７】従って、この方法により製造された半導体
エピタキシャルウエハを用いて半導体装置等を製造すれ
ば、酸化物層を形成することにより発生する応力が素子
形成に悪影響を及ぼすことはなく、また前記ＩＧ効果に
より、欠陥等が少なく誤動作等を生じさせない半導体装
置が製造される。

【００２８】

【実施例】以下、本発明に係る半導体エピタキシャルウ
エハ及びその製造方法の実施例を図面に基づいて説明す
る。

【００２９】［実施例１］図１（ａ）は本発明の実施例
に係る半導体エピタキシャルウエハを摸式的に示した断
面図であり、（ｂ）はその平面図であり、図中、１１は
Ｓｉ基板を示している。

【００３０】このＳｉ基板１１の表面上には、その一部
に酸化物層１３が形成されており、さらにこの酸化物層
１３を覆うようにＳｉエピタキシャル層１２が形成され
ている。酸化物層１３の形状は、（ｂ）に示した平面図
からも分かるように、円柱状である。

【００３１】図１に示した構成の半導体エピタキシャル
ウエハを製造するには、例えばＣＶＤ法等によりＳｉ基
板１１表面上に均一に酸化物層（酸化シリコン層）を形
成した後、フォトリソグラフィーによりエッチングを行
って一部を除去し、所定形状の酸化物層１３をＳｉ基板
１１表面上に残す。

【００３２】その後、ＣＶＤ法によりＳｉを選択エピタ
キシャル成長させる。このＳｉ基板１１表面に成長する
Ｓｉエピタキシャル層１２は、Ｓｉ基板１１の結晶性に
依存した単結晶シリコンとなる。Ｓｉエピタキシャル層
１２を成長させる際、初めはＳｉ基板１１上への選択成
長により酸化物層１３上にシリコンは成長しない。しか
し、Ｓｉエピタキシャル層１２が酸化物層１３より厚く
成長すると、次第に横方向にも成長し始め、Ｓｉエピタ
キシャル層１２の中に酸化物層１３が埋め込まれるよう
な形態で成長していき、図１に示したような構成を有す
る半導体エピタキシャルウエハを製造することができ
る。

【００３３】形成する酸化物層１３の形状は、必ずしも
図１（ｂ）に示したような円柱状である必要はなく、例
えば図２に平面図として示したような格子形状であって
もよく、また矩形形状やその他の形状であってもよい。

【００３４】一方、形成する酸化物層１３の大きさやそ
の厚さ等については、その上に形成するＳｉエピタキシ
ャル層１２の厚さやＳｉエピタキシャル層１２の上に形
成する半導体装置の種類等により異なるので一慨には言
えないが、少なくともその幅（直径）が０．１μｍ以
上、その厚さが０．１μｍ以上とするのが好ましい。

【００３５】このようにして製造された半導体エピタキ
シャルウエハを用い、Ｓｉエピタキシャル層１２に半導
体素子等を形成すれば、半導体素子等のすぐ近くに存在
する酸化物層１３又はこの酸化物層１３とＳｉエピタキ
シャル層１２の界面１４はＩＧ効果を発揮し、混入して
きた重金属等の不純物を捕獲し、半導体素子等自体の汚
染を防止することができる。

【００３６】また酸化物層１３の形状を、Ｓｉエピタキ
シャル層１２に形成する素子や回路の構造に合わせた形
状のものとすることにより、より効率的に重金属等の捕
獲を行うことができる。例えば、Ｓｉ基板１１表面に図
２に示したような格子状の酸化物層１３を形成してお
き、これらの格子で仕切られた区画の中に１単位の素子
を形成すれば、大きなＩＧ効果が働き、しかも酸化物層
１３周辺から発生し易い欠陥が素子形成領域にまで進展
するのを防止することができる。

【００３７】［実施例２］この実施例以降（実施例２〜
５）においては、Ｓｉ基板１１の表面内部に酸化物層が
形成され、その表面が全体としてほぼ平面化され、この
酸化物層とＳｉ基板１１上の全体にＳｉエピタキシャル
層が形成された半導体エピタキシャルウエハについて説
明する。

【００３８】図３は、本実施例に係る半導体エピタキシ
ャルウエハを模式的に示した断面図である。Ｓｉ基板１
１表面に凹部が形成され、この凹部に酸化物層１６が埋
設されている。そして、この酸化物１６が埋設されるこ
とにより、Ｓｉ基板１１と酸化物層１６の表面は全体と
してほぼ平坦化されており、これら酸化物１６とＳｉ基
板１１の表面の上にＳｉエピタキシャル層１２が形成さ
れている。

【００３９】本実施例に係る半導体エピタキシャルウエ
ハの形成方法を説明すると、まずＳｉ基板１１表面にフ
ォトリソグラフィーにより所定形状の開口部を有するフ
ォトレジストを形成し、エッチング処理を施すことによ
り凹部を形成する。

【００４０】次に、プラズマＣＶＤにより凹部を埋める
厚さのシリコン酸化膜を堆積し、レジストを取り除く。

【００４１】この半導体エピタキシャルウエハでは、ほ
ぼ平坦な面の上にＳｉエピタキシャル層１２が形成され
ているため、実施例１の場合と比較してより平坦な表面
を有するＳｉエピタキシャル層１２を形成することがで
きる。また、エピタキシャル成長の際に膜中に発生する
欠陥密度を低減することができる。この場合、半導体素
子を形成する領域を選んで形成しなければならないとい
う制約はなくなる。

【００４２】［実施例３及び比較例１］図４（ｆ）は本
実施例に係る半導体エピタキシャルウエハを模式的に示
した断面図であり、図４（ａ）〜（ｆ）は前記半導体エ
ピタキシャルウエハを製造する際の各工程を模式的に示
した断面図である。

【００４３】図４（ｆ）に示したように、この半導体エ
ピタキシャルウエハでは、Ｓｉ基板１１の表面の一部に
多孔質酸化シリコン層２３が形成され、その上にＳｉエ
ピタキシャル層１２が形成されている。この実施例を含
む実施例３〜５では、多孔質酸化シリコン層２３の形成
方法に特徴を有するので、以下、その製造方法を中心に
説明する。

【００４４】まず、Ｓｉ基板１１の表面にフォトレジス
ト２１を塗布し、フォトリソグラフィにより、形成する
酸化物層のパターンになるようにレジストを除去する
（図４（ａ））。

【００４５】次に、Ｓｉ基板１１を図５に示す陽極化成
処理装置に取り付けて、陽極化成処理を施し、Ｓｉ基板
１１表面のレジストが除去された部分に多孔質シリコン
層２２を形成する（図４（ｂ））。なお、この陽極化成
処理については、全体工程の説明の後に、さらに詳しく
説明する。

【００４６】次に、残ったフォトレジスト２１を除去す
る（図４（ｃ））。

【００４７】次に、熱酸化によりＳｉ基板１１の表面に
酸化処理を施す。この酸化処理工程において、多孔質化
されたＳｉの酸化速度は速いので、多孔質シリコン層２
２が急速に酸化されて多孔質酸化シリコン層２３に変化
し、同時にＳｉ基板１１の表面全体に薄い酸化シリコン
層２４が形成される（図１（ｄ））。酸化処理の温度は
８００〜１０００℃程度が好ましい。

【００４８】次に、Ｓｉ基板１１の表面をエッチング
し、薄い酸化シリコン層２４を除去する（図１
（ｅ））。

【００４９】最後に、Ｓｉ基板１１と酸化シリコン層２
３の上に、ＣＶＤ法によりＳｉエピタキシャル層１２を
成長させ、多孔質酸化シリコン層２３が埋め込まれた半
導体エピタキシャルウエハの製造を完了する（図１
（ｆ））。ここで、このＳｉエピタキシャル層１２のＩ
Ｇ効果を十分に発揮させるためには、Ｓｉエピタキシャ
ル層１２の厚さは５０μｍ以下とするのが好ましい。

【００５０】前述したように、図４（ｂ）の工程では、
陽極化成処理によりＳｉ基板１１の表面付近に多孔質シ
リコン層２２を形成するが、この陽極化成処理を施す方
法についてさらに詳しく説明する。

【００５１】図５は、陽極化成処理装置に陽極化成処理
を行うＳｉ基板をセットした状態を模式的に示した概念
図であり、図中、３１は前記した図４（ａ）に示した所
定パターンの開口部を有するフォトレジストが付着した
状態のＳｉ基板を示している。

【００５２】Ｓｉ基板３１は裏面から図示しない押えに
よって化成容器３７の底に押えつけられ、Ｏ−リング３
８に密着しており、これによって化成溶液３６は化成容
器３７の外に流出しないようになっている。このＳｉ基
板３１の裏面３３は導線３９ｂにより電源３４の陽極に
接続されており、一方電源３４の陰極は白金導線３９ａ
により白金製陰極メッシュ３５に接続されており、この
白金製陰極メッシュ３５は化成溶液３６中に浸漬されて
いる。また、陽極と接続されているＳｉ基板３１の裏面
は高濃度のドーピングを行ない導電性を高めているが、
金等の導電性金属を蒸着すること等により、Ｓｉ基板３
１の裏面に導電性金属の薄膜を形成したものを使用して
もよい。

【００５３】Ｓｉ基板３１を陽極とし、化成溶液３６に
浸漬された白金製陰極メッシュ３５を陰極としてＳｉ基
板３１から化成溶液３６の方向に電流を流し陽極化成処
理を施す。化成溶液３６はフッ酸を含む酸性の溶液であ
り、電圧の印加により、化成溶液３６と接触しているＳ
ｉ基板１１の表面はフッ酸と反応して、その一部が溶解
し、さらにフッ酸が内部に侵入することによりＳｉ基板
１１の表面付近が多孔質化する。陽極化成処理の際の電
流密度や電流の流し方等を調整することによって多孔質
化の程度（細孔径や密度等）を調節することができる。
多孔質化を適度に行うための電流密度は１０〜１０００
ｍＡ／ｃｍ² 程度が好ましい。

【００５４】この後、多孔質シリコン層２２中のＳｉが
酸化されて酸化シリコンとなるが、この酸化により体積
はＳｉの約２．２倍となり、体積が大きく膨張する。従
って、酸化されるＳｉ基板１１の表面をフッ酸と反応さ
せ、多孔質シリコン層２２を形成しておくと、形成され
た細孔部が酸化された際の膨張による歪を緩和し、多孔
質酸化シリコン層２３周辺の応力の発生を減少させるこ
とができる。従って、多孔質シリコン層２２の密度を緻
密な状態に対して４５．２％前後、又はそれよりも小さ
くすることにより、その後の酸化で生じる応力を適切な
値に制御することができる。

【００５５】また形成された酸化物層を多孔質酸化シリ
コン層２３とすることにより、ＩＧ効果を高めることが
できる。この多孔質酸化シリコン層２３の密度は、完全
に緻密化された場合に対して８０〜１００％程度が好ま
しい。

【００５６】本実施例に係る多孔質酸化シリコン層２３
が内部に埋め込まれた半導体エピタキシャルウエハ上に
半導体素子等を形成すれば、半導体素子のごく近くに存
在する多孔質酸化シリコン層２３や多孔質酸化シリコン
層２３とＳｉエピタキシャル層１２の界面が優れたＩＧ
効果を発揮し、周辺に混入する重金属を捕獲するので、
半導体素子の重金属による汚染を防止することができ
る。また、Ｓｉのエピタキシャル成長を行わせる前のＳ
ｉ基板１１の表面はほぼ平坦であるので、形成されたＳ
ｉエピタキシャル層１２の表面をほぼ平坦にすることが
でき、半導体素子等の形成場所には制約は生じない。

【００５７】次に、本実施例における具体例とそのＩＧ
効果についてさらに詳しく説明する。

【００５８】まず、上記した条件で陽極化成処理等を行
うことにより、Ｓｉ基板１１の表面に、図２に示すよう
な、幅１μｍ、厚さ０．５μｍの格子形状の多孔質シリ
コン層２２を縦１０ｍｍ、横２０ｍｍの間隔で形成し
た。形成した多孔質シリコン層２２の密度はシリコンの
密度の約４０％であった。

【００５９】次に、熱酸化により多孔質酸化シリコン層
２３を形成した。この多孔質酸化シリコン層２３の密度
はシリコン酸化物（ＳｉＯ₂ ）の密度の約９０％であっ
た。

【００６０】次に、１％フッ酸でエッチングすることに
より表面の薄い酸化シリコン層２４を除去し、多孔質酸
化シリコン層２３が残った状態のＳｉ基板１１上にＳｉ
エピタキシャル層１２を形成し、半導体エピタキシャル
ウエハの製造を完了した。エピタキシャル層の厚さは１
５μｍであった。

【００６１】このエピタキシャルウエハの表面に、１０
¹³原子／ｃｍ² の濃度になるようにＦｅ汚染を施し、熱
酸化により誘起される積層欠陥（ Oxidation Induced S
tacking Fault:ＯＳＦ）の密度を測定した。

【００６２】また比較例１として、同仕様のＳｉ基板１
１に、上記実施例のように多孔質酸化シリコン層２３を
形成せず、上記実施例と同様の条件で直接Ｓｉエピタキ
シャル層１２を形成した。その後、このＳｉエピタキシ
ャルウエハに同様にＦｅ汚染を施し、ＯＳＦ密度を測定
した。

【００６３】その結果、実施例３に係る半導体エピタキ
シャルウエハのＯＳＦ密度は、表面全領域で比較例１に
係る半導体エピタキシャルウエハのＯＳＦ密度の５０％
以下となり、ＩＧ効果が確認された。

【００６４】［実施例４］上記実施例３と同様に多孔質
酸化シリコンが埋め込まれた半導体エピタキシャルウエ
ハであって、その製造方法が異なるものについて、その
製造方法の実施例を図６に基づいて説明する。

【００６５】図６（ａ）〜（ｅ）は本実施例に係る半導
体エピタキシャルウエハを製造する際の各工程を模式的
に示した断面図である。以下順に製造工程を説明する。

【００６６】まず、Ｐ型のドーピングを施されたＰ型シ
リコン基板１１’にマスクを施し、イオン注入によって
Ｎ型拡散領域４１を形成する（図６（ａ））。

【００６７】次に、図５に示した陽極化成処理装置を用
いて、Ｐ型Ｓｉ基板１１’に前記実施例３の場合と同様
に陽極化成処理を施し、Ｐ型Ｓｉ基板１１’の表面付近
でＮ型ドーピングを施されていない領域に多孔質シリコ
ン層２２を形成する。（図６（ｂ））。この陽極化成処
理の際、Ｐ型Ｓｉ基板１１’中に形成されたＮ型拡散層
４１では化成電流の担体である正孔が欠乏し、化成電流
が流れないため多孔質シリコン層２２は形成されない。
多孔質シリコン層２２の厚さは、化成処理時間を調節す
ることにより制御することが可能であり、またその厚さ
を、イオン注入により形成されるＮ型拡散層４１の厚さ
よりも薄くするのが好ましい。さらに、実施例３の場合
と同様に化成電流密度を調整することによって多孔質シ
リコン層２２の密度を調節し、酸化後の多孔質酸化シリ
コン２３周辺の応力を制御することができる。

【００６８】その後、実施例３の場合と同様にＳｉ基板
１１’に熱酸化処理を施し（図６（ｃ））、表面の酸化
シリコン層２４を取り除いて、多孔質酸化シリコン層２
３のみを残し（図６（ｄ））、その上にＳｉエピタキシ
ャル層１２を形成して半導体エピタキシャルウエハの製
造を完了する（図６（ｅ））。

【００６９】本実施例の製造方法では、前述したように
Ｎ型拡散層４１は多孔質化されず、Ｐ型Ｓｉ基板１１’
のＰ型が残留している表面付近のみが多孔質化される。
そのため、この方法ではより精密な形状の多孔質酸化シ
リコン層２３を形成することが可能となる。

【００７０】次に、本実施例における具体例とそのＩＧ
効果についてさらに詳しく説明する。

【００７１】まず、比抵抗が１０ΩｃｍのＰ型Ｓｉ基板
１１’の表面に、ＳｉＯ₂ によるマスクを施した。形成
されたマスクの形状は図２に示したような格子形状で、
その幅が１μｍで、縦が１０ｍｍ、横が２０ｍｍの間隔
を有しており、従って、格子形状のマスクには縦１０ｍ
ｍ、横２０ｍｍの長方形の形状の開口部が多数形成され
ていた。

【００７２】次に、加速エネルギーを１５０ｋｅＶに設
定し、注入イオンの密度が５×１０¹⁴ｃｍ^-3になるよう
に、リンイオン（Ｐ⁺ ）の注入を行い、６００℃で活性
化熱処理を２時間施すことにより、前記マスクの開口部
の長方形の形状でその深さが１μｍのＮ型拡散層４１を
形成した。

【００７３】次に、前記マスクを取り除き、陽極酸化処
理を施して、Ｎ型拡散層４１が形成されていない部分に
幅１μｍ、厚さ０．５μｍ、縦が１０ｍｍ、横が２０ｍ
ｍの間隔を有する格子形状の多孔質シリコン層２２を形
成した。

【００７４】次に、熱酸化により多孔質酸化シリコン２
３を形成し、１％フッ酸でエッチングすることにより表
面の薄い酸化シリコン層２４を除去した。

【００７５】次に、多孔質酸化シリコン層２３が残った
状態のＰ型Ｓｉ基板１１’上にＳｉエピタキシャル層１
２を形成し、半導体エピタキシャルウエハの製造を完了
した。

【００７６】この半導体エピタキシャルウエハを用い、
実施例３と同様の方法でＯＳＦの密度を測定したとこ
ろ、実施例４に係る半導体エピタキシャルウエハのＯＳ
Ｆ密度は、表面全領域で比較例１に係る半導体エピタキ
シャルウエハのＯＳＦ密度の５０％以下となり、ＩＧ効
果が確認された。

【００７７】なお、形成した多孔質酸化シリコン層２３
の形状は実施例３よりもさらに設計に近いものとなっ
た。

【００７８】［実施例５］上記実施例３と同様に多孔質
酸化シリコン層が埋め込まれた半導体エピタキシャルウ
エハの製造方法について、さらに別の実施例を図７に基
づいて説明する。

【００７９】図７（ａ）〜（ｅ）は本実施例に係る半導
体エピタキシャルウエハの製造方法における各工程を模
式的に示した断面図である。以下順に製造工程を説明す
る。

【００８０】まず、数μｍ直径のイオンビーム５１をＳ
ｉ基板１１の表面に照射する（図７（ａ））。イオンビ
ーム５１に用いるイオンはＡｒ、Ｃｌなどのガスイオン
の他、Ｓｉ、Ｇｅなどの固体物質のイオンでもよい。ま
た、イオンビーム５１の照射はビーム走査の制御によっ
て最終的に多孔質酸化シリコン層２３が形成される領域
にのみに照射されるように行なう。

【００８１】次に、Ｓｉ基板１１をフッ酸溶液中に一定
時間浸漬することにより、イオンビーム５１が照射され
た部分にフッ酸を反応させ、多孔質シリコン層２２を形
成する（図７（ｂ））。多孔質シリコン層２２の密度や
深さのコントロールは、例えばイオンビームの照射エネ
ルギーと照射量、フッ酸の濃度、フッ酸との接触時間等
を調節することにより行うことができる。

【００８２】その後、実施例３の場合と同様にＳｉ基板
１１に熱酸化処理を施し（図７（ｃ））、表面の酸化シ
リコン層２４を取り除いて、多孔質酸化シリコン層２３
のみを残し（図７（ｄ））、その上にＳｉエピタキシャ
ル層１２を形成して半導体エピタキシャルウエハを製造
する（図７（ｅ））。

【００８３】本実施例の方法では、多孔質シリコン層２
２を形成する際にフッ酸溶液とＳｉ基板１１表面との間
に電流を流す必要が無いので、処理が容易である。ま
た、イオンを収束したビームとし、このビームを走査し
てパターンを形成することによって精密な多孔質シリコ
ン層２３の形成が可能になる。

【００８４】次に、本実施例における具体例とそのＩＧ
効果についてさらに詳しく説明する。

【００８５】まず、直径１μｍの収束イオンビームで、
比抵抗が１０ΩｃｍのＰ型Ｓｉ基板１１にＣｌ^- イオン
の照射を行った。そのときの加速エネルギーは１００ｋ
ｅＶ、注入ドーズ量は５×１０¹²ｃｍ^-2であった。この
イオン注入により、その幅が１μｍで、縦が１０ｍｍ、
横が２０ｍｍの間隔を有する格子形状のイオン照射層を
形成した。

【００８６】次に、イオン照射されたＳｉ基板１１を５
０％のフッ酸溶液に１０分間浸漬し、イオン照射層に、
幅１μｍ、厚さ０．５μｍ、縦が１０ｍｍ、横が２０ｍ
ｍの間隔を有する格子形状の多孔質シリコン層２２を形
成した。

【００８７】次に、熱酸化を施して多孔質酸化シリコン
２３を形成し、１％フッ酸でエッチングすることにより
表面の薄い酸化シリコン層２４を除去した。

【００８８】次に、多孔質酸化シリコン層２３が残った
状態のＳｉ基板１１上にＳｉエピタキシャル層１２を形
成し、半導体エピタキシャルウエハの製造を完了した。

【００８９】この半導体エピタキシャルウエハを用い、
実施例３と同様の方法でＯＳＦの密度を測定したとこ
ろ、実施例５に係る半導体エピタキシャルウエハのＯＳ
Ｆ密度は、表面全領域で比較例１に係る半導体エピタキ
シャルウエハのＯＳＦ密度の５０％以下となり、ＩＧ効
果が確認された。

【００９０】

【発明の効果】以上詳述したように本発明に係る半導体
エピタキシャルウエハ（１）にあっては、基板上に、該
基板と同種又は異種の半導体エピタキシャル層が形成さ
れた半導体エピタキシャルウエハであって、前記基板と
前記半導体エピタキシャル層との界面の一部に、格子状
の酸化物層又は窒化物層が形成され、前記格子内部にお
いては前記基板と前記半導体エピタキシャル層とが接し
ており、前記半導体エピタキシャルウエハに形成すべき
半導体素子の近くに位置する、前記酸化物層又は窒化物
層、あるいはこれら層と前記半導体エピタキシャル層と
の界面はより効率的に重金属等の捕獲を行うことができ
る等、優れたＩＧ効果を発揮する。しかも酸化物層又は
窒化物層周辺から発生し易い欠陥が素子形成領域にまで
進展するのを防止することができる。従って、この半導
体エピタキシャルウエハを用いて半導体装置等を製造す
れば、前記ＩＧ効果を有する部分が混入してきた重金属
を効率よく捕獲し、欠陥等が少なく誤動作等を生じさせ
ない半導体装置、特に微細な集積回路を有する半導体装
置を製造することができる。

【００９１】また本発明に係る半導体エピタキシャルウ
エハ（２）によれば、基板上に、該基板と同種又は異種
の半導体エピタキシャル層が形成された半導体エピタキ
シャルウエハであって、前記基板と前記半導体エピタキ
シャル層との界面の一部の格子の交点位置に、酸化物層
又は窒化物層が形成されており、前記半導体エピタキシ
ャルウエハに形成すべき半導体素子の近くに位置する、
前記酸化物層又は窒化物層、あるいはこれら層と前記半
導体エピタキシャル層との界面はより効率的に重金属等
の捕獲を行うことができる等、優れたＩＧ効果を発揮す
る。しかも酸化物層又は窒化物層周辺から発生し易い欠
陥が素子形成領域にまで進展するのを防止することがで
きる。従って、この半導体エピタキシャルウエハを用い
て半導体装置等を製造すれば、前記ＩＧ効果を有する部
分が混入してきた重金属を効率よく捕獲し、欠陥等が少
なく誤動作等を生じさせない半導体装置を製造すること
ができる。また本発明に係る半導体装置（１）によれ
ば、半導体エピタキシャルウエハ（１）又は（２）の前
記格子で仕切られた区画の中に１単位の素子が形成され
ており、前記１単位の素子の近くに位置する、前記酸化
物層又は窒化物層、あるいはこれら層と前記半導体エピ
タキシャル層との界面は大きなＩＧ効果を発揮し、しか
も酸化物層又は窒化物層周辺から発生し易い欠陥が素子
形成領域にまで進展するのを防止することができる。従
って、欠陥等が少なく誤動作等を生じさせない半導体装
置とすることができる。また本発明に係る半導体エピタ
キシャルウエハ（３）によれば、基板上に、該基板と同
種又は異種の半導体エピタキシャル層が形成された半導
体エピタキシャルウエハであって、前記基板と前記半導
体エピタキシャル層との界面の一部に、窒化物層が形成
されており、前記半導体エピタキシャルウエハに形成す
べき半導体素子の近くに位置する、前記窒化物層、ある
いは前記窒化物層と前記半導体エピタキシャル層との界
面は優れたＩＧ効果を発揮する。従って、この半導体エ
ピタキシャルウエハを用いて半導体装置等を製造すれ
ば、前記ＩＧ効果を有する部分が混入してきた重金属を
効率よく捕獲し、欠陥等が少なく誤動作等を生じさせな
い半導体装置を製造することができる。

【００９２】また本発明に係る半導体エピタキシャルウ
エハの製造方法（１）によれば、前記半導体基板の表面
の一部を多孔質化する多孔質化工程と、多孔質化された
部分に酸化処理を施して酸化物層を形成する酸化処理工
程と、前記半導体基板の表面及び前記酸化物層の表面に
半導体エピタキシャル層を形成する半導体エピタキシャ
ル層形成工程とを含む半導体エピタキシャルウエハの製
造方法であって、前記多孔質化された半導体基板の密度
が多孔質化されない半導体基板の密度の４５．２％以下
であるので、前記酸化処理工程により酸化物層が形成さ
れて膨張しても多孔質層に存在する細孔部が膨張による
歪を緩和し、前記酸化物層周辺に発生する応力を適切な
値に制御することができる。

【００９３】また前記酸化物層、あるいは前記酸化物層
と前記半導体エピタキシャル層との界面は大きなＩＧ効
果を発揮する。

【００９４】従って、この方法により製造された半導体
エピタキシャルウエハを用いて半導体装置を製造すれ
ば、酸化物層を形成することにより発生する応力が素子
形成に悪影響を及ぼすことはなく、また前記ＩＧ効果に
より、欠陥等が少なく誤動作等を生じさせず、特に微細
な集積回路を有する半導体装置を歩留り良く製造するこ
とができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の実施例１に係る半導体エピタ
キシャルウエハを摸式的に示した断面図であり、（ｂ）
はその平面図である。

【図２】実施例１に係る別の半導体エピタキシャルウエ
ハを模式的に示した平面図である。

【図３】実施例２に係る半導体エピタキシャルウエハを
模式的に示した断面図である。

【図４】（ａ）〜（ｆ）は実施例３に係る半導体エピタ
キシャルウエハを製造する際の各工程を模式的に示した
断面図である。

【図５】陽極化成処理装置に陽極化成処理を行うＳｉ基
板をセットした状態を模式的に示した概念図である。

【図６】（ａ）〜（ｅ）は実施例４に係る半導体エピタ
キシャルウエハを製造する際の各工程を模式的に示した
断面図である。

【図７】（ａ）〜（ｅ）は実施例５に係る半導体エピタ
キシャルウエハを製造する際の各工程を模式的に示した
断面図である。

【符号の説明】

１１Ｓｉ基板１２Ｓｉエピタキシャル層１３、１６酸化物層１４、１５界面２２多孔質シリコン層２３多孔質酸化シリコン層

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、該基板と同種又は異種の半導
体エピタキシャル層が形成された半導体エピタキシャル
ウエハであって、前記基板と前記半導体エピタキシャル
層との界面の一部に、格子状の酸化物層又は窒化物層が
形成され、前記格子内部においては前記基板と前記半導
体エピタキシャル層とが接していることを特徴とする半
導体エピタキシャルウエハ。
【請求項２】基板上に、該基板と同種又は異種の半導
体エピタキシャル層が形成された半導体エピタキシャル
ウエハであって、前記基板と前記半導体エピタキシャル
層との界面の一部の格子の交点位置に、酸化物層又は窒
化物層が形成されていることを特徴とする半導体エピタ
キシャルウエハ。
【請求項３】請求項１又は請求項２に記載の半導体エ
ピタキシャルウエハの前記格子で仕切られた区画の中に
１単位の素子が形成されていることを特徴とする半導体
装置。
【請求項４】基板上に、該基板と同種又は異種の半導
体エピタキシャル層が形成された半導体エピタキシャル
ウエハであって、前記基板と前記半導体エピタキシャル
層との界面の一部に、窒化物層が形成されていることを
特徴とする半導体エピタキシャルウエハ。
【請求項５】半導体基板の表面の一部を多孔質化する
多孔質化工程と、多孔質化された部分に酸化処理を施し
て酸化物層を形成する酸化処理工程と、前記半導体基板
の表面及び前記酸化物層の表面に半導体エピタキシャル
層を形成する半導体エピタキシャル層形成工程とを含む
半導体エピタキシャルウエハの製造方法であって、前記
多孔質化された半導体基板の密度が多孔質化されない半
導体基板の密度の４５．２％以下であることを特徴とす
る半導体エピタキシャルウエハの製造方法。